JP5261946B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5261946B2 JP5261946B2 JP2007045190A JP2007045190A JP5261946B2 JP 5261946 B2 JP5261946 B2 JP 5261946B2 JP 2007045190 A JP2007045190 A JP 2007045190A JP 2007045190 A JP2007045190 A JP 2007045190A JP 5261946 B2 JP5261946 B2 JP 5261946B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- compound semiconductor
- insulating film
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
基板と、
前記基板の一方の主面に形成された化合物半導体層と、
前記化合物半導体層の上に形成されたドレイン電極と、
前記化合物半導体層の上に形成されたソース電極と、
前記化合物半導体層の上に前記ドレイン電極と前記ソース電極との間に形成されたゲート電極と、
前記化合物半導体層の上の該化合物半導体層が露出している領域のうち前記ドレイン電極と前記ゲート電極との間の領域の少なくとも一部を覆うように形成された絶縁膜と、
前記絶縁膜の上に前記電極と離間して形成された、永久双極子を有する分子から構成される所定の膜と、
を備え、
前記絶縁膜には上面に溝又は孔が形成されており、
前記永久双極子を有する分子は、
構成元素として正に帯電した所定の原子を含み、該所定の原子を前記溝又は前記孔に挿入するように配置し、該所定の原子を前記化合物半導体層側に向けるように並んでいる、
ことを特徴とする。
基板と、
前記基板の一方の主面に形成された化合物半導体層と、
前記化合物半導体層の上に形成されたアノード電極と、
前記化合物半導体層の上に形成されたカソード電極と、
前記化合物半導体層の上の該化合物半導体層が露出している領域のうち前記アノード電極と前記カソード電極との間の領域の少なくとも一部を覆うように形成された絶縁膜と、
前記絶縁膜の上に前記電極と離間して形成された、永久双極子を有する分子から構成される所定の膜と、
を備え、
前記絶縁膜には上面に溝又は孔が形成されており、
前記永久双極子を有する分子は、
構成元素として正に帯電した所定の原子を含み、該所定の原子を前記溝又は前記孔に挿入するように配置し、該所定の原子を前記化合物半導体層側に向けるように並んでいる、
ことを特徴とする。
基板の上に化合物半導体層を形成する化合物半導体層形成工程と、
前記化合物半導体層の上に、ドレイン電極とソース電極とを形成し、前記ドレイン電極と前記ソース電極との間にさらにゲート電極を形成する電極形成工程と、
前記化合物半導体層の上の該化合物半導体層が露出している領域のうち前記ドレイン電極と前記ゲート電極との間の領域の少なくとも一部を覆うように絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の上に溝又は孔を形成する段差形成工程と、
前記段差形成工程により前記絶縁膜の上に形成された前記溝又は前記孔の内側に、永久双極子を有するとともに構成元素として正に帯電した所定の原子を含む分子を、該所定の原子が前記化合物半導体層側に向くように並ばせつつ配置する配置工程と、
を備える。
基板の上に化合物半導体層を形成する化合物半導体層形成工程と、
前記化合物半導体層の上に、アノード電極とカソード電極とを形成する電極形成工程と、
前記化合物半導体層の上の該化合物半導体層が露出している領域のうち前記アノード電極と前記カソード電極との間の領域の少なくとも一部を覆うように絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の上に溝又は孔を形成する段差形成工程と、
前記段差形成工程により前記絶縁膜の上に形成された前記溝又は前記孔の内側に、永久双極子を有するとともに構成元素として正に帯電した所定の原子を含む分子を、該所定の原子が前記化合物半導体層側に向くように並ばせつつ配置する配置工程と、
を備える。
以下、本発明の第1の実施の形態における半導体装置について説明する。本実施の形態では、高電子移動度トランジスタ(HEMT)を備える半導体装置の場合を例に本発明を説明する。
第2の実施の形態では、同じくHEMTを備える半導体装置の場合を例に本発明を説明する。なお、本実施の形態では、第1の実施の形態と同一の部材については同一の符号を付し、その説明を省略する。このため、本実施の形態では、第1の実施の形態との相違点を中心に説明する。
HEMTとして機能させる場合、第1及び第2の実施の形態では、絶縁膜123の上面の全面に電流コラプス抑制膜125を設けた。
図7(a)の断面模式図及び図7(b)の上面模式図に示される第4の実施の形態に係るHEMT711は、第2の実施の形態(図5)について、電流コラプス抑制膜125の形成範囲を限定して第3の実施の形態を適用した、変形例である。
第5の実施の形態として、ショットキーバリアダイオード(SBD)を備える半導体装置の場合を例に本発明を説明する。なお、本実施の形態では、第1の実施の形態と同一の部材については同一の符号を付し、その説明を省略する。このため、本実施の形態では、第1の実施の形態との相違点を中心に説明する。
第6の実施の形態として、半導体装置の製造方法を例に本発明を説明する。
121 半導体基体
123 絶縁膜
125 電流コラプス抑制膜
127 フタロシアニン系化合物分子
131 基板
133 緩衝層
135 電子走行層
137 電子供給層
151 ソース電極
153 ゲート電極
155 ドレイン電極
159 溝
160 孔
161 スイッチ
511 第2の実施の形態に係るHEMT
611 第3の実施の形態に係るHEMT
711 第4の実施の形態に係るHEMT
811 第5の実施の形態に係るSBD
851 アノード電極
855 カソード電極
961 スイッチ
Claims (11)
- 基板と、
前記基板の一方の主面に形成された化合物半導体層と、
前記化合物半導体層の上に形成されたドレイン電極と、
前記化合物半導体層の上に形成されたソース電極と、
前記化合物半導体層の上に前記ドレイン電極と前記ソース電極との間に形成されたゲート電極と、
前記化合物半導体層の上の該化合物半導体層が露出している領域のうち前記ドレイン電極と前記ゲート電極との間の領域の少なくとも一部を覆うように形成された絶縁膜と、
前記絶縁膜の上に前記電極と離間して形成された、永久双極子を有する分子から構成される所定の膜と、
を備え、
前記絶縁膜には上面に溝又は孔が形成されており、
前記永久双極子を有する分子は、
構成元素として正に帯電した所定の原子を含み、該所定の原子を前記溝又は前記孔に挿入するように配置し、該所定の原子を前記化合物半導体層側に向けるように並んでいる、
ことを特徴とする半導体装置。 - 基板と、
前記基板の一方の主面に形成された化合物半導体層と、
前記化合物半導体層の上に形成されたアノード電極と、
前記化合物半導体層の上に形成されたカソード電極と、
前記化合物半導体層の上の該化合物半導体層が露出している領域のうち前記アノード電極と前記カソード電極との間の領域の少なくとも一部を覆うように形成された絶縁膜と、
前記絶縁膜の上に前記電極と離間して形成された、永久双極子を有する分子から構成される所定の膜と、
を備え、
前記絶縁膜には上面に溝又は孔が形成されており、
前記永久双極子を有する分子は、
構成元素として正に帯電した所定の原子を含み、該所定の原子を前記溝又は前記孔に挿入するように配置し、該所定の原子を前記化合物半導体層側に向けるように並んでいる、
ことを特徴とする半導体装置。 - 前記化合物半導体層は、
窒化物系化合物半導体から構成される、
ことを特徴とする請求項1又は2に記載の半導体装置。 - 前記化合物半導体層は、
第1の化合物半導体層と第2の化合物半導体層とから構成され、前記第1の化合物半導体層と前記第2の化合物半導体層との界面近傍に2次元電子ガス層を有する、
ことを特徴とする請求項1乃至3の何れか1項に記載の半導体装置。 - 前記所定の膜は、
前記永久双極子を有する分子の単分子層から構成される、
ことを特徴とする請求項1乃至4の何れか1項に記載の半導体装置。 - 前記所定の膜は、
前記永久双極子を有する分子の多結晶又はアモルファスから構成される、
ことを特徴とする請求項1乃至4の何れか1項に記載の半導体装置。 - 前記永久双極子を有する分子は、
フタロシアニン系化合物分子である、
ことを特徴とする請求項1乃至6の何れか1項に記載の半導体装置。 - 前記所定の原子は、
金属原子である、
ことを特徴とする請求項1乃至7の何れか1項に記載の半導体装置。 - 前記所定の原子は、
チタン又はバナジウムである、
ことを特徴とする請求項1乃至8の何れか1項に記載の半導体装置。 - 基板の上に化合物半導体層を形成する化合物半導体層形成工程と、
前記化合物半導体層の上に、ドレイン電極とソース電極とを形成し、前記ドレイン電極と前記ソース電極との間にさらにゲート電極を形成する電極形成工程と、
前記化合物半導体層の上の該化合物半導体層が露出している領域のうち前記ドレイン電極と前記ゲート電極との間の領域の少なくとも一部を覆うように絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の上に溝又は孔を形成する段差形成工程と、
前記段差形成工程により前記絶縁膜の上に形成された前記溝又は前記孔の内側に、永久双極子を有するとともに構成元素として正に帯電した所定の原子を含む分子を、該所定の原子が前記化合物半導体層側に向くように並ばせつつ配置する配置工程と、
を備える半導体装置の製造方法。 - 基板の上に化合物半導体層を形成する化合物半導体層形成工程と、
前記化合物半導体層の上に、アノード電極とカソード電極とを形成する電極形成工程と、
前記化合物半導体層の上の該化合物半導体層が露出している領域のうち前記アノード電極と前記カソード電極との間の領域の少なくとも一部を覆うように絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の上に溝又は孔を形成する段差形成工程と、
前記段差形成工程により前記絶縁膜の上に形成された前記溝又は前記孔の内側に、永久双極子を有するとともに構成元素として正に帯電した所定の原子を含む分子を、該所定の原子が前記化合物半導体層側に向くように並ばせつつ配置する配置工程と、
を備える半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007045190A JP5261946B2 (ja) | 2007-02-26 | 2007-02-26 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007045190A JP5261946B2 (ja) | 2007-02-26 | 2007-02-26 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008210934A JP2008210934A (ja) | 2008-09-11 |
JP5261946B2 true JP5261946B2 (ja) | 2013-08-14 |
Family
ID=39787001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007045190A Expired - Fee Related JP5261946B2 (ja) | 2007-02-26 | 2007-02-26 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5261946B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017059743A (ja) | 2015-09-18 | 2017-03-23 | 株式会社東芝 | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03197395A (ja) * | 1989-12-25 | 1991-08-28 | Sumitomo Electric Ind Ltd | 有機結晶の成長方法 |
JPH08339000A (ja) * | 1995-06-09 | 1996-12-24 | Sony Corp | 光学材料及び光学素子 |
US6586781B2 (en) * | 2000-02-04 | 2003-07-01 | Cree Lighting Company | Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same |
JP4385206B2 (ja) * | 2003-01-07 | 2009-12-16 | 日本電気株式会社 | 電界効果トランジスタ |
JP2006269586A (ja) * | 2005-03-23 | 2006-10-05 | Toshiba Corp | 半導体素子 |
JPWO2007007589A1 (ja) * | 2005-07-08 | 2009-01-29 | 日本電気株式会社 | 電界効果トランジスタおよびその製造方法 |
JP4730529B2 (ja) * | 2005-07-13 | 2011-07-20 | サンケン電気株式会社 | 電界効果トランジスタ |
-
2007
- 2007-02-26 JP JP2007045190A patent/JP5261946B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008210934A (ja) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5468768B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP5595685B2 (ja) | 半導体装置 | |
JP5955519B2 (ja) | 窒化物半導体素子及びその製造方法 | |
JP5487550B2 (ja) | 電界効果半導体装置及びその製造方法 | |
US10516041B2 (en) | HEMT transistor with high stress resilience during off state and manufacturing method thereof | |
US7465968B2 (en) | Semiconductor device and method for fabricating the same | |
JP2009231508A (ja) | 半導体装置 | |
JP5779284B2 (ja) | スイッチング素子 | |
JP5655424B2 (ja) | 化合物半導体装置 | |
JP7369725B2 (ja) | 窒化物半導体装置 | |
JP2012231106A (ja) | 窒化物半導体素子及びその製造方法 | |
JP2012019186A (ja) | 窒化物系半導体素子及びその製造方法 | |
JP2012231108A (ja) | 窒化物半導体素子及びその製造方法 | |
JP2008078526A (ja) | 窒化物半導体装置及びその製造方法 | |
JP2010171416A (ja) | 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法 | |
JP5582378B2 (ja) | 電界効果半導体装置及びその製造方法 | |
US20230095367A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2015056627A (ja) | 半導体装置の評価方法、並びに半導体装置およびその製造方法 | |
KR20140133360A (ko) | 노멀리 오프 타입 트랜지스터 및 그 제조방법 | |
CN113972263B (zh) | 一种增强型AlGaN/GaN HEMT器件及其制备方法 | |
JP2010165987A (ja) | 半導体装置及びその製造方法 | |
JP2010153748A (ja) | 電界効果半導体装置の製造方法 | |
JP2007207820A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP5261946B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2017143231A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |