JP2503616B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2503616B2 JP2503616B2 JP63334814A JP33481488A JP2503616B2 JP 2503616 B2 JP2503616 B2 JP 2503616B2 JP 63334814 A JP63334814 A JP 63334814A JP 33481488 A JP33481488 A JP 33481488A JP 2503616 B2 JP2503616 B2 JP 2503616B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- semiconductor
- electron
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 107
- 238000002347 injection Methods 0.000 claims description 24
- 239000007924 injection Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 15
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000011717 all-trans-retinol Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は超高周波および超高速で動作する新規な半導
体装置に関する。
体装置に関する。
（発明が解決しようとする問題点） 従来、超高周波および超高速で動作する半導体装置と
して、例えばサイエンスフォーラム刊行（昭和61年）化
合物半導体デバイスハンドブックにあるように、GaAs等
化合物半導体を用いたショットキゲート電界効果トラン
ジスタ（MESFET）やｎ−AlGaAs/GaAsヘテロ接合を用い
た２次元電子ガスFETが用いられている。しかしなが
ら、これらのFETでは、電流駆動能力の小さいことや比
較的大きなソース抵抗が、高周波特性やIC特性を制限す
る要素になっている。例えばMESFETではチャネルの高キ
ャリア密度化がゲート耐圧の低下で制限されること、２
次元電子ガスFETでは最大の２次元電子密度が小さいこ
とにより電流駆動能力が小さいのが現状である。また２
次元電子ガスFETではAlGaAsはｎ型ドープされるためい
わゆるDXセンターなるトラップが多いために、冷却する
と電子密度が低下したり特性の不安定性がおきるため大
きな問題となっている。
して、例えばサイエンスフォーラム刊行（昭和61年）化
合物半導体デバイスハンドブックにあるように、GaAs等
化合物半導体を用いたショットキゲート電界効果トラン
ジスタ（MESFET）やｎ−AlGaAs/GaAsヘテロ接合を用い
た２次元電子ガスFETが用いられている。しかしなが
ら、これらのFETでは、電流駆動能力の小さいことや比
較的大きなソース抵抗が、高周波特性やIC特性を制限す
る要素になっている。例えばMESFETではチャネルの高キ
ャリア密度化がゲート耐圧の低下で制限されること、２
次元電子ガスFETでは最大の２次元電子密度が小さいこ
とにより電流駆動能力が小さいのが現状である。また２
次元電子ガスFETではAlGaAsはｎ型ドープされるためい
わゆるDXセンターなるトラップが多いために、冷却する
と電子密度が低下したり特性の不安定性がおきるため大
きな問題となっている。
本発明はかかる従来のFETの問題点を解決し、さらに
はより高性能を実現する新規な超高周波・超高速半導体
装置、更には光電子集積回路を提供するものである。
はより高性能を実現する新規な超高周波・超高速半導体
装置、更には光電子集積回路を提供するものである。
（問題点を解決するための手段） 本発明は、高抵抗基板上に電子チャネルとなるアンド
ープの第１の半導体層が設けられ、前記第１の半導体層
の上に第１の半導体層より電子親和力の小さいアンドー
プの第２の半導体層からなる前記電子チャネルに対する
障壁層が設けられ、前記第１の半導体層にソース電極と
ドレイン電極が形成され、前記第２の半導体層上に正孔
の注入電極とゲート電極とが形成されたことを特徴とす
る半導体装置である。
ープの第１の半導体層が設けられ、前記第１の半導体層
の上に第１の半導体層より電子親和力の小さいアンドー
プの第２の半導体層からなる前記電子チャネルに対する
障壁層が設けられ、前記第１の半導体層にソース電極と
ドレイン電極が形成され、前記第２の半導体層上に正孔
の注入電極とゲート電極とが形成されたことを特徴とす
る半導体装置である。
またはこの半導体装置であって、第１の半導体層の基
板側に、第１の半導体層より電子親和力が小さくかつ電
子親和力とバンドギャップの和の大きい第３の半導体層
からなる、第１の半導体層内の電子及び正孔に対する障
壁層を設けたことを特徴とする。
板側に、第１の半導体層より電子親和力が小さくかつ電
子親和力とバンドギャップの和の大きい第３の半導体層
からなる、第１の半導体層内の電子及び正孔に対する障
壁層を設けたことを特徴とする。
または高抵抗基板上に正孔チャネルとなるアンドープ
の第４の半導体層が設けられ、前記第４の半導体層の上
に第４の半導体層より電子親和力とバンドギャップの和
が大きいアンドープの第５の半導体層からなる前記正孔
チャネルに対する障壁層が設けられ、前記第４の半導体
層にソース電極とドレイン電極が形成され、前記第５の
半導体層上に電子の注入電極とゲート電極とが形成され
たことを特徴とする半導体装置である。
の第４の半導体層が設けられ、前記第４の半導体層の上
に第４の半導体層より電子親和力とバンドギャップの和
が大きいアンドープの第５の半導体層からなる前記正孔
チャネルに対する障壁層が設けられ、前記第４の半導体
層にソース電極とドレイン電極が形成され、前記第５の
半導体層上に電子の注入電極とゲート電極とが形成され
たことを特徴とする半導体装置である。
または上記半導体装置であって、第４の半導体層の基
板側に、第４の半導体層より電子親和力が小さくかつ電
子親和力とバンドギャップの和の大きい第６の半導体層
からなる、第４の半導体層内の電子及び正孔に対する障
壁層を設けたことを特徴とする。
板側に、第４の半導体層より電子親和力が小さくかつ電
子親和力とバンドギャップの和の大きい第６の半導体層
からなる、第４の半導体層内の電子及び正孔に対する障
壁層を設けたことを特徴とする。
または上記の半導体装置であって、注入電極とソース
電極の領域でレーザダイオードまたは発光ダイオードを
成し、該ダイオードの光出力をゲート電極で制御可能な
ように接続したことを特徴とする。
電極の領域でレーザダイオードまたは発光ダイオードを
成し、該ダイオードの光出力をゲート電極で制御可能な
ように接続したことを特徴とする。
（作用） 特許請求の範囲第１項記載の発明によれば正孔注入電
極からアンドープの第２の半導体層および第１の半導体
層中に正孔が注入される。第２および第１の半導体層に
は電気的中性を保つため、電子が誘起される。この電子
はより電子親和力の大きい第１の半導体層側に蓄積され
チャネル層が形成される。このチャネル層の電子密度は
正孔の注入量によって制御できるので、容易に電流駆動
能力が大きくできる。かつこのチャネルの電流は注入電
極よりドレイン側に設けられた容量の小さいゲート電極
で制御できるので、超高周波超高速動作に優れ、また多
様な機能をもたせることができる。また特許請求の範囲
第３項記載の発明によれば、第４の半導体層より電子親
和力とバンドギャップの和の大きい第５の半導体層を用
い、電子の注入電極から電子を注入することにより、チ
ャネル層に正孔を誘起して、使うこともできる。
極からアンドープの第２の半導体層および第１の半導体
層中に正孔が注入される。第２および第１の半導体層に
は電気的中性を保つため、電子が誘起される。この電子
はより電子親和力の大きい第１の半導体層側に蓄積され
チャネル層が形成される。このチャネル層の電子密度は
正孔の注入量によって制御できるので、容易に電流駆動
能力が大きくできる。かつこのチャネルの電流は注入電
極よりドレイン側に設けられた容量の小さいゲート電極
で制御できるので、超高周波超高速動作に優れ、また多
様な機能をもたせることができる。また特許請求の範囲
第３項記載の発明によれば、第４の半導体層より電子親
和力とバンドギャップの和の大きい第５の半導体層を用
い、電子の注入電極から電子を注入することにより、チ
ャネル層に正孔を誘起して、使うこともできる。
さらに、基板側に電子親和力が小さく、電子親和力と
バンドギャップの和の大きい半導体層を設ければ電子及
び正孔のバリアとして働くので、正孔及び電子の基板側
への散逸が防止され、チャネル層におけるキャリアの蓄
積効果を高められる。
バンドギャップの和の大きい半導体層を設ければ電子及
び正孔のバリアとして働くので、正孔及び電子の基板側
への散逸が防止され、チャネル層におけるキャリアの蓄
積効果を高められる。
特許請求の範囲第５項記載の発明によれば、、注入お
よび誘起された正孔および電子の再結合発光を利用して
発光素子を成し、誘起されたチャネルのドレイン側への
流れをゲート電極で制御して、該再結合発光量を変調で
き、発光およびその駆動集積素子を形成できる。
よび誘起された正孔および電子の再結合発光を利用して
発光素子を成し、誘起されたチャネルのドレイン側への
流れをゲート電極で制御して、該再結合発光量を変調で
き、発光およびその駆動集積素子を形成できる。
（実施例１） 以下実施例に基いて本発明の半導体装置の動作につい
て説明する。第１図は本発明の１実施例を示す構造断面
図である。11は高抵抗基板、例えば半絶縁性GaAs基板、
12はアンドープの第１の半導体層例えばp-−GaAs（キャ
リア密度〜１×1014cm-3）、13はアンドープの第２の半
導体層、例えばGaAsより0.3eV電子親和力の小さいn-−A
l0.3Ga0.7As（キャリア密度〜１×1015cm-3）、14,15は
それぞれソースおよびドレインオーム性電極、16はp+半
導体層例えばp+−GaAsあるいはp+−Al0.3Ga0.7As（キャ
リア密度〜２×1019cm-3）、17は金属電極、例えばAl
で、16および17で正孔注入電極を成す。18はゲート電
極、例えばAl電極である。この本発明の半導体装置の動
作は次の様である。図中に示した様に、ソース電極を接
地し、バイアス電圧として正孔注入電極17およびドレイ
ン電極に正の電圧が印加される。まず正孔注入電極から
正孔が半導体層に注入されると、該半導体層は、アンド
ープ層であるので電荷中性を保つ様に電子が誘起され
る。ただし電子は電子親和力の大きい第１の半導体層側
に蓄積される。正孔の注入量をどんどん増加するとそれ
に従って電子の蓄積も増大するため、正孔注入電極から
ソース電極にかけて極めて多量のキャリアが蓄積され、
かつ極めて低抵抗な状態が実現される。蓄積された電子
はドレインに印加された正電圧によって加速されドレイ
ン電流として流れるが、この電流はすなわち第２の半導
体層を実質的な絶縁層とした絶縁ゲート型のゲート電極
18によって制御できる。本装置の特徴は最大ドレイン電
流は正孔の注入量すなわち電極17への印加バイアスで、
電流変化は電極18に独立に制御できる点にある。高周波
高速動作の面では、正孔注入電極自体は充分順方向にバ
イアスされるため容量が大きいが、制御信号が入力され
るゲート電極は絶縁ゲート型で容易が小さく極めて有利
である。なおソース抵抗は上述のように極めて小さくな
るが、正孔の注入電極を例えばコンデンサ19を用いて高
周波的に接地すれば、それが実質的にソースとなり更に
有利である。なおゲート電極下の第２の半導体層の厚み
は他の領域と同じでなくとももちろん良く、エッチング
等により薄くすることも可能である。
て説明する。第１図は本発明の１実施例を示す構造断面
図である。11は高抵抗基板、例えば半絶縁性GaAs基板、
12はアンドープの第１の半導体層例えばp-−GaAs（キャ
リア密度〜１×1014cm-3）、13はアンドープの第２の半
導体層、例えばGaAsより0.3eV電子親和力の小さいn-−A
l0.3Ga0.7As（キャリア密度〜１×1015cm-3）、14,15は
それぞれソースおよびドレインオーム性電極、16はp+半
導体層例えばp+−GaAsあるいはp+−Al0.3Ga0.7As（キャ
リア密度〜２×1019cm-3）、17は金属電極、例えばAl
で、16および17で正孔注入電極を成す。18はゲート電
極、例えばAl電極である。この本発明の半導体装置の動
作は次の様である。図中に示した様に、ソース電極を接
地し、バイアス電圧として正孔注入電極17およびドレイ
ン電極に正の電圧が印加される。まず正孔注入電極から
正孔が半導体層に注入されると、該半導体層は、アンド
ープ層であるので電荷中性を保つ様に電子が誘起され
る。ただし電子は電子親和力の大きい第１の半導体層側
に蓄積される。正孔の注入量をどんどん増加するとそれ
に従って電子の蓄積も増大するため、正孔注入電極から
ソース電極にかけて極めて多量のキャリアが蓄積され、
かつ極めて低抵抗な状態が実現される。蓄積された電子
はドレインに印加された正電圧によって加速されドレイ
ン電流として流れるが、この電流はすなわち第２の半導
体層を実質的な絶縁層とした絶縁ゲート型のゲート電極
18によって制御できる。本装置の特徴は最大ドレイン電
流は正孔の注入量すなわち電極17への印加バイアスで、
電流変化は電極18に独立に制御できる点にある。高周波
高速動作の面では、正孔注入電極自体は充分順方向にバ
イアスされるため容量が大きいが、制御信号が入力され
るゲート電極は絶縁ゲート型で容易が小さく極めて有利
である。なおソース抵抗は上述のように極めて小さくな
るが、正孔の注入電極を例えばコンデンサ19を用いて高
周波的に接地すれば、それが実質的にソースとなり更に
有利である。なおゲート電極下の第２の半導体層の厚み
は他の領域と同じでなくとももちろん良く、エッチング
等により薄くすることも可能である。
（実施例２） 電子を注入し正孔をチャネルとするもので、例えば、
基板として半絶縁性InP基板、第４の半導体層としてInG
aAs、第５の半導体層としてInGaAsより電子親和力とバ
ンドギャップの和の大きい、すなわち価電子帯のエネル
ギーの小さいAlInAs、電子の注入電極として、n+−AlIn
As層とTi等の金属電極が用いられる。この場合は電子の
注入により正孔が誘起されるが、正孔のエネルギーレベ
ルの小さい第４の半導体層のInGaAsに正孔が蓄積され
る。
基板として半絶縁性InP基板、第４の半導体層としてInG
aAs、第５の半導体層としてInGaAsより電子親和力とバ
ンドギャップの和の大きい、すなわち価電子帯のエネル
ギーの小さいAlInAs、電子の注入電極として、n+−AlIn
As層とTi等の金属電極が用いられる。この場合は電子の
注入により正孔が誘起されるが、正孔のエネルギーレベ
ルの小さい第４の半導体層のInGaAsに正孔が蓄積され
る。
（実施例３） 正孔あるいは電子の注入電極としてそれぞれ第２の半
導体層あるいは第５の半導体層上にSiO2等の薄い絶縁膜
を介して金属電極を形成したものを用いることができ
る。
導体層あるいは第５の半導体層上にSiO2等の薄い絶縁膜
を介して金属電極を形成したものを用いることができ
る。
（実施例４） 第２図に本実施例の構造断面図を示す。ここでは、実
施例１（あるいは実施例2:以下実施例２の場合は（ ）
内で示す）において、第１の半導体層（あるいは第４の
半導体層）の基板側に更に第１の半導体層（あるいは第
４の半導体層）より電子親和力が小さく、かつ電子親和
力とバンドギャップの和の大きい第３の（あるいは第６
の）半導体層21を設けたものである。この半導体層は第
１の半導体層（あるいは第４の半導体層）の電子および
正孔の両方に対してバリアとして働くので、注入された
正孔（あるいは電子）の基板側への散逸を防ぐとともに
誘起された電子（あるいは正孔）のチャネルのコンファ
インメントを改善し、キャリアの蓄積効果を飛躍的に高
めることができる。第３の（あるいは第６の）半導体層
としては例えば第１の（あるいは第４の）半導体層がGa
AsではアンドープのAlGaAs、第１の（あるいは第４の）
半導体層がInGaAsではアンドープのAlInAs等を用いるこ
とができる。
施例１（あるいは実施例2:以下実施例２の場合は（ ）
内で示す）において、第１の半導体層（あるいは第４の
半導体層）の基板側に更に第１の半導体層（あるいは第
４の半導体層）より電子親和力が小さく、かつ電子親和
力とバンドギャップの和の大きい第３の（あるいは第６
の）半導体層21を設けたものである。この半導体層は第
１の半導体層（あるいは第４の半導体層）の電子および
正孔の両方に対してバリアとして働くので、注入された
正孔（あるいは電子）の基板側への散逸を防ぐとともに
誘起された電子（あるいは正孔）のチャネルのコンファ
インメントを改善し、キャリアの蓄積効果を飛躍的に高
めることができる。第３の（あるいは第６の）半導体層
としては例えば第１の（あるいは第４の）半導体層がGa
AsではアンドープのAlGaAs、第１の（あるいは第４の）
半導体層がInGaAsではアンドープのAlInAs等を用いるこ
とができる。
（実施例５） 本発明の別の機能をもった実施例は、実施例４におい
て、正孔（あるいは電子）注入電極とソース電極の領域
でレーザダイオードあるいは発光ダイオードを形成し、
その光出力をゲート電極で制御するものである。
て、正孔（あるいは電子）注入電極とソース電極の領域
でレーザダイオードあるいは発光ダイオードを形成し、
その光出力をゲート電極で制御するものである。
この実施例の一例の素子構造の斜視図を第３図に示
す。ここでは電子チャネルの場合を例にとって説明す
る。ソース電極14、正孔注入電極17およびドライエッチ
ング等により表面に垂直に形成された端面ミラー33によ
りレーザダイオードが形成される。ここで31および32は
それぞれ正孔注入電極のボンディングパッド、ゲート電
極の電極パッドであり第３の半導体層21のアンドープの
AlGaAs層上あるいはGaAs基板11上に形成される。これは
例えばエアーブリッジによって正孔の注入電極17および
ゲート電極18に接続される。他の各半導体層は実施例４
と同じく第１の半導体層12にアンドープGaAs、第２の半
導体層13にアンドープのAlGaAs、p+半導体層16にp+GaAs
を用いることができる。また長波長帯レーザを構成する
場合には、第１の半導体層12としてInGaAsPを用い、例
えば第２の半導体層13およびp+層16にAlInAsを、第３の
半導体層21および基板11として、InPを用いることがで
きる。以上電子チャネルの場合について説明したが、正
孔チャネルの場合にも特許請求の範囲第５項の発明を適
用できる。
す。ここでは電子チャネルの場合を例にとって説明す
る。ソース電極14、正孔注入電極17およびドライエッチ
ング等により表面に垂直に形成された端面ミラー33によ
りレーザダイオードが形成される。ここで31および32は
それぞれ正孔注入電極のボンディングパッド、ゲート電
極の電極パッドであり第３の半導体層21のアンドープの
AlGaAs層上あるいはGaAs基板11上に形成される。これは
例えばエアーブリッジによって正孔の注入電極17および
ゲート電極18に接続される。他の各半導体層は実施例４
と同じく第１の半導体層12にアンドープGaAs、第２の半
導体層13にアンドープのAlGaAs、p+半導体層16にp+GaAs
を用いることができる。また長波長帯レーザを構成する
場合には、第１の半導体層12としてInGaAsPを用い、例
えば第２の半導体層13およびp+層16にAlInAsを、第３の
半導体層21および基板11として、InPを用いることがで
きる。以上電子チャネルの場合について説明したが、正
孔チャネルの場合にも特許請求の範囲第５項の発明を適
用できる。
実施例４と同様注入された正孔（電子）と誘起電子
（正孔）がコンファインメントされるため正孔（電子）
注入電極下からソースにかけて再結合による高効率な発
光がとり出せる。ここで誘起電子はドレインへ加速、走
行するがゲート電極でドレイン電流を抑える、すなわち
誘起電子のドレインへの走行を抑えれば再結合が増加
し、発光出力を増大することができる。すなわち光出力
をゲート電圧で制御できる。通常のレーザダイオードを
直接変調する方法ではダイオードの容量が大きいため、
高速動作が難しいが、本実施例では容量の小さいゲート
電極で光出力をも制御できるため極めて高速な変調がで
きる大きなメリットがある。更に以上の説明からおよび
第３図から分かる様に、極めて簡単な構造で発光、およ
びその駆動・変調集積素子を実現できる。
（正孔）がコンファインメントされるため正孔（電子）
注入電極下からソースにかけて再結合による高効率な発
光がとり出せる。ここで誘起電子はドレインへ加速、走
行するがゲート電極でドレイン電流を抑える、すなわち
誘起電子のドレインへの走行を抑えれば再結合が増加
し、発光出力を増大することができる。すなわち光出力
をゲート電圧で制御できる。通常のレーザダイオードを
直接変調する方法ではダイオードの容量が大きいため、
高速動作が難しいが、本実施例では容量の小さいゲート
電極で光出力をも制御できるため極めて高速な変調がで
きる大きなメリットがある。更に以上の説明からおよび
第３図から分かる様に、極めて簡単な構造で発光、およ
びその駆動・変調集積素子を実現できる。
本発明では、電子チャンネルの場合、第2/第1/第３の
半導体の組み合わせとして、AlGaAs/GaAs/AlGaAs,GaInP
あるいはAlGaInP/GaAs/AlGaAs,GaAs/GaInAs/AlGaAs,AlI
nAs/GaInAs/AlInAs,InP/GaInAs/InP,AlInAs/GaInAsP/In
P,InP/GaInAsP/InPなど、正孔チャネルの場合、第5/第4
/第６の半導体の組み合わせとして、実施例で示したAlI
nAs/GaInAs/AlInAsのほか、AlGaAs/GaAs/AlGaAs,GaInP/
GaAs/AlGaInP,InP/GaInAs/InP,GaAs/Ge/AlGaAsなどのII
I−Ｖ族、IV族はもとよりII−VI族でも良いし、要する
に電子または正孔の注入か可能でかつ電子親和力とバン
ドギャップの和が特許請求の範囲第１項〜第４項に記載
した条件を満たせば、いかなる材料でも良い。また電子
や正孔の注入が絶縁膜を介して行なわれても良い。多様
のものを用いることができる。
半導体の組み合わせとして、AlGaAs/GaAs/AlGaAs,GaInP
あるいはAlGaInP/GaAs/AlGaAs,GaAs/GaInAs/AlGaAs,AlI
nAs/GaInAs/AlInAs,InP/GaInAs/InP,AlInAs/GaInAsP/In
P,InP/GaInAsP/InPなど、正孔チャネルの場合、第5/第4
/第６の半導体の組み合わせとして、実施例で示したAlI
nAs/GaInAs/AlInAsのほか、AlGaAs/GaAs/AlGaAs,GaInP/
GaAs/AlGaInP,InP/GaInAs/InP,GaAs/Ge/AlGaAsなどのII
I−Ｖ族、IV族はもとよりII−VI族でも良いし、要する
に電子または正孔の注入か可能でかつ電子親和力とバン
ドギャップの和が特許請求の範囲第１項〜第４項に記載
した条件を満たせば、いかなる材料でも良い。また電子
や正孔の注入が絶縁膜を介して行なわれても良い。多様
のものを用いることができる。
（発明の効果） 以上本発明によれば、高性能な超高周波超高速半導体
装置、超高速光・電子回路を実現でき、無線通信装置、
光通信装置等の高性能化、高機能化に寄与する所極めて
大である。
装置、超高速光・電子回路を実現でき、無線通信装置、
光通信装置等の高性能化、高機能化に寄与する所極めて
大である。
第１図および第２図は本発明の実施例の構造断面図、第
３図は本発明の他の実施例の構造の斜視図である。ここ
で11は高抵抗基板、12は第１の半導体層、13は第２の半
導体層、14はソース電極、15はドレイン電極、16はp+半
導体層、17は正孔注入用の金属電極、18はゲート電極、
19はコンデンサ、21は第３の半導体層、31は正孔注入電
極パッド、32はゲート電極パッド、33はレーザ用の端面
ミラーである。
３図は本発明の他の実施例の構造の斜視図である。ここ
で11は高抵抗基板、12は第１の半導体層、13は第２の半
導体層、14はソース電極、15はドレイン電極、16はp+半
導体層、17は正孔注入用の金属電極、18はゲート電極、
19はコンデンサ、21は第３の半導体層、31は正孔注入電
極パッド、32はゲート電極パッド、33はレーザ用の端面
ミラーである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｓ 3/18
Claims (5)
- 【請求項１】高抵抗基板上に電子チャネルとなるアンド
ープの第１の半導体層が設けられ、前記第１の半導体層
の上に第１の半導体層より電子親和力の小さいアンドー
プの第２の半導体層からなる前記電子チャネルに対する
障壁層が設けられ、前記第１の半導体層にソース電極と
ドレイン電極が形成され、前記第２の半導体層上に正孔
の注入電極とゲート電極とが形成されたことを特徴とす
る半導体装置。 - 【請求項２】第１の半導体層の基板側に、第１の半導体
層より電子親和力が小さくかつ電子親和力とバンドギャ
ップの和の大きい第３の半導体層からなる、第１の半導
体層内の電子及び正孔に対する障壁層を設けたことを特
徴とする特許請求の範囲第１項記載の半導体装置。 - 【請求項３】高抵抗基板上に正孔チャネルとなるアンド
ープの第４の半導体層が設けられ、前記第４の半導体層
の上に第４の半導体層より電子親和力とバンドギャップ
の和が大きいアンドープの第５の半導体層からなる前記
正孔チャネルに対する障壁層が設けられ、前記第４の半
導体層にソース電極とドレイン電極が形成され、前記第
５の半導体層上に電子の注入電極とゲート電極とが形成
されたことを特徴とする半導体装置。 - 【請求項４】第４の半導体層の基板側に、第４の半導体
層より電子親和力が小さくかつ電子親和力とバンドギャ
ップの和の大きい第６の半導体層からなる、第４の半導
体層内の電子及び正孔に対する障壁層を設けたことを特
徴とする特許請求の範囲第３項記載の半導体装置。 - 【請求項５】注入電極とソース電極の領域でレーザダイ
オードまたは発光ダイオードを成し、該ダイオードの光
出力をゲート電極で制御可能なように接続したことを特
徴とする特許請求の範囲第１項または第２項または第３
項または第４項記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63334814A JP2503616B2 (ja) | 1988-12-27 | 1988-12-27 | 半導体装置 |
| US07/457,588 US5111256A (en) | 1988-12-27 | 1989-12-27 | High speed semiconductor device and an optelectronic device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63334814A JP2503616B2 (ja) | 1988-12-27 | 1988-12-27 | 半導体装置 |
| JP1077193A JP2503639B2 (ja) | 1989-03-28 | 1989-03-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02177332A JPH02177332A (ja) | 1990-07-10 |
| JP2503616B2 true JP2503616B2 (ja) | 1996-06-05 |
Family
ID=26418301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63334814A Expired - Fee Related JP2503616B2 (ja) | 1988-12-27 | 1988-12-27 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5111256A (ja) |
| JP (1) | JP2503616B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503639B2 (ja) * | 1989-03-28 | 1996-06-05 | 日本電気株式会社 | 半導体装置 |
| US6630382B1 (en) * | 1999-06-02 | 2003-10-07 | Arizona State University | Current controlled field effect transistor |
| US7589007B2 (en) * | 1999-06-02 | 2009-09-15 | Arizona Board Of Regents For And On Behalf Of Arizona State University | MESFETs integrated with MOSFETs on common substrate and methods of forming the same |
| US6864131B2 (en) | 1999-06-02 | 2005-03-08 | Arizona State University | Complementary Schottky junction transistors and methods of forming the same |
| JP2001267332A (ja) * | 2000-03-17 | 2001-09-28 | Sumitomo Electric Ind Ltd | パワー電界効果トランジスタおよびパワーデバイス |
| JP5130641B2 (ja) * | 2006-03-31 | 2013-01-30 | サンケン電気株式会社 | 複合半導体装置 |
| JP4385206B2 (ja) * | 2003-01-07 | 2009-12-16 | 日本電気株式会社 | 電界効果トランジスタ |
| JP4705481B2 (ja) * | 2006-01-25 | 2011-06-22 | パナソニック株式会社 | 窒化物半導体装置 |
| EP2084750A4 (en) * | 2006-11-20 | 2010-12-22 | Panasonic Corp | SEMICONDUCTOR DEVICE AND ITS TRAINING METHOD |
| JP5618571B2 (ja) * | 2010-03-02 | 2014-11-05 | パナソニック株式会社 | 電界効果トランジスタ |
| JP5853188B2 (ja) * | 2011-05-30 | 2016-02-09 | パナソニックＩｐマネジメント株式会社 | スイッチ装置 |
| JP5739564B2 (ja) * | 2014-04-11 | 2015-06-24 | パナソニック株式会社 | 電界効果トランジスタ |
| JP5898802B2 (ja) * | 2015-04-23 | 2016-04-06 | パナソニック株式会社 | 電界効果トランジスタ |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5728322A (en) * | 1980-07-28 | 1982-02-16 | Fujitsu Ltd | Formation of semiconductor single crystal layer |
| JPS57147284A (en) * | 1981-03-06 | 1982-09-11 | Fujitsu Ltd | Semiconductor device |
| JPS5893380A (ja) * | 1981-11-30 | 1983-06-03 | Fujitsu Ltd | 半導体装置 |
| JPS58213491A (ja) * | 1982-06-07 | 1983-12-12 | Omron Tateisi Electronics Co | 半導体レ−ザ |
| US4581743A (en) * | 1982-06-18 | 1986-04-08 | Omron Tateisi Electronics Co. | Semiconductor laser having an inverted layer in a stepped offset portion |
| JPS59184573A (ja) * | 1983-04-05 | 1984-10-19 | Nec Corp | 電界効果トランジスタ |
| JPS6123364A (ja) * | 1984-07-11 | 1986-01-31 | Agency Of Ind Science & Technol | 電界効果トランジスタ |
| JPS6149476A (ja) * | 1984-08-17 | 1986-03-11 | Sony Corp | 電界効果トランジスタ |
| JP2604349B2 (ja) * | 1984-12-12 | 1997-04-30 | 日本電気株式会社 | 半導体装置 |
| JPS61280674A (ja) * | 1985-06-06 | 1986-12-11 | Nec Corp | 半導体装置 |
| JPS6246564A (ja) * | 1985-08-26 | 1987-02-28 | Nec Corp | 半導体装置 |
| US4905059A (en) * | 1986-09-25 | 1990-02-27 | Regents Of The University Of Minnesota | Modulation doped radiation emitting semiconductor device |
-
1988
- 1988-12-27 JP JP63334814A patent/JP2503616B2/ja not_active Expired - Fee Related
-
1989
- 1989-12-27 US US07/457,588 patent/US5111256A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5111256A (en) | 1992-05-05 |
| JPH02177332A (ja) | 1990-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| Kroemer | Heterostructure bipolar transistors and integrated circuits | |
| JP2503616B2 (ja) | 半導体装置 | |
| KR940005454B1 (ko) | 화합물반도체장치 | |
| US7556976B2 (en) | Method of fabricating semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation | |
| US5399886A (en) | Heterojunction FET with a high potential barrier layer and gate structure | |
| EP0184827B1 (en) | A high speed and high power transistor | |
| Ury et al. | Monolithic integration of an injection laser and a metal semiconductor field effect transistor | |
| US4893161A (en) | Quantum-well acoustic charge transport device | |
| US5789772A (en) | Semi-insulating surface light emitting devices | |
| EP0530942B1 (en) | Novel quantum well optoelectric switching device with stimulated emission | |
| US20010048120A1 (en) | Heterojunction bipolar transistor composed of emitter layer which includes orderly structured layer and disorderly structured layer | |
| US5428224A (en) | Field effect transistor | |
| US5228048A (en) | Semiconductor laser device | |
| EP0239635B1 (en) | Nonlinear and bistable optical device | |
| Furuya et al. | AlGaAs/GaAs lateral current injection multiquantum well (LCI-MQW) laser using impurity-induced disordering | |
| Thornton et al. | Unified planar process for fabricating heterojunction bipolar transistors and buried heterostructure lasers utilizing impurity-induced disordering | |
| US4786957A (en) | Negative differential resistance element | |
| KR20000070600A (ko) | 반도체 레이저 소자 | |
| US5751029A (en) | Field-effect semiconductor device having heterojunction | |
| JP2503639B2 (ja) | 半導体装置 | |
| JPH0354466B2 (ja) | ||
| JPH0654786B2 (ja) | ヘテロ接合半導体デバイス | |
| Taylor et al. | Demonstration of a heterostructure field‐effect laser for optoelectronic integration | |
| Sonoda et al. | New pseudomorphic N−/N+ GaAs/InGaAs/GaAs power HEMT with high breakdown voltages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |