JP2022139551A - 電気光学装置、電気光学装置の製造方法、および電子機器 - Google Patents

Abstract

【課題】溝と重なるように容量素子を形成する場合に溝の開口縁と容量素子の端部との幅寸法のクリアランスを小さくした場合でも、容量素子を適正に設けることができる電気光学装置および電子機器を実現すること。【解決手段】電気光学装置の第１基板１０において、基板本体１９と容量素子５５との間には、画素電極９ａとは反対側に凹んだ溝１９０と、溝１９０を含む領域に積層された絶縁膜４０とが形成されている。容量素子５５では、第１導電膜４ａは、絶縁膜４０を介して溝１９０の側壁１９０ａ、１９０ｂおよび底壁１９０ｃに重なり、誘電体膜４９は、第１導電膜４ａおよび絶縁膜４０を介して溝１９０の側壁１９０ａ、１９０ｂおよび底壁１９０ｃに重なり、第２導電膜５ａは、誘電体膜４９、第１導電膜４ａおよび絶縁膜４０を介して溝１９０の側壁１９０ａ、１９０ｂおよび底壁１９０ｃに重なっている。【選択図】図１２

Description

本発明は、電気光学装置、電気光学装置の製造方法、および電子機器に関するものである。

液晶装置等の電気光学装置において、画素電極と基板本体との間に第１導電膜、誘電体膜および第２導電膜が順に積層された容量素子を設け、容量素子によって画素電極の電圧を保持する構造が広く採用されている。一般に、第１導電膜または第２導電膜は透光性が低いため、容量素子は、走査線やデータ線と平面視で重なる領域に設けられるのが一般的である。一方、容量素子には、静電容量が大きいことが望まれる。そこで、容量素子と平面視で重なる領域に溝を設け、溝の側壁を利用して容量素子の静電容量を増大させた構造が提案されている（特許文献１参照）。

特開２００４－３６３００号公報

特許文献１に記載の構成においては、容量素子が走査線やデータ線から大きく張り出さないように、溝の開口縁と容量素子の端部との幅方向のクリアランスを加工限界近くまで小さくすることが好ましい。しかしながら、溝の開口縁と容量素子の端部との幅方向のクリアランスを小さくした場合、溝および容量素子の幅寸法や位置がずれると、容量素子の端部が溝の内側に落ちてしまい、容量素子の静電容量のばらつきや、第１導電膜と第２導電膜との短絡が発生するおそれがある。それ故、溝と重なるように容量素子等の素子を形成する場合に溝の開口縁と素子の端部に応じて、素子等を適正に設けることができないという課題がある。

上記課題を解決するために、本発明の電気光学装置の一態様は、基板本体と、前記基板本体に向けて凹んだ溝と、前記溝を含む領域に積層された絶縁膜と、前記絶縁膜に積層された積層膜と、を有し、前記積層膜は、前記絶縁膜を介して前記溝の側壁および底壁に重なっていることを特徴とする。

本発明において、基板本体と画素電極との間で前記画素電極と反対側に向けて凹んだ溝を含む領域に容量素子を有する電気光学装置の製造方法において、前記溝を形成する第１工程と、前記溝を含む領域に絶縁膜を形成する第２工程と、前記絶縁膜を介して前記溝の側壁および底壁に重なる第１導電膜を形成する第３工程と、前記第１導電膜および前記絶縁膜を介して前記側壁および前記底壁に重なる誘電体膜を形成する第４工程と、前記誘電体膜、前記第１導電膜および前記絶縁膜を介して前記側壁および前記底壁に重なる第２導電膜を形成する第５工程と、を行うことを特徴とする。

本発明に係る電気光学装置は、各種電子機器に用いられる。

本発明の実施形態１に係る電気光学装置の一態様を示す平面図。 図１に示す電気光学装置の断面図。 図１に示す電気光学装置の電気的構成を示すブロック図。 図１に示す電気光学装置において隣り合う複数の画素の平面図。 図４に示すトランジスター周辺を拡大して示す平面図。 図５に示すトランジスター周辺のＧ－Ｇ′断面図。 図５に示すトランジスター周辺のＳ－Ｓ′断面図。 図５に示す容量素子の平面図。 図５に示すトランジスターの平面図。 図５に示す中継電極の平面図。 図５に示すデータ線、および容量線の平面図。 図８に示す溝付近の断面図。 本発明の参考例における溝付近の断面図。 図８に示す絶縁膜の突出部の説明図。 本発明の実施形態２に係る電気光学装置の説明図。 図１５に示す構成の効果を示す説明図。 本発明の実施形態３に係る電気光学装置の説明図。 本発明の実施形態４に係る電気光学装置の説明図。 本発明の実施形態５に係る電気光学装置の説明図。 本発明を適用した電気光学装置を用いた投射型表示装置の概略構成図。

図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明において、第１基板１０の面内方向で、互いに交差する２方向のうち、「第１方向」をＸ軸方向とし、「第２方向」をＹ軸方向として説明する。また、第１基板１０に形成される層を説明する際、上層側あるいは表面側とは基板が位置する側とは反対側（対向基板が位置する側）を意味し、下層側とは基板が位置する側を意味する。

［実施形態１］
（電気光学装置の構成）
図１は、本発明の実施形態１に係る電気光学装置１の一態様を示す平面図である。図２は、図１に示す電気光学装置１の断面図である。図１および図２に示すように、電気光学装置１では、基板本体１９を備えた第１基板１０と、基板本体２９を備えた第２基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、第１基板１０と第２基板２０とは対向している。シール材１０７は第２基板２０の外縁に沿うように枠状に設けられており、第１基板１０と第２基板２０との間でシール材１０７によって囲まれた領域に液晶層等の電気光学層８０が配置されている。本形態の電気光学装置１は、液晶パネル１００を備えた液晶装置である。シール材１０７は、光硬化性を備えた接着剤、あるいは光硬化性および熱硬化性を備えた接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。第１基板１０および第２基板２０はいずれも四角形であり、電気光学装置１の略中央には、表示領域１０ａが四角形の領域として設けられている。かかる形状に対応して、シール材１０７も略四角形に設けられ、シール材１０７の内周縁と表示領域１０ａの外周縁との間には、矩形枠状の周辺領域１０ｂが設けられている。

基板本体１９は、石英基板やガラス基板等の透光性基板からなる。基板本体１９の一方面１９ｓ側において、表示領域１０ａの外側には、基板本体１９の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が形成され、この一辺に隣接する他の辺に沿って走査線駆動回路１０４が形成されている。端子１０２には、フレキシブル配線基板（図示せず）が接続されており、第１基板１０には、フレキシブル配線基板を介して各種電位や各種信号が入力される。

基板本体１９の一方面１９ｓにおいて、表示領域１０ａには、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等からなる透光性の複数の画素電極９ａ、および複数の画素電極９ａの各々に電気的に接続するトランジスター（図１および図２には図示せず）がマトリクス状に形成されている。画素電極９ａに対して第２基板２０の側には第１配向膜１８が形成されており、画素電極９ａは、第１配向膜１８によって覆われている。従って、基板本体１９から第１配向膜１８までが第１基板１０に相当する。

基板本体２９は、石英基板やガラス基板等の透光性基板からなる。基板本体２９の一方面２９ｓ側には、ＩＴＯ膜等からなる透光性の共通電極２１が形成されている。共通電極２１は第２基板２０の略全面に形成されている。共通電極２１に対して第１基板１０の側には第２配向膜２８が形成されており、共通電極２１は、第２配向膜２８によって覆われている。従って、基板本体２９から第２配向膜２８までが第２基板２０に相当する。第２基板２０において、基板本体２９と共通電極２１との間には、樹脂、金属または金属化合物からなる遮光性の遮光層２７が形成され、遮光層２７と共通電極２１との間に透光性の保護層２６が形成されている。遮光層２７は、例えば、表示領域１０ａの外周縁に沿って延在する額縁状の見切り２７ａとして形成されている。遮光層２７は、隣り合う画素電極９ａにより挟まれた領域と平面視で重なる領域にブラックマトリクス２７ｂとして形成される場合もある。基板本体１９の周辺領域１０ｂのうち、見切り２７ａと平面視で重なる領域１０ｃには、画素電極９ａと同時形成されたダミー画素電極９ｄが形成されている。

第１配向膜１８および第２配向膜２８は、ＳｉＯ_ｘ（ｘ＜２）、ＳｉＯ_２、ＴｉＯ_２、ＭｇＯ、Ａｌ_２Ｏ_３等の斜方蒸着膜からなる無機配向膜であり、電気光学層８０に用いた負の誘電率異方性を備えた液晶分子を傾斜配向させている。このため、液晶分子は、基板本体１９および基板本体２９に対して所定の角度を成している。このようにして、電気光学装置１は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードの液晶装置として構成されている。

第１基板１０には、シール材１０７より外側において基板本体２９の角部分と重なる領域に、第１基板１０と第２基板２０との間で電気的導通をとるための基板間導通用電極１０９が形成されている。基板間導通用電極１０９には、導電粒子を含んだ基板間導通材１０９ａが配置されており、第２基板２０の共通電極２１は、基板間導通材１０９ａおよび基板間導通用電極１０９を介して第１基板１０の側に電気的に接続されている。このため、共通電極２１は、第１基板１０の側から共通電位が印加されている。

本形態の電気光学装置１において、画素電極９ａおよび共通電極２１がＩＴＯ膜により形成されており、電気光学装置１は、透過型液晶装置として構成されている。かかる電気光学装置１では、第１基板１０および第２基板２０のうち、一方の基板から電気光学層８０に入射した光が他方の基板を透過して出射される間に変調されて画像を表示する。本形態では、矢印Ｌで示すように、第２基板２０から入射した光が第１基板１０を透過して出射される間に電気光学層８０によって画素毎に変調され、画像を表示する。

（電気光学装置１の電気的構成）
図３は、図１に示す電気光学装置１の電気的構成を示すブロック図である。図３において、電気光学装置１は、ＶＡモードの液晶パネル１００を備えており、液晶パネル１００は、その中央領域に複数の画素１００ａがマトリクス状に配列された表示領域１０ａを備えている。液晶パネル１００において、図１および図２等を参照して説明した第１基板１０では、表示領域１０ａの内側に、Ｘ軸方向に延在する複数の走査線３ａと、Ｙ軸方向に延在する複数のデータ線６ａとが形成されており、複数の走査線３ａと複数のデータ線６ａとの各交差に対応して複数の画素１００ａが構成されている。複数の走査線３ａは、走査線駆動回路１０４に電気的に接続され、複数のデータ線６ａは、データ線駆動回路１０１に接続されている。また、複数のデータ線６ａには、Ｙ軸方向においてデータ線駆動回路１０１とは反対側で検査回路１０５が電気的に接続している。

複数の画素１００ａの各々には、電界効果型トランジスター等からなる画素スイッチング用のトランジスター３０、およびトランジスター３０に電気的に接続された画素電極９ａが形成されている。トランジスター３０の一方のソース・ドレイン領域にはデータ線６ａが電気的に接続され、トランジスター３０のゲートには走査線３ａが電気的に接続され、トランジスター３０の他方のソース・ドレイン領域には、画素電極９ａが電気的に接続されている。データ線６ａには画像信号が供給され、走査線３ａには走査信号が供給される。本形態では、走査線駆動回路１０４は、表示領域１０ａに対してＸ軸方向の一方側Ｘ１および他方側Ｘ２に走査線駆動回路１０４ｓ、１０４ｔとして構成されており、Ｘ軸方向の一方側Ｘ１の走査線駆動回路１０４ｓは、奇数番目の走査線３ａを駆動し、Ｘ軸方向の他方側Ｘ２の走査線駆動回路１０４ｔは、偶数番目の走査線３ａを駆動する。

各画素１００ａにおいて、画素電極９ａは、図１および図２を参照して説明した共通電極２１と電気光学層８０を介して対向し、液晶容量５０ａを構成している。各画素１００ａには、液晶容量５０ａで保持される画像信号の変動を防ぐために、液晶容量５０ａと並列に容量素子５５が付加されている。本実施形態では、容量素子５５を構成するために、基板本体１９には、複数の画素１００ａに跨って延在する容量線７ａが形成されており、容量線７ａには共通電位が供給されている。図３では、１本の容量線７ａがＸ軸方向に延在するように示されているが、容量線７ａは、Ｙ軸方向に延在する構成が採用される他、Ｘ軸方向およびＹ軸方向の双方に延在する構成が採用される場合もある。

（画素１００ａの概略構成）
図４は、図１に示す電気光学装置１において隣り合う複数の画素１００ａの平面図である。図５は、図４に示すトランジスター３０周辺を拡大して示す平面図である。図６は、図５に示すトランジスター３０周辺のＧ－Ｇ′断面図である。図６には、走査線３ａに沿ってトランジスター３０等を切断した様子を模式的に示してある。図７は、図５に示すトランジスター３０周辺のＳ－Ｓ′断面図である。図７には、データ線６ａに沿ってトランジスター３０等を切断した様子を模式的に示してある。なお、図４、図５および後述する図８～図１１では、各層を以下の線で表してある。また、図４、図５および後述する図８～図１１では、互いの端部が平面視で重なり合う層については、層の形状等が分かりやすいように、端部の位置をずらしてある。
走査線３ａ＝太い実線
半導体膜３１ａ＝細くて短い破線
ゲート電極３３ａ＝細い二点鎖線
第１容量電極４ａ＝細い一点鎖線
第２容量電極５ａ＝細い実線
中継電極８ｃ、８ｄ、８ｓ＝太い一点鎖線
データ線６ａおよび中継電極６ｃ、６ｄ＝太い二点鎖線
容量線７ａおよび中継電極７ｄ＝太くて長い破線
画素電極９ａ＝極太の実線

図４および図５に示すように、第１基板１０には、複数の画素１００ａの各々に画素電極９ａが形成されており、隣り合う画素電極９ａにより挟まれた画素間領域に沿って走査線３ａ、データ線６ａ、および容量線７ａが延在している。より具体的には、走査線３ａは、Ｘ軸方向に延在する第１画素間領域９ｂと重なってＸ軸方向に延在し、データ線６ａおよび容量線７ａは、Ｙ軸方向に延在する第２画素間領域９ｃと重なってＹ軸方向に延在している。第１基板１０には、データ線６ａと走査線３ａとの交差部３ｃに対応する半導体膜３１ａを備えたトランジスター３０が形成されている。走査線３ａ、データ線６ａ、および容量線７ａは遮光性を有している。従って、走査線３ａ、データ線６ａ、容量線７ａ、およびこれらの配線と同層の導電膜が形成された領域は、光が通過しない遮光領域であり、遮光領域で囲まれた領域は、光が透過する開口領域である。

図６および図７に示すように、第１基板１０において、基板本体１９の一方面１９ｓの側には、絶縁膜４０、および層間絶縁膜４１～４６が順に形成されており、例えば、層間絶縁膜４１、４２、４６の表面は、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）等によって連続した平面になっている。基板本体１９と画素電極９ａとの間の層には、容量素子５５、遮光膜３ｂとしての走査線３ａ、トランジスター３０の半導体膜３１ａ、トランジスター３０のゲート電極３３ａ、データ線６ａ、および容量線７ａが順に設けられている。

（各層の詳細説明）
図５、図６および図７を参照するとともに、以下の図８～図１１を適宜、参照して、第１基板１０の詳細構成を説明する。図８は、図５に示す容量素子５５の平面図である。図９は、図５に示すトランジスター３０の平面図である。図１０は、図５に示す中継電極８ｃ、８ｄ、８ｓの平面図である。図１１は、図５に示すデータ線６ａ、および容量線７ａの平面図である。なお、図８、図９、図１０、図１１のいずれにも、それらの図に示す電極等の電気的な接続に関連するコンタクトホールを示すとともに、基準となる位置を示すために、半導体膜３１ａ、および画素電極９ａを示してある。

図５、図６、図７および図８に示すように、基板本体１９と層間絶縁膜４１との間には、第１導電膜４ａ、誘電体膜４９、および第２導電膜５ａが基板本体１９側から順に積層された積層膜５５０が設けられ、積層膜５５０によって容量素子５５が構成されている。誘電体膜４９は、シリコン窒化膜、シリコン酸化膜等からなる。例えば、誘電体膜４９がシリコン窒化膜である場合、誘電体膜４９は０．０１から０．０３μｍの膜厚で形成される。

第１導電膜４ａは、走査線３ａのデータ線６ａとの交差部３ｃに平面視で重なる四角形の本体部分４ａ０と、本体部分４ａ０からＸ軸方向の一方側Ｘ１に突出した第１突出部４ａ１と、本体部分４ａ０からＸ軸方向の他方側Ｘ２に突出した第２突出部４ａ２とを備える。また、第１導電膜４ａは、本体部分４ａ０からＹ軸方向の一方側Ｙ１に突出した第３突出部４ａ３と、本体部分４ａ０からＹ軸方向の他方側Ｙ２に突出した第４突出部４ａ４とを備える。第１導電膜４ａは、導電性シリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等からなる。例えば、第１導電膜４ａが導電性シリコン膜である場合、第１導電膜４ａは０．０３から０．２μｍの膜厚で形成される。

第２導電膜５ａは、画素電極９ａの側から第１導電膜４ａに誘電体膜４９を介して平面視で重なっている。より具体的には、第２導電膜５ａは、本体部分４ａ０に平面視で重なる本体部分５ａ０と、第１突出部４ａ１に平面視で重なる第１突出部５ａ１と、第２突出部４ａ２に平面視で重なる第２突出部５ａ２と、第３突出部４ａ３に平面視で重なる第３突出部５ａ３と、第４突出部４ａ４に平面視で重なる第４突出部５ａ４とを備える。第２導電膜５ａは、導電性シリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等からなる。例えば、例えば、第２導電膜５ａが導電性シリコン膜である場合、第２導電膜５ａは０．０３から０．２μｍの膜厚で形成される。

第１導電膜４ａ、誘電体膜４９、および第２導電膜５ａは、一括してパターニングされた部分である。従って、第１導電膜４ａ、誘電体膜４９、および第２導電膜５ａは、同一の形状を有している。但し、誘電体膜４９および第２導電膜５ａは、第１導電膜４ａの第４突出部４ａ４の端部を露出させるように切り欠き５ａ５が形成されている。

なお、基板本体１９と容量素子５５との間の層には、溝１９０および絶縁膜４０が形成されているが、溝１９０および絶縁膜４０の構成等は後述する。

図５、図６、図７および図９に示すように、層間絶縁膜４１と層間絶縁膜４２との間の層には、第１画素間領域９ｂと重なるようにＸ軸方向に延在する走査線３ａが形成されている。走査線３ａは、Ｘ軸方向に一定の幅で延在する配線部３ａ０と、交差部３ｃで配線部３ａ０からＹ軸方向の両側に突出した幅広部３ａ１と、幅広部３ａ１からさらにＹ軸方向の一方側Ｙ１に突出した突出部３ａ２とを備える。

走査線３ａは、金属シリサイド膜、金属膜あるいは金属化合物膜等からなる導電性の遮光膜３ｂである。本形態において、走査線３ａは、タングステンシリサイド膜からなる。例えば、走査線３ａがタングステンシリサイド膜である場合、走査線３ａは、０．１から０．４μｍの膜厚で形成される。

層間絶縁膜４２と層間絶縁膜４３との間には、画素スイッチング用のトランジスター３０が構成されている。トランジスター３０は、層間絶縁膜４２の画素電極９ａの側の面に形成された半導体膜３１ａと、半導体膜３１ａを画素電極９ａの側から覆うゲート絶縁膜３２と、ゲート絶縁膜３２を介して半導体膜３１ａに平面視で重なるゲート電極３３ａとを備えている。

ゲート電極３３ａは、半導体膜３１ａと重なる本体部分３３ａ０と、本体部分３３ａ０のＸ軸方向の両端部からＹ軸方向の他方側Ｙ２に突出する突出部３３ａ１、３３ａ２とを備える。ゲート電極３３ａは、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜を含む。本形態において、ゲート電極３３ａは、導電性ポシリコン膜と、アルミニウム等の金属膜との積層膜からなる。

半導体膜３１ａは、第２画素間領域９ｃと重なるようにＹ軸方向に延在しており、ゲート電極３３ａと平面視で重なるチャネル領域３１ｇと、チャネル領域３１ｇに対してＹ軸方向の一方側Ｙ１で隣接する第１ソース・ドレイン領域３１ｓと、チャネル領域３１ｇに対してＹ軸方向の他方側Ｙ２で隣接する第２ソース・ドレイン領域３１ｄとを備えている。トランジスター３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ－Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有している。従って、第２ソース・ドレイン領域３１ｄは、チャネル領域３１ｇから離間する位置に高濃度の不純物が導入された高濃度領域３１ｄ１と、チャネル領域３１ｇと高濃度領域３１ｄ１との間で高濃度領域３１ｄ１より不純物が低い濃度で導入された低濃度領域３１ｄ２とを含んでいる。第１ソース・ドレイン領域３１ｓは、チャネル領域３１ｇから離間する位置に高濃度の不純物が導入された高濃度領域３１ｓ１と、チャネル領域３１ｇと高濃度領域３１ｓ１との間で高濃度領域３１ｓ１より不純物が低い濃度で導入された低濃度領域３１ｓ２とを含んでいる。半導体膜３１ａのＸ軸方向の幅は、例えば、０．３μｍであり、Ｙ軸方向に直線状に延びる。

半導体膜３１ａは、ポリシリコン膜等によって構成されており、ゲート絶縁膜３２は、半導体膜３１ａを熱酸化したシリコン酸化膜からなる第１ゲート絶縁膜と、減圧ＣＶＤ法等により形成されたシリコン酸化膜からなる第２ゲート絶縁膜との２層構造からなる。

走査線３ａの幅広部３ａ１は、ゲート電極３３ａ、第１ソース・ドレイン領域３１ｓ、チャネル領域３１ｇ、および第２ソース・ドレイン領域３１ｄと平面視で重なっている。また、走査線３ａの幅広部３ａ１とゲート電極３３ａの突出部３３ａ１、３３ａ２とは、ゲート絶縁膜３２および層間絶縁膜４２を貫通する溝状のコンタクトホール４２ｇ、４２ｈを介して走査線３ａに電気的に接続されている。

ゲート絶縁膜３２と層間絶縁膜４３との間には、ゲート電極３３ａからＸ軸方向の他方側Ｘ２に離間する中継電極３３ｃと、ゲート電極３３ａからＹ軸方向の他方側Ｙ２に離間する中継電極３３ｄとが設けられている。中継電極３３ｃ、３３ｄは、ゲート電極３３ａと同一の導電膜からなる。

走査線３ａの配線部３ａ０のＹ軸方向の他方側Ｙ２の端部には、中継電極３３ｃおよび第２導電膜５ａと平面視で重なる領域に切り欠き３ａ５が形成されている。ゲート絶縁膜３２、層間絶縁膜４２、および層間絶縁膜４１には、切り欠き３ａ５を通って第２導電膜５ａに到達するコンタクトホール４２ｃが形成されている。従って、中継電極３３ｃは、コンタクトホール４２ｃを介して第２導電膜５ａに電気的に接続されている。

ゲート絶縁膜３２、層間絶縁膜４２、および層間絶縁膜４１には、切り欠き５ａ５を通って第１導電膜４ａに到達するコンタクトホール４２ｄが形成されている。従って、中継電極３３ｄは、コンタクトホール４２ｄを介して第１導電膜４ａに電気的に接続されている。

図５、図６、図７および図１０に示すように、層間絶縁膜４３と層間絶縁膜４４との間には、第１ソース・ドレイン領域３１ｓと平面視で重なる中継電極８ｓと、第２ソース・ドレイン領域３１ｄと平面視で重なる中継電極８ｄと、中継電極３３ｃと平面視で重なる中継電極８ｃとが、それぞれ離間して形成されている。中継電極８ｃ、８ｄ、８ｓは、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。

中継電極８ｄは、ゲート電極３３ａと平面視で重なる本体部分８ｄ０と、本体部分８ｄ０から第２ソース・ドレイン領域３１ｄと平面視で重なるように突出した突出部８ｄ１とを備える。突出部８ｄ１は、層間絶縁膜４３、およびゲート絶縁膜３２を貫通するコンタクトホール４３ｄを介して第２ソース・ドレイン領域３１ｄに電気的に接続している。また、コンタクトホール４３ｄでは、中継電極３３ｄの端部が露出していることから、突出部８ｄ１は、中継電極３３ｄと電気的に接続している。

中継電極８ｓは、層間絶縁膜４３、およびゲート絶縁膜３２を貫通するコンタクトホール４３ｓを介して第１ソース・ドレイン領域３１ｓに電気的に接続している。中継電極８ｃは、層間絶縁膜４３を貫通するコンタクトホール４３ｃを介して中継電極３３ｃに電気的に接続している。

図５、図６、図７および図１１に示すように、層間絶縁膜４４と層間絶縁膜４５との間には、第２画素間領域９ｃと平面視で重なるようにＹ軸方向に延在するデータ線６ａと、データ線６ａにＸ軸方向の一方側Ｘ１で離間する中継電極６ｅと、データ線６ａにＸ軸方向の他方側Ｘ２で離間する中継電極６ｃとが設けられている。データ線６ａ、および中継電極６ｃ、６ｅは、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。例えば、データ線６ａの幅は０．５から１μｍである。

データ線６ａは、層間絶縁膜４４を貫通するコンタクトホール４４ｓを介して中継電極８ｓに電気的に接続している。従って、データ線６ａは、中継電極８ｓを介して第１ソース・ドレイン領域３１ｓに電気的に接続している。中継電極６ｅは、層間絶縁膜４４を貫通するコンタクトホール４４ｅを介して中継電極８ｄに電気的に接続している。中継電極６ｃは、層間絶縁膜４４を貫通するコンタクトホール４４ｃを介して中継電極８ｃに電気的に接続している。

層間絶縁膜４５と層間絶縁膜４６との間には、データ線６ａと平面視で重なるようにＹ軸方向に延在する容量線７ａと、容量線７ａにＸ軸方向の一方側Ｘ１で離間する中継電極７ｅとが設けられている。容量線７ａ、および中継電極７ｅは、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。

容量線７ａは、Ｙ軸方向の延在する配線部７ａ０と、配線部７ａ０において交差部３ｃと重なる部分からＸ軸方向の他方側Ｘ２に突出した突出部７ａ１とを備えている。突出部７ａ１は、層間絶縁膜４５を貫通するコンタクトホール４５ｃを介して中継電極６ｃに電気的に接続している。従って、容量線７ａは、中継電極６ｃ、中継電極８ｃ、および中継電極３３ｃを介して容量素子５５の第２導電膜５ａに電気的に接続されている。配線部７ａ０の幅は０．５から１μｍである。

中継電極７ｅは、層間絶縁膜４５を貫通するコンタクトホール４５ｅを介して中継電極６ｅに電気的に接続している。また、画素電極９ａは、層間絶縁膜４６を貫通するコンタクトホール４６ｅを介して中継電極７ｅに電気的に接続している。本形態では、コンタクトホール４６ｅの周りで互いに隣り合う４つの画素電極９ａ１、９ａ２、９ａ３、９ａ４のうち、コンタクトホール４６ｅに対してＹ軸方向の他方側Ｙ２に位置する画素電極９ａ１がコンタクトホール４６ｅを介して中継電極７ｅに電気的に接続している。

その結果、画素電極９ａは、中継電極７ｅ、中継電極６ｅ、および中継電極８ｄを介して第２ソース・ドレイン領域３１ｄに電気的に接続する。従って、トランジスター３０がオン状態になったとき、画素電極９ａには、データ線６ａから画像信号が供給される。また、画素電極９ａは、中継電極７ｅ、中継電極６ｅ、中継電極８ｄ、および中継電極３３ｄを介して容量素子５５の第１導電膜４ａに電気的に接続されている。

このように構成した電気光学装置１においては、半導体膜３１ａに対して画素電極９ａの側では、容量線７ａ、データ線６ａ、および中継電極８ｄが平面視で重なっている。従って、画素電極９ａの側から入射した光が半導体膜３１ａのチャネル領域３１ｇおよび低濃度領域３１ｄ２に入射しにくい。また、半導体膜３１ａに対して基板本体１９の側では、走査線３ａが平面視で重なっている。従って、基板本体１９から出射された光の戻り光が基板本体１９の側から入射した場合でも、半導体膜３１ａのチャネル領域３１ｇおよび低濃度領域３１ｄ２に光が入射しにくい。また、ゲート電極３３ａのうち、コンタクトホール４２ｇ、４２ｈの内部に位置する部分は半導体膜３１ａのチャネル領域３１ｇおよび低濃度領域３１ｄ２に対する遮光壁を構成する。従って、Ｘ軸方向からチャネル領域３１ｇおよび低濃度領域３１ｄ２に向かう光については、コンタクトホール４２ｇ、４２ｈの内部に位置するゲート電極３３ａによって遮ることができる。それ故、本形態によれば、光電流に起因するトランジスター３０の特性の低下が発生しにくい。

（溝１９０および絶縁膜４０の構成）
図１２は、図８に示す溝１９０付近の幅方向の断面図である。図１３は、本発明の参考例における溝１９０付近の断面図である。図１４は、図８に示す絶縁膜４０の突出部の説明図である。

基板本体１９と画素電極９ａとの間において、基板本体１９と容量素子５５との間には、画素電極９ａとは反対側に凹んだ溝１９０と、溝１９０を含む領域の画素電極９ａの側に絶縁膜４０とが形成されている。すなわち、溝１９０は基板本体１９の側に向けて凹んでいる。本形態において、第１溝１９１および複数の第２溝は、基板本体１９の画素電極９ａの側の面に形成されている。容量素子５５では、第１導電膜４ａ、誘電体膜４９、および第２導電膜５ａからなる積層膜５５０が絶縁膜４０に順に積層されている。絶縁膜４０は、溝１９０の側壁１９０ａ、１９０ｂおよび底壁１９０ｃに沿うように重なっており、絶縁膜４０の画素電極９ａの側の面には、溝１９０より幅の狭い溝状の凹部４０ａが形成されている。従って、凹部４０ａの内側において、第１導電膜４ａは、絶縁膜４０を介して溝１９０の側壁１９０ａ、１９０ｂおよび底壁１９０ｃに重なり、誘電体膜４９は、第１導電膜４ａおよび絶縁膜４０を介して溝１９０の側壁１９０ａ、１９０ｂおよび底壁１９０ｃに重なり、第２導電膜５ａは、誘電体膜４９、第１導電膜４ａおよび絶縁膜４０を介して溝１９０の側壁１９０ａ、１９０ｂおよび底壁１９０ｃに重なっている。それ故、容量素子５５は、第１導電膜４ａ、誘電体膜４９、および第２導電膜５ａが平面のみで積層されている場合より、静電容量が大きい。また、溝１９０の凹みの深さは、絶縁膜４０および積層膜５５０の合計膜厚より深く、絶縁膜４０および積層膜５５０は、ＣＶＤ法等により均一に形成されているため、静電容量が安定した容量素子５５を形成できる。また、さらに、積層膜５５０の底壁の幅は、溝１９０の底壁の幅より狭く、積層膜５５０は、絶縁膜４０の両側の開口縁に沿って配置されているため、静電容量が安定した容量素子５５を形成できる。

第２導電膜５ａの画素電極９ａの側の面には、溝１９０に起因する溝状の凹部５ａ６が形成されている。ここで、溝１９０の内部には絶縁膜４０が形成されているため、凹部５ａ６は、絶縁膜４０の凹部４０ａの形状が反映されたものである。従って、凹部５ａ６は、幅が狭いので、層間絶縁膜４１によって埋められやすい。例えば、層間絶縁膜４１は、酸化シリコン膜等からなり、０.２から０．５μｍの膜厚で形成され、凹部５ａ６を埋め込んだステップカバレッジのよい形状となる。

本形態において、溝１９０の開口幅は０．６μｍから１．０μｍであり、溝１９０の底壁１９０ｃの幅は０.４μｍから０．８μｍである。溝１９０の深さは、１μｍ以上である。例えば、溝１９０の深さは、１μｍから２μｍである。絶縁膜４０は、酸化シリコン膜等からなり、厚さは、０．０５μｍから０．３μｍである。従って、凹部４０ａの開口幅は、０．４μｍから０．７μｍである。溝１９０に沿って延在する部分において、第１導電膜４ａおよび第２導電膜５ａの幅は０．７μｍから０．９μｍである。従って、溝１９０の開口縁と第２導電膜５ａの端部とのクリアランスＣ１は、０．１μｍ程度である。凹部４０ａの開口縁と第２導電膜５ａの端部とのクリアランスＣ２は、０．２μｍ以上である。

本形態において、溝１９０は、走査線３ａおよびデータ線６ａのうちの一方に重なるように延在する第１溝１９１と、走査線３ａおよびデータ線６ａのうちの他方に重なるように延在する第２溝１９２とを含んでいる。本形態において、第１溝１９１は、データ線６ａおよび半導体膜３１ａに重なるようにＹ軸方向に直線的に延在し、第２溝１９２は、走査線３ａに重なるように直線的に延在しており、溝１９０には、第１溝１９１と第２溝１９２との交差部１９０ｘが存在する。

このような構造は、電気光学装置１の製造工程において、以下の工程を実行することによって実現される。第１工程において、フォトリソグラフィ技術等を利用して溝１９０を形成した後、第２工程において、溝１９０を含む領域に絶縁膜４０を形成する。絶縁膜４０の形成には、テトラエトキシシランを用いたプラズマＣＶＤ法等を用いる。また、絶縁膜４０の形成には、シリコン膜を成膜した後、シリコン膜を熱酸化させる方法を採用してもよい。次に、第３工程において、絶縁膜４０を介して溝１９０の側壁１９０ａ、１９０ｂおよび底壁１９０ｃに重なる第１導電膜４ａを形成した後、第４工程において、第１導電膜４ａおよび絶縁膜４０を介して溝１９０の側壁１９０ａ、１９０ｂおよび底壁１９０ｃに重なる誘電体膜４９を形成する。次に、第５工程では、誘電体膜４９、第１導電膜４ａおよび絶縁膜４０を介して溝１９０の側壁１９０ａ、１９０ｂおよび底壁１９０ｃに重なる第２導電膜５ａを形成する。しかる後に、フォトリソグラフィ技術等を利用して、第１導電膜４ａ、誘電体膜４９、および第２導電膜５ａからなる積層膜５５０を一括してパターニング形成し、容量素子５５を形成する。

本形態では、容量素子５５が走査線３ａやデータ線６ａから大きく張り出して画素開口率が低下しないように、溝１９０の開口縁と容量素子５５の端部との幅方向のクリアランスＣ１を加工限界近くまで小さくしてある。この場合でも、本形態では、溝１９０の内部には絶縁膜４０が積層されているため、容量素子５５の端部と溝１９０の開口縁との幅方向のクリアランスＣ１が小さい場合でも、容量素子５５の端部と溝状の凹部４０ａの開口縁との幅方向のクリアランスＣ２は大きい。それ故、溝１９０および容量素子５５の幅寸法や位置がずれた場合でも、容量素子５５の端部が凹部４０ａの内側に落ちるという事態が発生しにくい。それ故、溝１９０の端部と容量素子５５の端部との幅寸法のクリアランスを小さくした場合でも、容量素子５５の静電容量のばらつきや、第１導電膜４ａと第２導電膜５ａとの短絡が発生しにくい等、容量素子５５を適正に設けることができる。

これに対して、図１３に示すように、溝１９０の内部に絶縁膜４０が積層されていない場合、第１導電膜４ａ、誘電体膜４９、および第２導電膜５ａからなる積層膜５５０をパターニングして容量素子５５を形成する際のクリアランスは、容量素子５５の端部と溝１９０の開口縁との幅方向の狭いクリアランスＣ１に相当する。従って、溝１９０および容量素子５５の位置が二点鎖線で示す設計位置からずれると、容量素子５５の端部が溝１９０の内側に落ちてしまい、容量素子５５の静電容量のばらつきや、第１導電膜４ａと第２導電膜５ａとの短絡が発生する。しかるに、本形態では、かかる不具合が発生しにくい。

また、本形態では、図１４に示すように、溝１９０を形成した後、絶縁膜４０を形成すると、溝１９０の開口縁から溝１９０の内側に向けて突出した突出部４０ｕが絶縁膜４０に形成されることがある。このような場合には、突出部４０ｕに沿うように第１導電膜４ａ、誘電体膜４９、および第２導電膜５ａが形成されるので、容量素子５５の静電容量を増大させることができる。

［実施形態２］
図１５は、本発明の実施形態２に係る電気光学装置１の説明図である。図１５には、溝１９０等の平面構造を示してある。図１６は、図１５に示す構成の効果を示す説明図である。なお、本形態の基本的な構成は、実施形態１と同様であるため、共通する部分に同一の符号を付してそれらの説明を省略する。

実施形態１では、溝１９０において、第１溝１９１と第２溝１９２とが交差していたが、本形態では、図１５に示すように、Ｙ軸方向に延在する第１溝１９１の幅方向の両側の各々にＸ軸方向に延在する第２溝１９２、１９３が設けられている。ここで、第２溝１９２、１９３は、Ｙ軸方向に延在する第１溝１９１と交差していない。より具体的には、第２溝１９２、１９３は、第１溝１９１とＸ軸方向で離間する位置に設けられており、第１溝１９１と交差していない。従って、溝１９０には、図８に示す交差部１９０ｘが存在しない。ここで、交差部１９０ｘでは、第１溝１９１および第２溝１９２に対する斜め方向で溝１９０の開口幅が広くなるが、本形態では、交差部１９０ｘが存在しないので、溝１９０はいずれの場所でも溝幅が狭い。それ故、溝１９０に起因する凹部５ａ６が第２導電膜５ａの表面に発生している場合でも、層間絶縁膜４１を成膜する際に凹部５ａ６の側壁に堆積する層間絶縁膜４１によって、第２導電膜５ａの表面の凹部５ａ６が容易に埋められる。従って、層間絶縁膜４１を形成した後に化学的機械研磨を行う場合でも、層間絶縁膜４１を成膜する際の膜厚が薄くて済むため、層間絶縁膜４１の成膜時間が短く済む。

これに対して、図８に示すように、第１溝１９１と第２溝１９２とが交差している場合、交差部１９０ｘでは、溝を形成するためのエッチングの際、第１溝１９１および第２溝１９２に対して斜めに交差する方向の溝幅が広くなりやすいので、図１６に示すように、層間絶縁膜４１によって凹部５ａ６を埋めにくくなる場合がある。その場合、層間絶縁膜４１の表面に形成した走査線３ａに応力が加わってクラックが発生することがある。また、層間絶縁膜４１を形成した後に化学的機械研磨を行って平坦化する場合には、層間絶縁膜４１を成膜する際の膜厚を厚くする必要があるため、層間絶縁膜４１の成膜時間が長くなってしまう。それ故、実施形態１と比較すると、実施形態２の方が好ましい。

［実施形態３］
図１７は、本発明の実施形態３に係る電気光学装置１の説明図である。図１７には、溝１９０等の平面構造を示してある。なお、本形態の基本的な構成は、実施形態１、２と同様であるため、共通する部分に同一の符号を付してそれらの説明を省略する。

実施形態２では、溝１９０において、Ｙ軸方向に延在する１つの第１溝１９１の両側に第２溝１９２、１９３が設けられていたが、本形態においては、図１７に示すように、溝１９０において、第１溝１９１が延在方向の途中位置で途切れており、第１溝１９１は、第１部分１９１ａと、第１部分１９１ａに対してＹ軸方向の他方側Ｙ２に位置する第２部分１９１ｂとを備える。本形態でも、実施形態２と同様、溝１９０は、第１溝１９１の両側に第２溝１９２、１９３を備えている。さらに、溝１９０は、第１溝１９１の両側に、Ｘ軸方向に延在する第２溝１９４、１９５を備えている。

ここで、第１溝１９１の第１部分１９１ａ、第２溝１９４、および第２溝１９２は、端部同士が繋がっているが、交差はしていない。また、第１溝１９１の第２部分１９１ｂ、第２溝１９５、および第２溝１９３は、端部同士が繋がっているが、交差はしていない。従って、第１溝１９１の第１部分１９１ａ、第１溝１９１の第２部分１９１ｂ、および第２溝１９２、１９３、１９４、１９５のいずれにも、図１６を参照して説明した交差部１９０ｘが存在しないため、溝幅が狭い。それ故、第２導電膜５ａの表面に凹部５ａ６が発生している場合でも、層間絶縁膜４１を成膜した際、層間絶縁膜４１が凹部５ａ６を埋めやすい。

［実施形態４］
図１８は、本発明の実施形態４に係る電気光学装置１の説明図である。図１８には、容量素子５５の断面を模式的に示してある。なお、本形態の基本的な構成は、実施形態１、２と同様であるため、共通する部分に同一の符号を付してそれらの説明を省略する。

実施形態１、２では、第１導電膜４ａ、誘電体膜４９、および第２導電膜５ａを一括してパターニングした例を説明したが、図１８に示すように、例えば、第１導電膜４ａをエッチングによってパターニングした後、誘電体膜４９および第２導電膜５ａを成膜し、その後、誘電体膜４９および第２導電膜５ａを一括してパターニングしてもよい。この場合、第２導電膜５ａは、第１導電膜４ａより広い範囲に形成すれば、第２導電膜５ａをパターニングする際、第１導電膜４ａがエッチングされることを回避することができる。

［実施形態５］
図１９は、本発明の実施形態５に係る電気光学装置１の説明図である。図１９には、容量素子５５の断面を模式的に示してある。なお、本形態の基本的な構成は、実施形態１、２と同様であるため、共通する部分に同一の符号を付してそれらの説明を省略する。

実施形態１、２では、溝１９０が原因で第２導電膜５ａの表面に発生した凹部５ａ６を層間絶縁膜４１によって埋める構造であったが、図１９に示すように、溝１９０が原因で誘電体膜４９の表面に発生した凹部４９ａを第２導電膜５ａによって埋める構造であってもよい。

［他の実施形態］
上記実施形態においては、トランジスター３０と基板本体１９の間に設けた遮光膜３ｂが走査線３ａである場合を説明したが、ゲート電極３３ａが走査線の一部である場合、遮光膜３ｂは、走査線とは別の遮光膜あってもよい。

上記実施形態では、半導体膜３１ａがＹ軸方向に延在していたが、半導体膜３１ａがＸ軸方向に延在している場合に本発明を適用してもよい。また、上記実施形態では、第１溝１９１がＹ軸方向に延在していたが、第１溝１９１がＸ軸方向に延在している場合に本発明を適用してもよい。

上記実施形態では、トランジスター３０がＬＤＤ構造を有している場合を説明したが、高濃度領域３１ｄ１、３１ｓ１がゲート電極３３ａの端部から離間したオフセットゲート構造の場合に本発明を適用してもよい。この場合、高濃度領域３１ｄ１、３１ｓ１とゲート電極３３ａの端部との間で不純物が導入されていない領域が低濃度領域３１ｄ２、３１ｓ２となる。

上記実施形態では、液晶装置の第１基板１０に容量素子５５を形成する場合を例示したが、有機エレクトロルミネッセンス装置の基板に容量素子５５を形成する場合に本発明を
を適用してもよい。

［電子機器への搭載例］
上述した実施形態に係る電気光学装置１を用いた電子機器について説明する。図２０は、本発明を適用した電気光学装置１を用いた投射型表示装置の概略構成図である。図２０には、偏光板等の光学素子の図示を省略してある。図２０に示す投射型表示装置２１００は、電気光学装置１を用いた電子機器の一例である。

図２０に示す投射型表示装置２１００において、電気光学装置１がライトバルブとして用いられ、装置を大きくすることなく高精細で明るい表示が可能である。図１５に示すように、投射型表示装置２１００の内部には、ハロゲンランプ等の白色光源を有するランプユニット２１０２（光源部）が設けられている。ランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離される。分離された投射光は、各原色に対応するライトバルブ１Ｒ、１Ｇ、１Ｂにそれぞれ導かれ、変調される。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４を有するリレーレンズ系２１２１を介して導かれる。

ライトバルブ１Ｒ、１Ｇ、１Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、ダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に反射し、Ｇ色の光は透過する。従って、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ群２１１４（投射光学系）によってカラー画像が投射される。

（他の投射型表示装置）
なお、投射型表示装置については、光源部として、各色の光を出射するＬＥＤ光源等を用い、かかるＬＥＤ光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。

（他の電子機器）
本発明を適用した電気光学装置１を備えた電子機器は、上記実施形態の投射型表示装置２１００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。

１…電気光学装置、１Ｂ、１Ｇ、１Ｒ…ライトバルブ、３ａ…走査線、３ｂ…遮光膜、４ａ…第１導電膜、５ａ…第２導電膜、６ａ…データ線、７ａ…容量線、９ａ…画素電極、９ｂ…第１画素間領域、９ｃ…第２画素間領域、１０…第１基板、１０ａ…表示領域、１９、２９…基板本体、２０…第２基板、２１…共通電極、３０…トランジスター、３１ａ…半導体膜、３１ｄ…第２ソース・ドレイン領域、３１ｇ…チャネル領域、３１ｓ…第１ソース・ドレイン領域、３２…ゲート絶縁膜、３３ａ…ゲート電極、４０…絶縁膜、４０ｕ…突出部、４９…誘電体膜、５５…容量素子、８０…電気光学層、１００…液晶パネル、１００ａ…画素、１９０…溝、９１…第１溝、１９１ａ…第１部分、１９１ｂ…第２部分、１９２、１１９３、１９４、１９５…第２溝、５５０…積層膜、２１００…投射型表示装置（電子機器）、２１０２…ランプユニット（光源部）、２１１４…投射レンズ群（投射レンズ系）

Claims (11)

1. 基板本体と、
   前記基板本体に向けて凹んだ溝と、
   前記溝を含む領域に積層された絶縁膜と、
   前記絶縁膜に積層された積層膜と、
   を有し、
   前記積層膜は、前記絶縁膜を介して前記溝の側壁および底壁に重なっていることを特徴とする電気光学装置。
2. 請求項１に記載の電気光学装置において、
   前記溝の深さは、前記絶縁膜および積層膜の合計膜厚より大きく、
   前記積層膜の底壁の幅は、前記溝の底壁の幅より狭く、
   前記積層膜は、前記絶縁膜の両側の開口縁に沿って配置されることを特徴とする電気光学装置。
3. 請求項１または２に記載の電気光学装置において、
   前記絶縁膜は、前記溝の開口縁から前記溝の内側に向けて突出した突出部を備えることを特徴とする電気光学装置。
4. 請求項１から３までの何れか一項に記載の電気光学装置において、
   前記溝の開口幅は、０．６μｍから１．０μｍであり、
   前記絶縁膜の厚さは、０．０５μｍから０．３μｍであることを特徴とする電気光学装置。
5. 請求項１から４までの何れか一項に記載の電気光学装置において、
   前記積層膜は、前記絶縁膜に順に積層された第１導電膜、誘電体膜、および第２導電膜を含み、
   前記第１導電膜は、前記絶縁膜を介して前記溝の側壁および底壁に重なり、
   前記誘電体膜は、前記第１導電膜および前記絶縁膜を介して前記側壁および前記底壁に重なり、
   前記第２導電膜は、前記誘電体膜、前記第１導電膜および前記絶縁膜を介して前記側壁および前記底壁に重なっていることを特徴とする電気光学装置。
6. 請求項５に記載の電気光学装置において、
   画素電極と、
   前記基板本体と前記画素電極との間の層で延在する走査線と、
   前記基板本体と前記画素電極との間の層で前記走査線に対して交差する方向に延在するデータ線と、
   前記走査線と前記データ線との交差部に対応する半導体膜を備えたトランジスターと、
   前記積層膜からなる容量素子と、
   を有し、
   前記溝は、前記走査線および前記データ線のうちの一方と平面視で重なるように延在する第１溝と、前記走査線および前記データ線のうちの他方と平面視で重なるように延在する第２溝とを含むことを特徴とする電気光学装置。
7. 請求項６に記載の電気光学装置において、
   前記第１溝と前記第２溝とは交差していないことを特徴とする電気光学装置。
8. 請求項６または７に記載の電気光学装置において、
   前記容量素子は、前記基板本体と前記半導体膜との間の層に設けられていることを特徴とする電気光学装置。
9. 請求項１から８までの何れか一項に記載の電気光学装置において、
   前記溝は、前記基板本体に設けられていることを特徴とする電気光学装置。
10. 電気光学装置の製造方法において、
    基板本体に溝を形成する第１工程と、
    前記溝を含む領域に絶縁膜を形成する第２工程と、
    前記絶縁膜を介して前記溝の側壁および底壁に重なる第１導電膜を形成する第３工程と、
    前記第１導電膜および前記絶縁膜を介して前記側壁および前記底壁に重なる誘電体膜を形成する第４工程と、
    前記誘電体膜、前記第１導電膜および前記絶縁膜を介して前記側壁および前記底壁に重なる第２導電膜を形成する第５工程と、
    を行うことを特徴とする電気光学装置の製造方法。
11. 請求項１から９までの何れか一項に記載の電気光学装置を備えることを特徴とする電子機器。

Images