JP6785130B2 - ルテニウム配線およびその製造方法 - Google Patents

ルテニウム配線およびその製造方法 Download PDF

Info

Publication number
JP6785130B2
JP6785130B2 JP2016216142A JP2016216142A JP6785130B2 JP 6785130 B2 JP6785130 B2 JP 6785130B2 JP 2016216142 A JP2016216142 A JP 2016216142A JP 2016216142 A JP2016216142 A JP 2016216142A JP 6785130 B2 JP6785130 B2 JP 6785130B2
Authority
JP
Japan
Prior art keywords
film
ruthenium
gas
tion
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016216142A
Other languages
English (en)
Other versions
JP2018014477A (ja
Inventor
石坂　忠大
忠大 石坂
敏章 藤里
敏章 藤里
千洙 韓
千洙 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to TW106120930A priority Critical patent/TWI742098B/zh
Priority to US15/637,780 priority patent/US10522467B2/en
Priority to KR1020170083687A priority patent/KR102096143B1/ko
Publication of JP2018014477A publication Critical patent/JP2018014477A/ja
Application granted granted Critical
Publication of JP6785130B2 publication Critical patent/JP6785130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、ルテニウム配線およびその製造方法に関する。
近時、半導体デバイスの微細化にともない、配線の微細化も進んでいる。その結果、配線抵抗の増大および配線間の結合容量の増大に起因するＲＣ遅延が素子の高速動作を阻害するという問題が顕在化している。このため、近時、配線材料として従来から用いられているアルミニウム（Ａｌ）やタングステン（Ｗ）よりもバルクの抵抗が低い銅（Ｃｕ）が用いられ、層間絶縁膜として低誘電率膜（Ｌｏｗ−ｋ膜）が用いられている。
ところが、微細化がさらに進むことにより、Ｃｕ配線には新たな問題点が出てきている。すなわち、ＩＴＲＳのロードマップによると１４ｎｍ世代のデバイスで用いられる配線幅は３２ｎｍとなっており、これはＣｕ材料中での電子の平均自由行程である約３９ｎｍよりも狭く、散乱による抵抗値の上昇が生じる。具体的には、配線の抵抗値は、バルクの抵抗値と、表面散乱による抵抗因子と、粒界散乱による抵抗因子の和として表されるが、表面散乱による抵抗因子および粒界散乱による抵抗因子はいずれも平均自由行程に比例するため、電子の平均自由行程が配線幅よりも大きくなると、電子の配線側面や粒界への衝突が支配的となり、散乱による抵抗値の上昇が生じる。このことは配線が微細になればなるほど顕著になる。
そこで、配線材料として、バルクの抵抗値はＣｕほど低くはないが、材料中での電子の平均自由行程がＣｕよりも短いルテニウム（Ｒｕ）が検討されている。具体的には、Ｒｕのバルクの抵抗値は７．１μΩ−ｃｍであり、Ｃｕの１．７μΩ−ｃｍより高いが、電子の平均自由行程は１０．８ｎｍであり、Ｃｕの３８．７ｎｍよりも短い。
また、Ｒｕの融点は、Ｃｕの融点である１０８５℃よりも高い２３３４℃であるため、エレクトロマイグレーション耐性の点からもＣｕよりも有利である。
Ｒｕは、Ｃｕとは異なり絶縁膜へ拡散しにくいため、Ｒｕ膜の下地膜にはバリア性は要求されない。しかし、絶縁膜上に直接、密着性よくＲｕ膜を形成することは困難である。このため、絶縁膜の上に下地膜としてＴｉＮ膜を成膜し、その上にＲｕ膜を成膜してＲｕ配線を形成する技術が提案されている（非特許文献１）。
一方、Ｃｕ配線を形成する技術としては、半導体ウエハ表面のトレンチが形成された層間絶縁膜にバリア膜を形成した後、トレンチにＣｕ膜を埋め込み、その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により平坦化する技術が知られている（例えば特許文献１）。したがって、Ｒｕ配線を形成する際にも、Ｒｕ膜を成膜した後、ＣＭＰ処理により平坦化することが考えられる。特許文献２には、配線の例ではないが、Ｒｕ膜を堆積した後、ＣＭＰ法等により平坦化処理を行い、蓄積アノード電極（ＳＮ）電極を形成することが記載されている。
特開２００６−１４８０７５号公報 特開２０００−１１４４７４号公報
L.G.Wen et al.,Proceeding of IEEE IITC/AMC 2016, pp34-36
ところで、絶縁膜上に下地膜であるＴｉＮ膜を成膜し、その上にＲｕ膜を成膜する際には、ＴｉＮ膜にもＲｕ膜にも引張応力が働いており、積層構造にすることでさらに応力が大きくなる。このため、配線には大きなストレスがかかる。配線のストレスが大きいと、配線パターンの倒れやうねりといった変形が懸念される。特に、配線構造が微細になると、配線間の間隔も短くなり、より配線の変形が起こりやすくなる。
また、Ｒｕは貴な金属でイオン化傾向が低いため、半導体ウエハ表面のＲｕ膜をＣＭＰにより除去し難く、トレンチにＲｕ膜を埋め込んだ後の平坦化にＣＭＰを用いると多大の時間がかかってしまうという問題がある。
したがって、本発明は、配線に生じるストレスを制御して、配線パターンの倒れやうねりといった変形が生じることを抑制することができるルテニウム配線およびその製造方法を提供する。
上記課題を解決するため、本発明の第１の観点は、基板表面の所定の膜に形成された凹部に、下地膜として形成されたＴｉＯＮ膜と、前記ＴｉＯＮ膜の上に前記凹部を埋めるように形成されたルテニウム膜とを有し、前記ＴｉＯＮ膜は、酸素量が５０ａｔ％以上であることを特徴とするルテニウム配線を提供する。
上記第１の観点において、前記所定の膜は層間絶縁膜であり、前記層間絶縁膜に前記凹部としてトレンチおよびビアホールが形成されているものとすることができる。
本発明の第２の観点は、表面に凹部が形成された所定の膜を有する基板に対し、前記凹部を埋めてルテニウム配線を製造するルテニウム配線の製造方法であって、少なくとも前記凹部の表面に、下地膜としてＴｉＯＮ膜を形成する工程と、前記ＴｉＯＮ膜の上に前記凹部を埋めるようにルテニウム膜を形成する工程とを有し、前記ＴｉＯＮ膜を形成する工程は、処理容器内に基板を配置し、前記処理容器内を減圧状態に保持し、所定の処理温度で、前記処理容器内にＴｉ含有ガスを供給するステップと、前記処理容器内に窒化ガスを供給するステップとを交互にＸ回繰り返して単位ＴｉＮ膜を成膜した後、前記処理容器内に酸化剤を供給して前記単位ＴｉＮ膜を酸化する一連の処理を１サイクルとし、このサイクルを所望の膜厚になるように複数サイクル繰り返すことにより行われ、Ｘの回数により前記ＴｉＯＮ膜中の酸素量を調整することにより、前記ＴｉＯＮ膜に働く応力を制御することを特徴とするルテニウム配線の製造方法を提供する。
前記所定の膜は層間絶縁膜であり、前記層間絶縁膜に前記凹部としてトレンチおよびビアホールが形成されているものとすることができる。
前記ルテニウム膜を形成して前記凹部を埋めた後、表面の前記ルテニウム膜および前記ＴｉＯＮ膜を除去して平坦化する工程をさらに有してもよい。前記平坦する工程は、前記表面の前記ルテニウム膜および前記ＴｉＯＮ膜をＣＭＰにより研磨することにより行うことができる。また、前記平坦化する工程は、前記表面の前記ルテニウム膜および前記ＴｉＯＮ膜を、アルゴンプラズマ処理を含む処理により除去することにより行うことができる。この場合に、前記平坦化する工程は、前記表面の前記ルテニウム膜および前記ＴｉＯＮ膜をアルゴンプラズマ処理により除去した後、ＣＭＰにより研磨することにより行うことができる。前記アルゴンプラズマ処理は、アルゴンイオンスパッタ処理であることが好ましい。前記ルテニウム膜を形成後、前記平坦化の前に、アニール処理を施す工程をさらに有してもよい。
前記ＴｉＯＮ膜の酸素量を５０ａｔ％以上とすることが好ましい。
前記Ｔｉ含有ガスとしてＴｉＣｌ４ガスを用い、前記窒化ガスとしてＮＨ３ガスを用いることができる。また、前記酸化剤として、Ｏ２ガス、Ｏ３ガス、Ｈ２Ｏ、ＮＯ２からなる群から選択される酸素含有ガス、または、前記酸素含有ガスをプラズマ化したものを用いることができる。さらに、前記処理温度を３００〜５００℃の範囲とすることができる。
前記ルテニウム膜は、ＣＶＤにより形成することができる。この場合に、成膜原料としてルテニウムカルボニルを用いることができる。また、前記ルテニウム膜を形成する際の処理温度を１３０〜２５０℃の範囲とすることができる。
本発明によれば、ルテニウム膜の下地膜として、ＴｉＮ膜よりも膜に働く引張応力が小さいＴｉＯＮ膜を用いるので、ルテニウム膜との積層膜に働く応力を小さくすることができ、ストレスに起因する配線構造の変形を小さくすることができる。また、膜中の酸素量を調整することにより、膜の応力を制御することができ、ストレスに起因する配線構造の変形を効果的に抑制することができる。
本発明の第１の実施形態に係るＲｕ配線の製造方法を概略的に示すフローチャートである。 本発明の第１の実施形態に係るＲｕ配線の製造方法を概略的に示す工程断面図である。 ＴｉＮ膜およびＴｉＯＮ膜（Ｏ：４６ａｔ％およびＯ：５５ａｔ％）の膜厚と膜応力との関係を示す図である。 ＴｉＯＮ膜の成膜手法のシーケンスの一例を示すタイミングチャートである。 ＴｉＯＮ膜の成膜手法のシーケンスの一例を示すフローチャートである。 図４、図５のシーケンスでＴｉＯＮ膜を成膜した際における成膜状態を示す模式図である。 第１の実施形態に係るＲｕ配線の製造方法を実施するために用いられる成膜システムの一例を概略的に示す水平断面図である。 図７の成膜システムに搭載されたＴｉＯＮ膜成膜装置の一例を概略的に示す断面図である。 図７の成膜システムに搭載されたＲｕ膜成膜装置の一例を概略的に示す断面図である。 本発明の第２の実施形態に係るＲｕ配線の製造方法を概略的に示すフローチャートである。 本発明の第２の実施形態に係るＲｕ配線の製造方法を概略的に示す工程断面図である。 第２の実施形態において平坦化に用いるＡｒプラズマ処理装置としてのＡｒイオンスパッタリング装置の一例を示す断面図である。 第２の実施形態に係るＲｕ配線の製造方法を一括して実施することができる成膜システムの一例を概略的に示す水平断面図である。 層間絶縁膜にトレンチが形成されたウエハに対し、ＴａＮ膜からなる下地膜を形成した後、Ｒｕ膜を成膜し、トレンチを埋め込んだ状態を示すＳＥＭ写真である。 図１４の状態のウエハにＡｒイオンスパッタリングを行い、ウエハ表面のＲｕ膜およびＴａＮ膜を除去した状態を示すＳＥＭ写真である。 種々の幅のトレンチに、下地膜としてＴａＮ膜を成膜し、その後、Ｒｕ膜を成膜してトレンチを埋め込んだ後、Ａｒイオンスパッタリングによる平坦化を行ってＲｕ配線を形成した際のトレンチ幅と配線抵抗との関係を示す図である。 種々の幅のトレンチに、下地膜としてＴａＮ膜を成膜し、その後、Ｒｕ膜を成膜してトレンチを埋め込んだ後、Ａｒイオンスパッタリングによる平坦化を行ってＲｕ配線を形成した際の印加電圧とリーク電流との関係を示す図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜第１の実施形態＞
最初に、本発明の第１の実施形態について説明する。
［第１の実施形態に係るＲｕ配線の製造方法およびＲｕ配線の構造］
最初に、本発明の第１の実施形態に係るＲｕ配線の製造方法およびＲｕ配線の構造について説明する。図１は本発明の第１の実施形態に係るＲｕ配線の製造方法を概略的に示すフローチャート、図２はその工程断面図である。
まず、下部構造を有する基体２０１の上にＳｉＯ２膜、低誘電率（Ｌｏｗ−ｋ）膜（ＳｉＣＯ、ＳｉＣＯＨ等）等からなる層間絶縁膜２０２が形成され、層間絶縁膜２０２にトレンチ２０３が所定パターンで形成され、トレンチ２０３の底部と基体２０１上の下部構造（図示せず）との間に所定間隔でビアホール２０４が形成された半導体ウエハ（以下、単にウエハと記す）Ｗを準備する（ステップ１、図２（ａ））。
次に、このウエハＷに対して、必要に応じて、前処理としてデガス（Ｄｅｇａｓ）プロセスや前洗浄（プリクリーン；Ｐｒｅ−Ｃｌｅａｎ）プロセスを行った後、トレンチ２０３やビアホール２０４の表面を含む全面にＲｕ膜の密着性を良好にするための下地膜として、例えば原子層堆積法（ＡＬＤ）によりＴｉＯＮ膜２０５を成膜する（ステップ２、図２（ｂ））。
その後、例えば化学蒸着法（ＣＶＤ）によりＲｕ膜２０６を形成してトレンチ２０３およびビアホール２０４内にＲｕ膜２０６を埋め込む（ステップ３、図２（ｃ））。
Ｒｕ膜２０６の形成後、必要に応じてアニール処理を行う（ステップ４、図２（ｄ））。このアニール処理により、Ｒｕ膜２０６を安定化させる。
この後、例えば従来からＣｕ配線を製造する際に用いられているＣＭＰによりウエハＷ表面の全面を研磨して、Ｒｕ膜２０６およびＴｉＯＮ膜２０５の層間絶縁膜２０２の表面よりも上の部分を除去し、平坦化する（ステップ５、図２（ｅ））。これによりトレンチ２０３およびビアホール２０４内に下地膜としてのＴｉＯＮ膜２０５およびＲｕ膜２０６からなるＲｕ配線２０７が形成される。なお、この平坦化処理は、ＣＭＰに限定されない。例えば、後述する第２の実施形態に示すような、アルゴン（Ａｒ）プラズマ処理により行ってもよい。また、Ａｒプラズマ処理を行った後にＣＭＰを行ってもよい。Ａｒプラズマ処理としては、Ａｒイオンスパッタリングが好ましい。
このようなＲｕ配線２０７において、Ｒｕ膜２０６には１．３ＧＰａ程度の引張応力が働いている。この場合、非特許文献１のように、Ｒｕ膜の下地膜としてＴｉＮ膜を用いると、ＴｉＮ膜にもＲｕと同様に１．３ＧＰａ程度の引張応力が働く。このため、下地膜としてＴｉＮ膜を用いて、その上にＲｕ膜を積層すると、両者の応力が合わさることにより、Ｒｕ配線には大きなストレスがかかる。配線のストレスが大きいと、配線パターンの倒れやうねりといった変形が懸念される。特に、配線が微細になると、配線間の間隔も短くなり、より配線の変形が起こりやすくなる。
これに対し、本実施形態で用いるＴｉＯＮ膜２０５は、ＴｉＮ膜と比較して引張方向の応力は小さいので、Ｒｕ膜との積層膜に働く応力を小さくすることができ、ストレスに起因する配線構造の変形を小さくすることができる。また、膜中の酸素（Ｏ）の量を調整することにより、膜の応力を制御することができ、ストレスに起因する配線構造の変形を効果的に抑制することができる。
具体的には、ＴｉＯＮ膜２０５のＯの量が５０ａｔ％未満では、結晶構造がＴｉＮと同じ立方晶であり、大きさはＴｉＮよりも小さいものの比較的大きな引張応力が働く。これに対し、ＴｉＯＮ膜のＯの量が５０ａｔ％以上になると、結晶構造が立方晶から直方晶に変化し、膜に働く応力が急激に小さくなり、膜厚によっては圧縮応力になる。
図３に、ＴｉＮ膜およびＴｉＯＮ膜（Ｏ：４６ａｔ％およびＯ：５５ａｔ％）の膜厚と膜応力との関係を示す。この図に示すように、ＴｉＯＮ膜は、Ｏが入ることにより、ＴｉＮ膜よりも膜に働く応力の絶対値が小さくなる傾向にあり、特にＯが５０ａｔ％以上の５５ａｔ％では、膜厚が薄いところでは応力がほぼ０であり、膜厚が１０ｎｍを超えると圧縮応力になることがわかる。
このため、下地膜としてＴｉＯＮ膜を用い、好ましくはＴｉＯＮ膜のＯの量を５０ａｔ％以上とすることにより、ＴｉＮ膜を用いた場合よりも、Ｒｕ膜との積層膜の応力は小さくなり、膜ストレスに起因する配線構造の変形を抑制することができるのである。また、ＴｉＯＮ膜は比較的電気抵抗が低く、配線に用いる膜として適している。
（ＴｉＯＮ膜の成膜工程）
次に、Ｒｕ膜の下地膜として形成されるＴｉＯＮ膜２０５の成膜工程について説明する。
ＴｉＯＮ膜２０５は、チャンバー内にウエハＷを搬入し、Ｔｉ含有ガスの供給と窒化ガスの供給とをパージを挟んで交互に複数回（Ｘ回）繰り返した後、酸化剤を供給し、その後をパージするサイクルを１サイクルとし、このサイクルを複数サイクル（Ｙサイクル）繰り返す手法により成膜することが好ましい。
このような成膜手法を採用することによって、Ｘの回数を調整することにより、容易に膜中の酸素（Ｏ）量を制御することができ、膜に働く応力を容易に制御することができる。Ｏ量は、Ｘの回数の調整に加えて、酸化剤の供給量、または酸化剤の供給時間、またはこれらの両方を調整することによっても調整することができる。ＴｉＯＮ膜２０５の厚さは１〜１０ｎｍが好ましく、１〜５ｎｍがより好ましい。
以下、具体的に説明する。
Ｔｉ含有ガスとしては、四塩化チタン（ＴｉＣｌ４）ガスを好適に用いることができる。ＴｉＣｌ４ガス以外に、テトラ（イソプロポキシ）チタン（ＴＴＩＰ）、四臭化チタン（ＴｉＢｒ４）、四ヨウ化チタン（ＴｉＩ４）、テトラキスエチルメチルアミノチタン（ＴＥＭＡＴ）、テトラキスジメチルアミノチタン（ＴＤＭＡＴ）、テトラキスジエチルアミノチタン（ＴＤＥＡＴ）等を用いることもできる。また、窒化ガスとしては、ＮＨ３ガスを好適に用いることができる。ＮＨ３以外に、モノメチルヒドラジン（ＭＭＨ）を用いることもできる。酸化剤としては、Ｏ２ガス、Ｏ３ガス、Ｈ２Ｏ、ＮＯ２等の酸素含有ガスを用いることができる。酸素含有ガスをプラズマ化して酸化剤としてもよい。パージガスとしては、Ｎ２ガスやＡｒガス等の希ガスを用いることができる。
ＴｉＯＮ膜を成膜する際のシーケンスの一例について図４のタイミングチャートおよび図５のフローチャートを参照して説明する。
最初に、Ｔｉ含有ガスであるＴｉＣｌ４ガスをチャンバーに供給してウエハＷにＴｉＣｌ４ガスを吸着させ（ステップＳ１）、次いで、ＴｉＣｌ４ガスの供給を停止し、パージガスであるＮ２ガスによりチャンバー内をパージし（ステップＳ２）、次いで、窒化ガス、例えばＮＨ３ガスをチャンバーに供給し、吸着したＴｉＣｌ４と反応させてＴｉＮを形成し（ステップＳ３）、次いで、ＮＨ３ガスを停止し、Ｎ２ガスによりチャンバー内をパージし（ステップＳ４）、これらステップＳ１〜Ｓ４をＸ回繰り返す。その後、酸化剤であるＯ２ガスをチャンバーに供給して酸化処理を行い（ステップＳ５）、次いでチャンバー内をパージする（ステップＳ６）。このサイクルを１サイクルとし、これをＹサイクル繰り返すことにより、所望の厚さのＴｉＯＮ膜を形成する。
このときの成膜状態を図６に示す。この図に示すように、ステップＳ１〜Ｓ４をＸ回繰り返すことにより所定膜厚の単位ＴｉＮ膜３０１を成膜し、その後ステップＳ５の酸化処理とステップＳ６のパージを行うことにより単位ＴｉＮ膜３０１を酸化させる。これを１サイクルとしてＹサイクル行うことにより所定膜厚のＴｉＯＮ膜が形成される。このとき、ステップＳ１〜Ｓ４の繰り返し回数であるＸによりＴｉＯＮ膜の酸素量を調整することができる。すなわち、Ｘを減らすと酸化の頻度が増えるので膜中の酸素取り込み量が増え、逆にＸを増やすと膜中の酸素取り込み量は減る。例えば、Ｘが１のとき膜中のＯ量を約６２ａｔ％、Ｘが９のとき膜中のＯ量を約５０ａｔ％とすることができる。上述した図３の例のＴｉＯＮ膜は、このような手法により成膜されたものであり、Ｏが４６ａｔ％の場合は、Ｘ＝１２であり、Ｏが５５ａｔ％の場合は、Ｘ＝６である。なお、膜中のＯ量は、上述したようにＸの回数の調整に加えて、酸化剤の供給量、または酸化剤の供給時間、またはこれらの両方を調整することによっても調整することができる。
また、ステップＳ１〜Ｓ４を繰り返した後に、ステップＳ５、Ｓ６を行うサイクルのサイクル数Ｙにより膜厚を調整することができる。
ステップＳ５の酸化処理とステップＳ６のパージとを複数回（Ｎ回）繰り返してもよい。これにより、酸化剤の供給性が高まり酸化効率を高めることができる。
また、ＴｉＯＮ膜成膜の際に、ＴｉＮの酸化を調整するために成膜の途中でＸを変更する等の調整を行ってもよく、また、上記ステップＳ１〜Ｓ６の基本ステップに加え、酸化や窒化を強化する等のために付加的なステップを加えてもよい。
なお、Ｔｉ原料ガスとしてＴｉＣｌ４ガス、窒化ガスとしてＮＨ３ガス、キャリアガス・パージガスとしてＮ２ガス、酸化剤としてＯ２ガスを用いた場合の成膜条件の好ましい範囲は以下の通りである。
処理温度（サセプタ温度）：３００〜５００℃
チャンバ内圧力：１３．３３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）
ＴｉＣｌ４ガス流量：１０〜３００ｍＬ／ｍｉｎ（ｓｃｃｍ）
ＮＨ３ガス流量：１０００〜１００００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｎ２ガス流量：１０００〜３００００ｍＬ／ｍｉｎ（ｓｃｃｍ）
ステップ１〜４の１回の供給時間：０．０１〜３ｓｅｃ
Ｏ２ガス流量：１０〜３０００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２ガス供給時間：０．１〜６０ｓｅｃ
（Ｒｕ膜の成膜工程）
次に、Ｒｕ膜２０６の成膜工程について説明する。
Ｒｕ膜２０６は、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料として熱ＣＶＤにより成膜することが好ましい。これにより、高純度で薄いＲｕ膜を高ステップカバレッジで成膜することができる。このときの成膜条件は、例えば処理容器内の圧力が１．３〜６６．５Ｐａの範囲であり、成膜温度（ウエハ温度）が１３０〜２５０℃の範囲である。Ｒｕ膜２０６は、ルテニウムカルボニル以外の他の成膜原料、例えば（シクロペンタジエニル）（２，４−ジメチルペンタジエニル）ルテニウム、ビス（シクロペンタジエニル）（２，４−メチルペンタジエニル）ルテニウム、（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム、ビス（２，４−メチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウムのようなルテニウムのペンタジエニル化合物を用いて成膜することもできる。なお、ここでいうＣＶＤにはＡＬＤも含む。
［成膜システム］
次に、第１の実施形態に係るＲｕ配線の製造方法を実施するために用いられる成膜システムの一例について説明する。
図７は、このような成膜システムの一例を概略的に示す水平断面図である。
成膜システム１は、１つのＴｉＯＮ膜成膜装置１１と、１つの冷却装置１２と、２つのＲｕ成膜装置１３とを有する。これらは、平面形状が七角形をなす真空搬送室１０の４つの壁部にそれぞれゲートバルブＧを介して接続されている。真空搬送室１０内は、真空ポンプにより排気されて所定の真空度に保持される。
冷却装置１２は、ＴｉＯＮ膜成膜装置１１とＲｕ膜成膜装置１３とで処理温度に差があることから、ＴｉＯＮ膜成膜装置１１で処理されたウエハＷをＲｕ膜成膜装置１３に搬送する前に一旦室温に冷却するためのものであり、真空に保持されたチャンバー内に、ウエハＷが載置される冷却プレートが設けられた構造を有する。なお、ＴｉＯＮ膜成膜装置１１およびＲｕ膜成膜装置１３については後で説明する。
真空搬送室１０の他の３つの壁部には３つのロードロック室１４がゲートバルブＧ１を介して接続されている。ロードロック室１４を挟んで真空搬送室１０の反対側には大気搬送室１５が設けられている。３つのロードロック室１４は、ゲートバルブＧ２を介して大気搬送室１５に接続されている。ロードロック室１４は、大気搬送室１５と真空搬送室１０との間でウエハＷを搬送する際に、大気圧と真空との間で圧力制御するものである。
大気搬送室１５のロードロック室１４の取り付け壁部とは反対側の壁部にはウエハＷを収容するキャリア（ＦＯＵＰ等）Ｃを取り付ける３つのキャリア取り付けポート１６を有している。また、大気搬送室１５の側壁には、シリコンウエハＷのアライメントを行うアライメントチャンバー１７が設けられている。大気搬送室１５内には清浄空気のダウンフローが形成されるようになっている。
真空搬送室１０内には、搬送機構１８が設けられている。搬送機構１８は、ＴｉＯＮ膜成膜装置１１、冷却装置１２、Ｒｕ膜成膜装置１３、ロードロック室１４に対してウエハＷを搬送する。搬送機構１８は、独立に移動可能な２つの搬送アーム１９ａ，１９ｂを有している。
大気搬送室１５内には、搬送機構２０が設けられている。搬送機構２０は、キャリアＣ、ロードロック室１４、アライメントチャンバー１７に対してウエハＷを搬送するようになっている。
成膜システム１は全体制御部２１を有している。全体制御部２１は、ＴｉＯＮ膜成膜装置１１、冷却装置１２、Ｒｕ膜成膜装置１３の各構成部、真空搬送室１０の排気機構や搬送機構１８、ロードロック室１４の排気機構やガス供給機構、大気搬送室１５の搬送機構２０、ゲートバルブＧ、Ｇ１、Ｇ２の駆動系等を制御するＣＰＵ（コンピュータ）を有する主制御部と、入力装置（キーボード、マウス等）、出力装置（プリンタ等）、表示装置（ディスプレイ等）、記憶装置（記憶媒体）を有している。全体制御部２１の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、成膜システム１に、所定の動作を実行させる。
次に、以上のように構成される成膜システムの動作について説明する。以下の処理動作は全体制御部２１における記憶媒体に記憶された処理レシピに基づいて実行される。
まず、搬送機構２０により大気搬送室１５に接続されたキャリアＣからウエハＷを取り出し、いずれかのロードロック室１４のゲートバルブＧ２を開けてそのウエハＷをそのロードロック室１４内に搬入する。ゲートバルブＧ２を閉じた後、ロードロック室１４内を真空排気する。
そのロードロック室１４が、所定の真空度になった時点でゲートバルブＧ１を開けて、真空搬送室１０内の搬送機構１８の搬送アーム１９ａ，１９ｂのいずれかによりロードロック室１４からシリコンウエハＷを取り出す。
そして、ＴｉＯＮ膜成膜装置１１のゲートバルブＧを開けて、搬送機構１８のいずれかの搬送アームが保持するシリコンウエハＷをＴｉＯＮ膜成膜装置１１に搬入し、ゲートバルブＧを閉じ、ＴｉＯＮ膜成膜装置１１によりＴｉＯＮ膜の成膜を行う。
ＴｉＯＮ膜の成膜処理が終了後、ゲートバルブＧを開け、搬送機構１８のいずれかの搬送アームにより、ウエハＷを搬出し、冷却装置１２のゲートバルブＧを開けてその中にウエハＷを搬入する。冷却装置１２でウエハＷを冷却した後、搬送機構１８のいずれかの搬送アームによりウエハＷを搬出し、いずれかのＲｕ膜成膜装置１３のゲートバルブＧを開けてその中にウエハＷを搬入する。そして、Ｒｕ膜成膜装置１３によりＲｕ膜の成膜を行う。
Ｒｕ膜の成膜がなされた後、そのＲｕ膜成膜装置１３のゲートバルブＧを開け、搬送機構１８の搬送アーム１９ａ，１９ｂのいずれかにより、その中のウエハＷを搬出し、引き続きいずれかのロードロック室１４のゲートバルブＧ１を開け、搬送アーム上のシリコンウエハＷをそのロードロック室１４内に搬入する。そして、そのロードロック室１４内を大気に戻し、ゲートバルブＧ２を開けて、搬送機構２０にてロードロック室１４内のシリコンウエハＷをキャリアＣに戻す。
以上のような処理を、複数のシリコンウエハＷについて同時並行的に行って、所定枚数のウエハＷのＴｉＯＮ膜の成膜処理およびＲｕ膜の成膜処理が完了する。
以上のようにＲｕ膜成膜まで終了した後、必要に応じてアニールを行った後、キャリアＣをＣＭＰ装置に搬送し、ウエハＷのＣＭＰ処理を行う。なお、アニールは、成膜システム１内のいずれかのモジュールで行ってもよいし、別個に設けたアニール装置で行ってもよい。
（ＴｉＯＮ膜成膜装置）
次に、上記成膜システム１のＴｉＯＮ膜成膜装置１１について説明する。
図８はＴｉＯＮ膜成膜装置１１の一例を概略的に示す断面図である。
このＴｉＯＮ膜成膜装置１１は、気密に構成された略円筒状のチャンバー３１を有している。チャンバー３１の内部には、被処理基板であるウエハＷを水平に支持するためのステージとして、ＡｌＮ等のセラミックスで構成されたサセプタ３２がその中央下部に設けられた円筒状の支持部材３３により支持された状態で配置されている。サセプタ３２の外縁部にはウエハＷをガイドするためのガイドリング３４が設けられている。また、サセプタ３２にはヒーター３５が埋め込まれており、このヒーター３５はヒーター電源３６から給電されることにより被処理基板であるウエハＷを所定の温度に加熱する。なお、サセプタ３２には、ウエハＷを支持して昇降させるための複数のウエハ昇降ピン（図示せず）がサセプタ３２の表面に対して突没可能に設けられている。
チャンバー３１の天壁３１ａには、シャワーヘッド４０が設けられている。シャワーヘッド４０は、ベース部材４１とシャワープレート４２とを有しており、シャワープレート４２の外周部は、中間部材４３を介してベース部材４１にネジ固定されている。シャワープレート４２はフランジ状をなし、その内部に凹部が形成されており、ベース部材４１とシャワープレート４２との間にガス拡散空間４４が形成される。ベース部材４１はその外周にフランジ部４１ａが形成されており、このフランジ部４１ａがチャンバー３１の天壁３１ａに取り付けられている。シャワープレート４２には複数のガス吐出孔４５が形成されており、ベース部材４１には２つのガス導入孔４６および４７が形成されている。
ガス供給機構５０は、Ｔｉ含有ガスとしてのＴｉＣｌ４ガスを供給するＴｉＣｌ４ガス供給源５１と、窒化ガスとしてのＮＨ３ガスを供給するＮＨ３ガス供給源５３とを有している。ＴｉＣｌ４ガス供給源５１にはＴｉＣｌ４ガス供給ライン５２が接続されており、このＴｉＣｌ４ガス供給ライン５２は第１のガス導入孔４６に接続されている。ＮＨ３ガス供給源５３にはＮＨ３ガス供給ライン５４が接続されており、このＮＨ３ガス供給ライン５４は第２のガス導入孔４７に接続されている。
ＴｉＣｌ４ガス供給ライン５２にはＮ２ガス供給ライン５６が接続されており、このＮ２ガス供給ライン５６にはＮ２ガス供給源５５からＮ２ガスがキャリアガスまたはパージガスとして供給されるようになっている。
ＮＨ３ガス供給ライン５４には酸化剤供給ライン５８が接続されており、この酸化剤供給ライン５８には酸化剤供給源５７から、酸化剤として上述したような酸素含有ガスが供給されるようになっている。酸素含有ガスをプラズマ化してもよい。このとき、酸化剤供給源５７から予め酸素含有ガスをプラズマ化して供給してもよいし、酸素含有ガスをシャワーヘッド４０内でプラズマ化してもよい。ＮＨ３ガス供給ライン５４にはＮ２ガス供給ライン６０が接続されており、このＮ２ガス供給ライン６０にはＮ２ガス供給源５９からＮ２ガスがキャリアガスまたはパージガスとして供給されるようになっている。
ＴｉＣｌ４ガス供給ライン５２、ＮＨ３ガス供給ライン５４、酸化剤供給ライン５８、Ｎ２ガス供給ライン５６、６０には、マスフローコントローラ６３およびマスフローコントローラ６３を挟む２つのバルブ６４が設けられている。
したがって、ＴｉＣｌ４ガス供給源５１からのＴｉＣｌ４ガスおよびＮ２ガス供給源５５からのＮ２ガスは、ＴｉＣｌ４ガス供給ライン５２を介してシャワーヘッド４０の第１のガス導入孔４６からシャワーヘッド４０内のガス拡散空間４４に至り、またＮＨ３ガス供給源５３からのＮＨ３ガス、酸化剤供給源５７からの酸化剤およびＮ２ガス供給源５９からのＮ２ガスは、ＮＨ３ガス供給ライン５４を介してシャワーヘッド４０の第２のガス導入孔４７からシャワーヘッド４０内のガス拡散空間４４に至り、これらのガスはシャワープレート４２のガス吐出孔４５からチャンバー３１内へ吐出されるようになっている。
なお、シャワーヘッド４０は、ＴｉＣｌ４ガスとＮＨ３ガスとが独立してチャンバー３１内に供給されるポストミックスタイプであってもよい。
シャワーヘッド４０のベース部材４１には、シャワーヘッド４０を加熱するためのヒーター７５が設けられている。このヒーター７５にはヒーター電源７６が接続されており、ヒーター電源７６からヒーター７５に給電することによりシャワーヘッド４０が所望の温度に加熱される。ベース部材４１の上部に形成された凹部にはヒーター７５による加熱効率を上げるために断熱部材７７が設けられている。
チャンバー３１の底壁３１ｂの中央部には円形の穴６５が形成されており、底壁３１ｂにはこの穴６５を覆うように下方に向けて突出する排気室６６が設けられている。排気室６６の側面には排気管６７が接続されており、この排気管６７には排気装置６８が接続されている。そしてこの排気装置６８を作動させることによりチャンバー３１内を所定の真空度まで減圧することが可能となっている。
チャンバー３１の側壁には、真空搬送室１０との間でウエハＷを搬入出するための搬入出口７２が設けられており、上述したように、この搬入出口７２はゲートバルブＧにより開閉されるようになっている。
ＴｉＯＮ膜成膜装置１１は、その各構成部、例えばヒーター電源３６および７６、バルブ６４、マスフローコントローラ６３等を制御する制御部８０を有している。制御部８０は全体制御部２１の指令により各構成部を制御する。
このように構成されるＴｉＯＮ膜成膜装置１１においては、ゲートバルブＧを開にして、真空搬送室１０から搬送機構１８により搬入出口７２を介してウエハＷをチャンバー３１内へ搬入し、サセプタ３２に載置する。サセプタ３２はヒーター３５により所定温度に加熱されており、ウエハＷがサセプタ３２に載置された状態でチャンバー３１内にＮ２ガスを供給することによりウエハＷを加熱し、ウエハＷの温度がほぼ安定した時点で、ＴｉＯＮ膜の成膜を開始する。
最初に、ＴｉＣｌ４ガス供給源５１からＴｉＣｌ４ガスをチャンバー３１に供給してＴｉＣｌ４ガスをウエハＷに吸着させ、次いで、ＴｉＣｌ４ガスの供給を停止し、Ｎ２ガスによりチャンバー３１内をパージし、次いで、ＮＨ３ガス供給源５３からＮＨ３ガスをチャンバー３１に供給し、吸着したＴｉＣｌ４と反応させてＴｉＮを形成し、次いで、ＮＨ３ガスを停止し、Ｎ２ガスによりチャンバー３１内をパージし、これらのステップをＸ回繰り返す。その後、酸化剤供給源５７から酸化剤（例えばＯ２ガス）をチャンバー３１に供給して酸化処理を行い、次いでチャンバー３１内をパージする。このサイクルを１サイクルとし、これをＹサイクル繰り返すことにより、所定の膜厚のＴｉＯＮ膜を形成する。
このとき、上述したように、Ｘの回数等を制御することにより、ＴｉＯＮ膜のＯ量を制御して、ＴｉＯＮ膜に働く応力を制御することができる。
成膜処理終了後、チャンバー３１内をパージし、ゲートバルブＧを開けて、搬送機構１８により、搬入出口７２を介してウエハＷを搬出する。
（Ｒｕ膜成膜装置）
次に、上記成膜システム１のＲｕ膜成膜装置１３について説明する。
図９はＲｕ膜成膜装置１３の一例を概略的に示す断面図である。
このＲｕ膜成膜装置１３は、気密に構成された略円筒状のチャンバー１０１を有しており、その中には被処理基板であるウエハＷを水平に支持するためのサセプタ１０２が、チャンバー１０１の底壁中央に設けられた円筒状の支持部材１０３により支持されて配置されている。サセプタ１０２にはヒーター１０５が埋め込まれており、このヒーター１０５はヒーター電源１０６から給電されることにより被処理基板であるウエハＷを所定の温度に加熱する。なお、サセプタ１０２には、ウエハＷを支持して昇降させるための複数のウエハ昇降ピン（図示せず）がサセプタ１０２の表面に対して突没可能に設けられている。
チャンバー１０１の天壁には、Ｒｕ膜をＣＶＤ成膜するための処理ガスをチャンバー１０１内にシャワー状に導入するためのシャワーヘッド１１０がサセプタ１０２と対向するように設けられている。シャワーヘッド１１０は、後述するガス供給機構１３０から供給されたガスをチャンバー１０１内に吐出するためのものであり、その上部にはガスを導入するためのガス導入口１１１が形成されている。また、シャワーヘッド１１０の内部にはガス拡散空間１１２が形成されており、シャワーヘッド１１０の底面にはガス拡散空間１１２に連通した多数のガス吐出孔１１３が形成されている。
チャンバー１０１の底壁には、下方に向けて突出する排気室１２１が設けられている。排気室１２１の側面には排気配管１２２が接続されており、この排気配管１２２には真空ポンプや圧力制御バルブ等を有する排気装置１２３が接続されている。そして、この排気装置１２３を作動させることによりチャンバー１０１内を所定の減圧（真空）状態とすることが可能となっている。
チャンバー１０１の側壁には、真空搬送室１０との間でウエハＷを搬入出するための搬入出口１２７が設けられており、搬入出口１２７はゲートバルブＧにより開閉されるようになっている。
ガス供給機構１３０は、固体状の成膜原料Ｓとしてルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を収容する成膜原料容器１３１を有している。成膜原料容器１３１の周囲にはヒーター１３２が設けられている。成膜原料容器１３１には、上方からキャリアガスを供給するキャリアガス供給配管１３３が挿入されている。キャリアガス供給配管１３３にはキャリアガスを供給するキャリアガス供給源１３４が接続されている。キャリアガスとしては、ＡｒガスやＮ２ガス等の不活性ガス、またはＣＯガスを用いることができる。また、成膜原料容器１３１には、成膜原料ガス供給配管１３５が挿入されている。この成膜原料ガス供給配管１３５は、シャワーヘッド１１０のガス導入口１１１に接続されている。したがって、キャリアガス供給源１３４からキャリアガス供給配管１３３を介して成膜原料容器１３１内にキャリアガスが吹き込まれ、成膜原料容器１３１内で昇華したルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）ガスがキャリアガスにより搬送されて成膜原料ガス供給配管１３５およびシャワーヘッド１１０を介してチャンバー１０１内に供給される。キャリアガス供給配管１３３には、流量制御用のマスフローコントローラ１３６とその前後のバルブ１３７ａ、１３７ｂが設けられている。また、ガス供給配管１３５には、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）のガス量を把握するための流量計１３８とその前後のバルブ１３９ａ，１３９ｂが設けられている。
ガス供給機構１３０は、さらに、希釈ガス供給源１４４と、希釈ガス供給源１４４に接続された希釈ガス供給配管１４５とを有する。希釈ガス供給配管１４５の他端は、成膜原料ガス供給配管１３５に接続されている。希釈ガスは成膜原料ガスを希釈するためのガスであり、希釈ガスとして例えばＡｒガス、Ｎ２ガス等の不活性ガスが用いられる。希釈ガスは、成膜原料ガス供給配管１３５やチャンバー１０１の残留ガスをパージするパージガスとしても機能する。希釈ガス供給配管１４５には、流量制御用のマスフローコントローラ１４６とその前後のバルブ１４７ａ，１４７ｂが設けられている。
Ｒｕ膜成膜装置１３は、その各構成部、例えば、ヒーター電源１０６、排気装置１２３、ガス供給機構１３０のバルブ、マスフローコントローラ等の各構成部を制御するための制御部１５０を有している。制御部１５０は全体制御部２１の指令により各構成部を制御する。
このように構成されるＲｕ膜成膜装置１３においては、ゲートバルブＧを開にして搬入出口１２７からウエハＷをチャンバー１０１内に搬入し、サセプタ１０２上に載置する。サセプタ１０２はヒーター１０５により所定温度例えば１３０〜２５０℃の範囲内の温度に加熱されており、チャンバー１０１内に不活性ガスが導入されることによりウエハＷが加熱される。そして、排気装置１２３の真空ポンプによりチャンバー１０１内を排気して、チャンバー１０１内の圧力を２〜６７Ｐａに調整する。
次いで、バルブ１３７ａ，１３７ｂを開にしてキャリアガス供給配管１３３を介して成膜原料容器１３１にキャリアガスを吹き込み、成膜原料容器１３１内でヒーター１３２の加熱により昇華して生成されたＲｕ３（ＣＯ）１２ガスをキャリアガスにより搬送し、成膜原料ガス供給配管１３５およびシャワーヘッド１１０を介してチャンバー１０１内に導入する。これにより、ウエハＷ表面では、Ｒｕ３（ＣＯ）１２ガスが熱分解して生成されたＲｕが堆積し、所定の膜厚を有するＲｕ膜を成膜する。
成膜処理終了後、チャンバー１０１内をパージし、ゲートバルブＧを開けて、搬送機構１８により、搬入出口１２７を介してウエハＷを搬出する。
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
［第２の実施形態に係るＲｕ配線の製造方法］
最初に、本発明の第２の実施形態に係るＲｕ配線の製造方法について説明する。図１０は本発明の第２の実施形態に係るＲｕ配線の製造方法を概略的に示すフローチャート、図１１はその工程断面図である。
第２の実施形態に係るＲｕ配線の製造方法の基本的な工程は、第１の実施形態と同様であるが、下地膜がＴｉＯＮ膜に限定されない点、および平坦化工程がＡｒイオンスパッタリングで行われる点が第１の実施形態とは異なっている。
まず、第１の実施形態のステップ１と同様、下部構造を有する基体２０１の上にＳｉＯ２膜、低誘電率（Ｌｏｗ−ｋ）膜（ＳｉＣＯ、ＳｉＣＯＨ等）等からなる層間絶縁膜２０２が形成され、層間絶縁膜２０２にトレンチ２０３が所定パターンで形成され、トレンチ２０３の底部と基体２０１上の下部構造（図示せず）との間に所定間隔でビアホール２０４が形成されたウエハＷを準備する（ステップ１１、図１１（ａ））。
次に、このウエハＷに対して、必要に応じて、前処理としてデガス（Ｄｅｇａｓ）プロセスや前洗浄（プリクリーン；Ｐｒｅ−Ｃｌｅａｎ）プロセスを行った後、トレンチ２０３やビアホール２０４の表面を含む全面にＲｕ膜の密着性を良好にするための下地膜２１１を成膜する（ステップ１２、図１１（ｂ））。
下地膜２１１は、Ｒｕ膜の密着性を良好にできるものであればよく、従来からＣｕ配線形成時にＣｕ膜のバリア膜として用いられている、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、ＴａＡｌＮ膜、および第１の実施形態で用いたＴｉＯＮ膜等を好適に用いることができる。下地膜２１１の厚さは０．１〜１０ｎｍが好ましく、０．５〜５ｎｍがより好ましい。下地膜は、ＡＬＤ、ＣＶＤ、イオン化ＰＶＤ（Ｉｏｎｉｚｅｄ ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ｉＰＶＤ）等で成膜することができる。ＴｉＮ膜、ＴａＮ膜、ＴｉＯＮ膜はＡＬＤにより成膜することが好ましく、Ｔａ膜はｉＰＶＤで成膜することが好ましい。
その後、例えば化学蒸着法（ＣＶＤ）によりＲｕ膜２０６を形成してトレンチ２０３およびビアホール２０４内にＲｕ膜２０６を埋め込む（ステップ１３、図１１（ｃ））。このときのＲｕ膜の成膜は、第１の実施形態のステップ３と同様に行われる。
Ｒｕ膜２０６の形成後、第１の実施形態と同様、必要に応じてアニール処理を行い（ステップ１４、図１１（ｄ））、Ｒｕ膜２０６を安定化させる。
この後、Ａｒプラズマ処理を含む除去処理により、表面のＲｕ膜２０６および下地膜２１１を除去して平坦化する（ステップ１５、図１１（ｅ））。これによりトレンチ２０３およびビアホール２０４内に下地膜２１１およびＲｕ膜２０６からなるＲｕ配線２１２が形成される。
従来のＣｕ配線では、トレンチにＣｕ膜を埋め込んだ後、表面のバリア膜やＣｕ膜を除去して平坦化を行う際にＣＭＰを用いていた。しかし、Ｒｕは貴な金属でイオン化傾向が低いため、Ｒｕ膜はＣＭＰにより除去し難く、トレンチにＲｕ膜を埋め込んだ後の平坦化をＣＭＰのみで行うと多大の時間がかかってしまう。
そこで、本実施形態では、平坦化処理にＡｒプラズマ処理を用いる。Ａｒプラズマにより表面のＲｕ膜２０６および下地膜２１１を効率良く除去することができる。
Ａｒプラズマ処理としては、Ａｒイオンスパッタリングが好ましい。Ａｒイオンスパッタリングは、真空に保持したチャンバー内にアルゴンプラズマを生成し、プラズマ中のＡｒイオンをチャンバー内に配置されたウエハに引き込み、その際のＡｒイオンの衝撃により物理的に対象物を除去する。Ａｒイオンはスパッタリング効果が高いため、容易にＲｕ膜等を除去することができ、短時間で平坦化処理を行うことができる。
なお、上記特許文献２には、Ｒｕ膜を成膜した後に平坦化する例が示されており、その例としてＣＭＰの他、エッチバック法が示されているが、Ｒｕ膜はＳＮ電極として用いられており、Ｒｕ配線を製造するための平坦化処理については記載されていない。その他、再公表特許９７／３５３４１号公報には、ＲｕをＡｒイオンスパッタでドライエッチングすることが記載されているが、ここに示されているのは上部金属電極を形成するための異方性エッチングであり、Ｒｕ配線を製造するための平坦化処理とは無関係の技術である。
平坦化処理はＡｒプラズマ処理のみで行ってもよいが、Ａｒプラズマ処理のみの場合は、処理後に表面が粗くなって所望の表面平滑性が得られないことがある。
このような場合は、平坦化処理として、Ａｒイオンスパッタリングの後、ＣＭＰを行うことが好ましい。すなわち、Ａｒプラズマ処理により効率的に処理を行った後、仕上げにＣＭＰを行うことにより、所望の表面平滑性を得ることができる。この場合、ＣＭＰは仕上げのみに用い、研磨量は数ｎｍ程度で十分である。このため、平坦化処理が長時間化することはない。
［Ａｒプラズマ処理装置］
次に、このようなＡｒプラズマ処理を行うための装置例について説明する。図１２は、平坦化処理に用いられるＡｒプラズマ処理装置としてのＡｒイオンスパッタリング装置の一例を示す断面図である。
ここでは、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）プラズマスパッタ装置をＡｒイオンスパッタ装置として用いた例を示す。
図１２に示すように、このＡｒイオンスパッタ装置４００は、アルミニウム等の金属からなる接地されたチャンバー４０１を有しており、チャンバー４０１の底部には排気口４０２およびガス導入口４０３が設けられている。排気口４０２には排気管４０４が接続されており、排気管４０４には圧力調整を行うスロットルバルブおよび真空ポンプ等からなる排気機構４０５が接続されている。また、ガス導入口４０３にはガス供給配管４０６が接続されており、ガス供給配管４０６には、Ａｒガス、およびＮ２ガス等のガスを供給するためのガス供給機構４０７が接続されている。
チャンバー４０１内には、被処理基板であるウエハＷを載置するための導電性材料からなるステージ４１０が設けられている。ステージ４１０には、ウエハ吸着用の静電チャックおよびウエハを温調するための温調機構（いずれも図示せず）が設けられている。ステージ４１０の下面の中央には円筒状をなす支柱４１１が設けられている。支柱４１１の下部は、チャンバー４０１の底部の中心部に形成された挿通孔４１２を貫通して下方へ延びている。
支柱４１１は昇降機構（図示せず）により昇降可能となっており、これによりステージ４１０が昇降される。ステージ４１０とチャンバー４０１の底部との間には支柱４１１を囲むようにベローズ４１３が設けられている。
ステージ４１０には給電ライン４１４が接続されており、給電ライン４１４は支柱４１１の内部を通って下方に延びている。給電ライン４１４には、バイアス用高周波電源４１５が接続されており、バイアス用高周波電源４１５からステージ４１０を介してウエハＷに例えば１３．５６ＭＨｚの高周波バイアスが印加されるようになっている。
チャンバー４０１の底部には、上方に向けて例えば３本（２本のみ図示）の支持ピン４１６が垂直に設けられており、支持ピン４１６がステージ４１０に設けられたピン挿通孔（図示せず）に挿通するようになっており、ステージ４１０を降下させた際に、支持ピン４１６の上端でウエハＷが支持された状態となりウエハＷの搬送が可能となる。
チャンバー４０１の下部側壁にはウエハＷを搬入出するための搬入出口４１７が設けられ、搬入出口４１７はゲートバルブ４１８により開閉される。
一方、チャンバー４０１の天井部には、誘電体からなる透過板４２０が気密に設けられ、この透過板４２０の上面側に、チャンバー４０１内の処理空間ＳにＡｒガスのプラズマを生成するためのプラズマ発生源４２１が設けられている。プラズマ発生源４２１は、透過板４２０の上面に沿って設けられた誘導コイル４２２と、この誘導コイル４２２に接続されたプラズマ生成用高周波電源４２３とを有している。そして、誘導コイル４２２にプラズマ生成用高周波電源４２３から例えば１３．５６ＭＨｚの高周波電力が印加されることにより、透過板４２０を介して処理空間Ｓに誘導電界が形成される。
チャンバー４０１の上部は傾斜部４０１ａとなっており、その内側に断面が内側に向けて傾斜した環状（截頭円錐殻状）をなすターゲットが取り付けられるようになっており、また、ターゲットに直流電圧を印加する直流電源およびターゲットの外周側に設けられた磁石が設けられ、ＰＶＤ装置として構成されているが、Ａｒイオンスパッタを行う場合はこれらは必要がないので、図示および説明を省略する。
Ａｒイオンスパッタ装置４００は、その各構成部、例えば、排気機構４０５やガス供給機構４０７のバルブ、バイアス用高周波電源４１５、プラズマ生成用高周波電源４２３、昇降機構等を制御する制御部４３０を有している。
このようなＡｒイオンスパッタ装置４００においては、ガス供給機構４０７からチャンバー４０１内にＡｒガスを供給し、誘導コイル４２２に高周波電源４２３から高周波電力を印加することにより、チャンバー４０１内の処理空間ＳにＡｒプラズマを生成するとともに、バイアス用高周波電源４１５からステージ４１０にバイアス用の高周波電力を印加することによりＡｒイオンをウエハＷに引き込んで、ウエハＷ表面にＡｒイオンスパッタ処理を施す。
Ａｒイオンスパッタ装置４００におけるＡｒイオンスパッタ処理については、以下のような範囲の条件を用いることができる。
圧力：１〜１０ｍＴｏｒｒ（０．１３〜１．３Ｐａ）
プラズマ生成用高周波パワー：０．５〜３ｋＷ
バイアス用高周波パワー：０．４〜２ｋＷ
温度：１０〜５５℃
［成膜システム］
本実施形態においては、Ａｒイオンスパッタリング装置をインテグレーションせずに別個設ける場合であれば、第１の実施形態における図７の成膜システムを適用することができる。この場合には、ＴｉＯＮ膜成膜装置１１を、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、ＴａＡｌＮ膜、ＴｉＯＮ膜等の任意の下地膜を成膜する装置に適宜置き換える他は、図７の成膜システムと同じ構成とすることができる。
一方、Ａｒイオンスパッタリング装置をインテグレーションする場合は、図１３に例示した成膜システム５００を用いることができる。
成膜システム５００は、下地膜成膜およびＲｕ膜成膜のための第１の処理部５０１と、Ａｒイオンスパッタリングのための第２の処理部５０２と、搬入出部５０３とを有している。
第１の処理部５０１は、第１の真空搬送室５１１と、この第１の真空搬送室５１１の壁部に接続された、２つの下地膜成膜装置５１２ａ，５１２ｂ、および２つのＲｕ膜成膜装置５１４ａ，５１４ｂとを有している。下地膜成膜装置５１２ａおよびＲｕ膜成膜装置５１４ａと、下地膜成膜装置５１２ｂおよびＲｕ膜成膜装置５１４ｂとは線対称の位置に配置されている。
第１の真空搬送室５１１の他の壁部には、ウエハＷのデガス処理を行うデガス室５０５ａ，５０５ｂが接続されている。また、デガス室５０５ａと５０５ｂとの間の壁部には、第１の真空搬送室５１１と後述する第２の真空搬送室５２１との間でウエハＷの受け渡しを行う受け渡し室５０５が接続されている。
下地膜成膜装置５１２ａ，５１２ｂ、Ｒｕ膜成膜装置５１４ａ，５１４ｂ、デガス室５０５ａ，５０５ｂ、および受け渡し室５０５は、第１の真空搬送室５１１の各辺にゲートバルブＧを介して接続されている。
第１の真空搬送室５１１内は所定の真空雰囲気に保持されるようになっており、その中には、ウエハＷを搬送する第１の搬送機構５１６が設けられている。この第１の搬送機構５１６は、回転・伸縮部５１７と、その先端に設けられた２つのウエハ搬送アーム５１８ａ，５１８ｂとを有する。第１の搬送機構５１６は、ウエハＷを下地膜成膜装置５１２ａ，５１２ｂ、Ｒｕ膜成膜装置５１４ａ，５１４ｂ、デガス室５０５ａ，５０５ｂ、および受け渡し室５０５に対して搬入出する。
第２の処理部５０２は、第２の真空搬送室５２１と、この第２の真空搬送室５２１の対向する壁部に接続された２つのＡｒイオンスパッタ装置５２２ａ，５２２ｂとを有している。
第２の真空搬送室５２１の第１の処理部５０１側の２つの壁部には、それぞれ上記デガス室５０５ａ，５０５ｂが接続され、デガス室５０５ａと５０５ｂとの間の壁部には、上記受け渡し室５０５が接続されている。すなわち、受け渡し室５０５ならびにデガス室５０５ａおよび５０５ｂは、いずれも第１の真空搬送室５１１と第２の真空搬送室５２１との間に設けられている。さらに、第２の真空搬送室５２１の搬入出部５０３側の２つの壁部には、それぞれ大気搬送および真空搬送可能なロードロック室５０６ａ，５０６ｂが接続されている。
Ａｒイオンスパッタ装置５２２ａ，５２２ｂ、デガス室５０５ａ，５０５ｂ、およびロードロック室５０６ａ，５０６ｂは、第２の真空搬送室５２１の各壁部にゲートバルブＧを介して接続されている。また、受け渡し室５０５はゲートバルブを介さずに第２の真空搬送室５２１に接続されている。
第２の真空搬送室５２１内は所定の真空雰囲気に保持されるようになっており、その中には、ウエハＷを搬送する第２の搬送機構５２６が設けられている。この第２の搬送機構５２６は、回転・伸縮部５２７と、その先端に設けられた２つのウエハ搬送アーム５２８ａ，５２８ｂとを有する。第２の真空搬送室５２１は、Ａｒイオンスパッタ装置５２２ａ，５２２ｂ、デガス室５０５ａ，５０５ｂ、ロードロック室５０６ａ，５０６ｂおよび受け渡し室５０５に対してウエハＷの搬入出を行う
搬入出部５０３は、上記ロードロック室５０６ａ，５０６ｂを挟んで第２の処理部５０２と反対側に設けられており、ロードロック室５０６ａ，５０６ｂが接続される大気搬送室５３１を有している。ロードロック室５０６ａ，５０６ｂと大気搬送室５３１との間の壁部にはゲートバルブＧが設けられている。大気搬送室５３１のロードロック室５０６ａ，５０６ｂが接続された壁部と対向する壁部にはウエハＷを収容するキャリアＣを接続する２つの接続ポート５３２，５３３が設けられている。また、大気搬送室５３１の側面にはウエハＷのアライメントを行うアライメントチャンバ５３４が設けられている。大気搬送室５３１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室５０６ａ、５０６ｂに対するウエハＷの搬入出を行う大気搬送用搬送機構５３６が設けられている。この大気搬送用搬送機構５３６は、２つの多関節アームを有しており、キャリアＣの配列方向に沿ってレール５３８上を走行可能となっていて、それぞれの先端のハンド５３７上にウエハＷを載せてその搬送を行うようになっている。
この成膜システム５００は、全体制御部５４０を有している。全体制御部５４０は、下地膜成膜装置５１２ａ，５１２ｂ、Ｒｕ膜成膜装置５１４ａ，５１４ｂ、Ａｒイオンスパッタ装置５２２ａ，５２２ｂの各構成部、真空搬送室５１１，５２１の排気機構や搬送機構５１６，５２６、デガス室５０５ａ，５０５ｂ、ロードロック室５０６ａ，５０６ｂの排気機構やガス供給機構、大気搬送室５３１の搬送機構５３６、ゲートバルブＧの駆動系等を制御するＣＰＵ（コンピュータ）を有する主制御部と、入力装置（キーボード、マウス等）、出力装置（プリンタ等）、表示装置（ディスプレイ等）、記憶装置（記憶媒体）を有している。全体制御部５４０の主制御部は、例えば、記憶装置に内蔵された記憶媒体、または記憶装置にセットされた記憶媒体に記憶された処理レシピに基づいて、成膜システム５００に、所定の動作を実行させる。
なお、下地膜成膜装置５１２ａ，５１２ｂはＴｉＮ膜、Ｔａ膜、ＴａＮ膜、ＴａＡｌＮ膜、ＴｉＯＮ膜等からなる下地膜を成膜するものであり、第１の実施形態のＴｉＯＮ膜成膜装置１１と同様のＡＬＤ装置、ＡＬＤ装置と同様の構成のＣＶＤ装置、またはｉＰＶＤ装置を用いることができる。ｉＰＶＤ装置としては、上記Ａｒイオンスパッタ装置４００に、成膜しようとする材料からなるターゲットを装着した構成の装置を用いることができる。また、Ｒｕ膜成膜装置５１４ａ，５１４ｂとしては、図９に示す第１の実施形態のＲｕ膜成膜装置１３と同様の装置が用いられる。さらに、Ａｒイオンスパッタ装置５２２ａ，５２２ｂとしては、図１２に示すＡｒイオンスパッタ装置４００と同様の装置が用いられる。
次に、以上のように構成される成膜システム５００の動作について説明する。以下の処理動作は全体制御部５４０における記憶媒体に記憶された処理レシピに基づいて実行される。
まず、キャリアＣから大気搬送用搬送機構５３６によりウエハＷを取り出し、ロードロック室５０６ａまたは５０６ｂに搬送し、そのロードロック室を第２の真空搬送室５２１と同程度の真空度に減圧した後、第２の搬送機構５２６によりロードロック室のウエハＷをデガス室５０５ａまたは５０５ｂに搬送し、ウエハＷのデガス処理を行う。その後、第１の搬送機構５１６によりデガス室のウエハＷを取り出し、下地膜成膜装置５１２ａまたは５１２ｂに搬入し、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、ＴａＡｌＮ膜、ＴｉＯＮ膜等からなる下地膜を成膜する。下地膜は、ＡＬＤ、ＣＶＤ、またはｉＰＶＤで成膜される。下地膜成膜後、第１の搬送機構５１６によりウエハＷをＲｕ膜成膜装置５１４ａまたは５１４ｂに搬送し、ＣＶＤによりＲｕ膜を成膜し、ウエハＷに形成されたトレンチおよびホールを埋め込む。
Ｒｕ膜成膜後、第１の搬送機構５１６によりＲｕ膜成膜装置５１４ａまたは５１４ｂからウエハＷを受け渡し室５０５に搬送し、その後、第２の搬送機構５２６によりウエハＷを取り出し、Ａｒイオンスパッタ装置５２２ａまたは５２２ｂに搬入する。そして、Ａｒイオンスパッタ装置５２２ａまたは５２２ｂにより、ウエハＷに対して平坦化処理を行う。平坦化処理に先立って、デガス室５０５ａ，５０５ｂ等、ウエハＷを加熱できる適宜の装置にウエハＷを搬送してアニール処理を施してもよい。
平坦化処理の後、第２の搬送機構５２６によりウエハＷをロードロック室５０６ａまたは５０６ｂに搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構５３６によりウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。
このような成膜システム５００によれば、大気開放することなく真空中で下地膜成膜、Ｒｕ膜の成膜、平坦化処理を連続して行うことができ、酸化を防止しつつ高速でＲｕ配線を得ることができる。
［実験例］
次に、第２の実施形態の実験例について説明する。
ここでは、Ｓｉ基体上の層間絶縁膜に幅が約２０ｎｍのトレンチが形成されたウエハに対し、ｉＰＶＤによりＴａＮ膜からなる下地膜を約０．５ｎｍ成膜した後、ＣＶＤによりＲｕ膜を２０ｎｍの厚さで成膜し、トレンチを埋め込んだ。その際のＳＥＭ写真を図１４に示す。このＳＥＭ写真から、ウエハ表面にＲｕ膜が成膜されており、トレンチ内にＲｕ膜が埋め込まれていることがわかる。
その後、Ａｒイオンスパッタリングを行い、ウエハ表面のＲｕ膜およびＴａＮ膜を除去した。この際の条件は、圧力：２．５ｍＴｏｒｒ（０．３３Ｐａ）、プラズマ生成用高周波パワー：１ｋＷ、バイアス用高周波パワー：１ｋＷ、温度：１０℃とした。その際のＳＥＭ写真を図１５に示す。このＳＥＭ写真から、ウエハ表面のＲｕ膜およびＴａＮ膜が除去され、Ｒｕ膜がトレンチ内のみに埋め込まれていることがわかる。これにより、Ａｒイオンスパッタリングにより平坦化処理が行えることが確認された。
次に、種々の幅のトレンチに、下地膜としてｉＰＶＤにより０．５ｎｍの厚さのＴａＮ膜を成膜し、その後、厚さ２０ｎｍのＲｕ膜を成膜してトレンチを埋め込んだ後、Ａｒイオンスパッタリングによる平坦化を行ってＲｕ配線を形成し、電気特性を把握した。
まず、配線抵抗を測定した結果について説明する。ここでは、ＡｒイオンスパッタリングでのＲｕ膜スパッタリング量をＴａ膜換算で８０ｎｍおよび１２０ｎｍとした場合の配線抵抗を測定した。図１６は、トレンチ幅と配線抵抗との関係を示す図である。この図に示すように、スパッタリング量が８０ｎｍよりも１２０ｎｍのほうが配線抵抗が高くなり、また、配線幅が小さいほど配線抵抗が高くなる傾向がみられ、健全なＲｕ配線が形成されていることが確認された。
次に、リーク電流を測定した結果について説明する。ここでは、配線幅が３２ｎｍ、３７ｎｍ、４２ｎｍの場合についてリーク電流を測定した。図１７は、印加電圧とリーク電流との関係を示す図である。この図に示すように、印加電圧が上昇するに従って、リーク電流が増加するが、３０Ｖ印加してもリーク電流は１×１０−８Ａ以下であり、配線の間が良好に絶縁されていることが確認された。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されることなく、本発明の技術思想の範囲内で種々変形可能である。例えば、上記実施形態で説明した成膜システム、ＴｉＯＮ膜成膜装置、Ｒｕ膜成膜装置、Ａｒプラズマ処理装置としてのＡｒイオンスパッタ装置は、あくまで例示であって、本実施形態に限るものではない。特に、Ａｒプラズマ処理装置としてＩＣＰプラズマスパッタ装置を例示したが、これに限らず平行平板型等、他のプラズマ源を用いてＡｒプラズマ処理を行うものであってもよい。
また、上記実施形態では、トレンチおよびビアが形成された層間絶縁膜に対して下地膜を成膜し、その後Ｒｕ膜を埋め込むことによりＲｕ配線を製造する場合について説明したが、これに限らず、凹部を有する基板に対して下地膜を成膜し、その後Ｒｕ膜を埋め込むことによりＲｕ配線を製造する場合であれば適用可能である。
また、被処理基板として半導体ウエハを例示したが、本発明の原理上、これに限定されるものではなく、例えば液晶表示装置用基板に代表されるＦＰＤ用基板等の他の基板であってもよいことは言うまでもない。
１；成膜システム
１０；真空搬送室
１１；ＴｉＯＮ膜成膜装置
１２；冷却装置
１３；Ｒｕ膜成膜装置
１４；ロードロック室
２０１；基体
２０２；層間絶縁膜
２０３；トレンチ
２０４；ビアホール
２０５；ＴｉＯＮ膜
２０６；Ｒｕ膜
２０７，２１２；Ｒｕ配線
２１１；下地膜
３０１；単位ＴｉＮ膜
４００；Ａｒイオンスパッタ装置
Ｗ；半導体ウエハ

Claims (17)

  1. 基板表面の所定の膜に形成された凹部に、下地膜として形成されたＴｉＯＮ膜と、前記ＴｉＯＮ膜の上に前記凹部を埋めるように形成されたルテニウム膜とを有し、
    前記ＴｉＯＮ膜は、酸素量が５０ａｔ％以上であることを特徴とするルテニウム配線。
  2. 前記所定の膜は層間絶縁膜であり、前記層間絶縁膜に前記凹部としてトレンチおよびビアホールが形成されていることを特徴とする請求項１に記載のルテニウム配線。
  3. 表面に凹部が形成された所定の膜を有する基板に対し、前記凹部を埋めてルテニウム配線を製造するルテニウム配線の製造方法であって、
    少なくとも前記凹部の表面に、下地膜としてＴｉＯＮ膜を形成する工程と、
    前記ＴｉＯＮ膜の上に前記凹部を埋めるようにルテニウム膜を形成する工程とを有し、
    前記ＴｉＯＮ膜を形成する工程は、処理容器内に基板を配置し、前記処理容器内を減圧状態に保持し、所定の処理温度で、前記処理容器内にＴｉ含有ガスを供給するステップと、前記処理容器内に窒化ガスを供給するステップとを交互にＸ回繰り返して単位ＴｉＮ膜を成膜した後、前記処理容器内に酸化剤を供給して前記単位ＴｉＮ膜を酸化する一連の処理を１サイクルとし、このサイクルを所望の膜厚になるように複数サイクル繰り返すことにより行われ、
    Ｘの回数により前記ＴｉＯＮ膜中の酸素量を調整することにより、前記ＴｉＯＮ膜に働く応力を制御することを特徴とするルテニウム配線の製造方法。
  4. 前記所定の膜は層間絶縁膜であり、前記層間絶縁膜に前記凹部としてトレンチおよびビアホールが形成されていることを特徴とする請求項３に記載のルテニウム配線の製造方法。
  5. 前記ルテニウム膜を形成して前記凹部を埋めた後、表面の前記ルテニウム膜および前記ＴｉＯＮ膜を除去して平坦化する工程をさらに有することを特徴とする請求項３または請求項４に記載のルテニウム配線の製造方法。
  6. 前記平坦化する工程は、前記表面の前記ルテニウム膜および前記ＴｉＯＮ膜をＣＭＰにより研磨することにより行われることを特徴とする請求項５に記載のルテニウム配線の製造方法。
  7. 前記平坦化する工程は、前記表面の前記ルテニウム膜および前記ＴｉＯＮ膜を、アルゴンプラズマ処理を含む処理により除去することにより行われることを特徴とする請求項５に記載のルテニウム配線の製造方法。
  8. 前記平坦化する工程は、前記表面の前記ルテニウム膜および前記ＴｉＯＮ膜を、アルゴンプラズマ処理により除去した後、ＣＭＰにより研磨することにより行われることを特徴とする請求項７に記載のルテニウム配線の製造方法。
  9. 前記アルゴンプラズマ処理は、アルゴンイオンスパッタ処理であることを特徴とする請求項７または請求項８に記載のルテニウム配線の製造方法。
  10. 前記ルテニウム膜を形成後、前記平坦化の前に、アニール処理を施す工程をさらに有することを特徴とする請求項５から請求項９のいずれか１項に記載のルテニウム配線の製造方法。
  11. 前記ＴｉＯＮ膜の酸素量を５０ａｔ％以上とすることを特徴とする請求項３から請求項１０のいずれか１項に記載のルテニウム配線の製造方法。
  12. 前記Ｔｉ含有ガスがＴｉＣｌ４ガスであり、前記窒化ガスがＮＨ３ガスであることを特徴とする請求項３から請求項１１のいずれか１項に記載のルテニウム配線の製造方法。
  13. 前記酸化剤として、Ｏ２ガス、Ｏ３ガス、Ｈ２Ｏ、ＮＯ２からなる群から選択される酸素含有ガス、または、前記酸素含有ガスをプラズマ化したものを用いることを特徴とする請求項３から請求項１２のいずれか１項に記載のルテニウム配線の製造方法。
  14. 前記処理温度が３００〜５００℃の範囲であることを特徴とする請求項３から請求項１３のいずれか１項に記載のルテニウム配線の製造方法。
  15. 前記ルテニウム膜は、ＣＶＤにより形成することを特徴とする請求項３から請求項１４のいずれか１項に記載のルテニウム配線の製造方法。
  16. 前記ルテニウム膜をＣＶＤにより形成する際に、成膜原料としてルテニウムカルボニルを用いることを特徴とする請求項１５に記載のルテニウム配線の製造方法。
  17. 前記ルテニウム膜を形成する際の処理温度が１３０〜２５０℃の範囲であることを特徴とする請求項１６に記載のルテニウム配線の製造方法。
JP2016216142A 2016-07-06 2016-11-04 ルテニウム配線およびその製造方法 Active JP6785130B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106120930A TWI742098B (zh) 2016-07-06 2017-06-22 釕（Ｒｕ）配線及該釕配線的製造方法
US15/637,780 US10522467B2 (en) 2016-07-06 2017-06-29 Ruthenium wiring and manufacturing method thereof
KR1020170083687A KR102096143B1 (ko) 2016-07-06 2017-06-30 루테늄 배선 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016134043 2016-07-06
JP2016134043 2016-07-06

Publications (2)

Publication Number Publication Date
JP2018014477A JP2018014477A (ja) 2018-01-25
JP6785130B2 true JP6785130B2 (ja) 2020-11-18

Family

ID=61019733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016216142A Active JP6785130B2 (ja) 2016-07-06 2016-11-04 ルテニウム配線およびその製造方法

Country Status (3)

Country Link
JP (1) JP6785130B2 (ja)
KR (1) KR102096143B1 (ja)
TW (1) TWI742098B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019192892A (ja) 2018-04-18 2019-10-31 東京エレクトロン株式会社 処理システムおよび処理方法
JP2020043139A (ja) * 2018-09-06 2020-03-19 東京エレクトロン株式会社 埋め込み方法及び処理システム
JP7182970B2 (ja) * 2018-09-20 2022-12-05 東京エレクトロン株式会社 埋め込み方法及び処理システム
JP7336884B2 (ja) * 2018-10-04 2023-09-01 東京エレクトロン株式会社 表面処理方法及び処理システム
US11387112B2 (en) 2018-10-04 2022-07-12 Tokyo Electron Limited Surface processing method and processing system
KR20200093110A (ko) 2019-01-25 2020-08-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP7278164B2 (ja) 2019-07-11 2023-05-19 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
JP7330046B2 (ja) * 2019-09-30 2023-08-21 東京エレクトロン株式会社 基板処理方法、及び基板処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809961B2 (ja) 1998-08-07 2011-11-09 株式会社東芝 半導体装置及びその製造方法
US6824825B2 (en) * 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
JP2001156024A (ja) * 1999-09-13 2001-06-08 Tokyo Electron Ltd ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置
JP2003113500A (ja) * 2001-10-03 2003-04-18 Toshiba Corp 電解研磨方法
KR20040002012A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2004152864A (ja) * 2002-10-29 2004-05-27 Renesas Technology Corp 半導体装置
JP2006148075A (ja) 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
US7405154B2 (en) * 2006-03-24 2008-07-29 International Business Machines Corporation Structure and method of forming electrodeposited contacts
JP5487748B2 (ja) * 2009-06-16 2014-05-07 東京エレクトロン株式会社 バリヤ層、成膜方法及び処理システム
US8994132B2 (en) * 2010-09-27 2015-03-31 Fujifilm Corporation Photoelectric conversion element, solid-sate imaging element, imaging apparatus, and method for manufacturing photoelectric conversion element
JP5963456B2 (ja) * 2011-02-18 2016-08-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、及び基板処理方法
CN103854967B (zh) * 2012-11-30 2017-09-22 中国科学院微电子研究所 平坦化处理方法
US10079174B2 (en) * 2014-04-30 2018-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same

Also Published As

Publication number Publication date
KR102096143B1 (ko) 2020-04-01
TWI742098B (zh) 2021-10-11
KR20180005607A (ko) 2018-01-16
TW201816162A (zh) 2018-05-01
JP2018014477A (ja) 2018-01-25

Similar Documents

Publication Publication Date Title
JP6785130B2 (ja) ルテニウム配線およびその製造方法
JP6807251B2 (ja) ルテニウム配線の製造方法
KR101709851B1 (ko) 성막 방법 및 성막 장치
WO2010004998A1 (ja) 成膜方法及び処理システム
JP2016111347A (ja) Ｃｕ配線の形成方法および成膜システム、記憶媒体
US10490443B2 (en) Selective film forming method and method of manufacturing semiconductor device
KR102008475B1 (ko) Cu 배선의 형성 방법 및 반도체 장치의 제조 방법
US10522467B2 (en) Ruthenium wiring and manufacturing method thereof
KR102017944B1 (ko) 니켈 배선의 제조 방법
KR101730229B1 (ko) 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법
JP6391355B2 (ja) タングステン膜の成膜方法
JP6013901B2 (ja) Ｃｕ配線の形成方法
JP2010192467A (ja) 被処理体の成膜方法及び処理システム
JP6584326B2 (ja) Ｃｕ配線の製造方法
JP2017135237A (ja) Ｃｕ配線の製造方法およびＣｕ配線製造システム
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
JP2012174843A (ja) 金属薄膜の成膜方法、半導体装置及びその製造方法
KR20110120947A (ko) Ｃｕ막의 성막 방법 및 기억 매체
JP4198669B2 (ja) ＣＶＤ−Ｔｉ膜の成膜方法
TW202315118A (zh) 經摻雜之含鉭阻障膜
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置
JP2008300436A (ja) バリヤ層の形成方法及び処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201026

R150 Certificate of patent or registration of utility model

Ref document number: 6785130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250