TW201816162A - 釕（Ｒｕ）配線及該釕配線的製造方法 - Google Patents

釕（Ｒｕ）配線及該釕配線的製造方法 Download PDF

Info

Publication number
TW201816162A
TW201816162A TW106120930A TW106120930A TW201816162A TW 201816162 A TW201816162 A TW 201816162A TW 106120930 A TW106120930 A TW 106120930A TW 106120930 A TW106120930 A TW 106120930A TW 201816162 A TW201816162 A TW 201816162A
Authority
TW
Taiwan
Prior art keywords
film
ruthenium
manufacturing
gas
item
Prior art date
Application number
TW106120930A
Other languages
English (en)
Other versions
TWI742098B (zh
Inventor
石坂忠大
藤里敏章
韓千洙
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201816162A publication Critical patent/TW201816162A/zh
Application granted granted Critical
Publication of TWI742098B publication Critical patent/TWI742098B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

目的在於控制產生於配線的應力，可以抑制配線圖案之倒塌或起伏等變形之產生。又，在溝槽等之凹部內填埋釕膜之後，容易進行平坦化。
針對表面具有形成有溝槽(203)及通孔(204)的層間絕緣膜(202)之基板(W)，填埋溝槽(203)及通孔(204)來製造釕配線(207)時，至少在溝槽(203)及通孔(204)之表面形成作為底層膜的TiON膜(205)，之後，於TiON膜(205)之上以填埋溝槽(203)及通孔(204)的方式形成釕膜(206)。又，形成底層膜(211)，之後形成釕膜(206)之後，藉由包含氬電漿處理之除去處理使表面之釕膜(206)及底層膜(211)平坦化。

Description

釕(Ru)配線及該釕配線的製造方法
本發明關於釕(Ru)配線及該釕配線的製造方法。
近年來，伴隨著半導體元件之微細化，配線之微細化亦被進展。結果，配線電阻之增大及配線間之結合電容量之增大引起的RC延遲阻礙元件之高速動作的問題變為顯著化。因此，近年來使用體積電阻(bulk resistance)較習知使用的鋁(Al)或鎢(W)為低的銅(Cu)作為配線材料，使用低介電常數膜(Low-k膜)作為層間絕緣膜。
但是，隨著微細化的進展，Cu配線出現新的問題點。亦即依據ITRS之技術藍圖14nm世代之元件使用的配線寬度為32nm，其比Cu材料中的電子之平均自由行程之約39nm更窄，散射導致電阻值之上升。具體而言，配線之電阻值雖以體積之電阻值、表面散射引起的電阻因子、粒界散射引起的電阻因子之和表示，但是表面散射引起的電阻因子及粒界散射引起的電阻因子之其中任一均與平均自由行程成比例，因此當電子之平均自由行程大於配 線寬度時，電子對於配線側面或粒界之衝撞變為支配因素，而導致散射引起的電阻值之上升。該問題隨著配線之越微細化而變為越顯著。
於此，作為配線材料，針對體積之電阻值雖不如Cu低，但材料中的電子之平均自由行程短於Cu的釕(Ru)進行檢討。具體而言，Ru之體積之電阻值為7.1μΩ-cm，高於Cu之1.7μΩ-cm，但其電子之平均自由行程為10.8nm，短於Cu之38.7nm。
又，Ru之融點係較Cu之融點亦即1085℃高的2334℃，因此就電子遷移耐性之觀點而言比起Cu有利。
Ru不同於Cu，較難擴散至絕緣膜，因此Ru膜之底層膜不要求阻障性。但是，在絕緣膜上直接且密接性良好地形成Ru膜為困難者。因此，在絕緣膜之上形成作為底層膜的TiN膜，於該TiN膜上形成Ru膜而形成Ru配線的技術被提案(非專利文獻1)。
另外，作為形成Cu配線的技術，半導體晶圓表面之形成有溝槽(trench)的層間絕緣膜形成阻障膜之後，於溝槽填埋Cu膜，之後藉由CMP(Chemical Mechanical Polishing)法實施平坦化技術為習知者(例如專利文獻1)。因此，形成Ru配線時，亦或在形成Ru膜之後，藉由CMP處理實施平坦化係可以考慮者。專利文獻2雖非配線之例，其揭示在沈積Ru膜之後，藉由CMP法等進行平坦化處理，而形成儲存陽極電極(SN)電極。
[先前技術文獻] [專利文獻]
[專利文獻1]特開2006-148075號公報
[專利文獻2]特開2000-114474號公報
[非專利文獻]
[非專利文獻1]L.G.Wen et al., Proceeding of IEEE IITC/AMC 2016, pp34-36
但是，在絕緣膜上形成底層膜之TiN膜，於其上形成Ru膜時，TiN膜、Ru膜均受到拉伸應力之作用，作為積層構造時應力變為更大。因此，配線被施加大的應力。配線之應力變大時，有產生配線圖案之倒塌或起伏等變形之虞。特別是，隨著配線構造之微細化，配線間之間隔亦變短，更容易引起配線之變形。
另外，Ru係貴金屬、離子化傾向低，因此存在有半導體晶圓表面之Ru膜較難藉由CMP除去，在溝槽填埋Ru膜後之平坦化使用CMP時需要花大量時間之問題。
因此，本發明之第1課題在於提供，可以控制產生於配線的應力，可以抑制配線圖案之倒塌或起伏等變形之產生的釕配線及該釕配線之製造方法。
又，本發明之第2課題在於提供，在溝槽等之 凹部內填埋釕膜之後，容易進行平坦化的釕配線之製造方法。
為解決上述課題，本發明之第1觀點提供一種釕配線，其特徵為：在基板表面之規定之膜所形成的凹部具有：作為底層膜而被形成的TiON膜；及在上述TiON膜之上以填埋上述凹部的方式而形成的釕膜。
上述第1觀點中可以是，上述規定之膜為層間絕緣膜，於上述層間絕緣膜形成有溝槽及通孔(via hole)作為上述凹部者。可以是，上述TiON膜係藉由ALD形成的膜，上述釕膜係藉由CVD形成的膜。上述TiON膜之氧含量在50at%以上為較佳。
本發明之第2觀點提供一種釕配線的製造方法，係針對表面具有形成有凹部的規定之膜的基板，填埋上述凹部來製造釕配線者，其特徵為具有：至少在上述凹部之表面形成作為底層膜的TiON膜之工程；及在上述TiON膜之上以填埋上述凹部的方式形成釕膜之工程。
可以是，上述規定之膜為層間絕緣膜，於上述層間絕緣膜形成有作為上述凹部之溝槽及通孔者。
亦可以另具有：形成上述釕膜填埋上述凹部之後，將表面之上述釕膜及上述TiON膜除去使平坦化之工程。上述平坦化之工程，可以藉由CMP研磨上述表面之上述釕膜及上述TiON膜來進行。又，上述平坦化之工 程，可以藉由包含氬(Ar)電漿處理之處理除去上述表面之上述釕膜及上述TiON膜來進行。該情況下，上述平坦化之工程，可以藉由氬電漿處理除去上述表面之上述釕膜及上述TiON膜之後，藉由CMP研磨來進行。上述氬電漿處理以氬離子濺鍍處理為較佳。亦可以是另具有：在形成上述釕膜之後，於上述平坦化之前，實施退火處理之工程。
藉由調整上述TiON膜之氧含量，可以控制作用於上述TiON膜的應力。上述TiON膜之氧含量設為50at%以上為較佳。
上述TiON膜可以如下形成：將基板配置於處理容器內，將上述處理容器內保持於減壓狀態，在規定之處理溫度下，以重複X次交互地進行對上述處理容器內供給Ti含有氣體的步驟及對上述處理容器內供給氮化氣體的步驟來形成單位TiN膜之後，對上述處理容器內供給氧化劑使上述單位TiN膜氧化的一連串之處理設為1循環，以成為所要之膜厚的方式重複進行複數次該循環，可以藉由X之次數調整膜中之氧含量。
此時，上述Ti含有氣體可以使用TiCl4氣體，上述氮化氣體可以使用NH3氣體。又，上述氧化劑可以使用由O2氣體、O3氣體、H2O、NO2構成之群選擇的含氧氣體或將上述含氧氣體電漿化者。另外，形成上述TiON膜時之上述處理溫度可以設為300~500℃之範圍。
本發明之第3觀點提供的釕配線的製造方法，係針對表面具有形成有凹部的規定之膜的基板，填埋上述 凹部來製造釕配線者，其特徵為具有：至少在上述凹部之表面形成底層膜之工程；在上述底層膜之上以填埋上述凹部的方式形成釕膜之工程；及在形成上述釕膜填埋上述凹部之後，藉由包含氬電漿處理之處理除去表面之上述釕膜及上述底層膜使平坦化之工程。
上述第3觀點中，上述平坦化之工程，係藉由氬電漿處理除去上述表面之上述釕膜及上述底層膜之後，藉由CMP研磨來進行。上述氬電漿處理以氬離子濺鍍處理為較佳。亦可以另具有：在形成上述釕膜之後，上述平坦化之工程之前，實施退火處理之工程。
作為上述底層膜較佳可以使用TiN膜、Ta膜、TaN膜、TaAlN膜及TiON膜之任一。
上述第2觀點及第3觀點中，上述釕膜可以藉由CVD形成。該情況下，成膜原料可以使用釕羰基(ruthenium carbonyl)。又，形成上述釕膜時之處理溫度可以設為130~250℃之範圍。
依據本發明之第1觀點，作為釕膜之底層膜係使用和TiN膜比較作用於膜的拉伸應力較小的TiON膜，因此可以縮小作用於與釕膜之積層膜的應力，可以縮小應力引起的配線構造之變形。又，藉由調整膜中之氧含量，可以控制膜之應力，可以有效抑制應力引起的配線構造之變形。
依據本發明之第2觀點，在形成釕膜填埋凹部後之平坦化處理使用氬電漿，因此平坦化可容易進行。
1‧‧‧成膜系統
10‧‧‧真空搬送室
11‧‧‧TiON膜成膜裝置
12‧‧‧冷卻裝置
13‧‧‧Ru膜成膜裝置
14‧‧‧加載鎖定室
201‧‧‧基體
202‧‧‧層間絕緣膜
203‧‧‧溝槽
204‧‧‧通孔
205‧‧‧TiON膜
206‧‧‧Ru膜
207、212‧‧‧Ru配線
211‧‧‧底層膜
301‧‧‧單位TiN膜
400‧‧‧Ar離子濺鍍裝置
W‧‧‧半導體晶圓
[圖1]概略地表示本發明第1實施形態的Ru配線的製造方法之流程圖。
[圖2]概略地表示本發明第1實施形態的Ru配線的製造方法之工程斷面圖。
[圖3]表示TiN膜及TiON膜(O：46at%及O：55at%)之膜厚與膜應力之關係的圖。
[圖4]表示TiON膜之成膜手法之序列之一例時序圖。
[圖5]表示TiON膜之成膜手法之序列之一例的流程圖。
[圖6]表示以圖4、圖5之序列進行TiON膜之成膜時的成膜狀態的模式圖。
[圖7]概略地表示實施第1實施形態的Ru配線的製造方法所使用的成膜系統之一例之水平斷面圖。
[圖8]概略地表示圖7之成膜系統所搭載的TiON膜成膜裝置之一例之斷面圖。
[圖9]概略地表示圖7之成膜系統所搭載的Ru膜成膜裝置之一例之斷面圖。
[圖10]概略地表示本發明第2實施形態的Ru配線的製造方法之流程圖。
[圖11]概略地表示本發明第2實施形態的Ru配線的製造方法之工程斷面圖。
[圖12]表示作為第2實施形態中平坦化使用的Ar電漿處理裝置之Ar離子濺鍍裝置之一例的斷面圖。
[圖13]概略地表示可以統合實施第2實施形態的Ru配線的製造方法之成膜系統之一例之水平斷面圖。
[圖14]表示針對在層間絕緣膜形成有溝槽的晶圓，形成由TaN膜構成的底層膜之後，形成Ru膜，填埋溝槽的狀態的SEM照片。
[圖15]表示針對圖14之狀態之晶圓進行Ar離子濺鍍，除去晶圓表面之Ru膜及TaN膜的狀態的SEM照片。
[圖16]表示在各種寬度之溝槽形成作為底層膜的TaN膜之後，形成Ru膜填埋溝槽之後，藉由Ar離子濺鍍進行平坦化而形成Ru配線時之溝槽寬度與配線電阻之關係的圖。
[圖17]表示在各種寬度之溝槽，形成作為底層膜的TaN膜之後，形成Ru膜填埋溝槽之後，藉由Ar離子濺鍍進行平坦化而形成Ru配線時之施加電壓與洩漏電流之關係的圖。
以下參照添附圖面具體說明本發明實施形態。
<第1實施形態>
首先，對本發明第1實施形態進行說明。
[第1實施形態的Ru配線的製造方法及Ru配線之構造]
首先，對本發明第1實施形態的Ru配線的製造方法及Ru配線之構造進行說明。圖1係概略地表示本發明第1實施形態的Ru配線的製造方法之流程圖，圖2係其工程斷面圖。
首先，準備在具有下部構造的基體201之上形成由SiO2膜、低介電常數(Low-k)膜(SiCO、SiCOH等)等構成的層間絕緣膜202，於層間絕緣膜202以規定圖案形成有溝槽203，在溝槽203之底部與基體201上之下部構造(未圖示)之間以規定間隔形成有通孔204的的半導體晶圓(以下，簡單標記為晶圓)W(步驟1，圖2(a))。
接著，必要時，對該晶圓W進行作為前處理的脫氣(degas)製程或前洗淨(預清洗(pre-clean)製程之後，為了與Ru膜之良好密接性目的而在包含溝槽203或通孔204之表面的整面例如藉由原子層沉積法(ALD)形成作為底層膜的TiON膜205(步驟2，圖2(b))。
之後，例如藉由化學蒸鍍法(CVD)形成Ru膜206而在溝槽203及通孔204內填埋Ru膜206(步驟3，圖2(c))。
Ru膜206之形成後，必要時進行退火處理(步驟4，圖2(d))。藉由該退火處理，使Ru膜206穩定化。
之後，例如藉由習知製造Cu配線時使用的 CMP對晶圓W表面之整面進行研磨，除去比Ru膜206及TiON膜205之層間絕緣膜202之表面更上面之部分，使平坦化(步驟5，圖2(e))。據此而在溝槽203及通孔204內形成由作為底層膜的TiON膜205及Ru膜206構成的Ru配線207。又，該平坦化處理不限定於CMP。例如後述之第2實施形態所示，進行氬(Ar)電漿處理亦可。又，在Ar電漿處理之後進行CMP亦可。Ar電漿處理以Ar離子濺鍍為較佳。
此種Ru配線207中，Ru膜206被作用有1.3GPa左右之拉伸應力。該情況下，如非專利文獻1般使用TiN膜作為Ru膜之底層膜時，於TiN膜亦和Ru同樣地被作用1.3GPa左右之拉伸應力。因此，使用TiN膜作為底層膜並於其上積層Ru膜時，兩者之應力合計使得Ru配線被施加較大的應力。配線之應力變大時，會有配線圖案之倒塌或起伏等變形之虞。特別是，隨著配線之微細化，配線間之間隔亦變短，更容易引起配線之變形。
相對於此，本實施形態中使用的TiON膜205，和TiN膜比較拉伸方向之應力較小，因此可以縮小作用於與Ru膜之積層膜的應力，可以縮小應力引起的配線構造之變形。又，藉由調整膜中之氧(O)之量，可以控制膜之應力，可以有效抑制應力引起的配線構造之變形。
具體而言，TiON膜205之O之量小於50at%，結晶構造為和TiN相同的立方晶，大小較TiN小者受到比較大的拉伸應力作用。相對於此，TiON膜之O之量為50at%以上時，結晶構造由立方晶變化為正交晶(orthorhombic crystal)，作用於膜的應力急速變小，按膜厚而成為壓縮應力。
圖3表示TiN膜及TiON膜(O：46at%及O：55at%)之膜厚與膜應力之關係。如該圖所示可知，相比於TiN膜，TiON膜基於O之摻入而具有作用於膜的應力之絕對值變小的傾向，特別是O在50at%以上之55at%中，膜厚薄而應力大致為0，膜厚大於10nm時成為壓縮應力。
因此，使用TiON膜作為底層膜，較好為將TiON膜之O之量設為50at%以上，如此則，和使用TiN膜之情況比較，作用於Ru膜之積層膜的應力變小，可以抑制膜應力引起的配線構造之變形。又，TiON膜的電阻比較低，適合作為配線的膜使用。
(TiON膜之成膜工程)
接著，對作為Ru膜之底層膜而形成的TiON膜205之成膜工程進行說明。
TiON膜205之成膜較好是如下進行，亦即將晶圓W搬入腔室內，將重複複數次(X次)交互地進行Ti含有氣體之供給、氮化氣體之供給以及夾於其間的凈化之後，供給氧化劑，之後進行凈化的循環設為1循環，重複進行複數次(Y次)該循環的手法來形成。
藉由採用此種成膜手法，藉由調整X之次數，可以容易控制膜中之氧(O)量，可以容易控制作用於膜的應力。O量，除了X之次數之調整以外，亦可以藉由氧化 劑之供給量、或氧化劑之供給時間、或該等之兩方之調整而調整。TiON膜205之厚度以1~10nm為較好，1~5nm為更好。
以下，具體進行說明。
Ti含有氣體較佳為使用四氯化鈦(TiCl4)氣體。除TiCl4氣體以外，可以使用四(異丙)鈦(TTIP)、四溴化鈦(TiBr4)、四碘化鈦(TiI4)、四(乙基甲基氨基)鈦(TEMAT)、四(二甲基氨基)鈦(TDMAT)、四(二乙基氨基)鈦(TDEAT)等。又，氮化氣體較佳為使用NH3氣體。除NH3以外，可以使用甲基肼(MMH)。氧化劑可以使用O2氣體、O3氣體、H2O、NO2等之含氧氣體。將含氧氣體電漿化作為氧化劑使用亦可。凈化氣體可以使用N2氣體或Ar氣體等之稀有氣體。
參照圖4之時序圖及圖5之流程圖說明TiON膜之成膜時之序列之一例。
首先，將Ti含有氣體亦即TiCl4氣體供給至腔室使晶圓W吸附TiCl4氣體(步驟S1)，接著，停止TiCl4氣體之供給，藉由凈化氣體之N2氣體對腔室內進行凈化(步驟S2)，接著，將氮化氣體例如NH3氣體供給至腔室，使與吸附的TiCl4反應而形成TiN(步驟S3)，接著，停止NH3氣體之供給，藉由N2氣體對腔室內進行凈化(步驟S4)，重複進行X次該等步驟S1~S4。之後，將氧化劑之O2氣體供給至腔室進行氧化處理(步驟S5)，接著對腔室內進行凈化(步驟S6)。將該循環設為1循環，藉由重複進行Y次該循環來形 成所要厚度之TiON膜。
此時之成膜狀態如圖6所示。如該圖所示，藉由重複進行X次步驟S1~S4來形成規定膜厚之單位TiN膜301，之後藉由進行步驟S5之氧化處理與步驟S6之凈化使單位TiN膜301氧化。將其設為1循環並藉由進行Y次該循環來形成規定膜厚之TiON膜。此時，藉由步驟S1~S4之重複次數亦即X可以調整TiON膜之氧含量。亦即減少X則氧化之頻度增加因而膜中之氧取入量增加，反之增加X則膜中之氧取入量減少。例如X為1時膜中之O量可以設為約62at%，X為9時膜中之O量可以設為約50at%。上述圖3之例之TiON膜係藉由此種手法成膜者，O為46at%之情況下X=12，O為55at%之情況下X=6。又，膜中之O量，除上述說明之X之次數之調整以外，亦可以藉由氧化劑之供給量、或氧化劑之供給時間或該等之兩方來調整。
又，重複進行步驟S1~S4之後，藉由進行步驟S5、S6的循環之循環數Y可以調整膜厚。
步驟S5之氧化處理與步驟S6之凈化可以重複進行複數次(N次)。據此，可以提高氧化劑之供給性提高氧化效率。
又，在TiON膜成膜時，為了調整TiN之氧化而於成膜之途中進行變更X等之調整亦可，又，除上述步驟S1~S6之基本步驟以外，追加基於強化氧化或氮化等目的之附加步驟亦可。
又，Ti原料氣體使用TiCl4氣體，氮化氣體使 用NH3氣體，載氣．凈化氣體使用N2氣體，氧化劑使用O2氣體之情況下之成膜條件之較佳範圍如以下。
處理溫度(承載器(Susceptor)溫度)：300~500℃
腔室內壓力：13.33~1333Pa(0.1~10Torr)
TiCl4氣體流量：10~300mL/min(sccm)
NH3氣體流量：1000~10000mL/min(sccm)
N2氣體流量：1000~30000mL/min(sccm)
步驟1~4之1次之供給時間：0.01~3sec
O2氣體流量：10~3000mL/min(sccm)
O2氣體供給時間：0.1~60sec
(Ru膜之成膜工程)
接著，對Ru膜206之成膜工程進行說明。
Ru膜206較好是以釕羰基(Ru3(CO)12)為成膜原料藉由熱CVD進行成膜。據此，可以高階梯覆蓋性形成高純度且薄的Ru膜。此時之成膜條件，例如處理容器內之壓力為1.3~66.5Pa之範圍，成膜溫度(晶圓溫度)為130~250℃之範圍。Ru膜206，除釕羰基以外之其他成膜原料，例如可以使用(環戊二烯基)(2,4-二甲基戊二烯基)釕、雙(環戊二烯基)(2,4-甲基戊二烯基)釕、(2,4-二甲基戊二烯基)(乙基環戊二烯基)釕、雙(2,4-甲基戊二烯基)(乙基環戊二烯基)釕等釕之戊二烯基化合物進行成膜。又，於此所謂CVD係亦包含ALD。
[成膜系統]
接著，針對用於第1實施形態的Ru配線的製造方法所使用的成膜系統之一例進行說明。
圖7係概略地表示此種成膜系統之一例之水平斷面圖。
成膜系統1具有：1個TiON膜成膜裝置11；1個冷卻裝置12；及2個Ru成膜裝置13。彼等分別透過柵閥G連接於平面形狀形成為七角形的真空搬送室10之4個壁部。真空搬送室10內透過真空泵進行排氣而保持於規定之真空度。
TiON膜成膜裝置11與Ru膜成膜裝置13之處理溫度有差，因此冷卻裝置12係對經由TiON膜成膜裝置11處理的晶圓W在搬送至Ru膜成膜裝置13之前將其暫時冷卻至室溫者，成為在保持於真空的腔室內設置有載置晶圓W的冷卻板之構造。又，TiON膜成膜裝置11及Ru膜成膜裝置13如後述說明。
3個加載鎖定室(load-lock chamber)14透過柵閥G1連接於真空搬送室10之其他3個壁部。隔著加載鎖定室14而在真空搬送室10之相反側設置有大氣搬送室15。3個加載鎖定室14透過柵閥G2連接於大氣搬送室15。加載鎖定室14係在大氣搬送室15與真空搬送室10之間進行晶圓W搬送時，在大氣壓與真空之間進行壓力控制者。
在大氣搬送室15之與加載鎖定室14之安裝壁部相反側之壁部具有3個晶圓傳送盒安裝埠16，用於安裝收納晶圓W的晶圓傳送盒(FOUP等)C。又，於大氣搬送室 15之側壁設置進行矽晶圓W之對準的對準腔室17。於大氣搬送室15內形成清淨空氣之下降流。
真空搬送室10內設置有搬送機構18。搬送機構18對TiON膜成膜裝置11、冷卻裝置12、Ru膜成膜裝置13、加載鎖定室14搬送晶圓W。搬送機構18具有可以獨立移動的2個搬送臂部19a、19b。
於大氣搬送室15內設有搬送機構20。搬送機構20對晶圓傳送盒C、加載鎖定室14、對準腔室17搬送晶圓W。
成膜系統1具有整體控制部21。整體控制部21具有：具有CPU(電腦)的主控制部，該CPU(電腦)對TiON膜成膜裝置11、冷卻裝置12、Ru膜成膜裝置13之各構成部、真空搬送室10之排氣機構或搬送機構18、加載鎖定室14之排氣機構或氣體供給機構、大氣搬送室15之搬送機構20、柵閥G、G1、G2之驅動系等進行控制；輸入裝置(鍵盤、滑鼠等)；輸出裝置(印表機等)；顯示裝置(顯示器等)；及記憶裝置(記憶媒體)。整體控制部21之主控制部，例如係依據內建於記憶裝置的記憶媒體或被設定於記憶裝置的記憶媒體上所記憶的處理配方(recipe)，使成膜系統1執行規定之動作。
接著，對以上構成的成膜系統之動作進行說明。以下之處理動作係依據整體控制部21中之記憶媒體所記憶的處理配方被執行。
首先，藉由搬送機構20由與大氣搬送室15連 接的晶圓傳送盒C取出晶圓W，打開任一之加載鎖定室14之柵閥G2將該晶圓W搬入該加載鎖定室14內。關閉柵閥G2之後，對加載鎖定室14內進行真空排氣。
在該加載鎖定室14成為規定之真空度的時點打開柵閥G1，藉由真空搬送室10內之搬送機構18之搬送臂部19a、19b之任一由加載鎖定室14取出矽晶圓W。
接著，打開TiON膜成膜裝置11之柵閥G，將搬送機構18之任一之搬送臂部所保持的矽晶圓W搬入TiON膜成膜裝置11，關閉柵閥G，藉由TiON膜成膜裝置11進行TiON膜之成膜。
TiON膜之成膜處理結束後，打開柵閥G，藉由搬送機構18之任一之搬送臂部搬出晶圓W，打開冷卻裝置12之柵閥G將晶圓W搬入其中。藉由冷卻裝置12使晶圓W冷卻之後，藉由搬送機構18之任一之搬送臂部將晶圓W搬出，打開任一之Ru膜成膜裝置13之柵閥G將晶圓W搬入其中。接著，藉由Ru膜成膜裝置13進行Ru膜之成膜。
Ru膜之成膜被進行之後，打開該Ru膜成膜裝置13之柵閥G，藉由搬送機構18之搬送臂部19a、19b之任一，搬出其中之晶圓W，接著，打開任一之加載鎖定室14之柵閥G1，將搬送臂部上之矽晶圓W搬入該加載鎖定室14內。接著，使該加載鎖定室14內回復大氣，打開柵閥G2，藉由搬送機構20使加載鎖定室14內之矽晶圓W回到晶圓傳送盒C。
針對複數個矽晶圓W同時並行進行以上之處 理，結束規定片數之晶圓W之TiON膜之成膜處理及Ru膜之成膜處理。
如以上般至Ru膜成膜結束之後，必要時進行退火之後，將晶圓傳送盒C搬送至CMP裝置，進行晶圓W之CMP處理。又，退火可於成膜系統1內之任一之模組進行，亦可以藉由另設置的退火裝置進行。
(TiON膜成膜裝置)
接著，對上述成膜系統1之TiON膜成膜裝置11進行說明。
圖8係概略地表示TiON膜成膜裝置11之一例之斷面圖。
該TiON膜成膜裝置11具有氣密式構成的略圓筒狀之腔室31。在腔室31之內部配置由AlN等之陶瓷構成的承載器32，該承載器32作為將被處理基板亦即晶圓W支撐為水平之平台，且透過設於腔室31之中央下部的圓筒狀之支撐構件33進行支撐之狀態下被配置。在承載器32之外緣部設置將晶圓W導引之導環34。又，於承載器32填埋有加熱器35，該加熱器35藉由加熱器電源36之供電而將被處理基板亦即晶圓W加熱至規定之溫度。又，於承載器32設有將晶圓W支撐並使其升降之複數個晶圓升降銷(未圖示)，該晶圓升降銷相對於承載器32之表面可以突出/沒入。
於腔室31之天壁31a設有噴氣頭40。噴氣頭40 具有底座構件41與噴氣板42，噴氣板42之外周部透過中間構件43被螺旋固定於底座構件41。噴氣板42形成為凸緣狀，於其內部形成有凹部，在底座構件41與噴氣板42之間形成氣體擴散空間44。底座構件41於其外周形成凸緣部41a，該凸緣部41a被安裝於腔室31之天壁31a。於噴氣板42形成有複數個氣體吐出孔45，於底座構件41形成2個氣體導入孔46及47。
氣體供給機構50具有：供給作為Ti含有氣體之TiCl4氣體的TiCl4氣體供給源51；及供給作為氮化氣體之NH3氣體的NH3氣體供給源53。TiCl4氣體供給源51與TiCl4氣體供給管52連接，該TiCl4氣體供給管52與第1氣體導入孔46連接。NH3氣體供給源53與NH3氣體供給管54連接，該NH3氣體供給管54與第2氣體導入孔47連接。
TiCl4氣體供給管52與N2氣體供給管56連接，由N2氣體供給源55將N2氣體作為載氣或凈化氣體供給至該N2氣體供給管56。
NH3氣體供給管54與氧化劑供給管58連接，由氧化劑供給源57將作為氧化劑的上述說明之含氧氣體供給至該氧化劑供給管58。亦可以將含氧氣體電漿化。此時，由氧化劑供給源57事先將含氧氣體電漿化而供給亦可，亦可以使含氧氣體在噴氣頭40內實施電漿化亦可。NH3氣體供給管54與N2氣體供給管60連接，由N2氣體供給源59將作為載氣或凈化氣體的N2氣體供給至該N2氣體供給管60。
於TiCl4氣體供給管52、NH3氣體供給管54、 氧化劑供給管58、N2氣體供給管56、60設置隔著質量流量控制器63及質量流量控制器63的2個閥64。
因此，來自TiCl4氣體供給源51之TiCl4氣體及來自N2氣體供給源55之N2氣體，係透過TiCl4氣體供給管52由噴氣頭40之第1氣體導入孔46到達噴氣頭40內之氣體擴散空間44，又，來自NH3氣體供給源53之NH3氣體、來自氧化劑供給源57之氧化劑及來自N2氣體供給源59之N2氣體，係透過NH3氣體供給管54由噴氣頭40之第2氣體導入孔47到達噴氣頭40內之氣體擴散空間44，彼等之氣體由噴氣板42之氣體吐出孔45向腔室31內吐出。又，噴氣頭40亦可以是單獨地將TiCl4氣體與NH3氣體供給至腔室31內的後混合型。
於噴氣頭40之底座構件41設有對噴氣頭40進行加熱之加熱器75。該加熱器75與加熱器電源76連接，藉由加熱器電源76對加熱器75供電而將噴氣頭40加熱至所要之溫度。在底座構件41之上部所形成的凹部設有提升加熱器75之加熱效率的隔熱構件77。
在腔室31之底壁31b之中央部形成圓形之穴65，在底壁31b以覆蓋該穴65的方式設置向下方突出的排氣室66。排氣室66之側面與排氣管67連接，該排氣管67與排氣裝置68連接。因此，藉由該排氣裝置68之動作可以將腔室31內減壓至規定之真空度。
在腔室31之側壁設置在與真空搬送室10之間進行晶圓W之搬出入的搬出入口72，如上述說明，該搬出 入口72藉由柵閥G進行開關。
TiON膜成膜裝置11具有對該各構成部例如加熱器電源36及76、閥64、質量流量控制器63等進行控制的控制部80。控制部80透過整體控制部21之指令對各構成部進行控制。
如此構成的TiON膜成膜裝置11中，打開柵閥G，由真空搬送室10藉由搬送機構18透過搬出入口72將晶圓W搬入腔室31內，使載置於承載器32。承載器32係藉由加熱器35加熱至規定溫度，晶圓W被載置於承載器32的狀態下藉由對腔室31內供給N2氣體而對晶圓W進行加熱，在晶圓W之溫度大致穩定之時點開始TiON膜之成膜。
首先，由TiCl4氣體供給源51將TiCl4氣體供給至腔室31使TiCl4氣體被吸附於晶圓W，接著，停止TiCl4氣體之供給，藉由N2氣體對腔室31內進行凈化，接著，由NH3氣體供給源53將NH3氣體供給至腔室31，使與吸附的TiCl4反應形成TiN，接著，停止NH3氣體之供給，藉由N2氣體對腔室31內進行凈化，重複X次彼等之步驟。之後，由氧化劑供給源57將氧化劑(例如O2氣體)供給至腔室31進行氧化處理，接著對腔室31內進行凈化。以該循環設為1循環，重複進行Y次該循環而形成規定膜厚之TiON膜。
此時，如上述說明，藉由控制X之次數等，來控制TiON膜之O量，而可以控制作用於TiON膜的應力。
成膜處理結束後，對腔室31內進行凈化，打開柵閥G，藉由搬送機構18透過搬出入口72搬出晶圓W。
(Ru膜成膜裝置)
接著，對上述成膜系統1之Ru膜成膜裝置13進行說明。
圖9係概略地表示Ru膜成膜裝置13之一例之斷面圖。
該Ru膜成膜裝置13具有氣密構成的略圓筒狀之腔室101，其中用於將被處理基板亦即晶圓W支撐於水平狀之承載器102，係被設於腔室101之底壁中央的圓筒狀之支撐構件103支撐而配置。於承載器102填埋有加熱器105，該加熱器105透過加熱器電源106之供電而將被處理基板亦即晶圓W加熱至規定之溫度。又，於承載器102設有相對於承載器102之表面可以突出/沒入，用於支撐晶圓W並使其升降之複數個晶圓升降銷(未圖示)。
於腔室101之天壁以與承載器102對置的方式設有噴氣頭110，該噴氣頭110將藉由CVD進行Ru膜之成膜用的處理氣體以噴氣狀導入腔室101內。噴氣頭110係將後述之氣體供給機構130所供給的氣體吐出至腔室101內者，於其上部形成有導入氣體之氣體導入口111。又，於噴氣頭110之內部形成有氣體擴散空間112，於噴氣頭110之底面形成有與氣體擴散空間112連通的複數個氣體吐出孔113。
於腔室101之底壁設置向下方突出的排氣室121。排氣室121之側面與排氣配管122連接，該排氣配管122與具有真空泵或壓力控制閥等的排氣裝置123連接。藉 由該排氣裝置123之動作可以將腔室101內設為規定之減壓(真空)狀態。
於腔室101之側壁設有在與真空搬送室10之間進行晶圓W之搬出入之搬出入口127，搬出入口127係藉由柵閥G進行開關。
氣體供給機構130具有收容作為固體狀成膜原料S的釕羰基(Ru3(CO)12)之成膜原料容器131。於成膜原料容器131之周圍設有加熱器132。於成膜原料容器131被插入有由上方供給載氣的載氣供給配管133。載氣供給配管133與供給載氣的載氣供給源134連接。載氣可以使用Ar氣體或N2氣體等之惰性氣體、或CO氣體。又，於成膜原料容器131被插入有成膜原料氣體供給配管135。該成膜原料氣體供給配管135連接於噴氣頭110之氣體導入口111。因此，由載氣供給源134透過載氣供給配管133將載氣吹入成膜原料容器131內，於成膜原料容器131內已昇華的釕羰基(Ru3(CO)12)氣體被載氣搬送並經由成膜原料氣體供給配管135及噴氣頭110被供給至腔室101內。於載氣供給配管133設有流量控制用之質量流量控制器136及其前後之閥137a、137b。又，於氣體供給配管135設有把握釕羰基(Ru3(CO)12)之氣體量的流量計138及其前後之閥139a、139b。
氣體供給機構130另外具有：稀釋氣體供給源144；及與稀釋氣體供給源144連接的稀釋氣體供給配管145。稀釋氣體供給配管145之另一端連接於成膜原料氣體 供給配管135。稀釋氣體係將成膜原料氣體進行稀釋之氣體，稀釋氣體例如可以使用Ar氣體、N2氣體等之惰性氣體。稀釋氣體亦發揮對成膜原料氣體供給配管135或腔室101之殘留氣體進行凈化的凈化氣體之機能。於稀釋氣體供給配管145設有流量控制用之質量流量控制器146及其前後之閥147a、147b。
Ru膜成膜裝置13具有對該各構成部例如加熱器電源106、排氣裝置123、氣體供給機構130之閥、質量流量控制器等之各構成部進行控制之控制部150。控制部150藉由整體控制部21之指令對各構成部進行控制。
如此構成的Ru膜成膜裝置13中，打開柵閥G由搬出入口127將晶圓W搬入腔室101內，使載置於承載器102上。承載器102係藉由加熱器105被加熱至規定溫度例如130~250℃之範圍內之溫度，藉由將惰性氣體導入腔室101內來使晶圓W被加熱。藉由排氣裝置123之真空泵對腔室101內進行排氣，將腔室101內之壓力調整為2~67Pa。
接著，打開閥137a、137b透過載氣供給配管133將載氣吹入成膜原料容器131，在成膜原料容器131內經由加熱器132之加熱昇華而生成的Ru3(CO)12氣體被載氣搬送，透過成膜原料氣體供給配管135及噴氣頭110被導入至腔室101內。據此，在晶圓W表面沉積Ru3(CO)12氣體被熱分解而生成的Ru，形成具有規定之膜厚的Ru膜。
成膜處理結束後，對腔室101內進行凈化，打開柵閥G，藉由搬送機構18透過搬出入口127將晶圓W搬 出。
<第2實施形態>
接著，對本發明第2實施形態進行說明。
[第2實施形態的Ru配線的製造方法]
首先，對本發明第2實施形態的Ru配線的製造方法進行說明。圖10係概略地表示本發明第2實施形態的Ru配線的製造方法之流程圖，圖11係其工程斷面圖。
第2實施形態的Ru配線的製造方法之基本的工程係和第1實施形態同樣，和第1實施形態不同點在於：底層膜不限定於TiON膜，及平坦化工程係藉由Ar離子濺鍍進行。
首先，和第1實施形態的步驟1同樣，準備在具有下部構造的基體201之上形成由SiO2膜、低介電常數(Low-k)膜(SiCO、SiCOH等)等構成的層間絕緣膜202，於層間絕緣膜202以規定圖案形成溝槽203，在溝槽203之底部與基體201上之下部構造(未圖示)之間以規定間隔形成有通孔204的晶圓W(步驟11，圖11(a))。
接著，必要時，對該晶圓W進行作為前處理的脫氣(degas)製程或前洗淨(預清洗(pre-clean)製程之後，為了與Ru膜之良好密接性目的而在包含溝槽203或通孔204之表面的整面形成底層膜211之成膜(步驟12，圖11(b))。
底層膜211只要能與Ru膜具有良好密接性者即 可，可以適合使用習知Cu配線形成時作為Cu膜之阻障膜使用的TiN膜、Ta膜、TaN膜、TaAlN膜及第1實施形態使用的TiON膜等。底層膜211之厚度以0.1~10nm為較好，0.5~5nm為更好。底層膜可以藉由ALD、CVD、離子化PVD(Ionized physical vapor deposition；iPVD)等成膜。TiN膜、TaN膜、TiON膜藉由ALD成膜為較好，Ta膜則藉由iPVD成膜為較好。
之後，例如藉由化學蒸鍍法(CVD)形成Ru膜206而在溝槽203及通孔204內填埋Ru膜206(步驟13，圖11(c))。此時之Ru膜之成膜係和第1實施形態的步驟3同樣地進行。
Ru膜206之形成後，和第1實施形態同樣地，必要時進行退火處理(步驟14，圖11(d))，使Ru膜206穩定化。
之後，藉由包含Ar電漿處理之除去處理，將表面之Ru膜206及底層膜211除去使平坦化(步驟15，圖11(e))。據此而在溝槽203及通孔204內形成由底層膜211及Ru膜206構成的Ru配線212。
習知Cu配線中，在溝槽填埋Cu膜之後，將表面之阻障膜或Cu膜除去而進行平坦化時係使用CMP。但是，Ru係貴金屬離子化傾向較低，因此Ru膜難以藉由CMP除去，在溝槽填埋Ru膜之後之平坦化若僅藉由CMP進行則需要花大量時間。
於此，本實施形態中，平坦化處理係使用Ar 電漿處理。藉由Ar電漿可以有效除去表面之Ru膜206及底層膜211。
Ar電漿處理以Ar離子濺鍍為較佳。Ar離子濺鍍係在保持於真空的腔室內生成氬(Ar)電漿，將電漿中之Ar離子引入配置於腔室內的晶圓，藉由此時之Ar離子之衝撃以物理方式除去對象物。Ar離子之濺鍍效果高，因此可以容易除去Ru膜等，可於短時間進行平坦化處理。
又，上述專利文獻2揭示在Ru膜之成膜之後進行平坦化之例，該例中除CMP以外亦揭示回蝕刻(Etch-back)法，但Ru膜作為SN電極使用，關於製造Ru配線之平坦化處理則未記載。其他，再公表專利97/35341號公報雖記載藉由Ar離子濺鍍對Ru進行乾蝕刻，但其揭示者為形成上部金屬電極之異方性蝕刻，係和製造Ru配線之平坦化處理無關之技術。
平坦化處理可以僅藉由Ar電漿處理進行，但僅進行Ar電漿處理之情況下，有時處理後表面變粗糙無法獲得所要之表面平滑性。
此情況下，作為平坦化處理較好是進行Ar離子濺鍍之後，進行CMP。亦即藉由Ar電漿處理進行有效處理之後，再細部進行CMP，據此可以獲得所要之表面平滑性。該情況下，CMP僅使用於細部處理，研磨量為數nm左右即夠。因此，平坦化處理無需花費長時間。
[Ar電漿處理裝置]
接著，對進行此種Ar電漿處理的裝置例進行說明。圖12係平坦化處理使用的Ar電漿處理裝置之Ar離子濺鍍裝置之一例的斷面圖。
於此，示出使用ICP(Inductively Coupled Plasma)電漿濺鍍裝置作為Ar離子濺鍍裝置的例。
如圖12所示，該Ar離子濺鍍裝置400具有由鋁等之金屬構成的接地之腔室401，於腔室401之底部設置排氣口402及氣體導入口403。排氣口402與排氣管404連接，排氣管404與進行壓力調整的節流閥及真空泵等所構成的排氣機構405連接。又，氣體導入口403與氣體供給配管406連接，氣體供給配管406係與供給Ar氣體及N2氣體等氣體之氣體供給機構407連接。
於腔室401內設置用於載置被處理基板亦即晶圓W之導電性材料所構成的平台410。於平台410設置調溫機構(均未圖示)用於對晶圓吸附用之靜電吸盤及晶圓進行調溫。於平台410之下面之中央設置構成為圓筒狀的支柱411。支柱411之下部貫穿形成於腔室401之底部之中心部的插通孔412並向下方延伸。
支柱411可以藉由升降機構(未圖示)升降，據此可以使平台410升降。在平台410與腔室401之底部之間以圍繞支柱411的方式設置波紋管413。
平台410與供電線414連接，供電線414通過支柱411之內部向下方延伸。供電線414與偏壓用高頻電源415連接，由偏壓用高頻電源415透過平台410對晶圓W施 加例如13.56MHz之高頻偏壓。
於腔室401之底部，朝上方垂直地設置例如3個(僅圖示2個)支撐銷416，支撐銷416插通於設置在平台410的銷插通孔(未圖示)，下降平台410時，成為以支撐銷416之上端支撐晶圓W之狀態而使晶圓W之搬送為可能。
於腔室401之下部側壁設置對晶圓W進行搬出入之搬出入口417，搬出入口417藉由柵閥418進行開關。
另外，於腔室401之天井部氣密地設置由介電質構成的透過板420，於該透過板420的上面側設置電漿產生源421用於在腔室401內之處理空間S產生Ar氣體之電漿。電漿產生源421具有：沿著透過板420的上面設置的感應線圈422；及與該感應線圈422連接的電漿生成用高頻電源423。由電漿生成用高頻電源423將例如13.56MHz之高頻電力施加於感應線圈422，據此而經由透過板420在處理空間S形成感應電場。
腔室401之上部成為傾斜部401a，成為於其內側安裝有構成為斷面朝內側傾斜之環狀(截頭圓錐殼狀)的靶，又，設有對靶施加直流電壓的直流電源及設於靶之外周側的磁鐵，構成為PVD裝置，進行Ar離子濺鍍時彼等並非必要，因此省略圖示及說明。
Ar離子濺鍍裝置400具有對該各構成部例如排氣機構405或氣體供給機構407之閥、偏壓用高頻電源415、電漿生成用高頻電源423、升降機構等進行控制的控制部430。
此種Ar離子濺鍍裝置400中，由氣體供給機構407將Ar氣體供給至腔室401內，由高頻電源423將高頻電力施加於感應線圈422，據此於腔室401內之處理空間S產生Ar電漿，並且由偏壓用高頻電源415對平台410施加偏壓用之高頻電力而將Ar離子引入至晶圓W，對晶圓W表面實施Ar離子濺鍍處理。
Ar離子濺鍍裝置400中的Ar離子濺鍍處理可以使用以下範圍之條件。
壓力：1~10mTorr(0.13~1.3Pa)
電漿生成用高頻電力：0.5~3kW
偏壓用高頻電力：0.4~2kW
溫度：10~55℃
[成膜系統]
本實施形態中，Ar離子濺鍍裝置不被系統整合而獨立設置時，可以適用於第1實施形態中圖7之成膜系統。該情況下，除了將TiON膜成膜裝置11適當替換為形成TiN膜、Ta膜、TaN膜、TaAlN膜、TiON膜等之任意底層膜之裝置以外，均可以是和圖7之成膜系統相同構成。
另外，將Ar離子濺鍍裝置進行系統整合之情況下，可以使用圖13例示之成膜系統500。
成膜系統500具有：底層膜成膜及Ru膜成膜之用的第1處理部501；Ar離子濺鍍之用的第2處理部502；及搬出入部503。
第1處理部501具有：第1真空搬送室511；及與該第1真空搬送室511之壁部連接的2個底層膜成膜裝置512a、512b及2個Ru膜成膜裝置514a、514b。底層膜成膜裝置512a及Ru膜成膜裝置514a，與底層膜成膜裝置512b及Ru膜成膜裝置514b係呈線對稱之位置配置。
第1真空搬送室511之其他壁部係與進行晶圓W之脫氣處理的脫氣室505a、505b連接。又，在脫氣室505a與505b之間之壁部連接有在第1真空搬送室511與後述之第2真空搬送室521之間進行晶圓W之交接的交接室505。
底層膜成膜裝置512a、512b、Ru膜成膜裝置514a、514b、脫氣室505a、505b及交接室505，係透過柵閥G與第1真空搬送室511之各邊連接。
第1真空搬送室511內被保持於規定之真空氛圍，於其中設置對晶圓W進行搬送的第1搬送機構516。該第1搬送機構516具有：旋轉．伸縮部517；及設於其前端的2個晶圓搬送臂部518a、518b。第1搬送機構516係對底層膜成膜裝置512a、512b、Ru膜成膜裝置514a、514b、脫氣室505a、505b及交接室505進行晶圓W之搬出入。
第2處理部502具有：第2真空搬送室521；及與該第2真空搬送室521之對向之壁部連接的2個Ar離子濺鍍裝置522a、522b。
第2真空搬送室521之第1處理部501側之2個壁部分別與上述脫氣室505a、505b連接，脫氣室505a與505b之間之壁部係與上述交接室505連接。亦即交接室505以及 脫氣室505a及505b均設於第1真空搬送室511與第2真空搬送室521之間。另外，第2真空搬送室521之搬出入部503側之2個壁部分別與可以進行大氣搬送及真空搬送的加載鎖定室506a、506b連接。
Ar離子濺鍍裝置522a、522b、脫氣室505a、505b及加載鎖定室506a、506b係透過柵閥G與第2真空搬送室521之各壁部連接。又，交接室505不透過柵閥而與第2真空搬送室521連接。
第2真空搬送室521內被保持於規定之真空氛圍，於其中設置對晶圓W進行搬送的第2搬送機構526。該第2搬送機構526具有旋轉．伸縮部527，及設於其前端的2個晶圓搬送臂部528a、528b。第2真空搬送室521對Ar離子濺鍍裝置522a、522b、脫氣室505a、505b、加載鎖定室506a、506b及交接室505進行晶圓W之搬出入。
搬出入部503，係隔著上述加載鎖定室506a、506b而設於第2處理部502之相反側，具有與加載鎖定室506a、506b連接的大氣搬送室531。在加載鎖定室506a、506b與大氣搬送室531之間之壁部設有柵閥G。在大氣搬送室531之連接有加載鎖定室506a、506b的壁部之對向之壁部設有2個連接埠532、533，該2個連接埠532、533將收納晶圓W的晶圓傳送盒C予以連接。又，在大氣搬送室531之側面設置對晶圓W進行對準的對準腔室534。在大氣搬送室531內設有大氣搬送用搬送機構536，該大氣搬送用搬送機構536對晶圓傳送盒C進行晶圓W之搬出入及對加載鎖定 室506a、506b進行晶圓W之搬出入。該大氣搬送用搬送機構536具有2個多關節臂部，可以沿著晶圓傳送盒C之配列方向在軌條538上行走，在各自之前端之臂部537上載置晶圓W而進行其之搬送。
該成膜系統500具有整體控制部540。整體控制部540具有：具有CPU(電腦)的主控制部，該CPU(電腦)對底層膜成膜裝置512a、512b、Ru膜成膜裝置514a、514b、Ar離子濺鍍裝置522a、522b之各構成部、真空搬送室511、521之排氣機構或搬送機構516、526、脫氣室505a、505b、加載鎖定室506a、506b之排氣機構或氣體供給機構、大氣搬送室531之搬送機構536、柵閥G之驅動系等進行控制；輸入裝置(鍵盤、滑鼠等)；輸出裝置(印表機等)；顯示裝置(顯示器等)；及記憶裝置(記憶媒體)。整體控制部540之主控制部，例如係依據內建於記憶裝置的記憶媒體、或設定於記憶裝置的記憶媒體所記憶的處理配方，使成膜系統500執行規定之動作。
又，底層膜成膜裝置512a、512b係形成TiN膜、Ta膜、TaN膜、TaAlN膜、TiON膜等所構成的底層膜者，可以使用和第1實施形態的TiON膜成膜裝置11同樣之ALD裝置、與ALD裝置同樣構成之CVD裝置或iPVD裝置。作為iPVD裝置，可以使用在上述Ar離子濺鍍裝置400安裝由欲成膜之材料構成的靶之構成之裝置。又，Ru膜成膜裝置514a、514b可以使用和圖9所示第1實施形態的Ru膜成膜裝置13同樣之裝置。另外，Ar離子濺鍍裝置522a、522b可 以使用和圖12所示Ar離子濺鍍裝置400同樣之裝置。
接著，對以上構成的成膜系統500之動作進行說明。以下之處理動作係依據整體控制部540中之記憶媒體所記憶的處理配方被執行。
首先，藉由大氣搬送用搬送機構536由晶圓傳送盒C取出晶圓W，將其搬送至加載鎖定室506a或506b，將該加載鎖定室減壓至和第2真空搬送室521同一程度之真空度之後，藉由第2搬送機構526將加載鎖定室之晶圓W搬送至脫氣室505a或505b，進行晶圓W之脫氣處理。之後，藉由第1搬送機構516取出脫氣室之晶圓W，搬入底層膜成膜裝置512a或512b，形成由TiN膜、Ta膜、TaN膜、TaAlN膜、TiON膜等構成之底層膜。底層膜係於ALD、CVD或iPVD進行成膜。底層膜成膜後，藉由第1搬送機構516將晶圓W搬送至Ru膜成膜裝置514a或514b，藉由CVD進行Ru膜之成膜，對形成於晶圓W的溝槽及通孔進行填埋。
Ru膜成膜後，藉由第1搬送機構516將晶圓W由Ru膜成膜裝置514a或514b搬送至交接室505，之後，藉由第2搬送機構526取出晶圓W，將其搬入Ar離子濺鍍裝置522a或522b。接著，藉由Ar離子濺鍍裝置522a或522b對晶圓W進行平坦化處理。於平坦化處理之前，將晶圓W搬送至脫氣室505a、505b等可以加熱晶圓W的適當的裝置而進行退火處理亦可。
平坦化處理之後，藉由第2搬送機構526將晶圓W搬送至加載鎖定室506a或506b，使該加載鎖定室回復 大氣壓之後，藉由大氣搬送用搬送機構536取出晶圓W，使其回至晶圓傳送盒C。在晶圓傳送盒內之晶圓W之數量範圍內重複進行此一處理。
依據此種成膜系統500，無需開放大氣，可於真空中連續進行底層膜成膜、Ru膜之成膜、平坦化處理，可以防止氧化而且可以高速獲得Ru配線。
[實驗例]
接著，對第2實施形態的實驗例進行說明。
於此，針對在Si基體上之層間絕緣膜形成有寬度約20nm之溝槽的晶圓，藉由iPVD形成約0.5nm之由TaN膜構成的底層膜之後，藉由CVD形成厚度20nm之Ru膜，填埋溝槽。此時之SEM照片如圖14所示。由該SEM照片可知，在晶圓表面形成有Ru膜，在溝槽內填埋有Ru膜。
之後，進行Ar離子濺鍍，除去晶圓表面之Ru膜及TaN膜。此時之條件設為，壓力：2.5mTorr(0.33Pa)，電漿生成用高頻電力：1kW，偏壓用高頻電力：1kW，溫度：10℃。此時之SEM照片如圖15所示。由該SEM照片可知，晶圓表面之Ru膜及TaN膜被除去，Ru膜僅填埋於溝槽內。據此可以確認，藉由Ar離子濺鍍可以實施平坦化處理。
接著，針對各種寬度之溝槽，藉由iPVD形成0.5nm厚度之TaN膜作為底層膜，之後，形成厚度20nm之Ru膜填埋溝槽之後，藉由Ar離子濺鍍進行平坦化而形成 Ru配線，對電氣特性進行確認。
首先，說明測定配線電阻的結果。於此，將基於Ar離子濺鍍的Ru膜濺鍍量以Ta膜換算設為80nm及120nm時之配線電阻進行測定。圖16表示溝槽寬度與配線電阻之關係的圖。如該圖所示，和濺鍍量為80nm比較，濺鍍量為120nm時配線電阻較高，另外，顯示出配線寬度越小配線電阻越高的傾向，確認了形成有健全的Ru配線。
接著，說明測定洩漏電流的結果。於此，針對配線寬度為32nm、37nm、42nm之情況測定洩漏電流。圖17表示施加電壓與洩漏電流之關係的圖。如該圖所示，隨著施加電壓上升，洩漏電流亦增加，但即使施加30V時洩漏電流亦在1×10-8A以下，確認了配線之間被良好絕緣。
<其他之適用>
以上，說明本發明實施形態，但本發明不限定於上述實施形態，在本發明技術思想之範圍內可以進行各種變形。例如上述實施形態說明的成膜系統、TiON膜成膜裝置、Ru膜成膜裝置、作為Ar電漿處理裝置之Ar離子濺鍍裝置僅為例示，並不限定於本實施形態。特別是，作為Ar電漿處理裝置雖例示ICP電漿濺鍍裝置，但不限定於此，亦可以是使用平行平板型等其他電漿源進行Ar電漿處理者。
又，上述實施形態中說明針對形成有溝槽及 通孔的層間絕緣膜形成底層膜，之後藉由填埋Ru膜來製造Ru配線，但不限定於此，只要是對具有凹部的基板形成底層膜，之後，藉由填埋Ru膜來製造Ru配線之情況均可以適用。
又，被處理基板雖例示半導體晶圓，但本發明原理上不限定於此，例如亦可以是以液晶顯示裝置用基板為代表的FPD用基板等之其他基板。

Claims (26)

  1. 一種釕配線，其特徵為：在基板表面之規定之膜所形成的凹部具有：作為底層膜而被形成的TiON膜；及在上述TiON膜之上以填埋上述凹部的方式而形成的釕膜。
  2. 如申請專利範圍第1項之釕配線，其中上述規定之膜為層間絕緣膜，於上述層間絕緣膜形成有溝槽及通孔作為上述凹部。
  3. 如申請專利範圍第1或2項之釕配線，其中上述TiON膜係藉由ALD形成的膜，上述釕膜係藉由CVD形成的膜。
  4. 如申請專利範圍第1或2項之釕配線，其中上述TiON膜之氧含量為50at%以上。
  5. 一種釕配線的製造方法，係針對表面具有形成有凹部的規定之膜的基板，填埋上述凹部來製造釕配線者，其特徵為具有：至少在上述凹部之表面形成作為底層膜的TiON膜之工程；及在上述TiON膜之上以填埋上述凹部的方式形成釕膜之工程。
  6. 如申請專利範圍第5項之釕配線的製造方法，其中上述規定之膜係層間絕緣膜，於上述層間絕緣膜形成有作為上述凹部之溝槽及通孔。
  7. 如申請專利範圍第5或6項之釕配線的製造方法，其中另具有：形成上述釕膜填埋上述凹部之後，將表面之上述釕膜及上述TiON膜除去使平坦化之工程。
  8. 如申請專利範圍第7項之釕配線的製造方法，其中上述平坦化之工程，係藉由CMP研磨上述表面之上述釕膜及上述TiON膜來進行。
  9. 如申請專利範圍第7項之釕配線的製造方法，其中上述平坦化之工程，係藉由包含氬電漿處理之處理除去上述表面之上述釕膜及上述TiON膜來進行。
  10. 如申請專利範圍第9項之釕配線的製造方法，其中上述平坦化之工程，係藉由氬電漿處理除去上述表面之上述釕膜及上述TiON膜之後，藉由CMP研磨來進行。
  11. 如申請專利範圍第9項之釕配線的製造方法，其中上述氬電漿處理係氬離子濺鍍處理。
  12. 如申請專利範圍第7項之釕配線的製造方法，其中另具有：形成上述釕膜之後，於上述平坦化之前，實施退火處理之工程。
  13. 如申請專利範圍第5或6項之釕配線的製造方法，其中藉由調整上述TiON膜之氧含量來對作用於上述TiON膜的應力進行控制。
  14. 如申請專利範圍第5或6項之釕配線的製造方法，其中上述TiON膜之氧含量設為50at%以上。
  15. 如申請專利範圍第5或6項之釕配線的製造方法，其中上述TiON膜係藉由如下形成：將基板配置於處理容器內，將上述處理容器內保持於減壓狀態，在規定之處理溫度下，以重複X次交互地進行對上述處理容器內供給Ti含有氣體的步驟及對上述處理容器內供給氮化氣體的步驟來形成單位TiN膜之後，對上述處理容器內供給氧化劑使上述單位TiN膜氧化的一連串之處理設為1循環，以成為所要之膜厚的方式重複進行複數次該循環來形成；藉由X之次數來調整膜中之氧含量。
  16. 如申請專利範圍第15項之釕配線的製造方法，其中形成上述TiON膜時使用的上述Ti含有氣體係TiCl 4氣體，上述氮化氣體係NH 3氣體。
  17. 如申請專利範圍第15項之釕配線的製造方法，其中形成上述TiON膜時的上述氧化劑可以使用由O 2氣體、O 3氣體、H 2O、NO 2構成之群選擇的含氧氣體或將上述含氧氣體電漿化者。
  18. 如申請專利範圍第5或6項之釕配線的製造方法，其中形成上述TiON膜時之上述處理溫度為300~500℃之範圍。
  19. 一種釕配線的製造方法，係針對表面具有形成有凹部的規定之膜的基板，填埋上述凹部來製造釕配線者，其特徵為具有：至少在上述凹部之表面形成底層膜之工程；在上述底層膜之上以填埋上述凹部的方式形成釕膜之工程；及在形成上述釕膜填埋上述凹部之後，藉由包含氬電漿處理之處理除去表面之上述釕膜及上述底層膜使平坦化之工程。
  20. 如申請專利範圍第19項之釕配線的製造方法，其中上述平坦化之工程，係藉由上述氬電漿處理除去上述表面之上述釕膜及上述底層膜之後，藉由CMP研磨來進行。
  21. 如申請專利範圍第19或20項之釕配線的製造方法，其中上述氬電漿處理係氬離子濺鍍處理。
  22. 如申請專利範圍第19或20項之釕配線的製造方法，其中另具有：形成上述釕膜之後，在上述平坦化之工程之前，實施退火處理之工程。
  23. 如申請專利範圍第19或20項之釕配線的製造方法，其中上述底層膜係TiN膜、Ta膜、TaN膜、TaAlN膜及TiON膜之任一。
  24. 如申請專利範圍第5、6、19或20項之釕配線的製造方法，其中上述釕膜係藉由CVD形成。
  25. 如申請專利範圍第24項之釕配線的製造方法，其中藉由CVD形成上述釕膜時，成膜原料係使用釕羰基(ruthenium carbonyl)。
  26. 如申請專利範圍第25項之釕配線的製造方法，其中 形成上述釕膜時之處理溫度係130~250℃之範圍。
TW106120930A 2016-07-06 2017-06-22 釕（Ｒｕ）配線及該釕配線的製造方法 TWI742098B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016-134043 2016-07-06
JP2016134043 2016-07-06
JP2016216142A JP6785130B2 (ja) 2016-07-06 2016-11-04 ルテニウム配線およびその製造方法
JP2016-216142 2016-11-04

Publications (2)

Publication Number Publication Date
TW201816162A true TW201816162A (zh) 2018-05-01
TWI742098B TWI742098B (zh) 2021-10-11

Family

ID=61019733

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106120930A TWI742098B (zh) 2016-07-06 2017-06-22 釕（Ｒｕ）配線及該釕配線的製造方法

Country Status (3)

Country Link
JP (1) JP6785130B2 (zh)
KR (1) KR102096143B1 (zh)
TW (1) TWI742098B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019192892A (ja) 2018-04-18 2019-10-31 東京エレクトロン株式会社 処理システムおよび処理方法
JP2020043139A (ja) * 2018-09-06 2020-03-19 東京エレクトロン株式会社 埋め込み方法及び処理システム
JP7182970B2 (ja) * 2018-09-20 2022-12-05 東京エレクトロン株式会社 埋め込み方法及び処理システム
US11387112B2 (en) 2018-10-04 2022-07-12 Tokyo Electron Limited Surface processing method and processing system
JP7336884B2 (ja) * 2018-10-04 2023-09-01 東京エレクトロン株式会社 表面処理方法及び処理システム
KR20200093110A (ko) 2019-01-25 2020-08-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP7278164B2 (ja) 2019-07-11 2023-05-19 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
JP7330046B2 (ja) * 2019-09-30 2023-08-21 東京エレクトロン株式会社 基板処理方法、及び基板処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809961B2 (ja) 1998-08-07 2011-11-09 株式会社東芝 半導体装置及びその製造方法
US6824825B2 (en) * 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
JP2001156024A (ja) * 1999-09-13 2001-06-08 Tokyo Electron Ltd ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置
JP2003113500A (ja) * 2001-10-03 2003-04-18 Toshiba Corp 電解研磨方法
KR20040002012A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP2004152864A (ja) * 2002-10-29 2004-05-27 Renesas Technology Corp 半導体装置
JP2006148075A (ja) 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
US7405154B2 (en) * 2006-03-24 2008-07-29 International Business Machines Corporation Structure and method of forming electrodeposited contacts
JP5487748B2 (ja) * 2009-06-16 2014-05-07 東京エレクトロン株式会社 バリヤ層、成膜方法及び処理システム
US8994132B2 (en) * 2010-09-27 2015-03-31 Fujifilm Corporation Photoelectric conversion element, solid-sate imaging element, imaging apparatus, and method for manufacturing photoelectric conversion element
JP5963456B2 (ja) * 2011-02-18 2016-08-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、及び基板処理方法
CN103854967B (zh) * 2012-11-30 2017-09-22 中国科学院微电子研究所 平坦化处理方法
US10079174B2 (en) * 2014-04-30 2018-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same

Also Published As

Publication number Publication date
KR102096143B1 (ko) 2020-04-01
TWI742098B (zh) 2021-10-11
KR20180005607A (ko) 2018-01-16
JP6785130B2 (ja) 2020-11-18
JP2018014477A (ja) 2018-01-25

Similar Documents

Publication Publication Date Title
TWI742098B (zh) 釕（Ｒｕ）配線及該釕配線的製造方法
KR101709851B1 (ko) 성막 방법 및 성막 장치
JP6807251B2 (ja) ルテニウム配線の製造方法
KR101882991B1 (ko) 루테늄막의 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
US10600685B2 (en) Methods to fill high aspect ratio features on semiconductor substrates with MOCVD cobalt film
TWI710654B (zh) Ｃｕ配線之製造方法
JP2016111347A (ja) Ｃｕ配線の形成方法および成膜システム、記憶媒体
JP2019062142A (ja) 選択成膜方法および半導体装置の製造方法
KR101730229B1 (ko) 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법
US10522467B2 (en) Ruthenium wiring and manufacturing method thereof
US11908696B2 (en) Methods and devices for subtractive self-alignment
US20190385908A1 (en) Treatment And Doping Of Barrier Layers
KR102017944B1 (ko) 니켈 배선의 제조 방법
JP6584326B2 (ja) Ｃｕ配線の製造方法
JP6013901B2 (ja) Ｃｕ配線の形成方法
JP2016037656A (ja) タングステン膜の成膜方法
JP2017135237A (ja) Ｃｕ配線の製造方法およびＣｕ配線製造システム
TWI821661B (zh) 金屬阻障層之摻雜
US7141880B2 (en) Metal line stacking structure in semiconductor device and formation method thereof
JP3947100B2 (ja) 多層膜処理装置及び多層膜処理方法
TW202315118A (zh) 經摻雜之含鉭阻障膜
JP2008300436A (ja) バリヤ層の形成方法及び処理システム