KR20110120947A - Ｃｕ막의 성막 방법 및 기억 매체 - Google Patents

Ｃｕ막의 성막 방법 및 기억 매체 Download PDF

Info

Publication number
KR20110120947A
KR20110120947A KR1020117021545A KR20117021545A KR20110120947A KR 20110120947 A KR20110120947 A KR 20110120947A KR 1020117021545 A KR1020117021545 A KR 1020117021545A KR 20117021545 A KR20117021545 A KR 20117021545A KR 20110120947 A KR20110120947 A KR 20110120947A
Authority
KR
South Korea
Prior art keywords
film
substrate
forming
cvd
raw material
Prior art date
Application number
KR1020117021545A
Other languages
English (en)
Inventor
야스히코 고지마
겐지 히와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110120947A publication Critical patent/KR20110120947A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

챔버(1)내에 CVD-Ru막을 갖는 웨이퍼 W를 수용하고, 챔버(1)내에, 성막중에 발생하는 부생성물인 Cu(hfac)2의 증기압이 그의 증기압보다 낮은 Cu 착체인 Cu(hfac)TMVS로 이루어지는 성막 원료를 기체 상태에서 도입하여, 웨이퍼 W에 형성된 CVD-Ru막상에 CVD-Cu막을 성막함에 있어서, 챔버(1)내의 압력을 CVD-Ru막 표면에 흡착된 Cu(hfac)2의 탈리 및 확산이 진행하는 압력으로 제어한다.

Description

Ｃｕ막의 성막 방법 및 기억 매체 {METHOD FOR FORMING Cu FILM AND STORAGE MEDIUM}
본 발명은 반도체 기판 등의 기판에 CVD에 의해 Cu막을 성막하는 Cu막의 성막 방법 및 기억 매체에 관한 것이다．
최근, 반도체 디바이스의 고속화, 배선 패턴의 미세화 등에 호응하여, Al보다 도전성이 높고 일렉트로 마이그레이션 내성 등이 양호한 Cu가 배선, Cu 도금의 시드층(seed layer), 콘택트 플러그의 재료로서 주목받고 있다.
이 Cu의 성막 방법으로서는 스퍼터링으로 대표되는 물리 증착(PVD)법이 많이 이용되고 있었지만, 반도체 디바이스의 미세화에 수반하여 스텝 커버리지가 나쁘다고 하는 결점이 있다.
그래서, Cu막의 성막 방법으로서, Cu를 포함하는 원료 가스의 열분해 반응이나, 해당 원료 가스의 환원성 가스에 의한 환원 반응으로 기판상에 Cu를 성막하는 화학 기상 성장(CVD)법이 이용되고 있다. 이러한 CVD법에 의해 성막된 Cu막(CVD-Cu막)은 스텝 커버리지(단차 피복성)가 높고, 가늘고 길고 깊은 패턴내로의 성막성이 우수하기 때문에, 미세한 패턴으로의 추종성이 높고, 배선, Cu 도금의 시드층, 콘택트 플러그의 형성에는 바람직하다.
이 CVD법에 의해 Cu막을 성막함에 있어서, 성막 원료(전구체)에 헥사플루오로아세틸아세토네이트·트리메틸비닐실란동(Cu(hfac)TMVS) 등의 Cu 착체를 이용하고, 이것을 열분해하는 기술이 알려져 있다(예를 들면, 일본 특허 공개 공보 제2000-282242 호).
한편, Cu의 밀착층이나 배리어 메탈로서, CVD법에 의한 Ru막(CVD-Ru막)을 이용하는 기술이 알려져 있다(일본 특허 공개 공보 평성10-229084호). CVD-Ru막은 스텝 커버리지가 높고, Cu막과의 밀착성도 높기 때문에, Cu의 밀착층이나 배리어 메탈에 적합하다.
그러나, CVD-Cu막의 성막 원료로서 상술한 Cu(hfac)TMVS와 같은 1가의 디케톤계 착체를 이용하는 경우에는 CVD-Cu막의 성막 중에 성막 원료보다도 증기압이 낮은 부생성물이 발생하고, 이 부생성물이 성막 표면에 흡착된다. 이 때문에, 성막 표면인 Ru막 표면이 악영향을 받아 화학적 활성이 저하하고, Cu 원료의 흡착 저해 및 Cu막과 Ru막 사이의 습윤성 저하가 발생한다. 그 결과, Cu의 초기 핵 밀도가 저하하고, Cu막의 표면 성상이 악화(표면이 거친형상으로 됨)되고, Cu막의 품질 저하가 발생하며, 또한 Cu막과 Ru막의 밀착성이 저하되어 버린다. 이러한 문제는 성막 표면으로서 CVD-Ru막 이외의 막을 이용한 경우에도 적지 않게 발생한다.
본 발명의 목적은 평활하고 고품질의 CVD-Cu막을 하지에 대해 높은 밀착성을 갖고 성막할 수 있는 Cu막의 성막 방법을 제공하는 것에 있다.
또한, 본 발명의 다른 목적은 그러한 성막 방법을 실행하기 위한 프로그램을 기억한 기억 매체를 제공하는 것에 있다.
본 발명자들은 부생성물의 증기압이 그 증기압보다 낮은 성막 원료를 이용한 경우에, 부생성물의 흡착에 의해 Cu 원료의 흡착 저해 및 Cu막과 하지막 사이의 습윤성 저하가 발생하는 메커니즘에 대해 검토하였다. 그 결과, 성막 원료보다 증기압이 낮은 부생성물은 기판에 흡착되기 쉽고, 이러한 부생성물이 기판 표면에 흡착되는 것에 의해, Cu 원료의 흡착 저해 및 Cu막과 Ru막 사이의 습윤성 저하가 발생하는 것이 판명되었다. 이것을 근거로 더욱 검토를 거듭한 결과, 부생성물의 흡착과 탈리는 처리 용기 내의 압력과 상관이 있고, 압력이 높을수록 흡착되기 쉽고, 압력이 낮을수록 탈리하기 쉬워지는 것을 알았다. 따라서, 처리 용기 내의 압력을 저하시켜 기판에 흡착된 상기 부생성물의 탈리 및 확산이 진행하는 압력으로 되도록 제어하는 것에 의해, 부생성물이 기판상에 흡착되는 것에 기인한 Cu 원료의 흡착 저해 및 Cu막과 Ru막 사이의 습윤성 저하가 억제되는 것을 발견하였다. 본 발명은 이러한 지견에 의거하여 완성된 것이다.
즉, 본 발명에 의하면, 처리 용기 내에 기판을 수용하는 공정과, 상기 처리 용기 내에, 성막중에 발생하는 부생성물의 증기압이 그의 증기압보다 낮은 Cu 착체로 이루어지는 성막 원료를 기체 상태에서 도입하는 공정과, 상기 처리 용기 내의 압력을 기판에 흡착한 상기 부생성물의 탈리 및 확산이 진행하는 압력으로 제어하는 공정과, 상기 기체 상태의 성막 원료를 기판상에서 분해시켜 CVD법에 의해 기판상에 Cu를 퇴적시켜, Cu막을 성막하는 공정을 갖는 Cu막의 성막 방법이 제공된다.
또한, 본 발명에 의하면, 컴퓨터상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은 실행시에, 처리 용기 내에 기판을 수용하는 공정과, 상기 처리 용기 내에, 성막중에 발생하는 부생성물의 증기압이 그의 증기압보다 낮은 Cu 착체로 이루어지는 성막 원료를 기체 상태에서 도입하는 공정과, 상기 처리 용기 내의 압력을 기판에 흡착한 상기 부생성물의 탈리 및 확산이 진행하는 압력으로 제어하는 공정과, 상기 기체 상태의 성막 원료를 기판상에서 분해시켜 CVD법에 의해 기판상에 Cu를 퇴적시켜서, Cu막을 성막하는 공정을 갖는 Cu막의 성막 방법이 실행되도록, 컴퓨터에게 상기 성막 장치를 제어시키는 기억 매체가 제공된다.
도 1은 본 발명의 일실시형태에 따른 Cu막의 성막 방법을 실시하는 성막 장치의 구성의 일예를 나타내는 대략적인 단면도이다.
도 2는 본 발명의 일실시형태에 따른 Cu막의 성막 방법이 적용되는 기판인 반도체 웨이퍼의 구조의 일예를 나타내는 단면도이다.
도 3은 부생성물에 의한 흡착 저해가 생긴 상태를 설명하기 위한 모식도이다.
도 4는 본 발명의 일실시형태에 따른 Cu막의 성막 방법에 있어서의 챔버내의 상태를 설명하기 위한 모식도이다.
도 5는 도 2에 도시된 구조의 반도체 웨이퍼에 대해 CVD-Cu막을 배선재료로서 형성한 상태를 나타내는 단면도이다.
도 6은 도 2에 도시된 구조의 반도체 웨이퍼에 대해 CVD-Cu막을 Cu 도금의 시드막으로서 형성한 상태를 나타내는 단면도이다.
도 7은 도 5에 도시된 구조의 반도체 웨이퍼에 대해 CMP를 행한 상태를 나타내는 단면도이다.
도 8은 도 6에 도시된 구조의 반도체 웨이퍼에 대해 Cu 도금을 실시한 상태를 나타내는 단면도이다.
도 9는 도 8에 도시된 구조의 반도체 웨이퍼에 대해 CMP를 행한 상태를 나타내는 단면도이다.
도 10은 본 발명의 일실시형태에 따른 Cu막의 성막 방법이 적용되는 기판인 반도체 웨이퍼 구조의 다른 예를 나타내는 단면도이다.
도 11은 Cu(hfac)TMVS를 성막 원료로서 이용하고, 챔버내의 압력을 변화시켜 CVD-Cu막을 성막했을 때의 Cu의 초기 핵의 상태를 나타내는 주사형 현미경(SEM) 사진이다.
이하, 첨부 도면을 참조하여, 본 발명의 실시형태에 대해 설명한다.
<본 발명의 성막 방법을 실시하기 위한 성막 장치의 구성>
도 1은 본 발명의 일실시형태에 따른 Cu막의 성막 방법을 실시하는 성막 장치의 구성의 일예를 대략적으로 나타내는 단면도이다.
본 성막 장치(100)는 기밀하게 구성된 대략 원통 형상의 챔버(1)를 갖고 있고, 그 안에는 피처리 기판인 반도체 웨이퍼 W를 수평으로 지지하기 위한 서셉터(2)가 그 중앙 하부에 마련된 원통 형상의 지지 부재(3)에 의해 지지된 상태로 배치되어 있다. 이 서셉터(2)는 AlN 등의 세라믹스로 이루어져 있다. 또한, 서셉터(2)에는 히터(5)가 매립되어 있고, 이 히터(5)에는 히터 전원(6)이 접속되어 있다. 한편, 서셉터(2)의 상면 근방에는 열전쌍(7)이 마련되어 있으며, 열전쌍(7)의 신호는 히터 컨트롤러(8)에 전송되도록 되어 있다. 그리고, 히터 컨트롤러(8)는 열전쌍(7)의 신호에 따라 히터 전원(6)에 지령을 송신하고, 히터(5)의 가열을 제어해서 웨이퍼 W를 소정의 온도로 제어하도록 되어 있다.
챔버(1)의 천정벽(1a)에는 원형의 구멍(1b)이 형성되어 있으며, 그곳으로부터 챔버(1)내로 돌출되도록 샤워 헤드(10)가 삽입 마련되어 있다. 샤워 헤드(10)는 후술하는 가스 공급 기구(30)로부터 공급된 성막용 가스를 챔버(1)내로 토출하기 위한 것으로, 그 상부에는 성막 원료 가스로서 열분해하여 생성되는 부생성물의 증기압이 그의 증기압보다 낮은 Cu 착체, 예를 들면, 1가의 β-디케톤 착체인 헥사플루오로아세틸아세토네이트·트리메틸비닐실란동(Cu(hfac)TMVS)이 도입되는 제 1 도입로(11)와, 챔버(1)내로 희석 가스가 도입되는 제 2 도입로(12)를 갖고 있다. 이 희석 가스로서는, 예를 들면, Ar 가스 또는 H2 가스가 이용된다.
샤워 헤드(10)의 내부에는 상하 2단으로 공간(13, 14)이 마련되어 있다. 상측의 공간(13)에는 제 1 도입로(11)가 연결되어 있으며, 이 공간(13)으로부터 제 1 가스 토출로(15)가 샤워 헤드(10)의 저면까지 연장되어 있다. 하측의 공간(14)에는 제 2 도입로(12)가 연결되어 있으며, 이 공간(14)으로부터 제 2 가스 토출로(16)가 샤워헤드(10)의 저면까지 연장되어 있다. 즉, 샤워헤드(10)는 성막 원료로서의 Cu 착체 가스와 희석 가스를 각각 독립적으로 토출로(15, 16)로부터 토출하도록 되어 있다.
챔버(1)의 저벽에는 아래쪽을 향해 돌출된 배기실(21)이 마련되어 있다. 배기실(21)의 측면에는 배기관(22)이 접속되어 있으며, 이 배기관(22)에는 진공 펌프나 압력 제어 밸브 등을 갖는 배기 장치(23)가 접속되어 있다. 그리고, 이 배기 장치(23)를 작동시키는 것에 의해 챔버(1)내를 소정의 감압 상태로 하는 것이 가능하게 되어 있다. 또한, 압력계(24)에 의해 챔버(1)내의 압력이 검출되도록 되어 있고, 이 검출값에 근거하여 배기 장치(23)의 압력 제어 밸브의 개방도가 제어되어 챔버(1)내의 압력이 제어된다. 본 실시형태에서는 피처리 기판인 웨이퍼 W의 표면에 흡착된 부생성물의 탈리 및 확산이 진행하는 압력으로 제어된다.
챔버(1)의 측벽에는 웨이퍼 반송실(도시하지 않음)과의 사이에서 웨이퍼 W의 반입 반출을 행하기 위한 반입출구(25)와, 이 반입출구(25)를 개폐하는 게이트 밸브 G가 마련되어 있다. 또한, 챔버(1)의 벽부에는 히터(26)가 마련되어, 성막 처리시에 챔버(1) 내벽의 온도를 제어 가능하게 되어 있다.
가스 공급 기구(30)는 열분해하여 생성되는 부생성물의 증기압이 그의 증기압보다 낮은 Cu 착체, 예를 들면, 액체 상태의 1가의 β-디케톤 착체인 Cu(hfac)TMVS를 성막 원료로서 저장하는 성막 원료 탱크(31)를 갖고 있다. 성막 원료를 구성하는 Cu 착체로서는 Cu(hfac)MHY, Cu(hfac)ATMS, Cu(hfac)DMDVS, Cu(hfac)TMOVS, Cu(hfac)COD 등의 다른 1가의 β-디케톤 착체를 이용할 수 있다. 이용하는 1가의 Cu 착체가 상온에서 고체인 경우에는 용매에 녹인 상태에서 성막 원료 탱크(31)에 저장할 수 있다.
성막 원료 탱크(31)에는 위쪽으로부터 He 가스 등의 압송 가스를 공급하기 위한 압송 가스 배관(32)이 삽입되어 있고, 압송 가스 배관(32)에는 밸브(33)가 개재되어 있다. 또한, 성막 원료 탱크(31)내의 성막 원료에는 원료 송출 배관(34)이 위쪽으로부터 삽입되어 있고, 이 원료 송출 배관(34)의 타단에는 기화기(VU)(37)가 접속되어 있다. 원료 송출 배관(34)에는 밸브(35) 및 액체 매스플로우 컨트롤러(36)가 개재되어 있다. 그리고, 압송 가스 배관(32)을 거쳐서 성막 원료 탱크(31)내로 압송 가스를 도입함으로써, 성막 원료 탱크(31)내의 Cu 착체, 예를 들면, Cu(hfac)TMVS가 액체인 채로 기화기(VU)(37)에 공급된다. 이 때의 액체 공급량은 액체 매스플로우 컨트롤러(36)에 의해 제어된다. 기화기(37)에는 캐리어 가스로서 Ar 또는 H2 등을 공급하는 캐리어 가스 배관(38)이 접속되어 있다. 캐리어 가스 배관(38)에는 매스플로우 컨트롤러(39) 및 매스플로우 컨트롤러(39)를 사이에 두고 2개의 밸브(40)가 마련되어 있다. 또한, 기화기(37)에는 기화된 Cu 착체를 샤워헤드(10)를 향해 공급하는 성막 원료 가스 공급 배관(41)이 접속되어 있다. 성막 원료 가스 공급 배관(41)에는 밸브(42)가 개재되어 있고, 그 타단은 샤워헤드(10)의 제 1 도입로(11)에 접속되어 있다. 그리고, 기화기(37)에서 기화한 Cu 착체가 캐리어 가스에 실려서 성막 원료 가스 공급 배관(41)으로 송출되고, 제 1 도입로(11)로부터 샤워헤드(10)내에 공급된다. 기화기(37) 및 성막 원료 가스 공급 배관(41) 및 캐리어 가스 배관의 하류측의 밸브(40)까지의 부분에는 성막 원료 가스의 응축 방지를 위한 히터(43)가 마련되어 있다. 히터(43)에는 히터 전원(도시하지 않음)으로부터 급전되고, 컨트롤러(도시하지 않음)에 의해 온도 제어되도록 되어 있다.
샤워 헤드(10)의 제 2 도입로(12)에는 희석 가스를 공급하는 희석 가스 공급 배관(44)이 접속되어 있다. 이 희석 가스 공급 배관(44)에는 밸브(45)가 개재되어 있다. 그리고, 이 희석 가스 공급 배관(44)을 거쳐서 제 2 의 도입로(12)로부터 샤워헤드(10)내로, 희석 가스로서 Ar 가스 또는 H2 가스가 공급된다.
성막 장치(100)는 제어부(50)를 갖고, 이 제어부(50)에 의해 각 구성부, 예를 들면, 히터 전원(6), 배기 장치(23)(압력 제어 밸브, 진공 펌프), 매스플로우 컨트롤러(36, 39), 밸브(33, 35, 40, 42, 45) 등의 제어나 히터 컨트롤러(8)를 통한 서셉터(2)의 온도 제어 등을 실행하도록 되어 있다. 이 제어부(50)는 마이크로 프로세서(컴퓨터)를 구비한 프로세스 컨트롤러(51)와, 유저 인터페이스(52)와, 기억부(53)를 갖고 있다. 프로세스 컨트롤러(51)에는 성막 장치(100)의 각 구성부가 전기적으로 접속되어 제어되는 구성으로 되어 있다. 유저 인터페이스(52)는 프로세스 컨트롤러(51)에 접속되어 있고, 오퍼레이터가 성막 장치(100)의 각 구성부를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 각 구성부의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어져 있다. 기억부(53)도 프로세스 컨트롤러(51)에 접속되어 있고, 이 기억부(53)에는 성막 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(51)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 성막 장치(100)의 각 구성부에 소정의 처리를 실행시키기 위한 제어 프로그램, 즉, 처리 레시피나, 각종 데이터베이스 등이 저장되어 있다. 처리 레시피는 기억부(53)내의 기억 매체(도시하지 않음)에 기억되어 있다. 기억 매체는 하드 디스크 등의 고정적으로 마련되어 있는 것이라도 좋고, CDROM, DVD, 플래시 메모리 등의 휴대형이어도 좋다. 또한, 다른 장치로부터, 예를 들면, 전용 회선을 거쳐서 레시피를 적절히 전송시키도록 해도 좋다.
그리고, 필요에 따라, 유저 인터페이스(52)로부터의 지시 등으로 소정의 처리 레시피를 기억부(53)로부터 호출하여 프로세스 컨트롤러(51)에게 실행시킴으로써, 프로세스 컨트롤러(51)의 제어하에, 성막 장치(100)에서 소정의 처리가 실행된다.
<본 발명의 실시형태에 따른 Cu막의 성막 방법>
다음으로, 이상과 같이 구성된 성막 장치를 이용한 본 실시형태의 Cu막의 성막 방법에 대해 설명한다.
여기서는 성막 중에 발생하는 부생성물의 증기압이 그의 증기압보다 낮은 성막 원료로서 Cu(hfac)TMVS를 이용한 경우를 예로 들어 설명한다.
또한, 여기서는 CVD법에 의해 성막된 Ru막(CVD-Ru막)의 위에 CVD법에 의해 Cu막(CVD-Cu막)을 성막한다. 예를 들면, 도 2에 나타내는 바와 같이, CVD-Ru막(102)을 거쳐서 하층의 Cu 배선층(101)이 형성된 하층의 배선 절연층(103)의 위에, 캡 절연막(104)을 거쳐서 층간 절연막(105)이 형성되고, 그 위에 하드 마스크층(106)을 거쳐서 상층의 배선 절연층(107)이 형성되며, 하드 마스크층(106), 층간 절연막(105), 캡 절연막(104)을 관통하여, 하층의 Cu 배선층(101)에 도달하는 비어 홀(108)이 형성되고, 상층 배선 절연층(107)에 배선 홈인 트렌치(109)가 형성되고, 또한 비어 홀(108)과 트렌치(109)의 내벽 및 상층의 배선 절연층(107)의 위에 배리어층(확산 방지층)으로서 CVD-Ru막(110)이 형성된 웨이퍼 W에 대해, CVD-Cu막을 성막한다.
CVD-Ru막은 성막 원료로서 Ru3(CO)12를 이용하여 성막한 것이 바람직하다. 이에 따라, 고순도의 CVD-Ru막을 얻을 수 있기 때문에, 청정하고 또한 강고한 Cu와 Ru의 계면을 형성할 수 있다. CVD-Ru막을 성막하는 장치로서는 상온에서 고체인 Ru3(CO)12를 가열해서 발생한 증기를 공급하도록 한 것 이외는 도 1의 장치와 마찬가지로 구성된 것을 이용할 수 있다.
Cu막의 성막시에는 우선, 게이트밸브 G를 열고, 도시하지 않은 반송 장치에 의해 상기 구성의 웨이퍼 W를 챔버(1)내에 도입하고, 서셉터(2)상에 탑재한다. 이어서, 챔버(1)내를 배기 장치(23)에 의해 배기하여 챔버(1)내의 압력을 1.33∼266.6Pa(10mTorr∼2Torr)로 하고, 히터(5)에 의해 서셉터(2)를 150∼200℃로 가열하고, 캐리어 가스 배관(38), 기화기(37), 성막 원료 가스 배관(41), 샤워헤드(10)를 거쳐서 챔버(1)내에 100∼1500mL/min(sccm)의 유량으로 캐리어 가스를 공급하고, 또한 희석 가스를 0∼1500mL/min(sccm)의 유량으로 희석 가스 공급 배관(44) 및 샤워헤드(10)를 거쳐서 챔버(1)내에 도입하여 안정화를 행한다.
안정화를 소정 시간 행하여 조건이 안정된 시점에서, 캐리어 가스 및 희석 가스를 공급한 상태인 채로, 액체의 Cu(hfac)TMVS를 50∼70℃의 기화기(37)에서 기화시켜 챔버(1)내에 도입하여 Cu막의 성막을 시작한다. 이 때의 유량은 액체로서 100∼500mg/min정도로 한다.
성막 원료인 Cu(hfac)TMVS는 서셉터(2)의 히터(5)에 의해 가열된 피처리 기판인 웨이퍼W 상에서 이하의 (1)식으로 나타내는 반응에 의해 분해하고, Ru막의 위에 Cu가 퇴적하고, Cu막이 성막된다.
2Cu(hfac)TMVS →Cu+Cu(hfac)2+2TMVS …(1)
그런데, 성막 원료인 Cu(hfac)TMVS는 기체 상태중에서도 일부 분해하여 Cu(hfac)2를 생성한다. Cu(hfac)2의 증기압은 성막 원료인 Cu(hfac)TMVS의 증기압보다 낮기 때문에 흡착되기 쉽고, 도 3에 나타내는 바와 같이, CVD-Ru막(110)의 표면에는 성막 원료인 Cu(hfac)TMVS보다 부생성물인 Cu(hfac)2가 많이 흡착되는 경우가 있다.
이와 같이 Cu(hfac)2가 CVD-Ru막(110)의 표면에 흡착되면, Ru막 표면은 악영향을 받아 화학적 활성이 저하하고, Cu(hfac)TMVS의 흡착 저해 및 Cu막과 Ru막 사이의 습윤성 저하가 발생한다. 그 결과, Cu의 초기 핵 밀도가 저하하고, Cu막의 표면 성상이 악화(표면이 거친형상으로 됨)되고, Cu막의 품질 저하가 생기고 또한 Cu막과 Ru막의 밀착성이 저하해 버린다.
그래서, 본 실시형태에서는 챔버(1)내의 압력을 제어하는 것에 의해, 부생성물인 Cu(hfac)2의 흡착에 의한 불합리를 해소한다. 즉, 부생성물의 흡착과 탈리는 챔버(1)내의 압력과 상관이 있고, 압력이 클수록 부생성물이 흡착되기 쉽고, 압력이 작을수록 확산 계수가 커져 부생성물이 탈리하기 쉬워지기 때문에, 챔버(1)내의 압력을 저하시켜 하지막인 CVD-Ru막에 흡착된 Cu(hfac)2의 탈리 및 확산이 진행하는 압력으로 되도록 제어한다. 본 실시형태와 같이, 부생성물이 Cu(hfac)2이고, 하지막이 CVD-Ru막인 경우에는 20Pa(0.15Torr) 이하에서 Cu(hfac)2의 탈리 및 확산이 충분히 진행하게 된다.
이에 따라, 도 4에 나타내는 바와 같이, CVD-Ru막(110)에 일단 Cu(hfac)2가 흡착되어도, 신속하게 Cu(hfac)2가 CVD-Ru막(110)으로부터 탈리되고, 배기되기 때문에, Cu(hfac)2가 CVD-Ru막(110)에 흡착되는 것에 의한 Cu(hfac)TMVS의 흡착 저해 및 Cu막과 Ru막 사이의 습윤성 저하가 억제된다. 이 때문에, CVD-Ru막(110)의 위에 평활하고 고품질의 CVD-Cu막을 높은 밀착성을 갖고 성막할 수 있다. 또, 20Pa(0.15Torr)는 임계적이며, 20Pa(0.15Torr)를 초과하면, Cu(hfac)2에 의한 Cu(hfac)TMVS의 흡착 저해가 생기고, Cu의 초기 핵 밀도가 저하되어 버린다.
이렇게 하여 성막되는 CVD-Cu막은 배선재로서 이용할 수도 있고, Cu 도금의 시드층으로서 이용할 수도 있다. CVD-Cu막을 배선재로서 이용하는 경우에는 도 5에 나타내는 바와 같이, 비어 홀(108) 및 트렌치(109)를 모두 덮을 때까지 CVD-Cu막(111)을 성막하여, 배선 및 플러그를 모두 CVD-Cu막(111)으로 형성한다. 또한, Cu 도금의 시드막으로서 이용하는 경우에는 도 6에 나타내는 바와 같이, CVD-Cu막(111)을 CVD-Ru막(110)의 표면 및 Cu 배선층(101)의 노출면에 얇게 형성한다.
그리고, 이와 같이 하여 Cu막을 성막한 후, 퍼지 공정을 실행한다. 퍼지 공정에서는 Cu(hfac)TMVS의 공급을 정지한 후, 배기 장치(23)의 진공 펌프를 인절 상태(pull-end state)로 하고, 캐리어 가스를 퍼지 가스로 하여 챔버(1)내에 흘려 챔버(1)내를 퍼지한다. 이 경우에, 가능한 한 신속하게 챔버(1)내를 퍼지하는 관점에서, 캐리어 가스의 공급은 단속적으로 실행하는 것이 바람직하다.
퍼지 공정이 종료한 후, 게이트밸브 G를 열고, 도시하지 않은 반송 장치에 의해, 반입출구(25)를 거쳐서 웨이퍼 W를 반출한다. 이에 따라, 1장의 웨이퍼 W에 대한 일련의 공정이 종료한다.
도 5와 같이 배선 및 플러그를 모두 CVD-Cu막(111)으로 형성하는 경우에는 그 후, CMP(화학 기계 연마)를 실행하여 여분의 Cu 부분을 제거하고, 도 7에 나타내는 바와 같이, 배선 절연막(107)과 CVD-Cu막(111)이 면일치로 되도록 한다. 또한, 도 6과 같이 CVD-Cu막(111)을 Cu 도금의 시드막으로서 얇게 형성하는 경우에는 그 후, 도 8에 나타내는 바와 같이 Cu 도금(112)을 형성해서 배선 및 플러그를 형성하고, 그 상태로부터 CMP(화학 기계 연마)를 행하여 여분의 Cu 부분을 제거하고, 도 9에 나타내는 바와 같이 배선 절연막(107)과 Cu 도금층(112)이 면일치로 되도록 한다.
또, 상기 예에서는 배리어층(확산 방지층)으로서 CVD-Ru막(110)의 단층을 이용한 예를 나타냈지만, 도 10에 나타내는 바와 같이, 상층의 CVD-Ru막(110)과 하층으로서의 고융점 재료막(113)의 적층 구조라도 좋다. 이 경우에, 하층으로서는 Ta, TaN, Ti, W, TiN, WN, 산화 망간 등 중의 어느 하나를 이용할 수 있다.
본 실시형태에 의하면, 기판상의 Ru막에의 부생성물의 흡착을 억제할 수 있으므로, Cu 원료의 흡착 저해 및 Cu막과 Ru막 사이의 습윤성 저하를 억제할 수 있다. 이 때문에, CVD-Ru막의 위에 평활하고 고품질의 CVD-Cu막을 높은 밀착성을 갖고 성막할 수 있다.
<실시예>
다음에, 본 발명의 실시예에 대해, 비교예와 비교하면서 설명한다.
여기서는 Si 기판상에 두께 100㎚의 SiO2막이 형성되고, 그 위에 스퍼터링에 의해 형성된 두께 2㎚의 Ti막과 두께 2㎚의 CVD-Ru막으로 이루어지는 배리어층을 형성한 것을 기판으로서 이용하며, 성막 원료로서 Cu(hfac)TMVS를 이용하고, 도 1에 나타내는 장치로 Cu막을 성막하였다. 성막 원료로서 Cu(hfac)TMVS를 이용하여 250mg/min의 유량으로 공급하고, 캐리어 가스로서 H2 가스를 400mL/min(sccm)의 유량으로 공급하고, 서셉터 온도 240℃로 하고, 챔버(1)내의 압력을 4.0Pa(0.03Torr), 6.65Pa(0.05Torr), 13.3Pa(0.1Torr), 20.0Pa(0.15Torr), 40.0Pa(0.3Torr), 66.5Pa(0.5Torr), 266Pa(2Torr)로 변화시켜 Cu막의 성막을 실행하였다. 그 때의 각 압력으로 성막된 Cu막의 초기 핵의 상태를 도 11의 10만배의 주사형 현미경(SEM) 사진으로 나타낸다. 도 11에 나타내는 바와 같이, 챔버(1)내의 압력이 20.0Pa(0.15Torr) 이하에서는 Cu의 초기 핵이 밀집하고 있어 핵 밀도가 높은 것이 확인된다. 한편, 20.0Pa(0.15Torr)를 초과하면 급격하게 Cu의 초기 핵이 드문드문하게 되고 핵 밀도가 낮아지는 것을 알 수 있다. 이로부터, 챔버(1)내의 압력을, 본 발명에 따라, 하지 표면에 흡착된 부생성물의 탈리 및 확산이 진행하는 압력으로 제어하는 것에 의해, Cu막 성막시의 핵 밀도를 높게 할 수 있는 것이 확인되었다.
<본 발명의 다른 적용>
또, 본 발명은 상기 실시형태에 한정되지 않고 다양하게 변형 가능하다. 예를 들면, 상기 실시형태에 있어서는 열분해하여 생성되는 부생성물의 증기압이 그의 증기압보다도 낮은 Cu 착체로서 Cu(hfac)TMVS를 이용한 경우에 대해 나타냈지만, 이것에 한정되는 것은 아니다. 또한, 성막의 하지막으로서 CVD-Ru막을 이용한 경우에 대해 나타냈지만, 이것에 한정되는 것은 아니다.
또한, 상기 실시형태에서는 액체상태의 Cu 착체를 압송하여 기화기에 공급하고, 기화기에서 기화시켰지만, 이것에 한정되지 않고, 예를 들면 버블링 등에 의해 기화시켜 공급하는 등, 다른 방법으로 기화시켜도 좋다.
또한, 성막 장치에 대해서도 상기 실시형태의 것에 한정되지 않고, 예를 들면, 성막 원료 가스의 분해를 촉진하기 위해 플라즈마를 형성하는 기구를 마련한 것 등, 각종 장치를 이용할 수 있다.
또한, 피처리 기판의 구조는 도 2 및 도 10에 도시된 것에 한정되는 것은 아니다. 또한, 피처리 기판으로서 반도체 웨이퍼를 이용한 경우를 설명했지만, 이것에 한정되지 않고, 플랫 패널 디스플레이(FPD) 기판 등의 다른 기판이어도 좋다.

Claims (16)

  1. 처리 용기 내에 기판을 수용하는 공정과,
    상기 처리 용기 내에, 성막 중에 발생하는 부생성물의 증기압이 그의 증기압보다도 낮은 Cu 착체로 이루어지는 성막 원료를 기체 상태에서 도입하는 공정과,
    상기 처리 용기 내의 압력을 기판에 흡착된 상기 부생성물의 탈리 및 확산이 진행하는 압력으로 제어하는 공정과,
    상기 기체 상태의 성막 원료를 기판상에서 분해시키고 CVD법에 의해 기판상에 Cu를 퇴적시켜서, Cu막을 성막하는 공정
    을 갖는 Cu막의 성막 방법.
  2. 제 1 항에 있어서,
    상기 기판으로서, 표면에 CVD법에 의해 성막한 Ru막을 갖는 것을 이용하고, 그 Ru막의 위에 Cu막을 성막하는 Cu막의 성막 방법.
  3. 제 2 항에 있어서,
    상기 Ru막은 성막 원료로서 Ru3(CO)12를 이용하여 성막된 것인 Cu막의 성막 방법.
  4. 제 2 항에 있어서,
    상기 Ru막은 확산 방지막의 전부 또는 일부로서 이용되는 Cu막의 성막 방법.
  5. 제 4 항에 있어서,
    상기 확산 방지막은 상기 Ru막의 하층으로서, 고융점 재료막을 갖는 Cu막의 성막 방법.
  6. 제 5 항에 있어서,
    상기 고융점 재료막은 Ta, TaN, Ti, W, TiN, WN 및 산화 망간으로 이루어지는 군에서 선택되는 적어도 일종으로 구성되는 Cu막의 성막 방법.
  7. 제 1 항에 있어서,
    상기 Cu 착체는 1가의 β-디케톤 착체인 Cu막의 성막 방법.
  8. 제 7 항에 있어서,
    상기 Cu 착체는 헥사플루오로아세틸아세토네이트·트리메틸비닐실란동(Cu(hfac)TMVS)이고, 상기 부생성물은 헥사플루오로아세틸아세토네이트동(Cu(hfac)2)인 Cu막의 성막 방법.
  9. 제 8 항에 있어서,
    상기 기판으로서, 표면에 CVD법에 의해 성막한 Ru막을 갖는 것을 이용하고, 상기 처리 용기 내의 압력을 20Pa(0.15Torr) 이하로 하여, 상기 Ru막의 위에 Cu막을 성막하는 Cu막의 성막 방법.
  10. 제 9 항에 있어서,
    상기 Ru막은 성막 원료로서 Ru3(CO)12를 이용하여 성막된 것인 Cu막의 성막 방법.
  11. 제 9 항에 있어서,
    상기 Ru막은 확산 방지막의 전부 또는 일부로서 이용되는 Cu막의 성막 방법.
  12. 제 11 항에 있어서,
    상기 확산 방지막은 상기 Ru막의 하층으로서, 고융점 재료막을 갖는 Cu막의 성막 방법.
  13. 제 12 항에 있어서,
    상기 고융점 재료막은 Ta, TaN, Ti, W, TiN, WN 및 산화 망간으로 이루어지는 군에서 선택되는 적어도 일종으로 구성되는 Cu막의 성막 방법.
  14. 제 1 항에 있어서,
    얻어진 Cu막을 배선재로서 이용하는 Cu막의 성막 방법.
  15. 제 1 항에 있어서,
    얻어진 Cu막을 Cu 도금의 시드막으로서 이용하는 Cu막의 성막 방법.
  16. 컴퓨터상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서,
    상기 프로그램은, 실행시에,
    처리 용기 내에 기판을 수용하는 공정과,
    상기 처리 용기 내에용기 내에에 발생하는 부생성물의 증기압이 그의 증기압보다 낮은 Cu 착체로 이루어지는 성막 원료를 기체 상태에서 도입하는 공정과,
    상기 처리 용기 내의 압력을 기판에 흡착된 상기 부생성물의 탈리 및 확산이 진행하는 압력으로 제어하는 공정과,
    상기 기체 상태의 성막 원료를 기판상에서 분해시키고 CVD법에 의해 기판상에 Cu를 퇴적시켜서, Cu막을 성막하는 공정
    을 갖는 Cu막의 성막 방법이 실행되도록, 컴퓨터에게 상기 성막 장치를 제어시키는
    기억 매체.
KR1020117021545A 2009-02-17 2010-01-28 Ｃｕ막의 성막 방법 및 기억 매체 KR20110120947A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009034069A JP2010189693A (ja) 2009-02-17 2009-02-17 Ｃｕ膜の成膜方法および記憶媒体
JPJP-P-2009-034069 2009-02-17

Publications (1)

Publication Number Publication Date
KR20110120947A true KR20110120947A (ko) 2011-11-04

Family

ID=42633783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117021545A KR20110120947A (ko) 2009-02-17 2010-01-28 Ｃｕ막의 성막 방법 및 기억 매체

Country Status (5)

Country Link
US (1) US8697572B2 (ko)
JP (1) JP2010189693A (ko)
KR (1) KR20110120947A (ko)
CN (1) CN102317499A (ko)
WO (1) WO2010095497A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200007873A (ko) * 2017-05-16 2020-01-22 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치, 처리 시스템, 및 다공질막을 에칭하는 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347482B (zh) * 2013-08-02 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409831B2 (ja) * 1997-02-14 2003-05-26 日本電信電話株式会社 半導体装置の配線構造の製造方法
JP2000256856A (ja) 1999-03-11 2000-09-19 Tokyo Electron Ltd 処理装置及び処理装置用真空排気システム及び減圧ｃｖｄ装置及び減圧ｃｖｄ装置用真空排気システム及びトラップ装置
JP4439030B2 (ja) 1999-04-01 2010-03-24 東京エレクトロン株式会社 気化器、処理装置、処理方法、及び半導体チップの製造方法
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
JP4889227B2 (ja) 2005-03-23 2012-03-07 東京エレクトロン株式会社 基板処理方法および成膜方法
US7396766B2 (en) 2005-03-31 2008-07-08 Tokyo Electron Limited Low-temperature chemical vapor deposition of low-resistivity ruthenium layers
US7405153B2 (en) * 2006-01-17 2008-07-29 International Business Machines Corporation Method for direct electroplating of copper onto a non-copper plateable layer
JP4634977B2 (ja) * 2006-08-15 2011-02-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200007873A (ko) * 2017-05-16 2020-01-22 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치, 처리 시스템, 및 다공질막을 에칭하는 방법

Also Published As

Publication number Publication date
US20120028462A1 (en) 2012-02-02
JP2010189693A (ja) 2010-09-02
WO2010095497A1 (ja) 2010-08-26
US8697572B2 (en) 2014-04-15
CN102317499A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
KR101785145B1 (ko) 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체
WO2010004998A1 (ja) 成膜方法及び処理システム
JP6785130B2 (ja) ルテニウム配線およびその製造方法
JP2008244298A (ja) 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置
KR20120091397A (ko) 루테늄막의 성막 방법
KR102180823B1 (ko) 선택 성막 방법 및 반도체 장치의 제조 방법
TWI663277B (zh) 釕膜之成膜方法及成膜裝置，以及半導體裝置之製造方法
JP6391355B2 (ja) タングステン膜の成膜方法
KR102017944B1 (ko) 니켈 배선의 제조 방법
JP5236197B2 (ja) 成膜方法および成膜装置
WO2010095498A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
KR20110120947A (ko) Ｃｕ막의 성막 방법 및 기억 매체
JP2016174141A (ja) Ｃｕ配線の製造方法
JP2017135237A (ja) Ｃｕ配線の製造方法およびＣｕ配線製造システム
JP2006241520A (ja) タンタル窒化物膜の形成方法
WO2010103881A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
KR101349423B1 (ko) Ｃｕ막의 성막 방법
KR101493130B1 (ko) 산화루테늄막의 성막 방법 및 기억 매체
JP2010212323A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP2008024978A (ja) 成膜方法、成膜装置及び記憶媒体
JP2019031746A (ja) タングステン膜の成膜方法および成膜装置
JP2011171559A (ja) マンガン含有低誘電率膜及びその製造方法、半導体装置の製造方法並びに成膜装置
JP2010202947A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP2010192600A (ja) Ｃｕ膜の成膜方法および記憶媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application