JP2008024978A - 成膜方法、成膜装置及び記憶媒体 - Google Patents

成膜方法、成膜装置及び記憶媒体 Download PDF

Info

Publication number
JP2008024978A
JP2008024978A JP2006197667A JP2006197667A JP2008024978A JP 2008024978 A JP2008024978 A JP 2008024978A JP 2006197667 A JP2006197667 A JP 2006197667A JP 2006197667 A JP2006197667 A JP 2006197667A JP 2008024978 A JP2008024978 A JP 2008024978A
Authority
JP
Japan
Prior art keywords
water vapor
copper
film
supplying
processing container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006197667A
Other languages
English (en)
Other versions
JP5151082B2 (ja
Inventor
Yasuhiko Kojima
康彦 小島
Taro Ikeda
太郎 池田
Tatsuo Hatano
達夫 波多野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006197667A priority Critical patent/JP5151082B2/ja
Priority to US12/374,216 priority patent/US8129271B2/en
Priority to KR1020097001205A priority patent/KR101231507B1/ko
Priority to CN2007800251775A priority patent/CN101484609B/zh
Priority to PCT/JP2007/064092 priority patent/WO2008010489A1/ja
Priority to TW096126403A priority patent/TW200818272A/zh
Publication of JP2008024978A publication Critical patent/JP2008024978A/ja
Application granted granted Critical
Publication of JP5151082B2 publication Critical patent/JP5151082B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】有機不純物層の形成や銅膜の異常成長が少なく、下地膜との密着性のよい銅膜の成膜方法等を提供する。
【解決手段】基板が載置された処理容器内に水蒸気が存在する状態で、銅の有機化合物（例えばＣｕ（ｈｆａｃ）ＴＭＶＳ）からなる原料ガスを供給して基板上に銅の密着層を形成する。次いで、処理容器内の水蒸気と原料ガスとを排出して、その後、処理容器内に再び原料ガスを供給することにより密着層の表面に銅膜を成膜する。
【選択図】図３

Description

本発明は、銅の有機化合物を原料として半導体ウエハ等の基板上に銅膜を成膜する技術に関する。
半導体装置の性能向上の要請から近年ではアルミニウム線に代わり銅配線を用いる配線技術が実施されている。このような半導体装置を製造する工程においては、半導体ウエハ（以下ウエハという）の表面に銅膜を成膜する技術が重要となる。ウエハ上に銅膜を形成する技術のひとつとして、銅の有機化合物を原料とした化学蒸着法（以下、ＣＶＤという）が知られている。
ＣＶＤによりウエハ上に銅膜を成膜する場合には、例えば原料ガスであるトリメチルビニルシリル・ヘキサフルオロアセチルアセトナート銅（以下、Ｃｕ（ｈｆａｃ）ＴＭＶＳと記す）等の銅の有機化合物を真空状態の処理容器に供給し、加熱したウエハ上でこの物質を熱分解させてその表面に銅膜を形成させる手法がある。ところが銅原子はウエハ内に拡散してしまう性質を持っているため銅膜がウエハ上に直接成膜されることは少なく、基板上に予め形成されたバリアメタルと呼ばれる拡散防止膜（下地膜）の上に成膜される場合が多い。この下地膜にはチタンやタンタル、それらの窒化物等が用いられるが、下地膜のバリアメタルが銅の有機化合物に由来する有機物と反応して、銅膜とバリアメタルとの界面に有機不純物が残ることが知られている。
間に有機不純物層が形成された下地膜と銅膜とは密着性が悪くなり、このため上層側の銅配線と下層側の銅配線との抵抗値が大きくなって電気特性が悪化したり、またウエハを加工する際に銅膜が剥がれたりして、その結果歩留まりが低下する。また、有機不純物層は下地膜と比較して濡れ性が悪いため、銅の凝集が起こりやすく、アスペクト比の高いトレンチへの銅の埋め込み性が悪くなって銅配線の形成不良が生じるという問題もある。
これらの問題のうち、有機不純物層の形成により銅膜と下地膜との密着性が悪くなるという問題に対して、特許文献１には水蒸気を利用する技術が紹介されている。特許文献１に記載された技術によれば、ウエハを収めた処理容器内に予め水蒸気を供給しておき、例えば０．５秒間水蒸気とＣｕ（ｈｆａｃ）ＴＭＶＳとを同時供給した後、水蒸気の供給だけを停止することにより有機不純物層の生成を抑えて下地膜との密着性を向上させている。
しかしながら、Ｃｕ（ｈｆａｃ）ＴＭＶＳを原料とするＣＶＤにおける水蒸気の存在は、有機不純物層の形成を抑える一方で、銅膜を針状に異常成長させてしまうという欠点を有していることが知られている。この点、特許文献１の技術では、これらのガスの供給を停止しても処理容器内には依然水蒸気が滞留しているので銅膜の異常成長を直ちに止めることは困難である。このような場合には、下地膜と銅膜との間に隙間ができてしまうので密着性を向上させることは難しい。
特開２００２−６０９４２号公報：第５頁００３７段落〜００３８段落、第６頁００５７段落
本発明は、このような事情に基づいてなされたものであり、その目的は、有機不純物層の形成や銅膜の異常成長が少なく、下地膜との密着性のよい銅膜の成膜方法、成膜装置及び前記成膜方法を実行するようにステップ群の組まれたコンピュータプログラムを格納した記憶媒体を提供することにある。
本発明に係る成膜方法は、気密な処理容器内に基板を載置する工程と、
前記処理容器に水蒸気を供給する工程と、
前記処理容器に水蒸気が存在する状態で、前記処理容器内に銅の有機化合物からなる原料ガスを供給して前記基板上に銅の密着層を形成する工程と、
前記処理容器内の水蒸気と原料ガスとを排出する工程と、
前記処理容器内に再び原料ガスを供給して前記密着層の上に銅膜を成膜する工程と、を含むことを特徴とする。
ここで、前記水蒸気を供給する工程の水蒸気は、前記密着層を形成する原料ガスの供給と同時に処理容器内に供給してもよく、また、原料ガスの供給を開始する前までに予め処理容器内に供給するように構成してもよい。また、前記銅膜を成膜する工程は、前記水蒸気を供給する工程よりも少ない量の水蒸気を処理容器内に供給しながら行ってもよい。ここで前記基板は、１００℃〜１５０℃の範囲内の温度に加熱されていることが好ましい。
更に、前記基板上には、チタン及びタンタルから選択された金属からなる下地膜、または前記金属と窒素、炭素または酸素のいずれか１つ若しくは２つの元素との化合物からなる下地膜、あるいはルテニウムまたはその酸化物からなる下地膜が形成されており、この下地膜の上に銅膜を成膜するように構成することが好ましい。
本発明によれば、水蒸気の存在下で密着層を形成するので、密着層の形成される下地膜がチタン等のように酸化傾向の大きな金属であっても、有機不純物層の形成を抑えることが可能となり、下地膜と密着層との密着性を向上させることができる。更に、密着層の形成後に処理容器内を一旦排気してから再度原料ガスを供給して銅膜を成膜するので、水蒸気の存在による銅膜の異常成長を抑制することができる。
本発明の実施の形態に係る銅膜の成膜方法を利用した、半導体装置の製造方法について図１を参照しながら説明する。図１は、ウエハＷ表面部に形成される半導体装置の製造工程途中の断面図を示しており、図１（ａ）は、層間絶縁膜にトレンチを開ける前の状態である。なお、説明を簡略化するために、銅の埋め込みはシングルダマシンで行っているものとする。８０、８１は層間絶縁膜としてのＳｉＯＣ膜（炭素含有シリコン酸化膜）、８２はＳｉＮ膜（窒化シリコン膜）である。
ここでＳｉＯＣ膜８０、８１及びＳｉＮ膜８２を成膜する手法の一例について説明すると、これらの膜はいずれもプラズマ成膜処理、具体的にはウエハＷを真空排気された真空容器内に置いて、この真空容器内に供給された所定の成膜ガスをプラズマ化することにより成膜されている。
このようなウエハＷに対し、先ず、例えばＣＦ４ガスやＣ４Ｆ８ガス等をエッチングガスとして用いることにより、ＳｉＯＣ膜８１が所定のパターン状にエッチングされる。このときＳｉＯＣ膜８１の下地膜となっているＳｉＮ膜８２はエッチングストッパとして作用する。これにより、例えば図１（ｂ）に示すように、ＳｉＯＣ膜８１に配線用の銅を埋め込むための例えば線幅が１２０ｎｍ以下、好ましくは８０ｎｍ以下のトレンチ８００が形成される。
続いて、例えば図１（ｃ）に示すように、このトレンチ８００を含めたＳｉＯＣ膜８１の表面上を例えばチタンやタンタル等のバリアメタル層（下地膜）８３で被覆する。更に続いて、トレンチ８００内に銅が埋め込まれるように銅膜を成膜した後、ＣＭＰ（Chemical Mechanical Polishing）研磨を行うことにより、例えば図１（ｄ）に示すように、トレンチ８００以外の銅及びバリアメタル層８３が除去されてトレンチ８００内に銅配線８４が形成される。
次に、本実施の形態である銅膜の成膜方法について説明する。本成膜方法では、原料ガスとなる銅の有機化合物、例えばＣｕ（ｈｆａｃ）ＴＭＶＳガスをＣＶＤ装置の処理容器内に供給して銅膜を成膜する。このとき、所定のタイミングでＣｕ（ｈｆａｃ）ＴＭＶＳガスと水蒸気とを供給することにより有機不純物の少ない密着層を形成してから、これらのガスの供給を停止し、一旦処理容器内に残存しているガスを排気することにより銅膜の異常成長を防止する点に特徴を有している。そして、再度これらのガスを供給することにより銅膜の成膜を比較的低温で進行させる点にも特徴を有している。
先ず、当該成膜方法を実施する装置について説明しておく。図２は、本成膜方法に係るＣＶＤ装置１の一例を示した断面図である。ＣＶＤ装置１において１０は例えばアルミニウムからなる処理容器（真空チャンバ）である。この処理容器１０は、上側の大径円筒部１０ａと、その下側の小径円筒部１０ｂとが連設されたいわばキノコ形状に形成されており、その内壁を加熱するための図示しない加熱機構が設けられている。処理容器１０内には、ウエハＷを水平に載置するためのステージ１１が設けられており、このステージ１１は小径円筒部１０ｂの底部に支持部材１２を介して支持されている。
ステージ１１内にはウエハＷの温調手段をなすヒータ１１ａが設けられている。更にステージ１１には、ウエハＷを昇降させて外部の搬送装置と受け渡しを行うための例えば３本の支持ピン１３がステージ１１の表面に対して突没自在に設けられている。この支持ピン１３は、支持部材１４を介して処理容器１０外の昇降機構１５に接続されている。処理容器１０の底部には排気管１６の一端側が接続され、この排気管１６の他端側には真空ポンプ１７が接続されている。また処理容器１０の大径円筒部１０ａの側壁には、ゲートバルブ１８により開閉される搬送口１９が形成されている。
更に処理容器１０の天井部には開口部２１が形成され、この開口部２１を塞ぐように、かつステージ１１に対向するようにガスシャワーヘッド２２が設けられている。ガスシャワーヘッド２２は、２つのガス室２５ａ、２５ｂと、２種類のガス供給孔２７ａ、２７ｂとを備え、一方のガス室２５ａに供給されたガスは一方のガス供給孔２７ａから処理容器１０内に供給され、また他方のガス室２５ｂに供給されたガスは他方のガス供給孔２７ｂから処理容器１０内に供給されるように構成されている。
そして、下部ガス室２５ａには、原料ガス供給路３１が接続され、この原料ガス供給路３１の上流側には原料タンク３２が接続されている。原料タンク３２には銅膜の原料（前駆体）となる銅の有機化合物（錯体）であるＣｕ（ｈｆａｃ）ＴＭＶＳが液体の状態で貯留されている。原料タンク３２は、加圧部３３と接続されており、この加圧部３３から供給されたアルゴンガス等によって原料タンク３２内を加圧することにより、Ｃｕ（ｈｆａｃ）ＴＭＶＳを原料ガス供給路３１へ向けて押し出すことができるようになっている。また、原料ガス供給路３１には、液体マスフローコントローラ（以下ＬＭＦＣという）３４及び、Ｃｕ（ｈｆａｃ）ＴＭＶＳを気化するためのベーパライザ３５が上流側からこの順に介設されている。ベーパライザ３５はキャリアガス供給源３６から供給されたキャリアガス（水素ガス）と接触混合させてＣｕ（ｈｆａｃ）ＴＭＶＳを気化させ、下部ガス室２５ａに供給する役割を果たす。なお、図２中、３７は、キャリアガスの流量を調整するマスフローコントローラ（ＭＦＣ）、Ｖ１〜Ｖ５はバルブである。
次に、水蒸気側のガス供給系について説明すると、上部ガス室２５ｂには水蒸気供給路４１が接続され、この水蒸気供給路４１の上流側にはＭＦＣ４３を介して水蒸気供給源４２が接続されている。Ｖ６、Ｖ７はバルブである。
また、Ｃｕ（ｈｆａｃ）ＴＭＶＳ及び水蒸気のガス供給系に設けられているガス供給制御系（点線部分）、排気管１６に設けられた図示しない圧力調整部、ヒータ１１ａ及び昇降機構１５等は、ＣＶＤ装置１全体の動作を制御する制御部５０により制御されるようになっている。制御部５０は、例えば図示しないプログラム格納部を有しているコンピュータからなり、プログラム格納部にはウエハＷを処理容器１０に搬入出する動作や処理についてのステップ（命令）群を備えたコンピュータプログラムが格納されている。そして、当該コンピュータプログラムが制御部５０に読み出されることにより、制御部５０はＣＶＤ装置１全体の動作を制御する。なお、このコンピュータプログラムは、例えばハードディスク、コンパクトディスク、マグネットオプティカルディスク、メモリーカード等の記憶手段に収納された状態でプログラム格納部に格納される。
図３は、実施の形態に係る成膜方法を実行するためのプロセスシーケンスの一例である。図３（ア）は処理の施されるウエハＷの温度シーケンスであり、実線はウエハＷの温度（℃）を示している。また、図３（イ）は処理容器１０内の圧力シーケンスであり、実線は処理容器１０内の絶対圧を示している。図３（ウ）はＣｕ（ｈｆａｃ）ＴＭＶＳガス供給量のシーケンスであって、実線はＣｕ（ｈｆａｃ）ＴＭＶＳの質量換算の供給量（ｇ／ｍｉｎ）を示している。また図３（エ）は水蒸気供給量のシーケンス、図３（オ）はＣｕ（ｈｆａｃ）ＴＭＶＳガスを搬送するキャリアガス（水素）の流量シーケンスであって、夫々の実線は水蒸気やキャリアガスの流量（ｓｃｃｍ）を示している。
本プロセスシーケンスによれば、表面部が図１（ｃ）の状態である（ＳｉＯＣ膜８１にバリアメタル層８３が形成されている）基板であるウエハＷが載置され、例えば１３３Ｐａ（１Ｔｏｒｒ）程度の圧力となっている処理容器１０内に、時刻Ｔ１において例えば２００ｓｃｃｍでキャリアガスが供給され、処理容器１０内の圧力が例えば５Ｔｏｒｒまで上げられる。次に、Ｃｕ（ｈｆａｃ）ＴＭＶＳガスの供給が開始される前の時刻Ｔ２において例えば５ｓｃｃｍで水蒸気の供給が開始される。
次いで時刻Ｔ３において図示しない圧力調整部を調整して処理容器１０内の圧力が２Ｔｏｒｒに調整された後、水蒸気の供給が継続されたまま、時刻Ｔ４において例えば０．５ｇ／ｍｉｎでＣｕ（ｈｆａｃ）ＴＭＶＳガスが供給されバリアメタル層８３の表面に銅からなる密着層が形成される。そして、例えば５〜６０秒後、例えば３０秒後の時刻Ｔ５において、Ｃｕ（ｈｆａｃ）ＴＭＶＳガスと水蒸気との供給が停止される。
このとき、キャリアガスの供給と真空ポンプによる真空排気とは継続されているので、残存しているＣｕ（ｈｆａｃ）ＴＭＶＳガスと水蒸気とは処理容器１０から排気されることになる。次いで、処理容器１０内に残存しているガスが十分に排気された後の時刻Ｔ６において、Ｃｕ（ｈｆａｃ）ＴＭＶＳガスの供給が再開される。このときＣＶＤのプロセス温度（ウエハの温度）を低下させるのに十分であり、かつ銅膜の異常成長による悪影響が顕著に現れない程度の少ない量、例えば０．１ｓｃｃｍ以下の量の水蒸気が供給される。そして、目標とする厚みの銅膜が成膜された時刻Ｔ７においてＣｕ（ｈｆａｃ）ＴＭＶＳガスと水蒸気との供給が停止され、当該シーケンスが終了する。こうしてＣＶＤ装置１を上述のプロセスシーケンスに基づいて作動させることにより、図１で説明したように予めトレンチ８００が形成され、チタン等のバリアメタル層８３が被覆されたウエハＷに所望の厚みを有する銅膜を成膜することができる。
図３に示したシーケンスにおいて、水蒸気の供給されている処理容器１０内にＣｕ（ｈｆａｃ）ＴＭＶＳガスを供給した時刻Ｔ４からの工程では、図１（ｃ）に示したバリアメタル層８３の上に銅の密着層が形成される反応が進行している。また、Ｃｕ（ｈｆａｃ）ＴＭＶＳガスの供給を開始する前の時刻Ｔ２より予め処理容器１０内への水蒸気の供給を開始しておくことにより、ウエハＷの表面に十分に水分子が吸着される。これにより、有機不純物層の形成を抑えながら密着層を形成する反応が進行しやすくなっている。
次いで、水蒸気とＣｕ（ｈｆａｃ）ＴＭＶＳガスとの供給を停止した後、処理容器１０内に残留しているガスを排気することにより密着層の形成を停止することで銅の異常成長が最小限に抑えられている。なお、密着層を形成する工程においては、水蒸気が存在しているため銅の異常成長が生じる可能性がある。しかし、水蒸気の存在する処理容器１０内にＣｕ（ｈｆａｃ）ＴＭＶＳガスの供給を開始してからの時間が十分に短く、且つ処理容器１０内が排気されることにより異常成長が直ちに停止されるので、銅膜が針状に成長してしまう余裕もないと考えられる。従って、バリアメタル層８３と密着層との密着性に与える影響も殆どないものと考えられる。
次いで、排気の完了後の時刻Ｔ６より、処理容器１０内にＣｕ（ｈｆａｃ）ＴＭＶＳガスを供給することにより、密着層の表面に銅膜が成長する。
また、図３に示したプロセスシーケンスの時刻Ｔ６からＴ７の期間において、銅膜に異常成長による悪影響が顕著に現れない程度の少ない水蒸気を供給することにより、水分子が触媒となって１００℃〜１５０℃の間の例えば１３０℃という低いプロセス温度（ウエハの温度）で銅膜を成長させることが可能となる。これは、水分子が触媒の役割を果たしているためであると考えられる。
上述の実施の形態によれば次のような効果がある。水蒸気の存在下で密着層を形成するので、密着層の形成されるバリアメタル層８３（下地膜）がチタン等のように酸化傾向の大きな金属であっても、有機不純物層の形成を抑えることが可能となり、下地膜と密着層との密着性を向上させることができる。更に、密着層の形成後に処理容器１０内を一旦排気してから再度Ｃｕ（ｈｆａｃ）ＴＭＶＳガスを供給して銅膜を成膜するので、水蒸気の存在による銅膜の異常成長を抑制することができる。更に、これらの工程を連続して行うことにより、水蒸気を供給することによるデメリット（異常成長）を最小限に抑えつつ、そのメリット（有機不純物層形成の抑制）を活かすことができる。この結果、バリアメタル層８３との密着性のよい銅膜を成膜することができるので、半導体装置として加工する際に銅配線８４の剥がれ等のトラブルを防止することが可能となり歩留まりの向上に寄与する。
また密着層の形成時に処理容器１０内に水蒸気を供給することにより、銅膜を形成するプロセス温度（ウエハの温度）を例えば１００℃〜１５０℃まで低下させることができる。この結果、銅膜表面のモホロジーを改善することが可能となり、銅配線８４中にボイドが形成されにくくなって製品の歩留まりが向上する。更に、プロセス温度を低下させることにより省エネルギーにも貢献できる。
また、この密着層の表面に銅膜を成膜する工程においても、例えば０．００１ｓｃｃｍ〜０．１ｓｃｃｍ程度の銅膜の異常成長による悪影響が顕著に現れない程度の、時刻Ｔ２から時刻Ｔ５の間に供給した水蒸気よりも少ない水蒸気を供給することによりプロセス温度を１００℃〜１５０℃とすることが可能となるので、この工程においてもモホロジーの改善や省エネルギーへの貢献が可能となる。
なお、本銅膜の成膜方法に係るプロセスシーケンスは図３に例示したものに限定されない。例えば図４（ａ）に示すように密着層の表面に銅膜を成膜する工程においてプロセス温度を低下させるための水蒸気の供給を行わなくてもよい。更に図４（ｂ）に示すように、予め水蒸気の供給を行わずに、Ｃｕ（ｈｆａｃ）ＴＭＶＳガスと同じタイミングで水蒸気も短時間だけ供給するようにしてもよい。
また、密着層を形成する工程においてはＣｕ（ｈｆａｃ）ＴＭＶＳガスと水蒸気とを同時に処理容器１０内に供給する場合に限定されず、予め水蒸気が供給されて停止された後の処理容器１０内にＣｕ（ｈｆａｃ）ＴＭＶＳガスを供給して密着層を形成するように構成してもよい。この場合には、水蒸気が排気されてしまわないように、Ｃｕ（ｈｆａｃ）ＴＭＶＳガスが供給されて停止されるまでの間、一時的に真空ポンプ１７を停止するようにしてもよい。
また、密着層が形成されるバリアメタル層８３（下地膜）もチタンの他にタンタルによって構成してもよいし、チタンやタンタルと、窒素、炭素または酸素のいずれか１つ若しくは２つの元素との化合物からなるバリアメタル層８３としてもよい。また、このバリアメタル層８３を、ルテニウムまたはその酸化物によって構成してもよい。
（実験１）
チタンからなる下地膜上に、本実施の形態に係る成膜方法により密着層の形成と銅膜の成膜とを行い、それらの断面を観察した。
（実施例１−１）
ウエハＷ上に被覆されたチタンからなるバリアメタルの表面に、図３に示したプロセスシーケンスによって銅膜を形成した。なお、プロセス温度は１３０℃で、時刻Ｔ６〜Ｔ７の間における水蒸気の供給は行わなかった。これら銅膜と下地膜との断面をＳＥＭで撮影した結果を図５（ａ）に示す。
（比較例１−１）
同じくチタン製のバリアメタルの表面に、図３に示したプロセスシーケンスの一部を変更して銅膜を形成した。本比較例におけるプロセスシーケンスでは、時刻Ｔ１〜時刻Ｔ７の期間中に水蒸気の供給を行わなかった点が（実施例１−１）と異なっている。なお、プロセス温度は１３０℃の条件で成膜を行った。これら銅膜と下地膜との断面をＳＥＭで撮影した結果を図５（ｂ）に示す。
（実験１の考察）
図５（ａ）に示すように、水蒸気を供給して銅膜を成膜した（実施例１−１）では、有機不純物層の厚さが１．５ｎｍとなっており、有機不純物層は殆ど形成されなかった。これに対して、水蒸気を供給しなかった（比較例１−１）では、図５（ｂ）に示すように、有機不純物層の厚さが６ｎｍと水蒸気を導入した場合の４倍にもなっている。このような厚い有機物層の形成により、下地膜と銅膜との密着性が悪化しているものと考えられる。
（実験２）
本実施の形態に係る成膜方法により銅膜を成膜し、その表面の凹凸を観察した。
（実施例２−１）
（実施例１−１）と同様の条件で銅膜を成膜した。この銅膜表面をＳＥＭで撮影した結果を図６（ａ）に示す。
（比較例２−１）
（比較例１−１）と同様の条件で銅膜を成膜した。この銅膜表面をＳＥＭで撮影した結果を図６（ｂ）に示す。
（実験２の考察）
（実施例２−１）の結果によれば、図６（ａ）に示すように銅膜表面の凹凸が小さく、モホロジーの良好な銅膜が成膜されている。一方で、処理容器１０内に水蒸気を供給しない（比較例２−１）の結果によれば、図６（ｂ）に示すように銅膜表面の凹凸が大きく、モホロジーの悪い銅膜が成膜されている。これらの結果から、Ｃｕ（ｈｆａｃ）ＴＭＶＳガスを原料とするＣＶＤにおいて水蒸気を供給してプロセス温度を低下させた結果、銅膜表面のモホロジーを改善できることが分かる。
（実験３）
表面にトレンチを形成したウエハＷに、本実施の形態に係る成膜方法により銅膜を成膜し、トレンチの埋め込み性を確認した。
（実施例３−１）
図３に示したプロセスシーケンスによって銅膜を形成し、幅１２０ｎｍ、深さ５００ｎｍ（アスペクト比４．２）のトレンチに銅を埋め込んだ。このトレンチの表面には、予めイオン化ＰＶＤにより厚さ１５ｎｍのチタンからなる下地膜が形成されている。このトレンチの断面をＳＥＭで撮影した結果を図７（ａ）に示す。
（実施例３−２）
同様の手法で銅膜を形成し、幅８０ｎｍ、深さ５００ｎｍ（アスペクト比６．３）のトレンチに銅を埋め込んだ。トレンチの表面には、（実施例３−１）と同様にチタンからなる下地膜が形成されている。このトレンチの断面をＳＥＭで撮影した結果を図７（ｂ）に示す。
（実験３の考察）
図７（ａ）、図７（ｂ）に示すように、（実施例３−１）、（実施例３−２）いずれの場合にも有機不純物層は殆ど形成されず、トレンチ表面の濡れ性が低下しなかった結果、どちらの場合にもトレンチへの埋め込み性は良好であった。
実施の形態に係る銅膜の成膜方法が適用される半導体装置の製造プロセスの説明図である。 上記銅膜の成膜方法を実施するためのＣＶＤ装置の断面図である。 実施の形態に係る銅膜の成膜方法を実施するためのプロセスシーケンスの一例である。 上記プロセスシーケンスの変形例である。 有機不純物層が形成されている状態を確認するためのウエハ断面の拡大写真である。 銅膜表面のモホロジーを確認するための拡大写真である。 ウエハ表面に形成したトレンチへの銅の埋め込み性を確認するためのウエハ断面の拡大写真である。
符号の説明
Ｗ ウエハ
１ ＣＶＤ装置
１０ 処理容器
１０ａ 大径円筒部
１０ｂ 小径円筒部
１１ ステージ
１１ａ ヒータ
１２ 支持部材
１３ 支持ピン
１４ 支持部材
１５ 昇降機構
１６ 排気管
１７ 真空ポンプ
１８ ゲートバルブ
１９ 搬送口
２１ 開口部
２２ ガスシャワーヘッド
２５ａ 下部ガス室
２５ｂ 上部ガス室
２７ ガス供給孔
２７ａ 原料ガス供給孔
２７ｂ 水蒸気供給孔
３１ 原料ガス供給路
３２ 原料タンク
３３ 加圧部
３４ ＬＭＦＣ
３５ ベーパライザ
３６ キャリアガス供給源
３７ ＭＦＣ
４１ 水蒸気供給路
４２ 水蒸気供給源
４３ ＭＦＣ
５０ 制御部
８０、８１ ＳｉＯＣ膜
８２ ＳｉＮ膜
８３ バリアメタル層
８４ 銅配線
８００ トレンチ

Claims (8)

  1. 気密な処理容器内に基板を載置する工程と、
    前記処理容器に水蒸気を供給する工程と、
    前記処理容器に水蒸気が存在する状態で、前記処理容器内に銅の有機化合物からなる原料ガスを供給して前記基板上に銅の密着層を形成する工程と、
    前記処理容器内の水蒸気と原料ガスとを排出する工程と、
    前記処理容器内に再び原料ガスを供給して前記密着層の上に銅膜を成膜する工程と、を含むことを特徴とする成膜方法。
  2. 前記水蒸気を供給する工程の水蒸気は、前記密着層を形成する工程の原料ガスの供給と同時に処理容器内に供給することを特徴とする請求項１に記載の成膜方法。
  3. 前記水蒸気を供給する工程の水蒸気は、前記密着層を形成する工程の原料ガスの供給を開始する前までに予め処理容器内に供給することを特徴とする請求項１に記載の成膜方法。
  4. 前記銅膜を成膜する工程は、前記水蒸気を供給する工程よりも少ない量の水蒸気を処理容器内に供給しながら行うことを特徴とする請求項１ないし３のいずれか一つに記載の成膜方法。
  5. 前記基板は、１００℃〜１５０℃の範囲内の温度に加熱されていることを特徴とする請求項１ないし４のいずれか一つに記載の成膜方法。
  6. 前記基板上には、チタン及びタンタルから選択された金属からなる下地膜、または前記金属と窒素、炭素または酸素のいずれか１つ若しくは２つの元素との化合物からなる下地膜、あるいはルテニウムまたはその酸化物からなる下地膜が形成されており、この下地膜の上に銅膜を成膜することを特徴とする請求項１ないし５のいずれか一つに記載の成膜方法。
  7. 基板を載置する載置台が内部に設けられた気密な処理容器と、
    この処理容器内に水蒸気を供給する水蒸気供給手段と、
    前記処理容器内に銅の有機化合物からなる原料ガスを供給する原料ガス供給手段と、
    前記処理容器内を排気する排気手段と、
    前記処理容器に水蒸気を供給するステップと、前記処理容器内に水蒸気が存在する状態で、前記基板上に銅の密着層を形成するために前記処理容器内に前記原料ガスを供給するステップと、前記処理容器内の水蒸気と原料ガスとを排出するステップと、前記密着層の上に銅膜を成膜するために前記処理容器内に再び前記原料ガスを供給するするステップと、を実行するように各手段を制御する制御部と、を備えたことを特徴とする成膜装置。
  8. 銅膜を成膜する成膜装置に用いられるコンピュータプログラムを格納した記憶媒体であって、
    請求項１ないし６のいずれか一つに記載の成膜方法を実行するようにステップ群が組まれていることを特徴とする記憶媒体。
JP2006197667A 2006-07-20 2006-07-20 成膜方法、成膜装置及び記憶媒体 Expired - Fee Related JP5151082B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006197667A JP5151082B2 (ja) 2006-07-20 2006-07-20 成膜方法、成膜装置及び記憶媒体
US12/374,216 US8129271B2 (en) 2006-07-20 2007-07-17 Film forming method, film forming apparatus and storage medium
KR1020097001205A KR101231507B1 (ko) 2006-07-20 2007-07-17 성막방법 및 성막장치
CN2007800251775A CN101484609B (zh) 2006-07-20 2007-07-17 成膜方法和成膜装置
PCT/JP2007/064092 WO2008010489A1 (en) 2006-07-20 2007-07-17 Film forming method and film forming apparatus
TW096126403A TW200818272A (en) 2006-07-20 2007-07-19 Film forming method and film forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006197667A JP5151082B2 (ja) 2006-07-20 2006-07-20 成膜方法、成膜装置及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2008024978A true JP2008024978A (ja) 2008-02-07
JP5151082B2 JP5151082B2 (ja) 2013-02-27

Family

ID=38956820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006197667A Expired - Fee Related JP5151082B2 (ja) 2006-07-20 2006-07-20 成膜方法、成膜装置及び記憶媒体

Country Status (6)

Country Link
US (1) US8129271B2 (ja)
JP (1) JP5151082B2 (ja)
KR (1) KR101231507B1 (ja)
CN (1) CN101484609B (ja)
TW (1) TW200818272A (ja)
WO (1) WO2008010489A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174844A (ja) * 2011-02-21 2012-09-10 Tokyo Electron Ltd 成膜方法、成膜装置、半導体装置及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010209410A (ja) * 2009-03-10 2010-09-24 Tokyo Electron Ltd Ｃｕ膜の成膜方法および記憶媒体
KR20210041104A (ko) * 2018-09-03 2021-04-14 어플라이드 머티어리얼스, 인코포레이티드 박막 증착을 위한 직접 액체 주입 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10140352A (ja) * 1996-11-08 1998-05-26 Sharp Corp 銅前駆体混合物、およびそれを用いるｃｖｄ銅の形成方法、並びに被着性銅導体インターフェース
JP2001026872A (ja) * 1999-06-25 2001-01-30 Applied Materials Inc 有機銅の先駆物質ブレンド及び化学気相堆積による銅の堆積方法
JP2002060942A (ja) * 2000-06-07 2002-02-28 Anelva Corp 銅薄膜形成方法及び銅薄膜形成装置
JP2002356775A (ja) * 2001-03-27 2002-12-13 Sharp Corp ＴａＮ基板上でのＣＶＤ銅薄膜の高密着性を達成する方法
JP2003115463A (ja) * 2001-08-13 2003-04-18 Sharp Corp Ｃｖｄによる金属窒化物基板上への高密着性銅薄膜形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777331B2 (en) * 2000-03-07 2004-08-17 Simplus Systems Corporation Multilayered copper structure for improving adhesion property
JP2002053962A (ja) * 2000-08-01 2002-02-19 Tokyo Electron Ltd 気相成長方法及び気相成長装置並びに気相成長装置用の気化器
US6576293B2 (en) * 2001-03-26 2003-06-10 Sharp Laboratories Of America, Inc. Method to improve copper thin film adhesion to metal nitride substrates by the addition of water
US20040009665A1 (en) * 2002-06-04 2004-01-15 Applied Materials, Inc. Deposition of copper films
CN100405549C (zh) * 2003-06-16 2008-07-23 东京毅力科创株式会社 成膜方法、半导体装置的制造方法、半导体装置和成膜装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10140352A (ja) * 1996-11-08 1998-05-26 Sharp Corp 銅前駆体混合物、およびそれを用いるｃｖｄ銅の形成方法、並びに被着性銅導体インターフェース
JP2001026872A (ja) * 1999-06-25 2001-01-30 Applied Materials Inc 有機銅の先駆物質ブレンド及び化学気相堆積による銅の堆積方法
JP2002060942A (ja) * 2000-06-07 2002-02-28 Anelva Corp 銅薄膜形成方法及び銅薄膜形成装置
JP2002356775A (ja) * 2001-03-27 2002-12-13 Sharp Corp ＴａＮ基板上でのＣＶＤ銅薄膜の高密着性を達成する方法
JP2003115463A (ja) * 2001-08-13 2003-04-18 Sharp Corp Ｃｖｄによる金属窒化物基板上への高密着性銅薄膜形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174844A (ja) * 2011-02-21 2012-09-10 Tokyo Electron Ltd 成膜方法、成膜装置、半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20090181538A1 (en) 2009-07-16
CN101484609B (zh) 2011-10-26
TW200818272A (en) 2008-04-16
JP5151082B2 (ja) 2013-02-27
KR101231507B1 (ko) 2013-02-07
KR20090027736A (ko) 2009-03-17
WO2008010489A1 (en) 2008-01-24
US8129271B2 (en) 2012-03-06
CN101484609A (zh) 2009-07-15

Similar Documents

Publication Publication Date Title
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
JP6706903B2 (ja) タングステン膜の成膜方法
KR20170017963A (ko) 텅스텐 막의 성막 방법
KR20150111302A (ko) 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체
JP2008028058A (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
TWI415217B (zh) A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, a computer program, and a memory medium
WO2010087362A1 (ja) 成膜方法及びプラズマ成膜装置
JP2015012243A (ja) 被処理体の処理方法
JP3381774B2 (ja) ＣＶＤ−Ｔｉ膜の成膜方法
JP4947922B2 (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
JP5151082B2 (ja) 成膜方法、成膜装置及び記憶媒体
WO2010095498A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
JP2010212452A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP2007332422A (ja) 成膜方法及び成膜装置
WO2010095497A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
JP4959122B2 (ja) バナジウム含有膜の形成方法
TWI683919B (zh) Cu膜之形成方法
JP2006093551A (ja) チタン含有膜の形成方法
JP2009044056A (ja) 銅膜作製方法
JP2010212323A (ja) Ｃｕ膜の成膜方法および記憶媒体
TWI222109B (en) Method of fabricating a titanium nitride layer
JP2004091813A (ja) タングステン膜の形成方法およびｃｖｄ装置
TW201301397A (zh) 基板處理方法
JP2013048268A (ja) 銅膜作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees