CN101484609A - 成膜方法和成膜装置 - Google Patents

成膜方法和成膜装置 Download PDF

Info

Publication number
CN101484609A
CN101484609A CNA2007800251775A CN200780025177A CN101484609A CN 101484609 A CN101484609 A CN 101484609A CN A2007800251775 A CNA2007800251775 A CN A2007800251775A CN 200780025177 A CN200780025177 A CN 200780025177A CN 101484609 A CN101484609 A CN 101484609A
Authority
CN
China
Prior art keywords
supply
processing vessel
film
water vapour
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800251775A
Other languages
English (en)
Other versions
CN101484609B (zh
Inventor
小岛康彦
池田太郎
波多野达夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101484609A publication Critical patent/CN101484609A/zh
Application granted granted Critical
Publication of CN101484609B publication Critical patent/CN101484609B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种成膜方法和成膜装置，该成膜方法的特征在于，包括：将基板载置在密封状态的处理容器内的基板载置工序；向上述处理容器内供给水蒸气，并向上述处理容器内供给由铜的有机化合物组成的原料气体，在上述基板上形成铜的紧贴层的第一成膜工序；将上述处理容器内的水蒸气和原料气体排出的排出工序；以及向上述处理容器内仅再次供给上述原料气体，在上述紧贴层之上进一步形成铜膜的第二成膜工序。

Description

成膜方法和成膜装置
技术领域
本发明涉及以铜的有机化合物为原料在半导体晶片等基板上形成铜膜的技术。
背景技术
由于存在提高半导体装置的性能的要求，近年来，正在实施使用铜配线代替铝配线的配线技术。在制造这种半导体装置的工序中，在半导体晶片(以下称为晶片)的表面上形成铜膜的技术很重要。作为在晶片上形成铜膜的技术之一，已知有以铜的有机化合物为原料的化学气相沉积法(以下称为CVD)。
在利用CVD在晶片上形成铜膜的情况下，例如将作为原料气体的三甲基乙烯基甲硅烷基·六氟乙酰丙酮酸(trimethylvinylsilyl·hexafluoroacetylacetonate)铜(以下记作Cu(hfac)TMVS)供给至真空状态的处理容器中，在已被加热的晶片上使该物质热分解，从而在晶片的表面上形成铜膜。
然而，因为铜原子具有向晶片内扩散的性质，所以很少在晶片上直接形成铜膜，多在预先形成于基板上的称为阻挡金属的扩散防止膜(基底膜)之上进行成膜。
该基底膜使用钛、钽、或它们的氮化物等。可是，众所周知，基底膜的阻挡金属与来自于铜的有机化合物的有机物反应，会在铜膜与隔离金属的界面残留有机杂质。
在之间形成有有机杂质层的基底膜和铜膜的紧贴性很差。因此会导致，上层侧的铜配线与下层侧的铜配线之间的电阻值变大，电特性恶化，此外，在加工晶片时发生铜膜剥离，生产效率降低。此外，与基底层相比，有机杂质层的浸润性较差。因此，还具有下述问题：易引起铜的凝结，将铜埋入深宽比高的沟槽的埋入性变差，从而不良地形成铜配线。
在这些问题中，对于因有机杂质层的形成所引起的铜膜与基底膜的紧贴性变坏的问题，在日本特开2002—60942号公报(特别是参照段落0037～0038以及段落0057)中，介绍有利用水蒸气的技术。利用该专利文献记载的技术，预先向收纳有晶片的处理容器内供给水蒸气，例如同时供给Cu(hfac)TMVS和水蒸气0.5秒，之后，仅停止水蒸气的供给，由此，能够抑制有机杂质层的生成，得到与基底层的紧贴性提高的铜膜。
然而，众所周知，在以Cu(hfac)TMVS为原料的CVD中，水蒸气的存在虽然能够抑制有机杂质层的形成，但是却具有导致铜膜呈针状地异常生长的缺点。关于这方面，在上述专利文献的技术中，即便停止供给这些气体，因为在处理容器内依然会滞留有水蒸气，所以难以立刻停止铜膜的异常生长。在这种情况下，因为在基底膜与铜膜之间形成间隙，所以难以提高紧贴性。
发明内容
本发明是着眼于上述问题，为了有效解决该问题而完成的。本发明的目的在于提供一种能够抑制有机杂质层的形成以及铜膜的异常生长，得到与基底膜的紧贴性良好的铜膜的成膜方法和成膜装置。
本发明是一种成膜方法，其特征在于，包括：将基板载置在密封的处理容器内的基板载置工序；向上述处理容器内供给水蒸气，并向上述处理容器内供给由铜的有机化合物组成的原料气体，在上述基板上形成铜的紧贴层的第一成膜工序；将上述处理容器内的水蒸气和原料气体排出的排出工序；以及向上述处理容器内仅再次供给上述原料气体，在上述紧贴层之上进一步形成铜膜的第二成膜工序。
根据本发明，因为在水蒸汽存在的状态下形成紧贴层，所以，即便形成紧贴层的基底膜为钛等氧化倾向大的金属，也能够抑制有机杂质层的形成。结果，能够提高基底膜和紧贴层的紧贴性。另一方面，在形成紧贴层之后，暂且先对处理容器内进行排气，然后再次供给原料气体来形成铜膜，因此还能够抑制因水蒸气的存在而导致的铜膜的异常生长。
此外，本发明是一种成膜方法，其特征在于，包括：将基板载置在密封的处理容器内的基板载置工序；向上述处理容器内供给水蒸气，并向上述处理容器内供给由铜的有机化合物组成的原料气体，在上述基板上形成铜的紧贴层的第一成膜工序；将上述处理容器内的水蒸气和原料气体排出的排出工序；和向上述处理容器内再次供给上述原料气体和上述水蒸气，在上述紧贴层之上进一步形成铜膜的第二成膜工序，其中，在上述第二成膜工序中供给的水蒸气的量比在上述第一成膜工序中供给的水蒸气的量少。
根据本发明，因为在存在水蒸气的状态下形成紧贴层，所以，即使形成紧贴层的基底膜为钛等氧化倾向大的金属，也能够抑制有机杂质层的形成。结果，能够提高基底膜和紧贴层的紧贴性。另一方面，在形成紧贴层之后，暂时先对处理容器内进行排气，然后再次供给原料气体和少量的水蒸气来形成铜膜，因此还能够抑制因水蒸气的存在而导致的铜膜的异常生长。
上述第一成膜工序中的气体导入顺序为，例如上述原料气体的供给延迟于开始上述水蒸气的供给之后开始。在此情况下，例如，在上述第一成膜工序中，上述原料气体的供给也可以在上述水蒸气的供给被停止之后开始。
或者，在上述第一成膜工序中，上述水蒸气的供给例如与上述原料气体的供给同时进行。
此外，优选上述基板被加热至100℃～150℃的范围内的温度。
此外，优选在上述基板上预先形成有由选自钛和钽的金属构成的基底膜，或者由上述金属与氮、碳或氧中任一种或者两种元素的化合物构成的基底膜，或者由钌或其氧化物构成的基底膜，在该基底膜之上形成铜膜。
或者，本发明是一种成膜装置，其特征在于，包括：在内部设置有用于载置基板的载置台的密封的处理容器；向上述处理容器内供给水蒸气的水蒸气供给单元；向上述处理容器内供给由铜的有机化合物组成的原料气体的原料气体供给单元；对上述处理容器内进行排气的排气单元；将上述基板的温度保持为100℃～150℃的范围内的温度的基板温度调节单元；和控制部，其对上述各单元进行控制，使得执行下述步骤：向上述处理容器内供给水蒸气，并向上述处理容器内供给由铜的有机化合物组成的原料气体，在上述基板上形成铜的紧贴层的步骤；将上述处理容器内的水蒸气和原料气体排出的步骤；向上述处理容器内仅再次供给上述原料气体，在上述紧贴层上进一步形成铜膜的步骤。
或者，本发明是一种成膜装置，其特征在于，包括：在内部设置有用于载置基板的载置台的密封的处理容器；向上述处理容器内供给水蒸气的水蒸气供给单元；向上述处理容器内供给由铜的有机化合物组成的原料气体的原料气体供给单元；对上述处理容器内进行排气的排气单元；将上述基板的温度保持在100℃～150℃的范围内的温度的基板温度调节单元；和控制部，其对上述各单元进行控制，使得执行下述步骤：向上述处理容器内供给水蒸气，并向上述处理容器内供给由铜的有机化合物组成的原料气体，在上述基板上形成铜的紧贴层的步骤；将上述处理容器内的水蒸气和原料气体排出的步骤；以及向上述处理容器内供给上述原料气体和比上述紧贴层形成步骤中供给的量少的水蒸气，在上述紧贴层之上进一步形成铜膜的步骤。
或者，本发明是一种计算机能够读取的存储介质，其存储有控制程序，该计算机能够读取的存储介质的特征在于：该控制程序为控制成膜装置的控制程序，该成膜装置包括：在内部设置有用于载置基板的载置台的密封的处理容器；向上述处理容器内供给水蒸气的水蒸气供给单元；向上述处理容器内供给由铜的有机化合物组成的原料气体的原料气体供给单元；对上述处理容器内进行排气的排气单元；和将上述基板的温度保持为100℃～150℃的范围内的温度的基板温度调节单元，该控制程序以执行上述特征中的任一个的方式被编程有步骤组。
附图说明
图1A～图1D是与利用本发明的一个实施方式的铜膜的成膜方法的半导体装置的制造方法的各步骤对应的晶片的概略截面图。
图2是用于实施本实施方式的铜膜的成膜方法的CVD装置的概略截面图。
图3是用于实施本实施方式的铜膜的成膜方法的工艺时序(工艺流程)的一个例子。
图4A和图4B是图3的工艺时序的变形例。
图5A和图5B是用于对形成有有机杂质层的状态进行评价的晶片截面的放大照片。
图6A和图6B是用于评价铜膜表面的表面形状(morphology)的放大照片。
图7A和图7B是用于对将铜埋入形成于晶片表面的沟槽的埋入性进行评价的晶片截面的放大照片。
具体实施方式
参照图1A～图1D，对利用本发明的一个实施方式的铜膜的成膜方法的半导体装置的制造方法进行说明。图1A～图1D分别表示形成于晶片W的表面部上的半导体装置的制造工序的中途阶段的该晶片W的截面图。
图1A对应的是在层间绝缘膜上设置沟槽之前的状态。为了简化说明，利用单镶嵌法(single damascene)进行铜的埋入。图中，80、81是作为层间绝缘膜的SiOC膜(含碳氧化硅膜)，82是SiN膜(氮化硅膜)。
此处，对形成SiOC膜80、81以及SiN膜82的方法进行说明。这些膜的任意一个例如均通过等离子体成膜处理而被形成。具体而言，将晶片W置于已被真空排气的真空容器内，通过向该真空容器内供给规定的成膜气体并进行等离子体化而进行成膜。
对这种晶片W，首先通过使用例如CF4气体、C4F8气体等作为蚀刻气体，将SiOC膜81蚀刻成规定的图案。此时，成为SiOC膜81的基底膜的SiN膜82起到蚀刻隔档层的作用。由此，例如如图1B所示，在SiOC膜81上形成用于埋入配线用的铜的、例如线宽为120nm以下、优选为80nm以下的沟槽800。
接着，例如如图1C所示，包括该沟槽800的SiOC膜81的表面上被例如钛、钽等的阻挡金属层(基底层)83覆盖。进一步，接着，为了将铜埋入沟槽800内而形成铜膜后，进行CMP(ChemicalMechanical Polishing：化学机械研磨)研磨，例如如图1D所示，除去沟槽800内以外的铜和阻挡金属层83，在沟槽800内形成铜配线84。
接着，对本实施方式的铜膜的成膜方法进行详细说明。
在本成膜方法中，向CVD装置的处理容器内供给作为原料气体的铜的有机化合物气体例如Cu(hfac)TMVS气体进行铜膜的形成。此时，通过在规定的时刻同时供给Cu(hfac)TMVS气体和水蒸气，形成有机杂质较少的紧贴层。
然后，停止这些气体的供给，暂时先将残留于处理容器内的气体排出。由此，能够防止铜膜的异常生长。然后，通过再次供给这些气体，能够在较低温度下进行铜膜的成膜。
接着，对用于实施该成膜方法的装置进行说明。图2是表示进行本成膜方法的CVD装置的一个例子的截面图。CVD装置1具有例如由铝构成的处理容器(真空室)10。该处理容器10通过连接设置上侧的大直径圆筒部10a和下侧的小直径圆筒部10b而形成。
处理容器10上设置有用于加热其内壁的未图示的加热机构。并且，在处理容器10内设置有用于水平载置晶片W的台11。该台11通过支撑部件12被支撑在小直径圆筒部10b的底部。
在台11内设置有作为晶片W的调温单元而发挥作用的加热器11a。而且，在台11上，设置有能够相对于台11的表面自由地突出缩回的、用于使晶片W升降从而与外部的搬送装置进行交接的例如三个支撑销13。该支撑销13通过支撑部件14与处理容器10外的升降机构15连接。
排气管16的一端侧连接在处理容器10的底部。该排气管16的另一端侧与真空泵17连接。此外，在处理容器10的大直径圆筒部10a的侧壁上形成有通过闸阀18进行开闭的搬送口19。
在处理容器10的顶部形成有开口部21。设置有气体喷头22，使得该气体喷头22封堵该开口部21并且与台11相对。气体喷头22具备两个气体室25a、25b和两种气体供给孔27a、27b。被供给到一个气体室25a的气体，从一个气体供给孔组27a被供给到处理容器10内。此外，被供给到另一个气体室25b的气体，从另一个气体供给孔组27b被供给到处理容器10内。
原料气体供给路31连接在下部的气体室25a上。在该原料气体供给路31的上游侧连接有原料罐32。在原料罐32内以液体状贮存有作为成为铜膜的原料的铜的有机化合物(络合物)的Cu(hfac)TMVS。原料罐32还与加压部33连接。利用从该加压部33供给的氩气等对原料罐32内进行加压，由此将Cu(hfac)TMVS向原料气体供给路31压出。
此外，液体质量流量控制器(以下称为MFC)34以及用于使Cu(hfac)TMVS气化的汽化器35从上游侧开始以此顺序设置在原料气体供给路31上。汽化器35通过使得与从载气供给源36供给的载气(氢气)接触混合，而使Cu(hfac)TMVS气化。而且，在图2中，37为用于调整载气的流量的质量流量控制器(MFC)，V1～V5为阀。
接着，对水蒸气侧的气体供给系统进行说明。上部气体室25b上连接有水蒸气供给路41。在该水蒸气供给路41的上游侧通过MFC43与水蒸气供给源42连接。图2中，V6、V7为阀。
此外，Cu(hfac)TMVS的气体供给系统和水蒸气供给系统上设置的各气体供给控制系统(虚线部分)、排气管16上设置的未图示的压力调整部、加热器11a、和升降机构15等由控制CVD装置1整体的动作的控制部50控制。
控制部50例如由具有未图示的程序存储部的计算机构成。程序存储部中存储有计算机程序，该计算机程序具有与对处理容器10内进行搬入搬出晶片W的动作以及处理(成膜处理)有关的步骤(命令)组。通过该计算机程序被控制部50读出，控制部50控制CVD装置1整体的动作。其中，该计算机程序例如以收纳于硬盘、光盘、光磁盘、存储卡等存储单元中的状态被收纳在程序收纳部中。
图3是用于执行本实施方式的铜膜的成膜方法的工艺时序的一个例子。图3中，(a)为被实施成膜处理的晶片W的温度时序，实线表示晶片W的温度(℃)。此外，图3(b)为处理容器10内的压力时序，实线表示处理容器10内的绝对压力。图3(c)为Cu(hfac)TMVS气体供给量的时序，实线表示Cu(hfac)TMVS的质量换算的供给量(g/min)。图3(d)为水蒸气供给量的时序，实线表示水蒸气的流量(sccm)。图3(e)为搬送Cu(hfac)TMVS气体的载气(氢气)的流量时序，实线表示载气的流量(sccm)。
根据图3的工艺时序，向载置有表面部呈图1C的状态(在SiOC膜81上形成有阻挡金属层83)的晶片W并且压力为例如133Pa(1Torr)左右的处理容器10内，在时刻T1的时间，以例如200sccm供给载气。然后，处理容器10内的压力上升至例如5Torr。然后，在开始供给Cu(hfac)TMVS气体之前的时刻T2，以例如5sccm开始供给水蒸气。
接着，在时刻T3，利用未图示的压力调整部将处理容器10内的压力调整至2Torr。之后，在保持水蒸气被持续供给的同时，在时刻T4，以例如0.5g/min供给Cu(hfac)TMVS气体，在阻挡金属层83的表面上形成由铜构成的紧贴层。然后，例如在5～60秒之后，例如在30秒之后的时刻T5，停止Cu(hfac)TMVS气体和水蒸气的供给。
此时，持续进行载气的供给和利用真空泵进行的真空排气。从而，将残留的Cu(hfac)TMVS气体和水蒸气从处理容器10排出。
接着，在对残留于处理容器10内的气体进行充分排气后的时刻T6，再次开始供给Cu(hfac)TMVS气体。此时，再次开始供给足以使CVD的工艺温度(晶片的温度)降低、并且不会显著出现因铜膜的异常生长引起坏影响的程度的少量例如0.1sccm以下的量的水蒸气。然后，在形成目标厚度的铜膜的时刻T7，停止Cu(hfac)TMVS气体和水蒸气的供给。由此，结束该时序。
通过根据上述工艺时序使CVD装置1动作，如使用图1A～图1D所说明的那样，能够在预先形成有沟槽800且被钛等的阻挡金属层83覆盖的晶片W上，形成具有规定厚度的铜膜。
在图3所示的时序中，在向正被供给水蒸气的处理容器10内供给Cu(hfac)TMVS气体的时刻T4以后的工序中，在如图1C所示的阻挡金属层83之上进行形成铜的紧贴层的反应。此外，通过从开始供给Cu(hfac)TMVS气体之前的时刻T2起开始向处理容器10内供给水蒸气，使晶片W的表面充分地吸收水分子。由此，能够在抑制有机杂质层的形成的同时容易地进行形成紧贴层的反应。
接着，在停止水蒸气和Cu(hfac)TMVS气体的供给之后，对残留于处理容器10内的气体进行排气，由此，使紧贴层的形成停止，将铜的异常生长抑制在最小限度内。此外，在形成紧贴层的工序中，因为存在水蒸气，所以有可能发生铜的异常生长。但是，因为从开始向存在水蒸气的处理容器10内供给Cu(hfac)TMVS气体起的时间足够短，并且通过对处理容器10内进行排气能够立刻停止异常生长，所以认为不存在铜膜以针状生长的条件。因此，认为几乎不会因水蒸气的存在而对阻挡金属层83与紧贴层之间的紧贴性施加影响。
接着，在从排气结束后的时刻T6开始，向处理容器10内再次开始供给Cu(hfac)TMVS气体，由此，在紧贴层的表面上生长铜膜。
此外，在图3所示的工艺时序的时刻T6至时刻T7的期间，通过供给不会显著出现因铜膜的异常生长而产生恶劣影响的程度的少量水蒸气，使得水分子成为催化剂，能够以100℃～150℃例如130℃的低工艺(process)温度(晶片的温度)使铜膜生长。认为这是因为水分子实现了催化剂的作用。
根据上述实施方式，能够得到下述效果。即，因为在存在水蒸气的情况下形成紧贴层，所以即使形成紧贴层的阻挡金属层83(基底膜)是钛等氧化倾向大的金属，也能够抑制有机杂质层的形成，能够提高基底膜和紧贴层的紧贴性。而且，在形成紧贴层之后，暂且先对处理容器10内进行排气，然后再次开始供给Cu(hfac)TMVS气体形成铜膜，因此能够抑制起因于水蒸气的存在的铜膜的异常生长。进一步，通过连续进行这些工序，能够将因供给水蒸气而引起的缺点(异常生长)抑制在最小限度，并能够充分发挥优点(抑制有机物杂质层的形成)。其结果是，能够形成对阻挡金属层83具有良好的紧贴性的铜膜。因此，在作为半导体装置进行加工时，能够防止发生铜配线84的剥离等故障，使半导体装置制造的生产率得到提高。
此外，通过在形成紧贴层时向处理容器10内供给水蒸气，能够使形成铜膜的工艺温度(晶片温度)降低至例如100℃～150℃。结果，能够改善铜膜表面的表面形状，不会在铜配线84中形成间隙，这一点也能够利于提高产品的生产效率。进一步，通过使工艺温度降低，还能够利于节能。
此外，在紧贴层的表面上形成铜膜的工序中，通过供给例如0.001sccm～0.1sccm程度的、不会显著出现因铜膜的异常生长而产生坏影响的程度的量(比在时刻T2～时刻T5期间供给的水蒸气少)的水蒸气，能够令工艺温度为100℃～150℃。在该工序中，也能够利于表面形状的改善和节能。
而且，本成膜方法所涉及的工艺时序，并不限定于图3所示的例子。例如，如图4A所示，在紧贴层的表面上形成铜膜的工序中，也可以不进行用于使工艺温度降低的水蒸气的供给。进一步，如图4B所示，也可以不预先进行水蒸气的供给，在与Cu(hfac)TMVS气体相同的时刻，仅在短时间内进行水蒸气的供给。
此外，在形成紧贴层的工序中，并不限定于同时向处理容器10内供给Cu(hfac)TMVS气体和水蒸气的方式。例如，也可以预先供给水蒸气并在其供给停止之后，只向处理容器10内供给Cu(hfac)TMVS气体。在此情况下，为了使得水蒸气不被排气，也可以在从供给Cu(hfac)TMVS气体起至将其停止的期间，暂时停止真空泵17。
此外，形成紧贴层的阻挡金属层83(基底层)，除了钛之外还可以由钽构成。或者，也可以是由钛或钽、与氮、碳或氧中的任一种或者两种元素的化合物构成的阻挡金属层83。此外，该阻挡金属层83也可以由钌或其氧化物构成。
(实施例)
(实验1)
在由钛构成的基底膜上，利用本实施方式的成膜方法，进行紧贴层的形成和铜膜的形成。然后观察其截面。
(实施例1一1)
在覆盖于晶片W上的由钛构成的阻挡金属的表面上，根据图3所示的工艺时序形成铜膜。而且，工艺温度为130℃，在时刻T6～T7期间不进行水蒸气的供给。图5A表示利用SEM对得到的铜膜和基底膜的截面进行摄影而获得的结果。
(比较例1—1)
同样，在钛制的阻挡金属的表面上，根据将图3所示的工艺时序的一部分变更后的工艺时序形成铜膜。在本比较例中的工艺时序中，在时刻T1～时刻T7的期间，不进行水蒸气的供给。这一点与(实施例1—1)不同。其中，工艺温度为130℃。图5B表示利用SEM对得到的铜膜和基底膜的截面进行摄影而获到的结果。
(实验1的考察)
如图5A所示，在供给水蒸气形成铜膜的(实施例1—1)中，有机杂质层的厚度为1.5nm，几乎没有形成有机杂质层。与此相对，在未供给水蒸气的(比较例1—1)中，如图5B所示，有机杂质层的厚度为6nm，是导入水蒸气的情况的4倍。认为这种厚度的有机物层的形成会导致基底层与铜膜之间的紧贴性恶化。
(实验2)
根据本实施方式的成膜方法形成铜膜。观察其表面的凹凸。
(实施例2—1)
在与(实施例1—1)相同的条件下形成了铜膜。图6A表示利用SEM对该铜膜表面进行摄影而获得的结果。
(比较例2—1)
在与(比较例1—1)相同的条件下形成了铜膜。图6B表示利用SEM对该铜膜表面进行摄影而获得的结果。
(实验2的考察)
根据(实施例2—1)的结果，如图6A所示可知，铜膜表面的凹凸较小，形成表面形状良好的铜膜。另一方面，根据未向处理容器10内供给水蒸气的(比较例2—1)的结果，如图6B所示可知，铜膜表面的凹凸较大，形成了表面形状差的铜膜。从这些结果可知，在以Cu(hfac)TMVS气体为原料的CVD中，通过供给水蒸气使工艺温度降低，能够改善铜膜表面的表面形状。
(实验3)
在表面形成有沟槽的晶片W上，根据本实施方式的成膜方法形成铜膜，确认了沟槽的埋入性。
(实施例3—1)
根据图3所示的工艺时序形成了铜膜，将铜埋入宽度为120nm、深度为500nm(深宽比(aspect)为4.2)的沟槽中。在该沟槽的表面上，预先通过离子化PVD形成有厚度为15nm的由钛构成的基底膜。图7A表示利用SEM对该沟槽的截面进行摄影而获得的结果。
(实施例3—2)
利用同样的方法形成铜膜，将铜埋入宽度为80nm、深度为500nm(深宽比为6.3)的沟槽中。在该沟槽的表面上与(实施例3—1)相同地形成有由钛构成的基底膜。图7B表示利用SEM对该沟槽的截面进行摄影而获得的结果。
(实验3的考察)
如图7A和图7B所示，在(实施例3—1)和(实施例3—2)的任一种情况下，几乎都不形成有机杂质层，因为沟槽表面的浸润性没有降低，所以沟槽的埋入性良好。

Claims (16)

1.一种成膜方法，其特征在于，包括：
将基板载置在密封的处理容器内的基板载置工序；
向所述处理容器内供给水蒸气，并向所述处理容器内供给由铜的有机化合物组成的原料气体，在所述基板上形成铜的紧贴层的第一成膜工序；
将所述处理容器内的水蒸气和原料气体排出的排出工序；和
向所述处理容器内仅再次供给所述原料气体，在所述紧贴层之上进一步形成铜膜的第二成膜工序。
2.一种成膜方法，其特征在于，包括：
将基板载置在密封的处理容器内的基板载置工序；
向所述处理容器内供给水蒸气，并向所述处理容器内供给由铜的有机化合物组成的原料气体，在所述基板上形成铜的紧贴层的第一成膜工序；
将所述处理容器内的水蒸气和原料气体排出的排出工序；和
向所述处理容器内再次供给所述原料气体和所述水蒸气，在所述紧贴层之上进一步形成铜膜的第二成膜工序，其中，
在所述第二成膜工序中供给的水蒸气的量比在所述第一成膜工序中供给的水蒸气的量少。
3.如权利要求1所述的成膜方法，其特征在于：
在所述第一成膜工序中，所述原料气体的供给延迟于开始所述水蒸气的供给之后开始。
4.如权利要求2所述的成膜方法，其特征在于：
在所述第一成膜工序中，所述原料气体的供给延迟于开始所述水蒸气的供给之后开始。
5.如权利要求3所述的成膜方法，其特征在于：
在所述第一成膜工序中，所述原料气体的供给在所述水蒸气的供给被停止之后开始。
6.如权利要求4所述的成膜方法，其特征在于：
在所述第一成膜工序中，所述原料气体的供给在所述水蒸气的供给被停止之后开始。
7.如权利要求1中所述的成膜方法，其特征在于：
在所述第一成膜工序中，所述水蒸气的供给与所述原料气体的供给同时进行。
8.如权利要求2中所述的成膜方法，其特征在于：
在所述第一成膜工序中，所述水蒸气的供给与所述原料气体的供给同时进行。
9.如权利要求1所述的成膜方法，其特征在于：
所述基板被加热至100℃～150℃的范围内的温度。
10.如权利要求2所述的成膜方法，其特征在于：
所述基板被加热至100℃～150℃的范围内的温度。
11.如权利要求1所述的成膜方法，其特征在于：
在所述基板上预先形成有
由选自钛和钽的金属构成的基底膜，或者
由所述金属与氮、碳或氧中任一种或两种元素的化合物构成的基底膜，或者
由钌或其氧化物构成的基底膜，
在该基底膜之上形成铜膜。
12.如权利要求2所述的成膜方法，其特征在于：
在所述基板上预先形成有
由选自钛和钽的金属构成的基底膜，或者
由所述金属与氮、碳或氧中任一种或两种元素的化合物构成的基底膜，或者
由钌或其氧化物构成的基底膜，
在该基底膜之上形成铜膜。
13.一种成膜装置，其特征在于，包括：
在内部设置有用于载置基板的载置台的密封的处理容器；
向所述处理容器内供给水蒸气的水蒸气供给单元；
向所述处理容器内供给由铜的有机化合物组成的原料气体的原料气体供给单元；
对所述处理容器内进行排气的排气单元；
将所述基板的温度保持为100℃～150℃的范围内的温度的基板温度调节单元；和
控制部，其对所述各单元进行控制，使得执行下述步骤：向所述处理容器内供给水蒸气，并向所述处理容器内供给由铜的有机化合物组成的原料气体，在所述基板上形成铜的紧贴层的步骤；将所述处理容器内的水蒸气和原料气体排出的步骤；和向所述处理容器内仅再次供给所述原料气体，在所述紧贴层之上进一步形成铜膜的步骤。
14.一种成膜装置，其特征在于，包括：
在内部设置有用于载置基板的载置台的密封的处理容器；
向所述处理容器内供给水蒸气的水蒸气供给单元；
向所述处理容器内供给由铜的有机化合物组成的原料气体的原料气体供给单元；
对所述处理容器内进行排气的排气单元；
将所述基板的温度保持为100℃～150℃的范围内的温度的基板温度调节单元；和
控制部，其对所述各单元进行控制，使得执行下述步骤：向所述处理容器内供给水蒸气，并向所述处理容器内供给由铜的有机化合物组成的原料气体，在所述基板上形成铜的紧贴层的步骤；将所述处理容器内的水蒸气和原料气体排出的步骤；以及向所述处理容器内供给所述原料气体和比所述紧贴层形成步骤中供给的量少的水蒸气，在所述紧贴层之上进一步形成铜膜的步骤。
15.一种计算机能够读取的存储介质，其存储有控制程序，该计算机能够读取的存储介质的特征在于：
该控制程序为控制成膜装置的控制程序，该成膜装置包括：
在内部设置有用于载置基板的载置台的密封的处理容器；
向所述处理容器内供给水蒸气的水蒸气供给单元；
向所述处理容器内供给由铜的有机化合物组成的原料气体的原料气体供给单元；
对所述处理容器内进行排气的排气单元；和
将所述基板的温度保持为100℃～150℃的范围内的温度的基板温度调节单元，
该控制程序以执行权利要求1所述的成膜方法的方式被编程有步骤组。
16.一种计算机能够读取的存储介质，其存储有控制程序，该计算机能够读取的存储介质的特征在于：
该控制程序为控制成膜装置的控制程序，该成膜装置包括：
在内部设置有用于载置基板的载置台的密封的处理容器；
向所述处理容器内供给水蒸气的水蒸气供给单元；
向所述处理容器内供给由铜的有机化合物组成的原料气体的原料气体供给单元；
对所述处理容器内进行排气的排气单元；和
将所述基板的温度保持为100℃～150℃的范围内的温度的基板温度调节单元，
该控制程序以执行权利要求2所述的成膜方法的方式被编程有步骤组。
CN2007800251775A 2006-07-20 2007-07-17 成膜方法和成膜装置 Expired - Fee Related CN101484609B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006197667A JP5151082B2 (ja) 2006-07-20 2006-07-20 成膜方法、成膜装置及び記憶媒体
JP197667/2006 2006-07-20
PCT/JP2007/064092 WO2008010489A1 (en) 2006-07-20 2007-07-17 Film forming method and film forming apparatus

Publications (2)

Publication Number Publication Date
CN101484609A true CN101484609A (zh) 2009-07-15
CN101484609B CN101484609B (zh) 2011-10-26

Family

ID=38956820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800251775A Expired - Fee Related CN101484609B (zh) 2006-07-20 2007-07-17 成膜方法和成膜装置

Country Status (6)

Country Link
US (1) US8129271B2 (zh)
JP (1) JP5151082B2 (zh)
KR (1) KR101231507B1 (zh)
CN (1) CN101484609B (zh)
TW (1) TW200818272A (zh)
WO (1) WO2008010489A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010209410A (ja) * 2009-03-10 2010-09-24 Tokyo Electron Ltd Ｃｕ膜の成膜方法および記憶媒体
JP5938164B2 (ja) * 2011-02-21 2016-06-22 東京エレクトロン株式会社 成膜方法、成膜装置、半導体装置及びその製造方法
EP3847294A4 (en) * 2018-09-03 2022-06-01 Applied Materials, Inc. DIRECT LIQUID INJECTION SYSTEM FOR THIN FILM DEPOSITION

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744192A (en) 1996-11-08 1998-04-28 Sharp Microelectronics Technology, Inc. Method of using water vapor to increase the conductivity of cooper desposited with cu(hfac)TMVS
US6110530A (en) 1999-06-25 2000-08-29 Applied Materials, Inc. CVD method of depositing copper films by using improved organocopper precursor blend
US6777331B2 (en) * 2000-03-07 2004-08-17 Simplus Systems Corporation Multilayered copper structure for improving adhesion property
JP2002060942A (ja) * 2000-06-07 2002-02-28 Anelva Corp 銅薄膜形成方法及び銅薄膜形成装置
JP2002053962A (ja) * 2000-08-01 2002-02-19 Tokyo Electron Ltd 気相成長方法及び気相成長装置並びに気相成長装置用の気化器
US6576293B2 (en) * 2001-03-26 2003-06-10 Sharp Laboratories Of America, Inc. Method to improve copper thin film adhesion to metal nitride substrates by the addition of water
US6579793B2 (en) * 2001-03-27 2003-06-17 Sharp Laboratories Of America, Inc. Method of achieving high adhesion of CVD copper thin films on TaN Substrates
US6576292B2 (en) * 2001-08-13 2003-06-10 Sharp Laboratories Of America, Inc. Method of forming highly adhesive copper thin films on metal nitride substrates via CVD
US20040009665A1 (en) * 2002-06-04 2004-01-15 Applied Materials, Inc. Deposition of copper films
CN100405549C (zh) * 2003-06-16 2008-07-23 东京毅力科创株式会社 成膜方法、半导体装置的制造方法、半导体装置和成膜装置

Also Published As

Publication number Publication date
TW200818272A (en) 2008-04-16
CN101484609B (zh) 2011-10-26
KR101231507B1 (ko) 2013-02-07
JP5151082B2 (ja) 2013-02-27
JP2008024978A (ja) 2008-02-07
US20090181538A1 (en) 2009-07-16
US8129271B2 (en) 2012-03-06
WO2008010489A1 (en) 2008-01-24
KR20090027736A (ko) 2009-03-17

Similar Documents

Publication Publication Date Title
KR101785145B1 (ko) 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체
CN101911266B (zh) 半导体装置的制造方法、半导体制造装置及存储介质
US20050079708A1 (en) Method of depositing metal layers from metal-carbonyl precursors
CN101490818B (zh) 半导体装置的制造方法以及半导体装置的制造装置
CN101128620B (zh) 成膜方法和成膜装置
CN102405304A (zh) Ni膜的成膜方法
KR20120091397A (ko) 루테늄막의 성막 방법
CN100523287C (zh) 成膜装置和成膜方法
JP2005029821A (ja) 成膜方法
CN101484609B (zh) 成膜方法和成膜装置
JP4947922B2 (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
KR100460746B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR20100013832A (ko) 원자층 증착법에 의한 금속 박막 증착 방법
CN101466864A (zh) 成膜装置、成膜方法、计算机程序和存储介质
US6734100B2 (en) Method of forming ruthenium thin film using plasma enhanced process
TWI601842B (zh) 非晶矽膜形成方法及非晶矽膜形成裝置
KR20110120948A (ko) Ｃｕ막의 성막 방법 및 기억 매체
CN102348831A (zh) Cu膜的成膜方法及存储介质
WO2006038954A1 (en) Low-pressure deposition of ruthenium and rhenium metal layers from metal-carbonyl precursors
KR20110120947A (ko) Ｃｕ막의 성막 방법 및 기억 매체
CN1222014C (zh) 化学汽相淀积生成TiN阻挡层的方法
JP2010209410A (ja) Ｃｕ膜の成膜方法および記憶媒体
TWI222109B (en) Method of fabricating a titanium nitride layer
TW202349472A (zh) 用於半導體裝置的電極形成方法及用於半導體裝置的電極
KR100530008B1 (ko) Ｒｕ 박막 증착방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111026

Termination date: 20150717

EXPY Termination of patent right or utility model