TW200818272A - Film forming method and film forming apparatus - Google Patents

Film forming method and film forming apparatus Download PDF

Info

Publication number
TW200818272A
TW200818272A TW096126403A TW96126403A TW200818272A TW 200818272 A TW200818272 A TW 200818272A TW 096126403 A TW096126403 A TW 096126403A TW 96126403 A TW96126403 A TW 96126403A TW 200818272 A TW200818272 A TW 200818272A
Authority
TW
Taiwan
Prior art keywords
processing container
film
water vapor
film forming
substrate
Prior art date
Application number
TW096126403A
Other languages
English (en)
Inventor
Yasuhiko Kojima
Taro Ikeda
Tatsuo Hatano
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200818272A publication Critical patent/TW200818272A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

200818272 九、發明說明 【發明所屬之技術領域】 本發明是有關以銅的有機化合物作爲原料在半導體晶 圓等的基板上形成銅膜的技術。 【先前技術】 爲了提升半導體裝置的性能，近年來取代鋁配線而使 用銅配線的配線技術已被實施。在製造如此的半導體裝置 的工程中，於半導體晶圓（以下稱爲晶圓）的表面形成銅膜 的技術極爲重要。在晶圓上形成銅膜的技術之一，有以銅 的有機化合物作爲原料的化學氣相沉積（C h e m i c a 1 V a ρ 〇 r Deposition; CVD)(以下稱爲 CVD)爲人所知。 藉由CVD在晶圓上形成銅膜時，例如原料氣體的三 甲基乙烯基矽烷基·六氟乙醯丙酮銅（以下記載爲 Cu(hfac)TMVS)等銅的有機化合物會被供給至真空狀態的 處理容器，在被加熱的晶圓上該物質會被熱分解，而於晶 圓的表面形成銅膜。 可是，銅原子具有擴散於晶圓内的性質，因此銅膜直 ‘ 接成膜於晶圓上的情況少，大多是在基板上預先形成之所 * 謂壁壘金屬的擴散防止膜（底層膜）上成膜。 此底層膜是使用鈦或钽、及該等的氮化物等。然而， 底層膜的壁壘金屬會與來自銅的有機化合物之有機物反應 ，而於銅膜與壁壘金屬的界面殘留有機雜質。 之間形成有機雜質層的底層膜與銅膜，其密著性會變 -5- 200818272 差。因此，在上層側的銅配線與下層側的銅配線之間的電 阻値會變大，電氣特性會惡化，且在加工晶圓時銅膜會剝 離，良品率降低。又，有機雜質層與底層膜比較下，浸潤 性差。因此，容易產生銅的凝集，往長寬比高的溝 (trench)之銅的埋入性會變差，會有發生銅配線的形成不 良的問題。 該等的問題中，對於因爲有機雜質層的形成而造成銅 膜與底層膜的著性變差的問題，在日本特開2002-60942 號公報（特別是參照0037段落乃至003 8段落、及005 7段 落）中有介紹利用水蒸氣的技術。根據該專利文獻所記載 的技術，預先在收納晶圓的處理容器内供給水蒸氣，例如 以0.5秒來同時供給水蒸氣與Cu(hfac)TMVS之後，只停 止水蒸氣的供給，藉此可取得抑止有機雜質層的生成而使 與底層膜的密著性提升之銅膜。 然而，在以Cu(hfac)TMVS作爲原料的CVD中，水蒸 氣的存在雖可抑止有機雜質層的形成，但另一方具有使銅 膜異常成長成針狀的缺點爲人所知。此點，在上述專利文 獻的技術中，即使該等氣體的供給被停止，依然水蒸氣會 滯留於處理容器内，因此難以立即停止銅膜的異常成長。 如此的情況，因爲在底層膜與銅膜之間形成間隙，所以難 以使密著性提升。 【發明內容】 本發明係著眼於以上的問題點，予以有效解決者。本 -6- 200818272 發明的目的是在於提供一種可抑止有機雜質層的形成或銅 膜的異常成長，而取得與底層膜的密著性佳的銅膜之成膜 方法及成膜裝置。 本發明之成膜方法的特徵係具備： 基板載置工程，其係於氣密的處理容器中載置基板； 第1成膜工程，其係於上述處理容器内供給水蒸氣， 且於上述處理容器内供給由銅的有機化合物所構成的原料 氣體，而於上述基板上形成銅的密著層； 排出工程，其係排出上述處理容器内的水蒸氣及原料 氣體；及 第2成膜工程，其係於上述處理容器内只再度供給上 述原料氣體，而於上述密著層之上更形成銅膜。 若利用本發明，則因爲在水蒸氣的存在下形成密著層 ，所以即使密著層所被形成的底層膜爲鈦等那樣氧化傾向 大的金屬，還是可以抑止有機雜質層的形成。其結果，可 使底層膜與密著層的密著性。另一方面，因爲在密著層的 形成後一旦將處理容器内予以排氣後再度供給原料氣體而 形成銅膜，所以亦可抑止因水蒸氣的存在所引起的銅膜異 常成長。 又’本發明之成膜方法的特徵係具備： 基板載置工程，其係於氣密的處理容器中載置基板； 第1成膜工程，其係於上述處理容器内供給水蒸氣， 且於上述處理谷益内供給由銅的有機化合物所構成的原米斗 氣體，而於上述基板上形成銅的密著層； 200818272 排出工程，其係排出上述處理容器内的水蒸氣及原料 氣體；及 第2成膜工程，其係於上述處理容器内再度供給上述 原料氣體及上述水蒸氣，而於上述密著層之上更形成銅膜 在上述第2成膜工程中所被供給的水蒸氣的量，係比 在上述第1成膜工程中所被供給的水蒸氣的量更少。 若利用本發明，則因爲在水蒸氣的存在下形成密著層 ，所以即使密著層所被形成的底層膜爲鈦等那樣氧化傾向 大的金屬，還是可以抑止有機雜質層的形成。其結果，可 使底層膜與密著層的密著性。另一方面，因爲在密著層的 形成後一旦將處理容器内予以排氣後再度供給原料氣體及 少量的水蒸氣而形成銅膜，所以亦可抑止因水蒸氣的存在 所引起的銅膜異常成長。 上述第1成膜工程的氣體導入順序，例如上述原料氣 體的供給可在上述水蒸氣的供給開始後較遲開始。此情況 ，例如在上述第1成膜工程中，上述原料氣體的供給，亦 可在上述水蒸氣的供給停止後開始。 或，在上述第1成膜工程中，上述水蒸氣的供給，例 如可與上述原料氣體的供給同時進行。 又，最好上述基板是被加熱於1 0 0 °c〜1 5 0。(：的範圍内 的溫度。 又，最好在上述基板上預先形成： 由鈦及鉅選擇的金屬所構成的底層膜，或 -8- 200818272 由上述金屬與氮、碳或氧的其中1個或2個元素的化 合物所構成的底層膜，或 由釕或其氧化物所構成的底層膜， 在該底層β吴之上形成銅膜。 或，本發明之成膜裝置的特徵係具備： 氣密的處理容器，其係載置基板的載置台設於内部； 水蒸氣供給手段，其係於上述處理容器内供給水蒸氣 y 原料氣體供給手段，其係於上述處理容器内供給由銅 的有機化合物所構成的原料氣體； 排氣手段，其係將上述處理容器内予以排氣； 基板溫度調節手段，其係將上述基板的溫度保持於 100°c〜15(rc的範圍内的溫度；及 控制部，其係控制應執行：在上述處理容器内供給水 蒸氣’且在上述處理容器内供給由銅的有機化合物所構成 的原料氣體，而於上述基板上形成銅的密著層之步驟、及 @出上述處理容器内的水蒸氣及原料氣體之步驟、及在上 述處埋容器内只再度供給上述原料氣體，而於上述密著層 2 更形成銅膜之步驟的上述各手段。 或’本發明之成膜裝置的特徵係具備： 熟德'的處理容器，其係載置基板的載置台設於内部； 水蒸氣供給手段，其係於上述處理容器内供給水蒸氣 原料氣體供給手段，其係於上述處理容器内供給由銅 -9 - 200818272 的有機化合物所構成的原料氣體； 排氣手段，其係將上述處理容器内予以排氣； 基板溫度調節手段，其係將上述基板的溫度保持於 100°C〜150°c的範圍内的溫度；及 控制部，其係控制應執行：在上述處理容器内供給水 蒸氣’且在上述處理容器内供給由銅的有機化合物所構成 的原料氣體，而於上述基板上形成銅的密著層之步驟、及 排出上述處理容器内的水蒸氣及原料氣體之步驟、及在上 述處理容器内供給上述原料氣體及比在上述密著層形成步 驟所供給的量更少量的水蒸氣，而於上述密著層之上更形 成銅膜之步驟的上述各手段。 或，本發明之電腦可讀取的記憶媒體，其特徵係記憶 控制程式，該控制程式係控制具備： 氣密的處理容器，其係載置基板的載置台設於内部； 水蒸氣供給手段，其係於上述處理容器内供給水蒸氣 9 原料氣體供給手段，其係於上述處理容器内供給由銅 的有機化合物所構成的原料氣體； 排氣手段’其係將上述處理容器内予以排氣；及 基板溫度調節手段，其係將上述基板的、温度保持於 100°C〜l5〇°C的範圍内的溫度；等之成膜裝置， 以能夠執行具備上述特徵的其中任一的成膜方法之方 式來組入步驟群。 200818272 【實施方式】 一邊參照圖1 A乃至圖1 D —邊說明有關利用本發明 之一實施形態的銅膜的成膜方法之半導體裝置的製造方法 。圖1 A乃至圖1 D是分別表示形成於晶圓W的表面部之 半導體裝置的製造工程途中的階段之該晶圓W的剖面圖 〇 圖1 A是對應於在層間絕緣膜中開鑿溝之前的狀態。 爲了説明的簡略化，銅的埋入是使用單道金屬鑲嵌法來進 行者。圖中，80、81是作爲層間絕緣膜的SiOC膜（含碳 氧化矽膜），82爲SiN膜（氮化矽膜）。 在此，說明有關形成SiOC膜80、81及SiN膜82的 手法。該等的膜皆是例如藉由電漿成膜處理來成膜。具體 而言，在被真空排氣的真空容器内放置晶圓W，對此真空 容器内供給所定的成膜氣體來電漿化而成膜。 對如此的晶圓W，首先，例如使用CF4氣體或C4F8 氣體等作爲蝕刻氣體，藉此SiOC膜81會被鈾刻成所定的 圖案狀。此時，形成SiOC膜81的底層膜之SiN膜82是 作爲蝕刻阻擋層作用。藉此，例如圖1 B所示，形成有用 以在SiOC膜81中埋入配線用的銅之例如線寬爲120nm 以下、最好爲80nm以下的溝800。
接著，例如圖1C所示，含此溝800的SiOC膜81的 表面上會例如以鈦或鉅等的壁壘金屬層（底層膜）83所被覆 。接著，以能夠在溝800内埋入銅的方式形成銅膜後，進 行 CMP (Chemical Mechanical Polishing)硏磨，例如圖 ID -11 - 200818272 所示，除去溝800内以外的銅及壁#金屬層83，在溝800 内形成銅配線8 4。 . 其次，詳細說明有關本實施形態的銅膜的成膜方法。 本成膜方法是將原料氣體之銅的有機化合物的氣體、 例如Cu(hfc)TMVS氣體供給至CVD裝置的處理容器内來 形成銅膜。此時，以所定的時序來同時供給 Cu(hfac)TMVS氣體及水蒸氣，藉此形成有機雜質少的密 著層。 然後，該等的氣體供給會被停止，殘留於處理容器内 的氣體會一旦被排氣。藉此，可防止銅膜的異常成長。然 後，再度供給該等的氣體，藉此可使銅膜的成膜以較低溫 來進行。 其次，說明有關用以實施該成膜方法的裝置。圖2是 表示進行本成膜方法的C V D裝置的一例剖面圖。C V D裝 置1是具備例如由鋁所構成的處理容器（真空處理室）1 0。 此處理容器1 〇是連設形成有上側的大徑圓筒部1 0 a、及下 側的小徑圓筒部1 〇 b。 在處理容器1 0中設有用以加熱其内壁的加熱機構（未 圖示）。並且，在處理容器10内設有用以水平載置晶圓W 的平台Π。此平台1 1是經由支撐構件1 2來支撐於小徑圓 筒部l〇b的底部。 在平台1 1内設有作爲晶圓W的溫調手段之加熱器 1 1 a。更在平台1 1設有可對平台1 1的表面突没自如的3 根支撐銷1 3，其係用以使晶圓w昇降來與外部的搬送裝 -12- 200818272 置進行交接。此支撐銷1 3是經由支撐構件1 4來連接至處 理容器1 0外的昇降機構1 5。 在處理谷窃1 1 〇的底部連接排氣管1 6的一'端側。在此 排氣管1 6的另一端側連接真空泵1 7。並且，在處理容器 1 0的大徑圓筒部1 〇a的側壁形成有藉由閘閥1 8來開閉的 搬送口 19。 在處理容器1 〇的頂部形成有開口部2 1。以能夠堵住 該開口部2 1的方式，且以能夠對向於平台1 1的方式，設 有氣體噴灑頭22。氣體噴灑頭22是具備2個氣體室25a 、2 5 b、及2種類的氣體供給孔2 7 a、2 7 b。供給至一方的 氣體室25a的氣體可由一方的氣體供給孔群27 a來供給至 處理容器10内。並且，供給至另一方的氣體室25b的氣 體可由另一方的氣體供給孔群27b來供給至處理容器1 〇 内。 在下部的氣體室25a連接有原料氣體供給路31。在此 原料氣體供給路3 1的上游側連接原料槽3 2。在原料槽3 2 中，銅膜的原料（先驅體）之銅的有機化合物（錯合體）亦即 Cu(hfac) TMVS會以液體的狀態來儲存。原料槽32更與 加壓部3 3連接。利用由此加壓部3 3所供給的氬氣等來加 壓原料槽32内，藉此Cu(hfac)TMVS可被推出至原料氣體 供給路3 1。 並且，在原料氣體供給路31中，液體質量流控制器（ 以下稱爲LMFC) 34、及用以氣化Cu(hfac)TMVS的氣化裝 置（vaporizer)35會從上游側起依序介設。氣化裝置35是 -13- 200818272 使與從載流氣體供給源36所供給的載流氣體（氫氣體）接觸 混合，而使Cu(hfac)TMVS氣化。另外，圖2中，37是調 整載流氣體的流量之質量流控制器（MFC)，VI〜V5是閥。 其次，說明有關水蒸氣側的氣體供給系。在上部氣體 室2 5b連接水蒸氣供給路41。在此水蒸氣供給路41的上 游側經由MFC43來連接水蒸氣供給源42。圖2中，V6、 V 7是閥。 並且，設於Cu(hfac)TMVS的氣體供給系及水蒸氣的 氣體供給系的各氣體供給控制系（點線部分）、設於排氣管 1 6的壓力調整部（未圖示）、加熱器1 1 a、昇降機構1 5等， 可藉由控制CVD裝置1全體動作的控制部5 0來控制。 控制部5 0是例如由具有未圖示的程式儲存部的電腦 所構成。在程式儲存部中儲存有具備有關將晶圓W搬出 入至處理容器10的動作或處理（成膜處理）的步驟（命令）群 之電腦程式。然後，藉由該電腦程式讀出至控制部5 0，控 制部5 0可控制CVD裝置1全體的動作。另外，此電腦程 式是例如在收納於硬碟、CD(Compact Disc)、MO(光磁碟） 、記憶體卡等的記憶手段之狀態下儲存於程式儲存部。 圖3是用以執行本實施形態的成膜方法之製程順序的 一例。圖3中、（a)是被施以成膜處理之晶圓w的溫度順 序，實線爲表示晶圓W的溫度（°C)。又，圖3 (b)是處理容 器1 〇内的壓力順序，實線爲表示處理容器1 〇内的絶對壓 。圖3(c)是Cu(hfac)TMVS氣體供給量的順序，實線爲表 示Cu(hfac)TMVS的質量換算的供給量（g/min)。圖3(d)是 -14- 200818272 水蒸氣供給量的順序，實線爲表示水蒸氣的流量（sccm)。 圖3 (e)是搬送Cu(hfac)TMVS氣體的載流氣體（氫）的流量 順序，實線爲表示載流氣體的流量（s c c m)。 若根據圖3的製程順序，則載置表面部爲圖1 C的狀 態（在SiOC膜8 1形成有壁壘金屬層83)的晶圓W且例如 成爲133Pa(lTorr)程度的壓力之處理容器10内，於時刻 T1的時序，例如以200sccm供給載流氣體。然後，處理 容器1〇内的壓力會被提升至例如 5Torr。然後，在 Cu(hfac)TMVS氣體的供給開始前的時刻 T2，例如以 5 s c c m開始供給水蒸氣。 其次，在時刻T3，藉由未圖示的壓力調整部來將處 理容器10内的壓力調整成2T〇rr。然後，繼續維持水蒸氣 的供給，在時刻T4，例如以0.5g/min供給Cu(hfac)TMVS 氣體，在壁壘金屬層83的表面形成由銅所構成的密著層 。然後，例如5〜6 0秒後，例如在3 0秒後的時刻T 5，停 止Cu(hfac)TMVS氣體及水蒸氣的供給。 此時，載流氣體的供給及真空泵的真空排氣是繼續著 。因此，殘存的Cu(hfac)TMVS氣體及水蒸氣會從處理容 器1 〇被排氣。 其次，在殘存於處理容器1 〇内的氣體被充分排氣後 的時刻T6，再度開始Cu(hfac)TMVS氣體的供給。此時’ 充分使CVD的製程溫度（晶圓的溫度）降低，且銅膜的異常 成長所產生的不良影響不會顯著出現程度的少4 '例如 0.1 seem以下的量之水蒸氣的供給亦再度開始。然後’在 -15- 200818272 目標之厚度的銅膜成膜的時刻Τ7，停止Cu(hfa〇TMVS氣 體及水蒸氣的供給。藉此，該順序終了。 根據上述的製程順序來使CVD裝置1作動，藉此， 如利用圖1A乃至圖1D所説明般，可在被覆預先形成有 溝800的鈦等壁壘金屬層83的晶圓w上形成具有所望厚 度的銅膜。 在圖3所示的順序中，於被供給水蒸氣的處理容器1 〇 内供給Cu(hfac)TMVS氣體的時刻T4以後的工程，是在 圖1C所示的壁壘金屬層83上形成銅的密著層之反應會進 行著。並且，從開始C u ( h f a c ) Τ Μ V S氣體的供給之前的時 刻Τ2起預先開始往處理容器1 0内供給水蒸氣，藉此水分 子會被充分地吸附於晶圓W的表面。因此，可一邊抑止 有機雜質層的形成，一邊形成密著層的反應容易進行。 其次，在水蒸氣及Cu(hfac)TMVS氣體的供給停止後 ，殘留於處理容器1 〇内的氣體會被排氣，藉此密著層的 形成會被停止，銅的異常成長會被壓制到最小限度。可是 ，在形成密著層的工程中，因爲水蒸氣存在，所以有可能 發生銅的異常成長。然而，在水蒸氣存在的處理容器1〇 内開始Cu(hfac)TMVS氣體的供給之後的時間十分短’且 處理容器10内會被排氣，藉此異常成長會被立即停止， 因此可想像銅膜無餘力成長成針狀。所以’水蒸氣的存在 對壁壘金屬層8 3與密著層的密著性造成的影響幾乎沒有 〇 其次，從排氣完了後的時刻T6起，在處理容器1 〇内 -16- 200818272 再度開始Cu(hfac)TMVS氣體的供給，藉此於密著層的表 面成長銅膜。 並且，在圖3所示的製程順序的時刻T6乃至時刻T7 的期間中，供給異常成長所造成的不良影響不會顯著出現 於銅膜的程度之少量的水蒸氣，藉此水分子會形成觸媒， 可在100 °C〜 150°C、例如130°C之低的製程溫度（晶圓的 溫度）下使銅膜成長。這是因爲水分子發揮觸媒的任務所 致。 若利用上述實施形態，則可取得其次的效果。亦即， 因爲在水蒸氣的存在下形成密著層，所以即使密著層所被 形成的壁壘金屬層83 (底層膜）爲鈦等那樣氧化傾向大的 金屬，還是可以抑止有機雜質層的形成，可使底層膜與密 著層的密著性。更因爲在密著層的形成後一旦將處理容器 10内予以排氣後再度供給Cu(hfac)TMVS氣體而形成銅膜 ，所以可抑止因水蒸氣的存在所引起的銅膜異常成長。更 藉由連續進行該等的工程，可一面將供給水蒸氣所產生的 缺點（異常成長）壓到最小限度，一面活用其優點（有機雜質 層形成的抑制）。其結果，可對壁壘金屬層8 3形成密著性 佳的銅膜。因此，可防止在作爲半導體裝置加工時發生銅 配線84的剝離等的問題，可寄與半導體裝置製造的良品 率提升。 並且，在密著層的形成時在處理容器1 〇内供給水蒸 氣，藉此可使形成銅膜的製程溫度（晶圓的溫度）例如降低 至l〇〇°C〜150°C。其結果，可改善銅膜表面的形態 -17- 200818272 (mofphology)’不易在銅配線84中形成;S孔’此點亦 與製品的良品率提升°更可藉ή _低呈m 來貢獻 省能量。 而且，在密著層的表面形成銅膜的工程中，亦藉 給例如〇 . 0 0 1 s c c m〜0 . 1 s c c m程度之銅膜的異常成長 生不良影響不會顯著出現的程度量（比在時刻T2〜時$ 之間所供給的水蒸氣更少）的水蒸氣’可丨吏製程溫度 100t：〜150 °C。在此工程中亦可對形態的改善或省能 面有所貢獻。 此外，本成膜方法的製程順序並非限於圖3所例 。例如圖4A所示’在密著層的表面形成銅膜的工程 亦可不進行用以使製程溫度降低之水蒸氣的供給。又 可如圖 4B所示，不預先進行水蒸氣的供給， Cu(hfac)TMVS氣體相同的時序，僅短時間供給水蒸i 另外，在形成密著層的工程中，是不限 Cu(hfac)TMVS氣體及水蒸氣同時供給至處理容器10 形態。例如，亦可預先供給水蒸氣，其供給停止後， 理容器10内只供給Cu (hfac)TMVS氣體，而形成密 。此情況，亦可以水蒸氣不會被排氣的方式 Cu(hfac)TMVS氣體被供給然後停止之間，一時停止 泵17。 再者，形成有密著層的壁壘金屬層83 (底層膜） 鈦以外，亦可藉由鉅來構成。或者，可爲由鈦或鉅與 碳/或氧的其中1個或2個元素的化合物所構成的壁壘 可寄 於節 由供 所產 纽T5 成爲 量方 示者 中， ，亦 以和 Ui ° 於將 内的 在處 著層 ，至 真空 除了 氮、 金屬 -18- 200818272 層。又，亦可藉由釕或其氧化物來構成此壁壘金屬層。 <實施例> (實驗1) 在由鈦所構成的底層膜上，藉由本實施形態的成膜方 法來進行密著層的形成及銅膜的成膜。然後，觀察該等的 剖面。 (實施例1-1) 在被覆於晶圓W上的鈦所構成的壁壘金屬的表面， 按照圖3所示的製程順序來形成銅膜。另外，製程溫度爲 13 0°C，時刻T6〜T7之間的水蒸氣的供給未進行。將使用 SEM來攝取所取得的銅膜與底層膜的剖面之結果顯示於圖 5A。 (比較例1 - 1) 同樣，在鈦製的壁壘金屬的表面，按照變更圖3所示 的製程順序的一部份後的製程順序來形成銅膜。本比較例 的製程順序是在時刻T1〜時刻T7的期間中，未進行水蒸 氣的供給。此點爲與（實施例1 -1)相異的點。另外，製程 溫度爲130°C。將使用SEM來攝取所取得的銅膜與底層膜 的剖面之結果顯示於圖5 B。 (實驗1的考察） - 19- 200818272 如圖5 A所不，就供給水蒸氣來形成銅膜（實施例丨_ i ) 而言，有機雜質層的厚度爲1.5nm，有機雜質層幾乎未形 成。相封的’就不供給水蒸氣（比較例1 -1 )而言，如圖5 B 所示’有機雜質層的厚度爲6nm，是導入水蒸氣時的4倍 。如此厚的有機物層的形成’可想像成是使底層膜與銅膜 的密著性悪化者。 (實驗2) 藉由本實施形態的成膜方法來形成銅膜。觀察其表面 的凹凸。 (實施例2-1) 在與（實施例1 -1 )同樣的條件下形成銅膜。將使用 SEM來攝取該銅膜表面的結果顯示於圖6A。 (比較例2 - 1 ) 在與（比較例1 -1)同樣的條件下形成銅膜。將使用 SEM來攝取該銅膜表面的結果顯示於圖6B。 (實驗2的考察） 根據（實施例2-1)的結果，如圖6A所示，可知形成銅 膜表面的凹凸小，形態良好的銅膜。另一方面，根據不在 處理容器1 〇内供給水蒸氣（比較例2 -1)的結果，如圖6 B 所示，可知形成銅膜表面的凹凸大，形態差的銅膜。由該 - 20- 200818272
等的結果可知，在以Cu(hfac)TMVS氣體作爲原料的CVD 中，藉由供給水蒸氣來使製程溫度降低’可改1善銅1 M ® 的形態。 (實驗3) 在表面形成有溝的晶圓W上，藉由本實施形態的成 膜方法來形成銅膜，確認溝的埋入性。 (實施例3-1) 按照圖3所示的製程順序，形成銅膜，在寬1 20nm、 深5 0 Onm (長寬比4. 2)的溝中埋入銅。在此溝的表面’預 先藉由離子化PVD來形成厚度15nm之鈦所構成的底層膜 。將使用SEM來攝取此溝的剖面之結果顯示於圖7A。 (實施例3-2) 以同樣的手法來形成銅膜，在寬80iim、深5 00nm (長 寬比6. 3)的溝中埋入銅。在此溝的表面，和（實施例3-1) 同樣，形成有由鈦所構成的底層膜。將使用SEM來攝取 此溝的剖面之結果顯示於圖7B。 (實驗3的考察） 如圖7A及圖7B所示，（實施例3-1)及（實施例3-2)的 其中任何情況，皆是幾乎未形成有機雜質層，溝表面的浸 潤性不會降低，因此往溝的埋入性良好。 -21 - 200818272 【圖式簡單說明】 圖1 A乃至圖1 D是利用本發明之一實施形態的銅膜 的成膜方法之對應於半導體裝置的製造方法的各步驟的晶 圓槪略剖面圖。 圖2是用以實施本實施形態的銅膜的成膜方法之C V D 裝置的槪略剖面圖。 圖3是用以實施本實施形態的銅膜的成膜方法之製程 順序的一例。 圖4A及圖4B是圖3的製程順序的變形例。 圖5A及圖5B是用以評價形成有有機雜質層的狀態之 晶圓剖面的擴大照片。 圖6A及圖6B是用以評價銅膜表面的形態的擴大照片 〇 圖7A及圖7B是用以評價往形成於晶圓表面的溝之銅 的埋入性的晶圓剖面擴大照片。 【主要元件符號說明】 10:處理容器（真空處理室） l〇a :大徑圓筒部 l〇b :小徑圓筒部 1 1 :平台 1 1 a :加熱器 1 2 :支撐構件 1 3 :支撐銷 - 22 - 200818272 1 4 :支撐構件 1 5 :昇降機構 1 6 :排氣管 1 7 :真空泵 1 8 .闊閥 19 :搬送口 21 :開口部 22 :氣體噴灑頭 25a 、 25b :氣體室 27a、27b :氣體供給孔 3 1 :原料氣體供給路 3 2 :原料槽 3 3 :加壓部 3 4 :液體質量流控制器 3 5 :氣化裝置 3 6 :載流氣體供給源 3 7 :質量流控制器 4 1 :水蒸氣供給路 42 :水蒸氣供給源 5 0 :控制部 8 0、8 1 :層間絕緣膜 82 : SiN 膜 83:壁壘金屬層（底層膜） 84 :銅配線 - 23- 200818272 800 VI -V6、 :溝 .V 5 :閥 V7 :閥 -24

Claims (1)

  1. 200818272 十、申請專利範圍 1 · 一種成膜方法，其特徵係具備： 基板載置工程，其係於氣密的處理容器中載置基板； 第1成膜工程，其係於上述處理容器内供給水蒸氣， 且於上述處理容器内供給由銅的有機化合物所構成的原_ 氣體，而於上述基板上形成銅的密著層； 排出工程，其係排出上述處理容器内的水蒸氣及原_ 氣體；及 第2成膜工程，其係於上述處理容器内只再度供給上 述原料氣體，而於上述密著層之上更形成銅膜。 2·—種成膜方法，其特徵係具備： 基板載置工程，其係於氣密的處理容器中載置基板； 第1成膜工程，其係於上述處理容器内供給水蒸氣， 且於上述處理谷益内供給由銅的有機化合物所構成的原料 氣體，而於上述基板上形成銅的密著層； 排出工程’其係排出上述處理容器内的水蒸氣及原料 氣體；及 第2成膜工程，其係於上述處理容器内再度供給上述 原料氣體及上述水蒸氣，而於上述密著層之上更形成銅膜 在上述第2成膜工程中所被供給的水蒸氣的量，係比 在上述第1成膜工程中所被供給的水蒸氣的量更少。 3 .如申請專利範圍第1項之成膜方法，其中，在上述 第1成膜工程中，上述原料氣體的供給可在上述水蒸氣的 -25- 200818272 供給開始後較遲開始。 4·如申請專利範圍第2項之成膜方法，其中，在上述 第1成膜工程中’上述原料氣體的供給可在上述水蒸氣的 供給開始後較遲開始。 5 .如申請專利範圍第3項之成膜方法，其中，在上述 第1成膜工程中’上述原料氣體的供給可在上述水蒸氣的 供給停止後開始。 6 ·如申請專利範圍第4項之成膜方法，其中，在上述 第1成膜工程中’上述原料氣體的供給可在上述水蒸氣的 供給停止後開始。 7 ·如申請專利範圍第1項之成膜方法，其中，在上述 第1成膜工程中’上述水蒸氣的供給可與上述原料氣體的 供給同時進行。 8 ·如申請專利範圍第2項之成膜方法，其中，在上述 第1成膜工程中，上述水蒸氣的供給可與上述原料氣體的 供給同時進行。 9 .如申請專利範圍第1項之成膜方法，其中，上述基 板係被加熱於1 0 0 °C〜1 5 0 °C的範圍内的溫度。 1 〇 ·如申請專利範圍第2項之成膜方法，其中，上述 基板係被加熱於1 0 0 °C〜1 5 0 °C的範圍内的溫度。 1 1 ·如申請專利範圍第1項之成膜方法，其中，在上 述基板上預先形成： 由欽及钽選擇的金屬所構成的底層膜，或 由上述金屬與氮、碳或氧的其中1個或2個元素的化 -26- 200818272 合物所構成的底層膜，或 由釕或其氧化物所構成的底層膜， 在該底層膜之上形成銅膜。 12. 如申請專利範圍第2項之成膜方法，其中，在上 述基板上預先形成： 由鈦及鉅選擇的金屬所構成的底層膜，或 由上述金屬與氮、碳或氧的其中1個或2個元素的化 合物所構成的底層膜，或 由釕或其氧化物所構成的底層膜， 在該底層膜之上形成銅膜。 13. —種成膜裝置，其特徵係具備： 氣密的處理容器，其係載置基板的載置台設於内部； 水蒸氣供給手段，其係於上述處理容器内供給水蒸氣 原料氣體供給手段，其係於上述處理容器内供給由銅 的有機化合物所構成的原料氣體； 排氣手段，其係將上述處理容器内予以排氣； 基板溫度調節手段，其係將上述基板的溫度保持於 100°c〜150°c的範圍内的溫度；及 控制部，其係控制應執行：在上述處理容器内供給水 蒸氣’且在上述處理容器内供給由銅的有機化合物所構成 的原料氣體，而於上述基板上形成銅的密著層之步驟、及 排出上述處理容器内的水蒸氣及原料氣體之步驟、及在上 述處理容器内只再度供給上述原料氣體，而於上述密著層 -27- 200818272 之上更形成銅膜之步驟的上述各手段。 14. 一種成膜裝置，其特徵係具備： 氣密的處理容器，其係載置基板的載置台設於内部； 水蒸氣供給手段，其係於上述處理容器内供給水蒸氣 9 原料氣體供給手段，其係於上述處理容器内供給由銅 的有機化合物所構成的原料氣體； 排氣手段，其係將上述處理容器内予以排氣； 基板溫度調節手段，其係將上述基板的溫度保持於 l〇〇°C〜150°c的範圍内的溫度；及 控制邰’其係控制應執行：在上述處理容器内供給水 蒸氣’且在上述處理容器内供給由銅的有機化合物所構成 的原料氣體，而於上述基板上形成銅的密著層之步驟、及 排出上述處理容器内的水蒸氣及原料氣體之步驟、及在上 述處理容器内供給上述原料氣體及比在上述密著層形成步 驟所供給的量更少量的水蒸氣，而於上述密著層之上更形 成銅膜之步驟的上述各手段。 1 5 · —種電腦可讀取的記憶媒體，其特徵係記憶控制 程式’該控制程式係控制具備： 氣拾的處理容器’其係載置基板的載置台設於内部； 水蒸氣供給手段’其係於上述處理容器内供給水蒸氣 j 原料氣體供給手段，其係於上述處理容器内供給由銅 的有機化合物所構成的原料氣體； -28- 200818272 排氣手段，其係將上述處理容器内予以排氣；及 基板溫度調節手段’其係將上述基板的溫度保持於 100 °C〜150 °c的範圍内的溫度；等之成膜裝置， 以能夠執行申請專利範圍第1項所記載的成膜方法之 方式來組入步驟群。 1 6 _ —種電腦可讀取的記憶媒體，其特徵係記憶控制 程式，該控制程式係控制具備： 氣密的處理容器，其係載置基板的載置台設於内部； 水蒸氣供給手段，其係於上述處理容器内供給水蒸氣 9 原料氣體供給手段，其係於上述處理容器内供給由銅 的有機化合物所構成的原料氣體； 排氣手段’其係將上述處理容器内予以排氣；及 基板溫度調節手段，其係將上述基板的溫度保持於 1 〇 0 °C〜1 5 0 °c的範圍内的溫度；等之成膜裝置， 以能夠執行申請專利範圍第2項所記載的成膜方法之 方式來組入步驟群。 -29-
TW096126403A 2006-07-20 2007-07-19 Film forming method and film forming apparatus TW200818272A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006197667A JP5151082B2 (ja) 2006-07-20 2006-07-20 成膜方法、成膜装置及び記憶媒体

Publications (1)

Publication Number Publication Date
TW200818272A true TW200818272A (en) 2008-04-16

Family

ID=38956820

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096126403A TW200818272A (en) 2006-07-20 2007-07-19 Film forming method and film forming apparatus

Country Status (6)

Country Link
US (1) US8129271B2 (zh)
JP (1) JP5151082B2 (zh)
KR (1) KR101231507B1 (zh)
CN (1) CN101484609B (zh)
TW (1) TW200818272A (zh)
WO (1) WO2008010489A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010209410A (ja) * 2009-03-10 2010-09-24 Tokyo Electron Ltd Ｃｕ膜の成膜方法および記憶媒体
JP5938164B2 (ja) * 2011-02-21 2016-06-22 東京エレクトロン株式会社 成膜方法、成膜装置、半導体装置及びその製造方法
WO2020050974A1 (en) * 2018-09-03 2020-03-12 Applied Materials, Inc. Direct liquid injection system for thin film deposition

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744192A (en) 1996-11-08 1998-04-28 Sharp Microelectronics Technology, Inc. Method of using water vapor to increase the conductivity of cooper desposited with cu(hfac)TMVS
US6110530A (en) 1999-06-25 2000-08-29 Applied Materials, Inc. CVD method of depositing copper films by using improved organocopper precursor blend
US6777331B2 (en) * 2000-03-07 2004-08-17 Simplus Systems Corporation Multilayered copper structure for improving adhesion property
JP2002060942A (ja) * 2000-06-07 2002-02-28 Anelva Corp 銅薄膜形成方法及び銅薄膜形成装置
JP2002053962A (ja) * 2000-08-01 2002-02-19 Tokyo Electron Ltd 気相成長方法及び気相成長装置並びに気相成長装置用の気化器
US6576293B2 (en) * 2001-03-26 2003-06-10 Sharp Laboratories Of America, Inc. Method to improve copper thin film adhesion to metal nitride substrates by the addition of water
US6579793B2 (en) * 2001-03-27 2003-06-17 Sharp Laboratories Of America, Inc. Method of achieving high adhesion of CVD copper thin films on TaN Substrates
US6576292B2 (en) * 2001-08-13 2003-06-10 Sharp Laboratories Of America, Inc. Method of forming highly adhesive copper thin films on metal nitride substrates via CVD
US20040009665A1 (en) * 2002-06-04 2004-01-15 Applied Materials, Inc. Deposition of copper films
CN100405549C (zh) * 2003-06-16 2008-07-23 东京毅力科创株式会社 成膜方法、半导体装置的制造方法、半导体装置和成膜装置

Also Published As

Publication number Publication date
KR20090027736A (ko) 2009-03-17
US8129271B2 (en) 2012-03-06
CN101484609B (zh) 2011-10-26
JP2008024978A (ja) 2008-02-07
US20090181538A1 (en) 2009-07-16
KR101231507B1 (ko) 2013-02-07
WO2008010489A1 (en) 2008-01-24
JP5151082B2 (ja) 2013-02-27
CN101484609A (zh) 2009-07-15

Similar Documents

Publication Publication Date Title
TWI683022B (zh) 成膜方法、鎢膜之成膜方法及記憶媒體
JP2017069313A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
US20100233876A1 (en) Film forming apparatus, film forming method, computer program and storage medium
TW201035356A (en) Method of depositing tungsten film with reduced resistivity and improved surface morphology
KR20150111302A (ko) 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체
TW200818395A (en) Manufacturing method and apparatus for semiconductor device, semiconductor device, computer program and storage medium
TWI415217B (zh) A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, a computer program, and a memory medium
JP2007270355A (ja) 金属カルボニル先駆体を利用した堆積プロセスの初期化方法及びシステム
WO2010087362A1 (ja) 成膜方法及びプラズマ成膜装置
TW201824452A (zh) 成膜方法、成膜系統及其記憶媒體
JP2005029821A (ja) 成膜方法
JP4947922B2 (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
JP6391355B2 (ja) タングステン膜の成膜方法
TW200818272A (en) Film forming method and film forming apparatus
JP6723128B2 (ja) ニッケル配線の製造方法
JP2004346401A (ja) 成膜方法
JP2016174141A (ja) Ｃｕ配線の製造方法
WO2010095498A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
WO2010095497A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
JP2010209410A (ja) Ｃｕ膜の成膜方法および記憶媒体
TWI222109B (en) Method of fabricating a titanium nitride layer
JP2009044056A (ja) 銅膜作製方法
JP5411535B2 (ja) 半導体装置の製造方法
JP2010212323A (ja) Ｃｕ膜の成膜方法および記憶媒体
US20080182021A1 (en) Continuous ultra-thin copper film formed using a low thermal budget