JP5411535B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5411535B2 JP5411535B2 JP2009058176A JP2009058176A JP5411535B2 JP 5411535 B2 JP5411535 B2 JP 5411535B2 JP 2009058176 A JP2009058176 A JP 2009058176A JP 2009058176 A JP2009058176 A JP 2009058176A JP 5411535 B2 JP5411535 B2 JP 5411535B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- film
- layer
- copper alloy
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
また、この発明の第2の態様に係る半導体装置の製造方法は、N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として、これらN層の銅、又は銅合金配線を互いに絶縁する層間絶縁膜上にマンガンを含む物質をCVD法で堆積し、酸素源は前記層間絶縁膜表面に存在する酸素原子またはCVD室内に存在する残留H 2 OおよびO 2 とした酸化マンガン膜を使用する半導体装置の製造方法であって、第N層よりも下層にある酸化マンガン膜は、セルフリミットがかかる前に成膜を完了させ、前記第N層の酸化マンガン膜は、セルフリミットがかかるように成膜する。
また、この発明の第3の態様に係る半導体装置の製造方法は、N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として、これらN層の銅、又は銅合金配線を互いに絶縁する層間絶縁膜上にマンガンを含む物質をCVD法で堆積して成膜された酸化マンガン膜を使用する半導体装置の製造方法であって、前記酸化マンガン膜の成膜時に酸素を意図的に供給せず、第N層よりも下層にある酸化マンガン膜は、セルフリミットがかかる前に成膜を完了させ、前記第N層の酸化マンガン膜は、セルフリミットがかかるように成膜する。
また、この発明の第4の態様に係る半導体装置の製造方法は、N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として酸化マンガン膜を使用する半導体装置の製造方法であって、(1)層間絶縁膜を形成する工程と、(2)前記層間絶縁膜に、前記銅、又は銅合金配線が埋め込まれる凹部を形成する工程と、(3)前記凹部が形成された前記層間絶縁膜上にマンガンを含む物質をCVD法で堆積し、前記凹部が形成された層間絶縁膜との界面に酸化マンガンを析出させて酸化マンガン膜を形成する工程と、(4)前記酸化マンガン膜が形成された前記層間絶縁膜の凹部に、銅、又は銅合金を埋め込み、銅、又は銅合金配線を形成する工程とを具備し、前記(1)から前記(4)の工程をN回行い、前記酸化マンガン膜をバリア膜とする前記N層の銅、又は銅合金配線を形成し、第N層の銅、又は銅合金配線のバリア膜となる前記酸化マンガン膜は、膜厚が増加しなくなるセルフリミット膜厚で形成し、前記第N層よりも下層にある銅、又は銅合金配線のバリア膜となる前記酸化マンガン膜は、前記セルフリミット膜厚未満の膜厚で形成する。
図1A乃至図1Gは、この発明の第1の実施形態に係る半導体装置の製造方法の一例を示す断面図である。なお、図1A乃至図1Gにおいては、半導体基板(例えば、シリコンウエハ)の図示は省略し、半導体基板上に形成された第1層層間絶縁膜より上にある構造を示している。
まず、図1Aに示すように、第1層層間絶縁膜1に、フォトリソグラフィ技術を用いて第1層金属配線を埋め込むための凹部2を形成する。
第1層層間絶縁膜の材質例としては、
シリコン(Si)、及び酸素(O)を含む絶縁物(例えば、SiOx系膜)
シリコン(Si)、酸素(O)、及び炭素(C)を含む絶縁物(例えば、SiOC系膜)
シリコン(Si)、酸素(O)、及びフッ素(F)を含む絶縁物(例えば、SiOF系膜)
シリコン(Si)、酸素(O)、炭素(C)、及び水素(H)を含む絶縁物(例えば、SiCOH系膜)
等の酸素を含む絶縁物を挙げることができる。また、これらの絶縁物を含む複数の絶縁膜を積層させても良い。本例では、酸化シリコン(SiOx)系の絶縁物、例えば、CVDを用いて形成されたCVD−SiO2膜とした。
(第2層配線形成工程)
次に、図1Dに示すように、第1層層間絶縁膜1上、及び第1層金属配線4上に、第2層層間絶縁膜5を形成する。第2層層間絶縁膜5の材質例は、第1層層間絶縁膜1と同じで良く、本例では、CVD−SiO2膜とした。
次に、酸化マンガン成膜装置(酸化マンガンCVD装置)の一例を説明する。
Cp2Mn[=Mn(C5H5)2]
(MeCp)2Mn[=Mn(CH3C5H4)2]
(i−PrCp)2Mn[=Mn(C3H7C5H4)2]
(t−BuCp)2Mn[=Mn(C4H9C5H4)2]
Mn(DMPD)(EtCp)[=Mn(C7H11C2H5C5H4)]
((CH3)5Cp)2Mn[=Mn((CH3)5C5H4)2]よりなる群から選択される1以上の有機化合物を用いることもできる。
第1の実施形態では、多層の銅、又は銅合金配線の層数が2層の例を示したが、3層以上の銅、又は銅合金配線を有する半導体装置にも適用することができる。
以下、3層以上の例として、3層の銅、又は銅合金配線を有する半導体装置の製造方法を、第2の実施形態として説明する。
まず、図5Aに示すように、例えば、第1の実施形態において説明した製造方法に従って、第1層金属配線4、及び第2層金属配線8まで形成する。ただし、第1層バリア膜3の膜厚t1、及び第2層バリア膜7の膜厚t2の双方とも、セルフリミット膜厚未満とする。
次に、図5Bに示すように、第2層層間絶縁膜5上、及び第2層金属配線8上に、第3層層間絶縁膜9を形成する。第3層層間絶縁膜9の材質例は、第1の実施形態において説明した第1層層間絶縁膜1及び第2層層間絶縁膜5と同じで良い。本例では、CVD−SiO2膜とした。
Claims (11)
- N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として、これらN層の銅、又は銅合金配線を互いに絶縁する層間絶縁膜上にマンガンを含む物質をCVD法で堆積し、セルフリミットがかかる条件にて成膜された酸化マンガン膜を使用する半導体装置の製造方法であって、
第N層よりも下層にある酸化マンガン膜は、セルフリミットがかかる前に成膜を完了させ、
前記第N層の酸化マンガン膜は、セルフリミットがかかるように成膜することを特徴とする半導体装置の製造方法。 - N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として、これらN層の銅、又は銅合金配線を互いに絶縁する層間絶縁膜上にマンガンを含む物質をCVD法で堆積し、酸素源は前記層間絶縁膜表面に存在する酸素原子またはCVD室内に存在する残留H 2 OおよびO 2 とした酸化マンガン膜を使用する半導体装置の製造方法であって、
第N層よりも下層にある酸化マンガン膜は、セルフリミットがかかる前に成膜を完了させ、
前記第N層の酸化マンガン膜は、セルフリミットがかかるように成膜することを特徴とする半導体装置の製造方法。 - N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として、これらN層の銅、又は銅合金配線を互いに絶縁する層間絶縁膜上にマンガンを含む物質をCVD法で堆積して成膜された酸化マンガン膜を使用する半導体装置の製造方法であって、
前記酸化マンガン膜の成膜時に酸素を意図的に供給せず、
第N層よりも下層にある酸化マンガン膜は、セルフリミットがかかる前に成膜を完了させ、
前記第N層の酸化マンガン膜は、セルフリミットがかかるように成膜することを特徴とする半導体装置の製造方法。 - N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として酸化マンガン膜を使用する半導体装置の製造方法であって、
(1) 層間絶縁膜を形成する工程と、
(2) 前記層間絶縁膜に、前記銅、又は銅合金配線が埋め込まれる凹部を形成する工程と、
(3) 前記凹部が形成された前記層間絶縁膜上にマンガンを含む物質をCVD法で堆積し、前記凹部が形成された層間絶縁膜との界面に酸化マンガンを析出させて酸化マンガン膜を形成する工程と、
(4) 前記酸化マンガン膜が形成された前記層間絶縁膜の凹部に、銅、又は銅合金を埋め込み、銅、又は銅合金配線を形成する工程とを具備し、
前記(1)から前記(4)の工程をN回行い、前記酸化マンガン膜をバリア膜とする前記N層の銅、又は銅合金配線を形成し、
第N層の銅、又は銅合金配線のバリア膜となる前記酸化マンガン膜は、膜厚が増加しなくなるセルフリミット膜厚で形成し、
前記第N層よりも下層にある銅、又は銅合金配線のバリア膜となる前記酸化マンガン膜は、前記セルフリミット膜厚未満の膜厚で形成することを特徴とする半導体装置の製造方法。 - 前記N層の銅、又は銅合金配線のうち、第2層目以上の銅、又は銅合金配線が埋め込まれる凹部には、下層の銅、又は銅合金配線に達するヴィア孔と、前記第2層目以上の銅、又は銅合金配線の形成パターンとされた溝とを形成することを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記セルフリミット膜厚は、4乃至6nmであることを特徴とする請求項4又は請求項5に記載の半導体装置の製造方法。
- 前記第N層の酸化マンガン膜が、前記第N層よりも下層にある酸化マンガン膜に、セルフリミットがかかるように成膜されることを特徴とする請求項1から請求項6のいずれか一項に記載の半導体装置の製造方法。
- 前記層間絶縁膜に、酸素を含む絶縁物が用いられていることを特徴とする請求項1から請求項7のいずれか一項に記載の半導体装置の製造方法。
- 前記酸素を含む絶縁物が、酸化シリコン系の絶縁物であることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記酸化シリコン系の絶縁物が、CVD法を用いて形成されたSiO2であることを特徴とする請求項9に記載の半導体装置の製造方法。
- マンガンを含む有機化合物を用いて前記マンガンを含む物質を形成することを特徴とする請求項1から請求項10のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009058176A JP5411535B2 (ja) | 2009-03-11 | 2009-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009058176A JP5411535B2 (ja) | 2009-03-11 | 2009-03-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010212497A JP2010212497A (ja) | 2010-09-24 |
JP5411535B2 true JP5411535B2 (ja) | 2014-02-12 |
Family
ID=42972362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009058176A Expired - Fee Related JP5411535B2 (ja) | 2009-03-11 | 2009-03-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5411535B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4478038B2 (ja) * | 2004-02-27 | 2010-06-09 | 株式会社半導体理工学研究センター | 半導体装置及びその製造方法 |
JP4236201B2 (ja) * | 2005-08-30 | 2009-03-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2007173511A (ja) * | 2005-12-22 | 2007-07-05 | Sony Corp | 半導体装置の製造方法 |
JP2008013848A (ja) * | 2006-06-08 | 2008-01-24 | Tokyo Electron Ltd | 成膜装置及び成膜方法 |
-
2009
- 2009-03-11 JP JP2009058176A patent/JP5411535B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010212497A (ja) | 2010-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7326475B2 (ja) | 非金属表面への選択的堆積 | |
JP4236201B2 (ja) | 半導体装置の製造方法 | |
US8440563B2 (en) | Film forming method and processing system | |
TWI703620B (zh) | 鎢膜之成膜方法及成膜裝置 | |
JP2008028058A (ja) | 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体 | |
TW201027625A (en) | Method for forming ruthenium metal cap layers | |
KR20100113475A (ko) | 루테늄의 선택적 증착을 반도체 장치의 제조 과정에 부가하는 방법 | |
CN101911266A (zh) | 半导体装置的制造方法、半导体制造装置及存储介质 | |
JP6030439B2 (ja) | マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法 | |
JP5119618B2 (ja) | 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体 | |
KR20190037126A (ko) | 선택 성막 방법 및 반도체 장치의 제조 방법 | |
US20080157368A1 (en) | Multi-layered metal line of semiconductor device having excellent diffusion barrier and method for forming the same | |
JP5411535B2 (ja) | 半導体装置の製造方法 | |
JP5025679B2 (ja) | 半導体装置 | |
JP3052278B2 (ja) | 配線用銅薄膜の形成方法とそれを用いた半導体装置の製造方法 | |
KR20080106373A (ko) | 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체 | |
KR100465093B1 (ko) | 반도체 소자의 제조 방법 | |
WO2008042691A2 (en) | Processing system containing a hot filament hydrogen radical source for integrated substrate processing | |
KR100788602B1 (ko) | 반도체 소자 및 그 금속 배선 형성 방법 | |
JP5151082B2 (ja) | 成膜方法、成膜装置及び記憶媒体 | |
JP2011171559A (ja) | マンガン含有低誘電率膜及びその製造方法、半導体装置の製造方法並びに成膜装置 | |
WO2010095497A1 (ja) | Cu膜の成膜方法および記憶媒体 | |
WO2023008239A1 (ja) | 基板表面に形成された凹部に対してルテニウムを埋め込む方法及び装置 | |
CN103187358A (zh) | 一种铜阻挡层制作方法 | |
TW202316565A (zh) | 選擇性沉積的自組裝單層 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131108 |
|
LAPS | Cancellation because of no payment of annual fees |