JP5411535B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5411535B2
JP5411535B2 JP2009058176A JP2009058176A JP5411535B2 JP 5411535 B2 JP5411535 B2 JP 5411535B2 JP 2009058176 A JP2009058176 A JP 2009058176A JP 2009058176 A JP2009058176 A JP 2009058176A JP 5411535 B2 JP5411535 B2 JP 5411535B2
Authority
JP
Japan
Prior art keywords
copper
film
layer
copper alloy
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009058176A
Other languages
English (en)
Other versions
JP2010212497A (ja
Inventor
秀典 三好
賢治 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009058176A priority Critical patent/JP5411535B2/ja
Publication of JP2010212497A publication Critical patent/JP2010212497A/ja
Application granted granted Critical
Publication of JP5411535B2 publication Critical patent/JP5411535B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

この発明は、半導体装置の製造方法に係わり、特に、バリア膜の形成方法に関する。
金属配線、例えば、銅(Cu)配線の新しいバリア膜として、特許文献1に記載されるように、酸化マンガン(MnOx)膜が検討されている。
特開2008−205177号公報
本件発明者等の研究によると、MnOx膜はCVD法を用いて形成できることが分かった。また、酸素源となるガスを意図的には供給せず、Mn源となるガスのみ供給する条件で形成したCVD−MnOx膜は、MnOxとの親和力が大きい二酸化シリコン(SiO)膜上においては、セルフリミット的に連続膜状に成膜することが分かった。即ち、CVD−MnOx膜は、セルフリミット時間が経過した後に成膜を続けても膜厚はほとんど増加しない。なお、酸素源は膜表面に存在する酸素原子またはCVD室内に存在する残留成分(HO、Oなど)と考えられる。
しかし、CVD−MnOx膜は、Cu上にわずかに付着することも分かった。CVD−MnOx膜はCuに比較して抵抗が高く、絶縁性である。このため、CVD−MnOxをバリア膜に用いると、ヴィア孔における導通不良等による歩留り低下が懸念される、という事情がある。
この発明は、上記事情に鑑みてなされたもので、CVD−MnOxをバリア膜に用いても歩留りの低下を抑制することが可能な半導体装置の製造方法を提供することを目的とする。
上記課題を解決するため、この発明の第1の態様に係る半導体装置の製造方法は、N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として、これらN層の銅、又は銅合金配線を互いに絶縁する層間絶縁膜上にマンガンを含む物質をCVD法で堆積し、セルフリミットがかかる条件にて成膜された酸化マンガン膜を使用する半導体装置の製造方法であって、第N層よりも下層にある酸化マンガン膜は、セルフリミットがかかる前に成膜を完了させ、前記第N層の酸化マンガン膜は、セルフリミットがかかるように成膜する。
また、この発明の第2の態様に係る半導体装置の製造方法は、N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として、これらN層の銅、又は銅合金配線を互いに絶縁する層間絶縁膜上にマンガンを含む物質をCVD法で堆積し、酸素源は前記層間絶縁膜表面に存在する酸素原子またはCVD室内に存在する残留H OおよびO とした酸化マンガン膜を使用する半導体装置の製造方法であって、第N層よりも下層にある酸化マンガン膜は、セルフリミットがかかる前に成膜を完了させ、前記第N層の酸化マンガン膜は、セルフリミットがかかるように成膜する。
また、この発明の第3の態様に係る半導体装置の製造方法は、N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として、これらN層の銅、又は銅合金配線を互いに絶縁する層間絶縁膜上にマンガンを含む物質をCVD法で堆積して成膜された酸化マンガン膜を使用する半導体装置の製造方法であって、前記酸化マンガン膜の成膜時に酸素を意図的に供給せず、第N層よりも下層にある酸化マンガン膜は、セルフリミットがかかる前に成膜を完了させ、前記第N層の酸化マンガン膜は、セルフリミットがかかるように成膜する。
また、この発明の第4の態様に係る半導体装置の製造方法は、N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として酸化マンガン膜を使用する半導体装置の製造方法であって、(1)層間絶縁膜を形成する工程と、(2)前記層間絶縁膜に、前記銅、又は銅合金配線が埋め込まれる凹部を形成する工程と、(3)前記凹部が形成された前記層間絶縁膜上にマンガンを含む物質をCVD法で堆積し、前記凹部が形成された層間絶縁膜との界面に酸化マンガンを析出させて酸化マンガン膜を形成する工程と、(4)前記酸化マンガン膜が形成された前記層間絶縁膜の凹部に、銅、又は銅合金を埋め込み、銅、又は銅合金配線を形成する工程とを具備し、前記(1)から前記(4)の工程をN回行い、前記酸化マンガン膜をバリア膜とする前記N層の銅、又は銅合金配線を形成し、第N層の銅、又は銅合金配線のバリア膜となる前記酸化マンガン膜は、膜厚が増加しなくなるセルフリミット膜厚で形成し、前記第N層よりも下層にある銅、又は銅合金配線のバリア膜となる前記酸化マンガン膜は、前記セルフリミット膜厚未満の膜厚で形成する。
この発明によれば、CVD−MnOxをバリア膜に用いても歩留りの低下を抑制することが可能な半導体装置の製造方法を提供できる。
第1の実施形態に係る半導体装置の製造方法の一例を示す断面図 第1の実施形態に係る半導体装置の製造方法の一例を示す断面図 第1の実施形態に係る半導体装置の製造方法の一例を示す断面図 第1の実施形態に係る半導体装置の製造方法の一例を示す断面図 第1の実施形態に係る半導体装置の製造方法の一例を示す断面図 第1の実施形態に係る半導体装置の製造方法の一例を示す断面図 第1の実施形態に係る半導体装置の製造方法の一例を示す断面図 CVD−MnOxのセルフリミットを示す図 比較例を示す断面図 比較例を示す断面図 第1の実施形態に係る半導体装置の製造方法を実施するための酸化マンガン成膜装置の一例を概略的に示す断面図 第2の実施形態に係る半導体装置の製造方法の一例を示す断面図 第2の実施形態に係る半導体装置の製造方法の一例を示す断面図 第2の実施形態に係る半導体装置の製造方法の一例を示す断面図 第2の実施形態に係る半導体装置の製造方法の一例を示す断面図 第2の実施形態に係る半導体装置の製造方法の一例を示す断面図
以下、添付図面を参照して、この発明の実施の形態について説明する。この説明において、参照する図面全てにわたり、同一の部分については同一の参照符号を付す。
(第1の実施形態)
図1A乃至図1Gは、この発明の第1の実施形態に係る半導体装置の製造方法の一例を示す断面図である。なお、図1A乃至図1Gにおいては、半導体基板(例えば、シリコンウエハ)の図示は省略し、半導体基板上に形成された第1層層間絶縁膜より上にある構造を示している。
(第1層金属配線形成工程)
まず、図1Aに示すように、第1層層間絶縁膜1に、フォトリソグラフィ技術を用いて第1層金属配線を埋め込むための凹部2を形成する。
第1層層間絶縁膜の材質例としては、
シリコン(Si)、及び酸素(O)を含む絶縁物(例えば、SiOx系膜)
シリコン(Si)、酸素(O)、及び炭素(C)を含む絶縁物(例えば、SiOC系膜)
シリコン(Si)、酸素(O)、及びフッ素(F)を含む絶縁物(例えば、SiOF系膜)
シリコン(Si)、酸素(O)、炭素(C)、及び水素(H)を含む絶縁物(例えば、SiCOH系膜)
等の酸素を含む絶縁物を挙げることができる。また、これらの絶縁物を含む複数の絶縁膜を積層させても良い。本例では、酸化シリコン(SiOx)系の絶縁物、例えば、CVDを用いて形成されたCVD−SiO膜とした。
次に、図1Bに示すように、CVD法を用いて、凹部2を含む第1層層間絶縁膜1上に、第1層バリア膜3となるCVD酸化マンガン(以下CVD−MnOx)膜を形成する。CVD法を用いて形成されたCVD−MnOx膜は、図2に示すように、“セルフリミット”と呼ばれる性質を有しており、成膜時間に関わらず、ある膜厚以上には成長しない、という特徴を持つ。CVD−MnOx膜は、4乃至6nmが膜厚の限界値(以下セルフリミット膜厚と呼ぶ)であり、おおよそ1minの成膜時間でセルフリミット膜厚に達する。本例では、第1層バリア膜3の形成に際し、例えば、図2中の円A内に示す成膜時間及び膜厚で成膜を完了させ、MnOx膜の膜厚t1をセルフリミットがかからない膜厚、即ち、セルフリミット膜厚未満の膜厚とする。なお、酸化マンガンCVD装置の一例については後述する。
次に、図1Cに示すように、第1層バリア膜3上に、第1層金属配線4となる銅膜、又は銅を含む銅合金膜を形成する。次いで、化学的機械研磨(CMP)法を用いて、銅、又は銅合金膜を研磨し、銅、又は銅合金膜を凹部2の内部に埋め込む。これにより、第1層金属配線4が形成される。なお、CMPの際に銅または銅合金膜を研磨した後、層間絶縁膜1の上部に形成された第1層バリア膜3も研磨除去するようにしても良い。
(第2層配線形成工程)
次に、図1Dに示すように、第1層層間絶縁膜1上、及び第1層金属配線4上に、第2層層間絶縁膜5を形成する。第2層層間絶縁膜5の材質例は、第1層層間絶縁膜1と同じで良く、本例では、CVD−SiO膜とした。
次に、デュアルダマシン法を用いて、第2層層間絶縁膜5に、第1層金属配線4に達するヴィア孔6aと第2層金属配線の形成パターンとされた溝6bとを有する凹部6を形成する。
次に、図1Eに示すように、CVD法を用いて、凹部6を含む第2層層間絶縁膜5上に、第2層バリア膜7となるCVD−MnOx膜を形成する。上述したように、第1層バリア膜3となるCVD−MnOx膜は、セルフリミットがかかる前に成膜を完了させた。しかし、第2層バリア膜7となるCVD−MnOx膜は、セルフリミットがかかるように成膜され、その膜厚t2は、セルフリミット膜厚とされる。例えば、第2層バリア膜7となるCVD−MnOx膜は、図2中の円B内に示す成膜時間及び膜厚で成膜を完了される。
Mnを含む物質は、第2層層間絶縁膜5上だけでなく、第1層金属配線4上にもわずかに付着する。ここで、Mnを含む物質は、酸素を含む絶縁物、本例では第1層層間絶縁膜1や第2層層間絶縁膜5を構成するCVD−SiOと親和力が高い。しかも、第1層金属配線4上に付着したMnを含む物質は、第1層金属配線4を構成する金属の結晶粒界中、本例では銅、又は銅合金の結晶粒界中に入り込み、第1層金属配線4中を拡散する。そして、Mnを含む物質は、結晶粒界中を、酸素を含む絶縁物に引き寄せられるように、酸素を含む絶縁物に向かって移動する。本例では、Mnを含む物質は、凹部2の周囲にある第1層層間絶縁膜1に向かって第1層金属配線4の結晶粒界中を移動する。凹部2の周囲には、第1層バリア膜3がある。第1層バリア膜3は、上述したようにセルフリミット膜厚未満である。このため、第1層バリア膜3に到達したMnを含む物質は、第1層バリア膜3を、セルフリミット膜厚に向かってさらに成長させる。やがて、第1層バリア膜3は、図1Fに示すように、セルフリミット膜厚に達する。第1層バリア膜3が、セルフリミット膜厚に達すると、Mnを含む物質は、第1層金属配線4を構成する金属の結晶粒界中にほとんど入り込まない。第1層バリア膜3が、セルフリミット膜厚に達した時点で、第2層バリア膜7となるCVD−MnOx膜の成膜を完了させる。
この後、図1Gに示すように、第2層バリア膜7上に、第2層金属配線8となる銅膜、又は銅を含む銅合金膜を形成する。次いで、化学的機械研磨(CMP)法を用いて、銅、又は銅合金膜を研磨し、銅、又は銅合金膜を凹部6の内部に埋め込む。これにより、第2層金属配線8が形成される。
このような第1の実施形態に係る半導体装置の製造方法であると、次のような利点を得ることができる。
図3A及び図3Bは比較例を示す断面図である。
図3A及び図3Bに示す比較例は、第1層バリア膜3の膜厚t1、及び第2層バリア膜7の膜厚t2の双方を、セルフリミット膜厚で形成する。
この場合には、第1層バリア膜3は、既にセルフリミット膜厚となっているから、第1層金属配線4上に付着したMnを含む物質は、第1層金属配線4を構成する金属の結晶粒界中にほとんど入り込まない。即ち、第2層バリア膜7の成膜中、Mnを含む物質は、第1層金属配線4中をほとんど拡散しない。このため、図3Aに示すように、第2層バリア膜7の成膜に使用されたMnを含む物質は、第1層金属配線4上に付着して、CVD−MnOx膜を形成する(図中の円C参照)。
図3Aに示す状態で、第2層金属配線8を形成すると、第1層金属配線4と第2層金属配線8との間に、銅、又は銅合金よりも抵抗値が高いCVD−MnOx膜が介在することになる。このため、ヴィア孔6aにおける導通不良等を起こす可能性が生じる。
対して、第1の実施形態によれば、第1層バリア膜3がセルフリミット膜厚に達していないので、第2層バリア膜7の成膜中、Mnを含む物質は、第1層金属配線4を構成する金属の結晶粒界中に入り込む。このため、図1Eに示したように、第2層バリア膜7の成膜に使用されたMnを含む物質は、第1層金属配線4中を拡散して、第1層バリア膜3を成長させる。つまり、第1層金属配線4上に付着したMnを含む物質は、第1層バリア膜3の成長のために消費される。このため、第1の実施形態は、第1層金属配線4上に付着するMnを含む物質を、図3A及び図3Bに示す比較例に比較して少なくすることができる。しかも、第1層バリア膜3がセルフリミット膜厚に達した時点で、第2層バリア膜7の成膜を完了させるようにすると、と、第1層金属配線4上に付着したMnを含む物質は、ほとんど無い状態にすることもできる。
従って、第1の実施形態によれば、比較例に比較して、ヴィア孔6aにおける導通不良等を起こす可能性を軽減でき、CVD−MnOxをバリア膜に用いても歩留りの低下を抑制することが可能な半導体装置の製造方法を得ることができる。
しかも、第1の実施形態によれば、第1層バリア膜3、及び第2層バリア膜7の双方ともが、セルフリミット膜厚、即ち、最大の膜厚である。このため、第1層金属配線4、及び第2層金属配線8の双方からのCuの拡散を防ぐバリア性も高い、という利点も得ることができる。
(装置構成)
次に、酸化マンガン成膜装置(酸化マンガンCVD装置)の一例を説明する。
図4は、第1の実施形態に係る半導体装置の製造方法の一例の実施に使用することが可能な酸化マンガン成膜装置の一例を概略的に示す断面図である。
図4に示すように、酸化マンガンCVD装置100は、真空チャンバをなす処理容器101を有する。この処理容器101内にはウエハWを水平に載置するための載置台102が設けられている。載置台102内にはウエハの温調手段となるヒータ102aが設けられている。また、載置台102には昇降機構102bにより昇降自在な3本の昇降ピン102c(便宜上2本のみ図示)が設けられており、この昇降ピン102cを介して図示せぬウエハ搬送手段と載置台102との間でウエハWの受け渡しが行われる。
処理容器101の底部には排気管103の一端側が接続され、この排気管103の他端側には真空ポンプ104が接続されている。処理容器101の側壁には、ゲートバルブGにより開閉される搬送口105が形成されている。
処理容器101の天井部には載置台102に対向するガスシャワーヘッド106が設けられている。ガスシャワーヘッド106はガス室106aを備え、ガス室106aに供給されたガスはガス供給孔107aから処理容器101内に供給される。
また、ガスシャワーヘッド106にはマンガンを含む有機化合物の蒸気をガス室106aに導入するためのMn原料ガス供給配管系108aが接続されている。Mn原料ガス供給配管系108aは原料ガス供給路109aを備え、この原料ガス供給路109aの上流側には原料貯留部113が接続されている。
原料貯留部113にはマンガンを含む有機化合物、例えば(EtCp)Mn(ビスエチルシクロペンタジエニルマンガン)が液体の状態で貯留されている。また原料貯留部113には加圧部114が接続されており、この加圧部114から供給されたHeやArガス等によって原料貯留部113内を加圧することにより(EtCp)Mnをガスシャワーヘッド106に向けて押し出すことができるようになっている。
また、原料ガス供給路109aには液体マスフローコントローラやバルブを含む流量調整部115及び(EtCp)Mnを気化するためのベーパライザ116が上流側からこの順に介設されている。ベーパライザ116はキャリアガス供給源117から供給されたキャリアガスであるHガスと接触混合させて(EtCp)Mnを気化させ、ガス室106aに供給する役割を果たす。
なお、図4中の118は後述する制御部112からの制御信号を受けて、キャリアガスの流量を調整し、ガス室106aへのマンガンを含む有機化合物の蒸気の給断を制御する流量調整部である。
制御部112は、プログラム、メモリ、CPUからなるデータ処理部等を備えており、プログラムには制御部112から酸化マンガンCVD装置100の各部に制御信号を送り、ステップを進行させるように命令(各ステップ)が組み込まれている。また、例えば、メモリには処理圧力、処理温度、処理時間、ガス流量または電力値等の処理パラメータの値が書き込まれる領域を備えており、CPUがプログラムの各命令を実行する際、これらの処理パラメータが読み出され、そのパラメータ値に応じた制御信号が、酸化マンガンCVD装置100の各部位に送られることになる。このプログラム(処理パラメータの入力操作や表示に関するプログラムも含む)は、コンピュータ記憶媒体、例えば、フレキシブルディスク、コンパクトディスク、ハードディスク、MO(光磁気ディスク)等の記憶部75Aに格納されて制御部112にインストールされる。
このような酸化マンガンCVD装置100によれば、マンガンを含む有機化合物の蒸気、例えば、(EtCp)Mnの蒸気を供給することで、ウエハWの表面上に、バリア膜となる酸化マンガン膜を形成することができる。
また、酸化マンガンCVD装置100は、マンガンを含む有機化合物として(EtCp)Mn[=Mn(C]を用いたが、マンガンを含む有機化合物としては、(EtCp)Mnの他、
CpMn[=Mn(C
(MeCp)Mn[=Mn(CH
(i−PrCp)Mn[=Mn(C
(t−BuCp)Mn[=Mn(C
Mn(DMPD)(EtCp)[=Mn(C11)]
((CHCp)Mn[=Mn((CH]よりなる群から選択される1以上の有機化合物を用いることもできる。
(第2の実施形態)
第1の実施形態では、多層の銅、又は銅合金配線の層数が2層の例を示したが、3層以上の銅、又は銅合金配線を有する半導体装置にも適用することができる。
以下、3層以上の例として、3層の銅、又は銅合金配線を有する半導体装置の製造方法を、第2の実施形態として説明する。
図5A乃至図5Eは、この発明の第2の実施形態に係る半導体装置の製造方法の一例を示す断面図である。なお、図5A乃至図5Eにおいては、半導体基板(例えば、シリコンウエハ)の図示は省略し、半導体基板上に形成された第1層層間絶縁膜より上にある構造を示している。
(第1層、第2層金属配線形成工程)
まず、図5Aに示すように、例えば、第1の実施形態において説明した製造方法に従って、第1層金属配線4、及び第2層金属配線8まで形成する。ただし、第1層バリア膜3の膜厚t1、及び第2層バリア膜7の膜厚t2の双方とも、セルフリミット膜厚未満とする。
(第3層配線形成工程)
次に、図5Bに示すように、第2層層間絶縁膜5上、及び第2層金属配線8上に、第3層層間絶縁膜9を形成する。第3層層間絶縁膜9の材質例は、第1の実施形態において説明した第1層層間絶縁膜1及び第2層層間絶縁膜5と同じで良い。本例では、CVD−SiO膜とした。
次に、デュアルダマシン法を用いて、第3層層間絶縁膜9に、第2層金属配線8に達するヴィア孔10aと第3層金属配線の形成パターンとされた溝10bとを有する凹部10を形成する。
次に、図5Cに示すように、CVD法を用いて、凹部10を含む第3層層間絶縁膜9上に、第3層バリア膜11となるCVD−MnOx膜を形成する。上述したように、第1層バリア膜3、及び第2層バリア膜7となるCVD−MnOx膜の膜厚t1、t2は、本例ではそれぞれセルフリミット膜厚未満とした。しかし、第3層バリア膜11となるCVD−MnOx膜の膜厚t3は、セルフリミット膜厚とする。第3層バリア膜11となるCVD−MnOx膜の成膜中、Mnを含む物質は、第3層層間絶縁膜9上だけでなく、第2層金属配線8上にも付着する。しかし、第1の実施形態において説明したように、第2層金属配線8上に付着したMnを含む物質は、第2層金属配線8中に拡散し、セルフリミット膜厚未満の第2層バリア膜7及び第1層バリア膜3を成長させる。
図5Dに示すように、第1層バリア膜3及び第2層バリア膜7の膜厚がセルフリミット膜厚に達すると、Mnを含む物質は、第1層金属配線4及び第2層金属配線8中を拡散しなくなる。このように第1層バリア膜3及び第2層バリア膜7の膜厚がそれぞれセルフリミット膜厚に達した時点で、第3層バリア膜11となるCVD−MnOx膜の成膜を完了させる。
この後、図5Eに示すように、第3層バリア膜11上に、第3層金属配線12となる銅膜、又は銅を含む銅合金膜を形成する。次いで、化学的機械研磨(CMP)法を用いて、銅、又は銅合金膜を研磨し、銅、又は銅合金膜を凹部10の内部に埋め込む。これにより、第3層金属配線12が形成される。
このような第2の実施形態に係る半導体装置の製造方法においても、第1の実施形態と同様の利点を得ることができる。
また、本第2の実施形態によって説明されたように、この発明に係る半導体装置の製造方法は、N層以上の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜としてCVD−MnOx膜を使用する半導体装置の全般に適用することができる。そして、この発明に係る半導体装置の製造方法は、第1層乃至第N−1層のCVD−MnOx膜は、セルフリミットがかかる前に成膜を完了させ、第N層のCVD−MnOx膜は、セルフリミットがかかるように成膜する、と一般化することができる。
以上、この発明をいくつかの実施形態に従って説明したが、この発明は上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変形することが可能である。
例えば、上記実施形態では、バリア膜3、7、11を、マンガンを含む有機化合物の蒸気を供給しつつウエハを加熱するいわゆる熱CVD法により形成しているが、プラズマCVD法や光CVD法による形成を行ってもよい。
なお、第2層配線及び第3層配線はデュアルダマシン法を用いてヴィア孔と溝の両方を有する凹部を形成する例で説明したが、シングルダマシン法を用いてヴィア孔または溝のどちらか一方のみを有する凹部を形成するようにして、半導体装置を製造しても良い。この場合、ヴィア孔のバリア膜及び溝のバリア膜の両方にCVD−MnOxを適用することが可能である。その場合、銅または銅合金配線の層数はヴィア孔、溝それぞれに対して1層として考えればよい。デュアルダマシンで1層と計算した配線は、シングルダマシンでは2層と計算する。
1…第1層層間絶縁膜、2…凹部、3…第1層バリア膜、4…第1層金属配線、5…第2層層間絶縁膜、6…凹部、7…第2層バリア膜、8…第2層金属配線、9…第3層層間絶縁膜、10…凹部、11…第3層バリア膜、12…第3層金属配線。

Claims (11)

  1. N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として、これらN層の銅、又は銅合金配線を互いに絶縁する層間絶縁膜上にマンガンを含む物質をCVD法で堆積し、セルフリミットがかかる条件にて成膜された酸化マンガン膜を使用する半導体装置の製造方法であって、
    第N層よりも下層にある酸化マンガン膜は、セルフリミットがかかる前に成膜を完了させ、
    前記第N層の酸化マンガン膜は、セルフリミットがかかるように成膜することを特徴とする半導体装置の製造方法。
  2. N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として、これらN層の銅、又は銅合金配線を互いに絶縁する層間絶縁膜上にマンガンを含む物質をCVD法で堆積し、酸素源は前記層間絶縁膜表面に存在する酸素原子またはCVD室内に存在する残留H OおよびO とした酸化マンガン膜を使用する半導体装置の製造方法であって、
    第N層よりも下層にある酸化マンガン膜は、セルフリミットがかかる前に成膜を完了させ、
    前記第N層の酸化マンガン膜は、セルフリミットがかかるように成膜することを特徴とする半導体装置の製造方法。
  3. N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として、これらN層の銅、又は銅合金配線を互いに絶縁する層間絶縁膜上にマンガンを含む物質をCVD法で堆積して成膜された酸化マンガン膜を使用する半導体装置の製造方法であって、
    前記酸化マンガン膜の成膜時に酸素を意図的に供給せず、
    第N層よりも下層にある酸化マンガン膜は、セルフリミットがかかる前に成膜を完了させ、
    前記第N層の酸化マンガン膜は、セルフリミットがかかるように成膜することを特徴とする半導体装置の製造方法。
  4. N層(Nは2以上の整数)の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜として酸化マンガン膜を使用する半導体装置の製造方法であって、
    (1) 層間絶縁膜を形成する工程と、
    (2) 前記層間絶縁膜に、前記銅、又は銅合金配線が埋め込まれる凹部を形成する工程と、
    (3) 前記凹部が形成された前記層間絶縁膜上にマンガンを含む物質をCVD法で堆積し、前記凹部が形成された層間絶縁膜との界面に酸化マンガンを析出させて酸化マンガン膜を形成する工程と、
    (4) 前記酸化マンガン膜が形成された前記層間絶縁膜の凹部に、銅、又は銅合金を埋め込み、銅、又は銅合金配線を形成する工程とを具備し、
    前記(1)から前記(4)の工程をN回行い、前記酸化マンガン膜をバリア膜とする前記N層の銅、又は銅合金配線を形成し、
    第N層の銅、又は銅合金配線のバリア膜となる前記酸化マンガン膜は、膜厚が増加しなくなるセルフリミット膜厚で形成し、
    前記第N層よりも下層にある銅、又は銅合金配線のバリア膜となる前記酸化マンガン膜は、前記セルフリミット膜厚未満の膜厚で形成することを特徴とする半導体装置の製造方法。
  5. 前記N層の銅、又は銅合金配線のうち、第2層目以上の銅、又は銅合金配線が埋め込まれる凹部には、下層の銅、又は銅合金配線に達するヴィア孔と、前記第2層目以上の銅、又は銅合金配線の形成パターンとされた溝とを形成することを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記セルフリミット膜厚は、4乃至6nmであることを特徴とする請求項4又は請求項5に記載の半導体装置の製造方法。
  7. 前記第N層の酸化マンガン膜が、前記第N層よりも下層にある酸化マンガン膜に、セルフリミットがかかるように成膜されることを特徴とする請求項1から請求項6のいずれか一項に記載の半導体装置の製造方法。
  8. 記層間絶縁膜に、酸素を含む絶縁物が用いられていることを特徴とする請求項1から請求項7のいずれか一項に記載の半導体装置の製造方法。
  9. 前記酸素を含む絶縁物が、酸化シリコン系の絶縁物であることを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記酸化シリコン系の絶縁物が、CVD法を用いて形成されたSiOであることを特徴とする請求項9に記載の半導体装置の製造方法。
  11. マンガンを含む有機化合物を用いて前記マンガンを含む物質を形成することを特徴とする請求項1から請求項10のいずれか一項に記載の半導体装置の製造方法。
JP2009058176A 2009-03-11 2009-03-11 半導体装置の製造方法 Expired - Fee Related JP5411535B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009058176A JP5411535B2 (ja) 2009-03-11 2009-03-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009058176A JP5411535B2 (ja) 2009-03-11 2009-03-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010212497A JP2010212497A (ja) 2010-09-24
JP5411535B2 true JP5411535B2 (ja) 2014-02-12

Family

ID=42972362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009058176A Expired - Fee Related JP5411535B2 (ja) 2009-03-11 2009-03-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5411535B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP4236201B2 (ja) * 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2007173511A (ja) * 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
JP2008013848A (ja) * 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法

Also Published As

Publication number Publication date
JP2010212497A (ja) 2010-09-24

Similar Documents

Publication Publication Date Title
JP7326475B2 (ja) 非金属表面への選択的堆積
JP4236201B2 (ja) 半導体装置の製造方法
US8440563B2 (en) Film forming method and processing system
TWI703620B (zh) 鎢膜之成膜方法及成膜裝置
JP2008028058A (ja) 半導体装置の製造方法、半導体装置の製造装置、半導体装置及び記憶媒体
TW201027625A (en) Method for forming ruthenium metal cap layers
KR20100113475A (ko) 루테늄의 선택적 증착을 반도체 장치의 제조 과정에 부가하는 방법
CN101911266A (zh) 半导体装置的制造方法、半导体制造装置及存储介质
JP6030439B2 (ja) マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法
JP5119618B2 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体
KR20190037126A (ko) 선택 성막 방법 및 반도체 장치의 제조 방법
US20080157368A1 (en) Multi-layered metal line of semiconductor device having excellent diffusion barrier and method for forming the same
JP5411535B2 (ja) 半導体装置の製造方法
JP5025679B2 (ja) 半導体装置
JP3052278B2 (ja) 配線用銅薄膜の形成方法とそれを用いた半導体装置の製造方法
KR20080106373A (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
KR100465093B1 (ko) 반도체 소자의 제조 방법
WO2008042691A2 (en) Processing system containing a hot filament hydrogen radical source for integrated substrate processing
KR100788602B1 (ko) 반도체 소자 및 그 금속 배선 형성 방법
JP5151082B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP2011171559A (ja) マンガン含有低誘電率膜及びその製造方法、半導体装置の製造方法並びに成膜装置
WO2010095497A1 (ja) Cu膜の成膜方法および記憶媒体
WO2023008239A1 (ja) 基板表面に形成された凹部に対してルテニウムを埋め込む方法及び装置
CN103187358A (zh) 一种铜阻挡层制作方法
TW202316565A (zh) 選擇性沉積的自組裝單層

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131108

LAPS Cancellation because of no payment of annual fees