JP2010212497A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010212497A JP2010212497A JP2009058176A JP2009058176A JP2010212497A JP 2010212497 A JP2010212497 A JP 2010212497A JP 2009058176 A JP2009058176 A JP 2009058176A JP 2009058176 A JP2009058176 A JP 2009058176A JP 2010212497 A JP2010212497 A JP 2010212497A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- cvd
- mnox
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】 N層以上の銅、又は銅合金配線4、8を有し、これらN層の銅、又は銅合金配線4、8のバリア膜としてCVD−MnOx膜を使用する半導体装置の製造方法であって、第1層乃至第N−1層のCVD−MnOx膜3は、セルフリミットがかかる前に成膜を完了させ、第N層のCVD−MnOx膜7は、セルフリミットがかかるように成膜する。
【選択図】図1E
Description
図1A乃至図1Gは、この発明の第1の実施形態に係る半導体装置の製造方法の一例を示す断面図である。なお、図1A乃至図1Gにおいては、半導体基板(例えば、シリコンウエハ)の図示は省略し、半導体基板上に形成された第1層層間絶縁膜より上にある構造を示している。
まず、図1Aに示すように、第1層層間絶縁膜1に、フォトリソグラフィ技術を用いて第1層金属配線を埋め込むための凹部2を形成する。
第1層層間絶縁膜の材質例としては、
シリコン(Si)、及び酸素(O)を含む絶縁物(例えば、SiOx系膜)
シリコン(Si)、酸素(O)、及び炭素(C)を含む絶縁物(例えば、SiOC系膜)
シリコン(Si)、酸素(O)、及びフッ素(F)を含む絶縁物(例えば、SiOF系膜)
シリコン(Si)、酸素(O)、炭素(C)、及び水素(H)を含む絶縁物(例えば、SiCOH系膜)
等の酸素を含む絶縁物を挙げることができる。また、これらの絶縁物を含む複数の絶縁膜を積層させても良い。本例では、酸化シリコン(SiOx)系の絶縁物、例えば、CVDを用いて形成されたCVD−SiO2膜とした。
(第2層配線形成工程)
次に、図1Dに示すように、第1層層間絶縁膜1上、及び第1層金属配線4上に、第2層層間絶縁膜5を形成する。第2層層間絶縁膜5の材質例は、第1層層間絶縁膜1と同じで良く、本例では、CVD−SiO2膜とした。
次に、酸化マンガン成膜装置(酸化マンガンCVD装置)の一例を説明する。
Cp2Mn[=Mn(C5H5)2]
(MeCp)2Mn[=Mn(CH3C5H4)2]
(i−PrCp)2Mn[=Mn(C3H7C5H4)2]
(t−BuCp)2Mn[=Mn(C4H9C5H4)2]
Mn(DMPD)(EtCp)[=Mn(C7H11C2H5C5H4)]
((CH3)5Cp)2Mn[=Mn((CH3)5C5H4)2]よりなる群から選択される1以上の有機化合物を用いることもできる。
第1の実施形態では、多層の銅、又は銅合金配線の層数が2層の例を示したが、3層以上の銅、又は銅合金配線を有する半導体装置にも適用することができる。
以下、3層以上の例として、3層の銅、又は銅合金配線を有する半導体装置の製造方法を、第2の実施形態として説明する。
まず、図5Aに示すように、例えば、第1の実施形態において説明した製造方法に従って、第1層金属配線4、及び第2層金属配線8まで形成する。ただし、第1層バリア膜3の膜厚t1、及び第2層バリア膜7の膜厚t2の双方とも、セルフリミット膜厚未満とする。
次に、図5Bに示すように、第2層層間絶縁膜5上、及び第2層金属配線8上に、第3層層間絶縁膜9を形成する。第3層層間絶縁膜9の材質例は、第1の実施形態において説明した第1層層間絶縁膜1及び第2層層間絶縁膜5と同じで良い。本例では、CVD−SiO2膜とした。
Claims (5)
- N層以上の銅、又は銅合金配線を有し、これらN層の銅、又は銅合金配線のバリア膜としてCVD−MnOx膜を使用する半導体装置の製造方法であって、
第1層乃至第N−1層のCVD−MnOx膜は、セルフリミットがかかる前に成膜を完了させ、
第N層のCVD−MnOx膜は、セルフリミットがかかるように成膜することを特徴とする半導体装置の製造方法。 - 前記第N層のCVD−MnOx膜が、前記第1層乃至第N−1層のCVD−MnOx膜に、セルフリミットがかかるように成膜されることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記N層の銅、又は銅合金配線を互いに絶縁する層間絶縁膜に、酸素を含む絶縁物が用いられていることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記酸素を含む絶縁物が、酸化シリコン系の絶縁物であることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記酸化シリコン系の絶縁物が、CVD−SiO2であることを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009058176A JP5411535B2 (ja) | 2009-03-11 | 2009-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009058176A JP5411535B2 (ja) | 2009-03-11 | 2009-03-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010212497A true JP2010212497A (ja) | 2010-09-24 |
JP5411535B2 JP5411535B2 (ja) | 2014-02-12 |
Family
ID=42972362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009058176A Expired - Fee Related JP5411535B2 (ja) | 2009-03-11 | 2009-03-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5411535B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
JP2007067107A (ja) * | 2005-08-30 | 2007-03-15 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2007173511A (ja) * | 2005-12-22 | 2007-07-05 | Sony Corp | 半導体装置の製造方法 |
JP2008013848A (ja) * | 2006-06-08 | 2008-01-24 | Tokyo Electron Ltd | 成膜装置及び成膜方法 |
-
2009
- 2009-03-11 JP JP2009058176A patent/JP5411535B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
JP2007067107A (ja) * | 2005-08-30 | 2007-03-15 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2007173511A (ja) * | 2005-12-22 | 2007-07-05 | Sony Corp | 半導体装置の製造方法 |
JP2008013848A (ja) * | 2006-06-08 | 2008-01-24 | Tokyo Electron Ltd | 成膜装置及び成膜方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5411535B2 (ja) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI703620B (zh) | 鎢膜之成膜方法及成膜裝置 | |
US8440563B2 (en) | Film forming method and processing system | |
US10002834B2 (en) | Method and apparatus for protecting metal interconnect from halogen based precursors | |
TW200818395A (en) | Manufacturing method and apparatus for semiconductor device, semiconductor device, computer program and storage medium | |
KR20100113475A (ko) | 루테늄의 선택적 증착을 반도체 장치의 제조 과정에 부가하는 방법 | |
JP5119618B2 (ja) | 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体 | |
JP6030439B2 (ja) | マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法 | |
KR102180823B1 (ko) | 선택 성막 방법 및 반도체 장치의 제조 방법 | |
JP6467239B2 (ja) | ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法 | |
TW201824452A (zh) | 成膜方法、成膜系統及其記憶媒體 | |
KR100922905B1 (ko) | 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체 | |
JP2004111924A (ja) | 金属膜形成方法、半導体装置、および半導体装置の製造方法 | |
JP5411535B2 (ja) | 半導体装置の製造方法 | |
JP2010232538A (ja) | 半導体装置とその製造方法 | |
WO2008042691A2 (en) | Processing system containing a hot filament hydrogen radical source for integrated substrate processing | |
JP5151082B2 (ja) | 成膜方法、成膜装置及び記憶媒体 | |
US20080105983A1 (en) | Method of forming metal line of semiconductor device, and semiconductor device | |
KR20040053457A (ko) | 반도체 소자의 제조 방법 | |
JP2007258390A (ja) | 半導体装置、および半導体装置の製造方法 | |
WO2010095497A1 (ja) | Cu膜の成膜方法および記憶媒体 | |
CN103187358B (zh) | 一种铜阻挡层制作方法 | |
WO2023008239A1 (ja) | 基板表面に形成された凹部に対してルテニウムを埋め込む方法及び装置 | |
JP2009044056A (ja) | 銅膜作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131108 |
|
LAPS | Cancellation because of no payment of annual fees |