KR101785145B1 - 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체 - Google Patents

텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체 Download PDF

Info

Publication number
KR101785145B1
KR101785145B1 KR1020150040022A KR20150040022A KR101785145B1 KR 101785145 B1 KR101785145 B1 KR 101785145B1 KR 1020150040022 A KR1020150040022 A KR 1020150040022A KR 20150040022 A KR20150040022 A KR 20150040022A KR 101785145 B1 KR101785145 B1 KR 101785145B1
Authority
KR
South Korea
Prior art keywords
gas
film
tungsten
wcl
substrate
Prior art date
Application number
KR1020150040022A
Other languages
English (en)
Other versions
KR20150111302A (ko
Inventor
다카노부 홋타
야스시 아이바
고지 마에카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150111302A publication Critical patent/KR20150111302A/ko
Application granted granted Critical
Publication of KR101785145B1 publication Critical patent/KR101785145B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

핵 생성용의 초기 텅스텐막을 형성하지 않고 한 단계에서 텅스텐막을 성막하는 것이 가능한 텅스텐막의 성막 방법을 제공한다. 본 발명의 일 실시예에 따른 텅스턴막의 성막 방법은 피처리 기판에 대하여 감압 분위기 하에서 텅스텐 원료로서의 염화텅스텐 가스 및 환원 가스를 공급하여, 피처리 기판을 가열하면서 염화텅스텐 가스 및 환원 가스를 반응시켜서, 피처리 기판의 표면에 직접, 핵 생성용의 초기 텅스텐막을 성막하지 않고 주 텅스텐막을 성막한다.

Description

텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체{TUNGSTEN FILM FORMING METHOD, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND STORAGE MEDIUM}
본 발명은 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체에 관한 것이다.
반도체 디바이스의 제조 공정에서는, 피처리체인 반도체 웨이퍼(이하, 간단히 웨이퍼라 기재함) 위에 형성되는 콘택트 홀이나 배선간의 비아 홀을 매립하기 위한 재료나, 배선 재료, 또는 상호 확산 배리어의 재료 등으로서 텅스텐이 사용되고 있다.
텅스텐의 성막 처리로서, 이전에는 물리적 증착(PVD)법이 사용되었으나, 텅스텐(W)은 고융점 금속인 점, 및 PVD법에서는 최근의 디바이스의 미세화에 요구되는 높은 스텝 커버리지에 대응하는 것이 곤란한 점 등의 이유로, 고융점의 텅스텐을 용융할 필요가 없고, 또한 디바이스의 미세화에 충분히 대응 가능한 화학적 증착(CVD)법으로 성막하는 것이 행하여지고 있다.
이러한 CVD법에 의한 텅스텐막(CVD-텅스텐막)의 성막 방법으로서는, 원료 가스로서, 예를 들어 육불화텅스텐(WF6) 및 환원 가스인 H2 가스를 사용하여, 웨이퍼 위에서 WF6+3H2→W+6HF의 반응을 발생시키는 방법이 일반적으로 사용되고 있다(예를 들어, 특허문헌 1, 2). 또한, 최근 들어, 더욱 높은 스텝 커버리지가 얻어지는 기술로서 WF6 가스와 환원 가스를 교대로 공급하는 원자층 퇴적(ALD)법도 주목받고 있다.
원료 가스로서 WF6을 사용해서 CVD나 ALD에 의해 텅스텐막을 성막할 때에, TiN막 등의 하지막 위에는 양호한 텅스텐막을 얻기 어려우므로, 최초로 핵 생성용의 초기 텅스텐막(뉴 크리에이션 막)을 성막하고, 그 위에 주 텅스텐막을 형성하는 2단계의 성막이 행하여지고 있다(예를 들어, 상기 특허문헌 1, 2 및 특허문헌 3).
일본 특허 공개 제2003-193233호 공보 일본 특허 공개 제2004-273764호 공보 일본 특허 공표 제2001-525889호 공보
그런데, 뉴 크리에이션 막은, 핵 생성을 위해서 형성되는 것이며, 벌크의 주 텅스텐막에 비해 저항값이 높다. 최근 들어, 반도체 디바이스는 점점 미세화되고 있고, 그에 따라, 오목부에 매립하는 텅스텐막에 차지하는 뉴 크리에이션 막의 비율이 증가하고 있어, 고저항의 뉴 크리에이션 막이 텅스텐막 전체의 저항값을 악화시켜버릴 가능성이 있다. 또한, 주 텅스텐막 이외에 뉴 크리에이션 막의 성막이 필요해서 공정이 번잡해진다.
본 발명은 핵 생성용의 초기 텅스텐막을 형성하지 않고 한 단계에서 텅스텐막을 성막하는 것이 가능한 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체를 제공한다.
본 발명자들은, 상기 과제를 해결하고자 검토한 결과, 텅스텐 원료로서 염화텅스텐을 사용함으로써, 핵 생성용의 초기 텅스텐막을 성막하지 않고, 피처리 기판의 표면에 1단계에서 텅스텐막을 성막할 수 있음을 알아내고, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은 피처리 기판에 대하여 감압 분위기 하에서 텅스텐 원료로서의 염화텅스텐 가스 및 환원 가스를 공급하여, 피처리 기판을 가열하면서 염화텅스텐 가스 및 환원 가스를 반응시켜서, 피처리 기판의 표면에, 핵 생성용의 초기 텅스텐막을 성막하지 않고, 직접 주 텅스텐막을 성막하는 텅스텐막의 성막 방법을 제공한다.
이 경우에, 염화텅스텐 가스로서 WCl6 가스, WCl5 가스, WCl4 가스 중 어느 하나를 사용할 수 있다. 또한, 환원 가스로서는, H2 가스, SiH4 가스, B2H6 가스, 및 NH3 가스에서 선택된 적어도 1종을 사용할 수 있다. 또한, 피처리 기판의 온도가 250℃ 이상, 처리 용기 내의 압력이 5Torr 이상인 것이 바람직하다.
상기 피처리 기판으로서 표면에 하지막이 형성된 것을 사용하여, 상기 하지막의 표면에 상기 텅스텐막을 성막해도 된다. 상기 하지막으로서는, TiN막 또는 TiSiN막을 사용할 수 있다.
또한, 본 발명은 상기 피처리 기판에 오목부가 형성되고, 상기 오목부 내에 상기 주 텅스텐막을 성막하여, 상기 오목부를 매립하는 경우에 적합하다.
또한, 본 발명은, 표면에 오목부를 갖는 피처리 기판의 표면에 하지막을 성막하는 공정과, 표면에 상기 하지막이 형성된 피처리 기판에 대하여 감압 분위기 하에서 텅스텐 원료로서의 염화텅스텐 가스 및 환원 가스를 공급하여, 피처리 기판을 가열하면서 염화텅스텐 가스 및 환원 가스를 반응시켜서, 상기 하지막의 표면에, 핵 생성용의 초기 텅스텐막을 성막하지 않고, 직접 주 텅스텐막을 성막해서 상기 오목부를 매립하는 공정을 갖는 반도체 장치의 제조 방법을 제공한다.
또한, 본 발명은 컴퓨터상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행 시에, 상기 텅스텐막의 성막 방법이 행해지도록, 컴퓨터에 상기 성막 장치를 제어시키는 기억 매체를 제공한다.
본 발명에 따르면, 원료 가스로서 염화텅스텐 가스를 사용함으로써, 핵 생성용의 막을 필요로 하지 않고, 피처리 기판의 표면에 한 단계에서 텅스텐막을 성막할 수 있다. 이 때문에, 미세화에 의해서도 저항값의 상승이 발생하기 어렵고, 또한 공정의 번잡함을 피할 수 있다.
도 1은 본 발명에 따른 텅스텐막의 성막 방법을 실시하기 위한 성막 장치의 일례를 도시하는 단면도이다.
도 2는 CVD법에 의한 성막 시의 처리 레시피를 도시하는 도면이다.
도 3은 ALD법에 의한 성막 시의 처리 레시피를 도시하는 도면이다.
도 4는 본 발명의 성막 방법을 오목부에 텅스텐막을 매립해서 배선이나 플러그를 형성하는 용도에 적용한 적용예를 도시하는 공정 단면도이다.
도 5는 종래의 2단계 성막에 의해 텅스텐막을 오목부에 매립한 상태를 도시하는 단면도이다.
도 6은 실험예 1에서의, 성막 온도 및 압력을 변화시킨 경우의 텅스텐막의 막 두께와 막의 비저항의 관계를 도시하는 도면이다.
도 7은 실험예 2에서 애스펙트비 60의 홀 내에 형성한 TiN막의 위에 직접 텅스텐막을 성막해서 홀을 매립했을 때의 단면 SEM 사진이다.
도 8은 실험예 3에서, 환원 가스로서 H2 가스를 사용한 경우의 성막 온도와 성막 레이트의 관계를 도시하는 도면이다.
도 9는 실험예 3에서, 환원 가스로서 H2 가스와 NH3 가스를 사용한 경우의 성막 온도와 성막 레이트의 관계를 도시하는 도면이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 구체적으로 설명한다.
<성막 장치>
도 1은 본 발명에 따른 텅스텐막의 성막 방법을 실시하기 위한 성막 장치의 일례를 도시하는 단면도이다.
도 1에 도시한 바와 같이, 성막 장치(100)는, 기밀하게 구성된 대략 원통 형상의 챔버(1)를 갖고 있으며, 그 안에는 피처리 기판인 웨이퍼(W)를 수평하게 지지하기 위한 서셉터(2)가, 후술하는 배기실의 저부로부터 그 중앙 하부에 달하는 원통 형상의 지지 부재(3)에 의해 지지된 상태로 배치되어 있다. 이 서셉터(2)는, 예를 들어 AlN 등의 세라믹스로 이루어져 있다. 또한, 서셉터(2)에는 히터(5)가 매립되어 있고, 이 히터(5)에는 히터 전원(6)이 접속되어 있다. 한편, 서셉터(2)의 상면 근방에는 열전대(7)가 설치되어 있고, 열전대(7)의 신호는 히터 컨트롤러(8)에 전송되도록 되어 있다. 그리고, 히터 컨트롤러(8)는, 열전대(7)의 신호에 따라서 히터 전원(6)에 지령을 송신하여, 히터(5)의 가열을 제어해서 웨이퍼(W)를 소정의 온도로 제어하도록 되어 있다. 또한, 서셉터(2)에는 3개의 웨이퍼 승강 핀(도시하지 않음)이 서셉터(2)의 표면에 대하여 돌출 및 함몰 가능하게 설치되어 있어, 웨이퍼(W)를 반송할 때에, 서셉터(2)의 표면으로부터 돌출된 상태가 된다. 또한, 서셉터(2)는, 승강 기구(도시하지 않음)에 의해 승강 가능하게 되어 있다.
챔버(1)의 천장벽(1a)에는, 원형의 구멍(1b)이 형성되어 있고, 거기로부터 챔버(1) 내로 돌출되도록 샤워 헤드(10)가 감입되어 있다. 샤워 헤드(10)는, 후술하는 가스 공급 기구(30)로부터 공급된 성막 원료 가스인 WCl6 가스를 챔버(1) 내에 토출하기 위한 것이고, 그 상부에는, WCl6 가스 및 퍼지 가스로서 N2 가스를 도입하는 제1 도입로(11)와, 환원 가스로서의 H2 가스 및 퍼지 가스로서 N2 가스를 도입하는 제2 도입로(12)를 갖고 있다.
샤워 헤드(10)의 내부에는 상하 2단으로 공간(13, 14)이 형성되어 있다. 상측의 공간(13)에는 제1 도입로(11)가 연결되어 있고, 이 공간(13)으로부터 제1 가스 토출로(15)가 샤워 헤드(10)의 저면까지 연장되어 있다. 하측의 공간(14)에는 제2 도입로(12)가 연결되어 있고, 이 공간(14)으로부터 제2 가스 토출로(16)가 샤워 헤드(10)의 저면까지 연장되어 있다. 즉, 샤워 헤드(10)는, 성막 원료 가스로서의 WCl6 가스와 환원 가스인 H2 가스가 각각 독립적으로 제1 가스 토출로(15) 및 제2 가스 토출로(16)로부터 토출되도록 되어 있다.
챔버(1)의 저벽에는, 하방을 향해 돌출된 배기실(21)이 설치되어 있다. 배기실(21)의 측면에는 배기관(22)이 접속되어 있고, 이 배기관(22)에는 진공 펌프나 압력 제어 밸브 등을 갖는 배기 장치(23)가 접속되어 있다. 그리고, 이 배기 장치(23)를 작동시킴으로써 챔버(1) 내를 소정의 감압 상태로 하는 것이 가능하게 되어 있다.
챔버(1)의 측벽에는, 웨이퍼(W)의 반출입을 행하기 위한 반입출구(24)와, 이 반입출구(24)를 개폐하는 게이트 밸브(25)가 설치되어 있다. 또한, 챔버(1)의 벽부에는, 히터(26)가 설치되어 있어, 성막 처리 시에 챔버(1)의 내벽의 온도를 제어 가능하도록 되어 있다.
가스 공급 기구(30)는, 성막 원료인 염화텅스텐으로서 WCl6을 수용하는 성막 원료 탱크(31)를 갖고 있다. WCl6은 상온에서는 고체이며, 성막 원료 탱크(31) 내에는 염화텅스텐인 WCl6이 고체로서 수용되어 있다. 성막 원료 탱크(31)의 주위에는 히터(31a)가 설치되어 있어, 성막 원료 탱크(31) 내의 WCl6을 적당한 온도로 가열하여, WCl6을 승화시키도록 되어 있다. 또한, 염화텅스텐으로서는, WCl5, WCl4를 사용할 수도 있다. WCl5, WCl4를 사용해도, WCl6과 거의 동일한 거동을 나타낸다.
성막 원료 탱크(31)에는, 상방으로부터 캐리어 가스인 N2 가스를 공급하기 위한 캐리어 가스 배관(32)이 삽입되어 있다. 캐리어 가스 배관(32)에는 N2 가스 공급원(33)이 접속되어 있다. 또한, 캐리어 가스 배관(32)에는, 유량 제어기로서의 매스 플로우 컨트롤러(34) 및 그 전후의 밸브(35)가 개재 장착되어 있다. 또한, 성막 원료 탱크(31) 내에는 원료 가스 라인이 되는 원료 가스 송출 배관(36)의 일단이 상방으로부터 삽입되어 있고, 이 원료 가스 송출 배관(36)의 타단은, 샤워 헤드(10)의 제1 도입로(11)에 접속되어 있다. 원료 가스 송출 배관(36)에는 밸브(37)가 개재 장착되어 있다. 원료 가스 송출 배관(36)에는, 성막 원료 가스인 WCl6 가스의 응축 방지를 위한 히터(38)가 설치되어 있다. 그리고, 성막 원료 탱크(31) 내에서 승화한 WCl6 가스가 캐리어 가스로서의 N2 가스(캐리어 N2)에 의해 반송되어서, 원료 가스 송출 배관(36) 및 제1 도입로(11)를 통해 샤워 헤드(10) 내에 공급된다. 또한, 원료 가스 송출 배관(36)에는, 배관(74)을 통해 퍼지 가스로서의 N2 가스(퍼지 N2)를 공급하는 N2 가스 공급원(71)이 접속되어 있다. 배관(74)에는 유량 제어기로서의 매스 플로우 컨트롤러(72) 및 그 전후의 밸브(73)가 개재 장착되어 있다. N2 가스 공급원(71)으로부터의 N2 가스는, 원료 가스 라인측의 퍼지 가스로서 사용된다.
또한, 캐리어 가스 배관(32)과 원료 가스 송출 배관(36)의 사이는, 바이패스 배관(48)에 의해 접속되어 있고, 이 바이패스 배관(48)에는 밸브(49)가 개재 장착되어 있다. 캐리어 가스 배관(32) 및 원료 가스 송출 배관(36)에서의 바이패스 배관(48) 접속 부분의 하류측 및 상류측에는, 각각 밸브(35a, 37a)가 개재 장착되어 있다. 그리고, 밸브(35a, 37a)를 폐쇄하고 밸브(49)를 개방함으로써, N2 가스 공급원(33)으로부터의 N2 가스를, 캐리어 가스 배관(32), 바이패스 배관(48)을 거쳐, 원료 가스 송출 배관(36)을 퍼지하는 것이 가능하게 되어 있다. 또한, 캐리어 가스 및 퍼지 가스로서는, N2 가스에 한정되지 않고, Ar 가스 등의 다른 불활성 가스이어도 된다.
샤워 헤드(10)의 제2 도입로(12)에는, H2 가스 라인이 되는 배관(40)이 접속되어 있고, 배관(40)에는, 환원 가스인 H2 가스를 공급하는 H2 가스 공급원(42)과, 배관(64)을 통해 퍼지 가스로서의 N2 가스(퍼지 N2)를 공급하는 N2 가스 공급원(61)이 접속되어 있다. 또한, 배관(40)에는, 유량 제어기로서의 매스 플로우 컨트롤러(44) 및 그 전후의 밸브(45)가 개재 장착되고, 배관(64)에는, 유량 제어기로서의 매스 플로우 컨트롤러(62) 및 그 전후의 밸브(63)가 개재 장착되어 있다. N2 가스 공급원(61)으로부터의 N2 가스는 H2 가스 라인측의 퍼지 가스로서 사용된다.
환원 가스로서는, H2 가스에 한정되지 않고, SiH4 가스, B2H6 가스, NH3 가스를 사용할 수도 있다. H2 가스, SiH4 가스, B2H6 가스, 및 NH3 가스 중 2개 이상을 공급할 수 있도록 해도 된다. 또한, 이들 이외의 다른 환원 가스, 예를 들어 PH3 가스, SiH2Cl2 가스를 사용해도 된다.
이 성막 장치(100)는, 각 구성부, 구체적으로는 밸브, 전원, 히터, 펌프 등을 제어하는 제어부(50)를 갖고 있다. 이 제어부(50)는, 마이크로프로세서(컴퓨터)를 구비한 프로세스 컨트롤러(51)와, 유저 인터페이스(52)와, 기억부(53)를 갖고 있다. 프로세스 컨트롤러(51)에는, 성막 장치(100)의 각 구성부가 전기적으로 접속되어서 제어되는 구성으로 되어 있다. 유저 인터페이스(52)는, 프로세스 컨트롤러(51)에 접속되어 있고, 오퍼레이터가 성막 장치(100)의 각 구성부를 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 성막 장치(100)의 각 구성부의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어져 있다. 기억부(53)도 프로세스 컨트롤러(51)에 접속되어 있고, 이 기억부(53)에는, 성막 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(51)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 소정의 처리를 실행시키기 위한 제어 프로그램, 즉 처리 레시피나, 각종 데이터베이스 등이 저장되어 있다. 처리 레시피는 기억부(53) 중 기억 매체(도시하지 않음)에 기억되어 있다. 기억 매체는, 하드 디스크 등의 고정적으로 설치되어 있는 것이어도 되고, CDROM, DVD, 플래시 메모리 등의 가반성의 것이어도 된다.
그리고, 필요에 따라, 유저 인터페이스(52)로부터의 지시 등으로 소정의 처리 레시피를 기억부(53)로부터 호출해서 프로세스 컨트롤러(51)에 실행시킴으로써, 프로세스 컨트롤러(51)의 제어 하에서, 성막 장치(100)에서의 원하는 처리가 행하여진다.
<성막 방법의 실시 형태>
이어서, 이상과 같이 구성된 성막 장치(100)를 사용해서 행하여지는 성막 방법의 실시 형태에 대해 설명한다.
본 실시 형태에서는, 표면에 하지막이 형성된 웨이퍼를 피처리 기판으로서 사용한다. 예를 들어 열산화막의 표면, 또는 트렌치나 홀 등의 오목부를 갖는 층간 절연막의 표면에 배리어 금속막이 하지막으로서 형성된 것을 사용할 수 있다. 하지막으로서는, TiN막, TiSiN막이 바람직하다. 하지막으로서 TiN막이나 TiSiN막을 사용함으로써 텅스텐막의 성막성을 양호하게 할 수 있다.
성막 시에는, 먼저, 게이트 밸브(25)를 열고, 반송 장치(도시하지 않음)에 의해 웨이퍼(W)를 반입출구(24)를 통해 챔버(1) 내에 반입하여, 히터(5)에 의해 소정 온도로 가열된 서셉터(2) 위에 적재하고, 챔버(1) 내를 소정의 진공도까지 감압한 후, 이하와 같이 해서 CVD법 또는 ALD법에 의해 텅스텐막의 성막을 행한다.
(CVD법에 의한 성막)
먼저, CVD법에 의한 성막에 대해서 설명한다.
도 2는, CVD법에 의한 성막 시의 처리 레시피를 도시하는 도면이다. 최초로, 도 1의 성막 장치(100)에서의 밸브(37, 37a 및 45)를 폐쇄한 상태에서, 밸브(63 및 73)를 개방하여, N2 가스 공급원(61, 71)으로부터 배관(64, 74)을 통해 퍼지 가스로서의 N2 가스(퍼지 N2)를 챔버(1) 내에 공급해서 압력을 상승시키고, 서셉터(2) 상의 웨이퍼(W)의 온도를 안정시킨다.
챔버(1) 내가 소정 압력에 도달한 후, N2 가스 공급원(61, 71)으로부터의 퍼지 N2를 흘린 채, 밸브(37, 37a)를 개방함으로써, 캐리어 가스로서의 N2 가스(캐리어 N2)를 성막 원료 탱크(31) 내에 공급하고, 성막 원료 탱크(31) 내에서 WCl6을 승화시켜, 생성된 WCl6 가스를 챔버(1) 내에 공급함과 함께, 밸브(45)를 개방해서 H2 가스 공급원(42)으로부터 H2 가스를 챔버(1) 내에 공급한다. 이에 의해, 웨이퍼(W)의 표면의 하지막 위에서, 텅스텐 원료 가스인 WCl6 가스와, 환원 가스인 H2 가스의 반응이 발생하여, 텅스텐막이 성막된다. 텅스텐 원료 가스로서 WCl5 가스, WCl4 가스를 사용한 경우도 마찬가지이다.
텅스텐막의 막 두께가 소정의 값이 될 때까지 성막을 계속한 후, 밸브(45)를 폐쇄해서 H2 가스의 공급을 정지하고, 또한 밸브(37, 37a)를 폐쇄하여, WCl6 가스를 정지함과 함께 N2 가스를 퍼지 가스로서 챔버(1) 내에 공급하여, 챔버(1) 내의 퍼지를 행한다. 이상으로 CVD법에 의한 성막이 종료된다. 이때의 텅스텐막의 막 두께는, 성막 시간에 의해 제어할 수 있다.
(ALD법에 의한 성막)
이어서, ALD법에 의해 성막에 대해서 설명한다.
도 3은, ALD법에 의한 성막 시의 처리 레시피를 도시하는 도면이다. 최초로 CVD법일 때와 마찬가지로, 밸브(37, 37a 및 45)를 폐쇄하고 밸브(63 및 73)을 개방하여, N2 가스 공급원(61, 71)으로부터 배관(64, 74)을 통해 퍼지 가스로서의 N2 가스(퍼지 N2)를 챔버(1) 내에 공급하여 압력을 상승시키고, 서셉터(2) 상의 웨이퍼(W)의 온도를 안정시킨다.
챔버(1) 내가 소정 압력에 도달한 후, N2 가스 공급원(61)으로부터 배관(64)을 통해 퍼지 N2를 흘린 채, 밸브(73)를 폐쇄해서 배관(74)측의 퍼지 N2를 정지하고, 밸브(37, 37a)를 개방함으로써, N2 가스 공급원(33)으로부터 캐리어 N2를 성막 원료 탱크(31) 내에 공급하고, 성막 원료 탱크(31) 내에서 승화한 WCl6 가스를 단시간 챔버(1) 내에 공급하여 웨이퍼(W) 표면에 형성된 하지막 위에 WCl6을 흡착시키고(WCl6 가스 공급 스텝), 계속해서, 밸브(37, 37a)를 폐쇄하고, 밸브(73)를 개방하여, WCl6 가스를 정지함과 함께 배관(64)의 퍼지 N2 외에 배관(74)측으로부터의 퍼지 N2도 챔버(1) 내에 공급하여, 챔버(1) 내의 잉여 WCl6 가스를 퍼지한다(제1 퍼지 스텝).
계속해서, N2 가스 공급원(71)으로부터 배관(74)을 통해 퍼지 N2 가스를 흘린 채, 밸브(63)를 폐쇄해서 배관(64)측의 퍼지 N2를 정지하고, 밸브(45)를 개방해서 H2 가스 공급원(42)으로부터 H2 가스를 단시간 챔버(1) 내에 공급하여, 웨이퍼(W) 위에 흡착된 WCl6과 반응시키고(H2 가스 공급 스텝), 계속해서 밸브(45)를 폐쇄하고 밸브(63)를 개방하여, H2 가스의 공급을 정지함과 함께 배관(74)의 퍼지 N2 외에 배관(64)측으로부터의 퍼지 N2도 챔버(1) 내에 공급하여, 챔버(1) 내의 잉여 H2 가스를 퍼지한다(제2 퍼지 스텝).
이상의 WCl6 가스 공급 스텝, 제1 퍼지 스텝, H2 가스 공급 스텝, 제2 퍼지 스텝의 1 사이클에 의해, 얇은 텅스텐 단위 막이 형성된다. 그리고, 이러한 스텝을 복수 사이클 반복함으로써 원하는 막 두께의 텅스텐막을 성막한다. 이때의 텅스텐막의 막 두께는, 상기 사이클의 반복 수에 의해 제어할 수 있다. 텅스텐 원료 가스로서 WCl5 가스, WCl4 가스를 사용한 경우도 마찬가지이다. 또한, 환원 가스의 일부 또는 전부를, H2 가스 대신에 SiH4 가스, B2H6 가스, NH3 가스의 적어도 1종으로 했을 경우도 마찬가지이다. 다른 환원 가스, 예를 들어 PH3 가스, SiH2Cl2 가스를 사용한 경우도 마찬가지로 성막할 수 있다.
(성막 조건)
텅스텐 원료로서 WCl6 등의 염화텅스텐을 사용한 경우에는, 염화텅스텐 가스 자체가 에칭 작용도 갖기 때문에, 온도 및 압력의 조건에 따라서는 염화텅스텐 가스에 의한 하지막이나 성막되어 있는 텅스텐막에 대한 에칭 반응이 발생해서 성막되기 어려운 경우가 있다. 따라서, 온도·압력 조건이, 그러한 에칭 반응이 발생하는 조건 이외인 것이 바람직하다. 보다 상세하게는, 온도가 낮은 영역에서는 성막 반응이나 에칭 반응도 발생하지 않기 때문에, 성막 반응을 발생시키기 위해서는 어느 정도 높은 것이 바람직한데, 성막 반응이 발생하는 온도에서는, 압력이 낮으면 에칭 반응이 발생하는 경향이 있기 때문에, 고압 조건이 바람직하다.
구체적으로는, 하지막이나 가스의 종류에 따라 다르지만, 상기 CVD법 및 ALD법 모두, 웨이퍼 온도(서셉터 표면 온도): 250℃ 이상, 챔버 내 압력: 5Torr(667Pa) 이상에서 성막하는 것이 가능하다. 환원 가스로서 H2 가스만을 사용한 경우에는, 웨이퍼 온도(서셉터 표면 온도)가 400℃ 이상이 바람직하지만, 환원 가스로서 H2 가스에 NH3 가스를 첨가한 것을 사용함으로써, 반응성이 양호해져서, 웨이퍼 온도를 250℃ 정도까지 저하시키는 것이 가능하게 된다. 웨이퍼 온도가 250℃보다 낮아지면 NH3 가스를 사용해도 성막 반응이 발생하기 어려워진다. 또한, 압력이 5Torr보다 낮으면 250℃ 이상에서 에칭 반응이 발생하기 쉬워진다. 이러한 점에서는, 웨이퍼 온도에 상한은 존재하지 않지만, 장치의 제약이나 반응성의 관점에서, 사실상의 상한은 800℃ 정도다. 바람직하게는 700℃ 이하, 보다 바람직하게는 650℃ 이하, 더욱 바람직하게는 550℃ 이하다. 또한, 환원 가스로서 H2 가스만을 사용한 경우의 웨이퍼 온도의 적합한 범위는 400 내지 550℃이며, H2 가스에 NH3 가스를 첨가한 경우의 웨이퍼 온도의 적합한 범위는 250 내지 550℃다.
환원 가스로서 NH3 가스를 첨가함으로써, 반응성이 양호해지기 때문에, 성막 온도를 저하시키는 것뿐만 아니라, 성막 레이트를 상승시킬 수 있다. 단, NH3 가스를 첨가하면, H2 가스만의 경우에 비해 성막한 텅스텐막 내에 잔존하는 불순물이 많아지는 경향이 있기 때문에, 막 내의 불순물을 저감해서 양질의 막을 얻는 관점에서는, 환원 가스로서 H2 가스만을 사용하는 것이 바람직하다. 불순물량이 허용 범위에서 저온 성막 및 고성막 레이트를 실현하는 관점에서, 환원 가스로서 H2 가스에 첨가하는 NH3 가스의 비율은, 유량％로 10 내지 80％ 정도가 바람직하다.
또한, 압력에 대해서도 상기 점에서는 상한은 존재하지 않지만, 마찬가지로 장치의 제약이나 반응성의 관점에서, 사실상의 상한은 100Torr(13333Pa)이다. 보다 바람직하게는 10 내지 30Torr(1333 내지 4000Pa)이다.
염화텅스텐 가스로서 WCl6 가스를 사용하고, 환원 가스로서 H2 가스를 사용하고, 캐리어 가스 및 퍼지 가스로서 N2 가스를 사용한 경우의 다른 조건의 바람직한 범위는 이하와 같다.
·CVD법
캐리어 N2 가스 유량: 20 내지 500sccm(mL/min)
(WCl6 가스 공급량으로서, 0.25 내지 15sccm(mL/min))
H2 가스 유량: 500 내지 5000sccm(mL/min)
성막 원료 탱크의 가온 온도: 130 내지 170℃
·ALD법
캐리어 N2 가스 유량: 20 내지 500sccm(mL/min)
(WCl6 가스 공급량으로서, 0.25 내지 15sccm(mL/min))
WCl6 가스 공급 시간(1회의 공급 스텝당): 0.5 내지 10sec
H2 가스 유량: 500 내지 5000sccm(mL/min)
H2 가스 공급 시간: (1회의 공급 스텝당): 0.5 내지 10sec
성막 원료 탱크의 가온 온도: 130 내지 170℃
(실시 형태의 효과 등)
원료 가스로서 WF6을 사용해서 텅스텐막을 성막하는 종래의 방법의 경우에는, 열산화막이나 층간 절연막에 대한 밀착력이 나쁘고, 또한 인큐베이션 시간도 길어지기 때문에, 하지막 위에 고스텝 커버리지로 직접 성막하는 것이 곤란하였다. 이 때문에, 종래는, 환원 가스로서 SiH4 또는 B2H6을 사용해서 핵 생성에 특화한 조건에서, 하지막 위에 핵 생성용의 초기 텅스텐막(뉴 크리에이션 막)을 형성하고 나서, 환원 가스로서 H2 가스를 사용해서 주 텅스텐막의 성막을 행하는 2단계의 성막을 행함으로써 고스텝 커버리지의 성막을 확보할 필요가 있었다.
그러나, 뉴 크리에이션 막은 핵 생성을 위해서 형성되는 것이며, 벌크의 주 텅스텐막에 비해 저항값이 높기 때문에, 반도체 디바이스의 미세화에 수반하여, 오목부에 매립되는 텅스텐막에서 차지하는 뉴 크리에이션 막의 비율이 증가하면, 텅스텐막의 저항값이 상승한다.
이에 반해, 본 실시 형태와 같이 텅스텐 원료로서 WCl6과 같은 염화텅스텐을 사용해서 상기와 같은 CVD법 및 ALD법으로 성막함으로써, 뉴 크리에이션 막을 사용하지 않고, 1단계의 성막에 의해 고스텝 커버리지로 텅스텐막을 형성할 수 있다. 이 때문에, 뉴 크리에이션 막을 형성하는 번잡함을 피할 수 있고, 미세화에 의해서도 저항값의 상승을 발생하기 어렵게 할 수 있다. 예를 들어, 환원 가스로서 H2 가스를 사용한 경우에는, 막 두께 20nm에서 25 내지 35μΩ·cm 정도의 저저항을 실현할 수 있고, 미세 배선에서도 저저항을 유지할 수 있다.
<적용예>
이어서, 본 실시 형태의 성막 방법의 적용예에 대해서 도 4를 참조하여 설명한다.
최초로, 하부 트랜지스터 또는 실리콘 기판 위의 확산 영역으로 이루어지는 하부 구조(101)(상세는 생략) 위에 SiO2막, 저유전율(Low-k)막(SiCO, SiCOH 등) 등의 층간 절연막(102)을 갖고, 거기에 트렌치나 홀 등의 오목부(103)가 형성된 웨이퍼(W)를 준비한다(도 4의 (a)).
계속해서, 오목부(103)를 포함하는 전체면에 하지막으로서, 메탈 배리어막(104)을 성막한다(도 4의 (b)). 메탈 배리어막(104)으로서는, TiN막이 바람직하다. TiN막은 CVD법이나 ALD법에 의해 적합하게 성막할 수 있다. 메탈 배리어막(104)의 두께는 2 내지 5nm 정도가 바람직하다.
계속해서, 하지막으로서 메탈 배리어막(104)이 형성된 웨이퍼(W)에 대하여 상술한 바와 같이, 감압 분위기 하에서 원료 가스인 WCl6 가스 및 환원 가스인 H2 가스를 사용하여, CVD법 또는 ALD법에 의해 메탈 배리어막(104)의 표면에, 뉴 크리에이션 막을 성막하지 않고, 직접 텅스텐막(105)을 성막해서 오목부(103)를 매립한다(도 4의 (c)).
이에 의해, 한 단계의 성막에 의해, 저저항의 텅스텐막을 고스텝 커버리지로 성막해서 오목부(103) 내에 배선이나 플러그를 형성할 수 있다.
종래의 텅스텐막에서는, 도 5에 도시한 바와 같이, 메탈 배리어막(104) 위에 고저항의 뉴 크리에이션 막(106)을 성막하고 나서 저저항의 주 텅스텐막(107)을 성막해서 매립하기 때문에, 배선 폭(오목부(103)의 폭)이 예를 들어 20nm로 미세해진 경우에는, 뉴 크리에이션 막(106)의 비율이 상대적으로 높아지고, 텅스텐 배선(플러그)의 저항값이 상승한다. 이에 반해, 본 실시 형태에서는, 상기 도 4의 (c)와 같이 오목부(103)의 전체에 저저항의 텅스텐막(105)을 매립할 수 있으므로, 배선 폭이 20nm 정도로 미세화되어도, 저저항의 텅스텐 배선(플러그)을 얻을 수 있다.
<실험예>
이어서, 실험예에 대해서 설명한다.
(실험예 1)
먼저, 텅스텐막의 막 두께와 막의 비저항의 관계를 구하였다. 여기에서는, 도 1의 성막 장치(100)를 사용하여, 실리콘 웨이퍼 표면에 형성된 TiN막 위에 ALD법에 의해 다양한 막 두께의 텅스텐막을 성막하고, 각 막의 비저항을 측정하였다. 이때의 조건은, 캐리어 N2 가스 유량: 500sccm(WCl6 가스 유량: 10sccm), H2 가스 유량: 4500sccm, WCl6 가스 공급 스텝 1회의 시간: 1.5sec, H2 가스 공급 스텝 1회의 시간: 3sec, 퍼지 스텝 1회의 시간: 5sec, 사이클 수: 200 내지 1000회로 고정하고, 온도·압력 조건을, 이하의 조건 A, 조건 B, 조건 C의 3 조건으로 하였다.
[조건 A] 온도: 500℃, 압력: 30Torr
[조건 B] 온도: 500℃, 압력: 20Torr
[조건 C] 온도: 430℃, 압력: 30Torr
상기 실험의 결과를 도 6에 나타내었다. 이 도면에 도시한 바와 같이, 어떤 조건에서든, 20nm라는 박막에 있어서, 40μΩ·cm 이하의 낮은 비저항값이 얻어지고, 조건을 선택함으로써 30μΩ·cm 이하가 가능하여, 미세 배선에서도 저저항값이 얻어지는 것이 확인되었다.
(실험예 2)
여기에서는, 톱의 직경이 180nm, 애스펙트비가 60인 홀에 하지막으로서 TiN막을 형성하고, 그 위에 직접 ALD법에 의해 텅스텐막을 성막해서 홀을 매립하였다. 이때의 조건은, 도 1의 성막 장치(100)를 사용해서 웨이퍼 온도: 500℃, 챔버 내 압력: 30Torr, 캐리어 N2 가스 유량: 500sccm(WCl6 가스 유량: 10sccm), H2 가스 유량: 4500sccm, WCl6 가스 공급 스텝 1회의 시간: 1.5sec, H2 가스 공급 스텝 1회의 시간: 3sec, 퍼지 스텝 1회의 시간: 5sec, 사이클 수: 500회로 하였다.
이때의 단면의 SEM 사진을 도 7에 나타내었다. 도 7에 도시한 바와 같이, 뉴 크리에이션 막을 사용하지 않고, 1단계의 성막에 의해 톱의 직경이 180nm, 애스펙트비가 60인 홀의 바닥까지 텅스텐막이, 양호한 스텝커버리지가 얻어지는 것이 확인되었다.
(실험예 3)
여기에서는, 환원 가스로서 H2 가스만을 사용한 경우와, H2 가스에 NH3 가스를 첨가한 경우에 있어서의 성막성에 대해서 평가하였다. 도 1의 성막 장치(100)를 사용하여, 실리콘 웨이퍼 표면에 형성된 TiN막 위에 ALD법에 의해 다양한 온도에서 텅스텐막을 성막하였다. 이때의 조건으로서는, 캐리어 N2 가스 유량: 500sccm(WCl6 가스 유량: 10sccm)으로 하고, WCl6 가스 공급 스텝 1회의 시간: 1.5sec, H2 가스 공급 스텝 1회의 시간: 3sec, 퍼지 스텝 1회의 시간: 5sec, 사이클 수: 50 내지 300회로 하고, 환원 가스로서, H2 가스만을 2000sccm으로 했을 경우와, H2 가스 2000sccm에 NH3 가스 25 내지 1500sccm을 첨가한 경우에 대해서, 웨이퍼 온도(서셉터 표면 온도): 250 내지 500℃의 범위에서 텅스텐막의 성막을 행하였다.
환원 가스로서 H2 가스만을 사용한 경우의 웨이퍼 온도와 성막 레이트(1 사이클당)의 관계를 도 8에 나타내고, 환원 가스로서 H2 가스에 NH3 가스를 첨가한 것을 사용한 경우의 웨이퍼 온도와 성막 레이트(1 사이클당)의 관계를 도 9에 나타내었다. 이들 도면에 도시한 바와 같이, 환원 가스로서 H2 가스만을 사용한 경우에는, 400℃ 이하에서는 성막되지 않았던 것에 반해, NH3 가스를 첨가한 경우에는, 250℃ 이상에서 성막 가능한 것이 확인되었다. 또한, 환원 가스가 H2 가스만인 경우에는, 성막 레이트는, 가장 높은 500℃에서도 0.11nm/cycle이었던 것에 반해, NH3 가스를 첨가한 경우에는, 250℃에서도 성막 레이트가 0.5nm/cycle을 초과하고 있고, 400℃에서 2nm/cycle 부근, 500℃에서 5nm/cycle이 되어, 환원 가스로서 NH3 가스를 첨가함으로써, 성막 온도가 저하됨과 함께, 성막 레이트가 현저하게 상승하는 것이 확인되었다. 또한, 비저항에 대해서는, 환원 가스로서 H2 가스만의 경우가 더 낮은 경향이 얻어지고, 양호한 막질을 얻는 관점에서는 환원 가스가 H2 가스만인 경우가 더 유리한 것이 확인되었다.
<다른 적용>
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고 다양하게 변형 가능하다. 예를 들어, 상기 실시 형태에서는, 피처리 기판으로서 반도체 웨이퍼를 예로 들어 설명했지만, 반도체 웨이퍼는 실리콘이나, GaAs, SiC, GaN 등의 화합물 반도체이어도 되고, 또한, 반도체 웨이퍼에 한정되지 않고, 액정 표시 장치 등의 FPD(플랫 패널 디스플레이)에 사용하는 유리 기판이나, 세라믹 기판 등에도 본 발명을 적용할 수 있다.
1 : 챔버 2 : 서셉터
5 : 히터 10 : 샤워 헤드
30 : 가스 공급 기구 31 : 성막 원료 탱크
42 : H2 가스 공급원 50 : 제어부
51 : 프로세스 컨트롤러 53 : 기억부
61, 71 : N2 가스 공급원 100 : 성막 장치
101 : 하부 구조 102 : 층간 절연막
103 : 오목부 104 : 메탈 배리어막
105 : 텅스텐막 W : 반도체 웨이퍼

Claims (13)

  1. 피처리 기판에 대하여, 감압 분위기 하에서 텅스텐 원료로서의 염화텅스텐 가스 및 환원 가스를 공급하여, 상기 피처리 기판을 가열하면서 상기 염화텅스텐 가스 및 상기 환원 가스를 반응시켜서, 상기 피처리 기판의 표면에, 핵 생성용의 초기 텅스텐막을 성막하지 않고, 직접 주 텅스텐막을 성막하고,
    상기 성막은 ALD법에 의해 실시되며,
    상기 염화텅스텐 가스는 WCl6 가스, WCl5 가스, WCl4 가스 중 어느 하나이고,
    상기 환원 가스는 H2 가스, SiH4 가스, B2H6 가스, 및 NH3 가스에서 선택된 적어도 1종이며,
    상기 피처리 기판의 온도가 250℃ 이상 800℃ 이하, 처리 용기 내의 압력이 10Torr 이상 30Torr 미만인, 텅스텐막의 성막 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 피처리 기판으로서 표면에 하지막이 형성된 것을 사용하여, 상기 하지막의 표면에 상기 텅스텐막을 성막하는, 텅스텐막의 성막 방법.
  6. 제5항에 있어서,
    상기 하지막은, TiN막 또는 TiSiN막인, 텅스텐막의 성막 방법.
  7. 제1항에 있어서,
    상기 피처리 기판에 오목부가 형성되고, 상기 오목부 내에 상기 주 텅스텐막을 성막하여, 상기 오목부를 매립하는, 텅스텐막의 성막 방법.
  8. 표면에 오목부를 갖는 피처리 기판의 표면에, 하지막을 성막하는 공정과,
    표면에 상기 하지막이 형성된 상기 피처리 기판에 대하여, 감압 분위기 하에서 텅스텐 원료로서의 염화텅스텐 가스 및 환원 가스를 공급하여, 상기 피처리 기판을 가열하면서 상기 염화텅스텐 가스 및 상기 환원 가스를 반응시켜서, 상기 하지막의 표면에, 핵 생성용의 초기 텅스텐막을 성막하지 않고, 직접 주 텅스텐막을 성막해서 상기 오목부를 매립하는 공정을 포함하고,
    상기 성막은 ALD법에 의해 실시되며,
    상기 염화텅스텐 가스는 WCl6 가스, WCl5 가스, WCl4 가스 중 어느 하나이고,
    상기 환원 가스는 H2 가스, SiH4 가스, B2H6 가스, 및 NH3 가스에서 선택된 적어도 1종이며,
    상기 오목부를 매립하는 공정은, 상기 피처리 기판의 온도가 250℃ 이상 800℃ 이하, 처리 용기 내의 압력이 10Torr 이상 30Torr 미만에서 행하여지는, 반도체 장치의 제조 방법.
  9. 삭제
  10. 삭제
  11. 제8항에 있어서,
    상기 하지막은, TiN막 또는 TiSiN막인, 반도체 장치의 제조 방법.
  12. 삭제
  13. 컴퓨터상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행 시에, 제1항, 제5항 내지 제7항 중 어느 한 항에 기재된 텅스텐막의 성막 방법이 행해지도록, 컴퓨터에 상기 성막 장치를 제어시키는 기억 매체.
KR1020150040022A 2014-03-25 2015-03-23 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체 KR101785145B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2014-061929 2014-03-25
JP2014061929 2014-03-25
JP2015012922A JP6437324B2 (ja) 2014-03-25 2015-01-27 タングステン膜の成膜方法および半導体装置の製造方法
JPJP-P-2015-012922 2015-01-27

Publications (2)

Publication Number Publication Date
KR20150111302A KR20150111302A (ko) 2015-10-05
KR101785145B1 true KR101785145B1 (ko) 2017-10-12

Family

ID=54162116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150040022A KR101785145B1 (ko) 2014-03-25 2015-03-23 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체

Country Status (5)

Country Link
US (1) US9536782B2 (ko)
JP (1) JP6437324B2 (ko)
KR (1) KR101785145B1 (ko)
CN (2) CN104947064B (ko)
TW (2) TWI703620B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6416679B2 (ja) * 2015-03-27 2018-10-31 東京エレクトロン株式会社 タングステン膜の成膜方法
WO2016191432A1 (en) 2015-05-27 2016-12-01 Asm Ip Holding B.V. Synthesis and use of precursors for ald of molybdenum or tungsten containing thin films
JP6710089B2 (ja) * 2016-04-04 2020-06-17 東京エレクトロン株式会社 タングステン膜の成膜方法
US10087523B2 (en) * 2016-05-20 2018-10-02 Lam Research Corporation Vapor delivery method and apparatus for solid and liquid precursors
CN109563619A (zh) * 2016-07-26 2019-04-02 东京毅力科创株式会社 钨膜的成膜方法
JP6751631B2 (ja) * 2016-09-13 2020-09-09 東京エレクトロン株式会社 基板の凹部をタングステンで充填する方法
US10358407B2 (en) * 2016-10-12 2019-07-23 Asm Ip Holding B.V. Synthesis and use of precursors for vapor deposition of tungsten containing thin films
EP3453679B1 (en) 2016-12-05 2023-04-05 JX Nippon Mining & Metals Corporation Method for producing high-purity tungsten pentachloride
CN110088875B (zh) * 2016-12-15 2023-09-01 应用材料公司 无成核的间隙填充ald工艺
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
JP7018748B2 (ja) 2017-11-28 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜条件の算出方法
JP7072399B2 (ja) * 2018-02-21 2022-05-20 東京エレクトロン株式会社 タングステン膜の成膜方法、成膜システム及び記憶媒体
JP7149788B2 (ja) * 2018-09-21 2022-10-07 東京エレクトロン株式会社 成膜方法及び成膜装置
US11387112B2 (en) * 2018-10-04 2022-07-12 Tokyo Electron Limited Surface processing method and processing system
JP7269228B2 (ja) 2018-10-25 2023-05-08 Ｊｘ金属株式会社 モリブデンオキシクロライド又はタングステンオキシクロライド及びそれらの製造方法
JP2022513903A (ja) * 2018-12-19 2022-02-09 インテグリス・インコーポレーテッド 還元性共反応物の存在下でタングステンまたはモリブデン層を堆積させる方法
JP7362258B2 (ja) 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
CN113316840A (zh) * 2019-03-28 2021-08-27 东京毅力科创株式会社 半导体装置的制造方法
JP2021001361A (ja) 2019-06-19 2021-01-07 東京エレクトロン株式会社 処理方法及び基板処理システム
KR20210063493A (ko) 2019-11-21 2021-06-02 삼성전자주식회사 반도체 장치의 제조방법 및 반도체 장치의 제조 설비

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849260A (en) * 1986-06-30 1989-07-18 Nihon Sinku Gijutsu Kabushiki Kaisha Method for selectively depositing metal on a substrate
JPH02278827A (ja) * 1989-04-20 1990-11-15 Nec Corp 半導体集積回路装置の配線構造とその形成方法
KR0184279B1 (ko) * 1990-01-29 1999-04-15 미다 가쓰시게 금속 또는 금속실리사이드막의 형성방법
JP2829143B2 (ja) * 1991-03-25 1998-11-25 シャープ株式会社 半導体装置の製造方法
JPH05226282A (ja) 1992-02-13 1993-09-03 Nec Corp タングステン膜の形成方法
JP3127348B2 (ja) * 1995-02-27 2001-01-22 エルジイ・セミコン・カンパニイ・リミテッド 凹凸の表面形状を有するタングステン膜を用いた半導体装置の製造方法
CN1115723C (zh) * 1996-11-15 2003-07-23 三星电子株式会社 氮化钨层制造方法及使用同样原理的金属连线制造方法
US6156382A (en) 1997-05-16 2000-12-05 Applied Materials, Inc. Chemical vapor deposition process for depositing tungsten
JP2004514289A (ja) * 2000-11-17 2004-05-13 東京エレクトロン株式会社 金属配線の形成方法および金属配線形成用半導体製造装置
US7262125B2 (en) * 2001-05-22 2007-08-28 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
JP4032872B2 (ja) 2001-08-14 2008-01-16 東京エレクトロン株式会社 タングステン膜の形成方法
WO2004061154A1 (ja) * 2002-12-27 2004-07-22 Ulvac Inc. 窒化タングステン膜の成膜方法
JP3956049B2 (ja) 2003-03-07 2007-08-08 東京エレクトロン株式会社 タングステン膜の形成方法
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
CN102534543A (zh) * 2012-02-22 2012-07-04 上海大学 一种化学气相沉积制备钨的方法及其装置
US8975184B2 (en) * 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
US9230815B2 (en) * 2012-10-26 2016-01-05 Appled Materials, Inc. Methods for depositing fluorine/carbon-free conformal tungsten

Also Published As

Publication number Publication date
KR20150111302A (ko) 2015-10-05
US9536782B2 (en) 2017-01-03
TWI646582B (zh) 2019-01-01
CN109280901A (zh) 2019-01-29
JP2015193908A (ja) 2015-11-05
TWI703620B (zh) 2020-09-01
TW201909247A (zh) 2019-03-01
US20150279735A1 (en) 2015-10-01
CN104947064B (zh) 2018-11-13
CN104947064A (zh) 2015-09-30
JP6437324B2 (ja) 2018-12-12
TW201545210A (zh) 2015-12-01

Similar Documents

Publication Publication Date Title
KR101785145B1 (ko) 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
KR102133625B1 (ko) 텅스텐 막의 성막 방법
KR101850201B1 (ko) 텅스텐막의 성막 방법
KR101912995B1 (ko) 금속막의 스트레스 저감 방법 및 금속막의 성막 방법
JP6706903B2 (ja) タングステン膜の成膜方法
JP2016098406A (ja) モリブデン膜の成膜方法
JP6478813B2 (ja) 金属膜の成膜方法
JP6710089B2 (ja) タングステン膜の成膜方法
KR20110108382A (ko) 비저항이 감소되고 표면 형태가 개선된 텅스텐 필름을 증착하는 방법
JP6391355B2 (ja) タングステン膜の成膜方法
KR102017944B1 (ko) 니켈 배선의 제조 방법
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant