CN109280901A - 钨膜的成膜方法和成膜装置 - Google Patents

钨膜的成膜方法和成膜装置 Download PDF

Info

Publication number
CN109280901A
CN109280901A CN201811389808.8A CN201811389808A CN109280901A CN 109280901 A CN109280901 A CN 109280901A CN 201811389808 A CN201811389808 A CN 201811389808A CN 109280901 A CN109280901 A CN 109280901A
Authority
CN
China
Prior art keywords
film
gas
tungsten
chloride gas
formation device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811389808.8A
Other languages
English (en)
Inventor
堀田隼史
饗场康
前川浩治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109280901A publication Critical patent/CN109280901A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本发明提供一种能够不形成核生成用的初始钨膜而以一个阶段成膜钨膜的钨膜的成膜方法和成膜装置。反复进行对被处理基板交替供给氯化钨气体和H2气体的循环，在所述被处理基板的表面，不成膜核生成用的初始钨膜而直接成膜主钨膜。

Description

钨膜的成膜方法和成膜装置
本案是申请日为2015年03月25日、申请号为201510133979.4、发明名称为“钨膜的 成膜方法和半导体器件的制造方法”的分案申请
技术领域
本发明涉及钨膜的成膜方法和半导体器件的制造方法。
背景技术
在半导体设备的制造工序中，作为用于填埋在作为被处理体的半导体晶片(以下，简记为晶片)上形成的接触孔、配线间的通孔的材料、配线材料、或相互扩散阻挡层的材料等，使用钨。
作为钨的成膜处理，在以前使用物理蒸镀(PVD)法，但是，由于钨为高熔点金属并且PVD法难以应对近年来的设备的微细化所要求的高阶梯覆盖率等，以不需要使高熔点的W且能够充分应对设备的微细化的化学蒸镀(CVD)法进行成膜。
作为利用这样的CVD法的钨膜(CVD-钨膜)的成膜方法，一般使用作为原料气体例如使用六氟化钨(WF6)并且作为还原气体使用H2气体来在晶片上产生WF6+3H2→W+6HF的反应的方法(例如，专利文献1、2)。另外，近年来，作为得到更高的阶梯覆盖率的技术，交替供给WF6气体和还原气体的原子层堆积(ALD)法也备受瞩目。
作为原料气体使用WF6，通过CVD、ALD成膜钨膜时，难以在TiN膜等的基底膜之上得到良好的钨膜，因此，进行最初成膜核生成用的初始钨膜(成核膜)、在其上形成主钨膜的2个阶段的成膜(例如，上述专利文献1、2和专利文献3)。
现有技术文献
专利文献
专利文献1：特开2003-193233号公报
专利文献2：特开2004-273764号公报
专利文献3：特表2001-525889号公报
发明内容
发明想要解决的技术问题
因此，成核膜是为了核生成而形成的膜，与块体的主钨膜相比，电阻值高。最近，半导体设备日益微细化，随之，填埋于凹部的钨膜中成核膜所占的比例增加，存在高抵抗的成核膜使钨膜整体的电阻值恶化的可能性。另外，除了主钨膜还需要进行成核膜的成膜，工序变得繁杂。
本发明是鉴于这样的情况而完成的，课题在于提供一种能够不形成核生成用的初始钨膜而以一个阶段成膜钨膜的钨膜的成膜方法。
用于解决课题的技术方案
本发明的发明人为了解决上述课题进行了研究，结果发现，通过作为钨原料使用钨，能够不成膜核生成用的初始钨膜而在被处理基板的表面以一个阶段成膜钨膜，从而完成了本发明。
即，本发明在于提供一种钨膜的成膜方法，其特征在于：对被处理基板在减压气氛气下同时或交替供给作为钨原料的氯化钨气体和还原气体，一边对被处理基板进行加热一边使氯化钨气体和还原气体反应，在被处理基板的表面不成膜核生成用的初始钨膜而直接成膜主钨膜。
此时，作为氯化钨能够使用WCl6、WCl5、WCl4的任一者。另外，作为还原气体，能够使用选自H2气体、SiH4气体、B2H6气体、和NH3气体中的至少一种。另外，优选被处理基板的温度为250℃以上、处理容器内的压力为5Torr以上。
作为上述被处理基板，使用在表面形成有基底膜的基板，也可以在上述基底膜的表面成膜上述钨膜。作为上述基底膜，能够使用TiN膜或TiSiN膜。
另外，本发明适于在上述被处理基板形成凹部，在上述凹部内形成上述主钨膜，填埋上述凹部的情况。
另外，本发明在于提供一种半导体器件的制造方法，其特征在于，具有：在表面具有凹部的被处理基板的表面成膜基底膜的工序；和对在表面形成有上述基底膜的被处理基板在减压气氛气下同时或交替供给作为钨原料的氯化钨气体和还原气体，一边对被处理基板进行加热一边使氯化钨气体和还原气体反应，在被处理基板的表面不成膜核生成用的初始钨膜而直接成膜主钨膜而将上述凹部填埋的工序。
另外，本发明在于提供一种在计算机上工作、存储有用于控制成膜装置的程序的存储介质，其特征在于：上述程序使计算机控制上述成膜装置，在执行时进行上述的钨膜的成膜方法。
发明的效果
根据本发明，作为原料气体使用氯化钨气体，由此能够不需要核生成用的膜，在被处理基板的表面以一个阶段成膜钨膜。因此，不易由于微细化而发生电阻值的上升，并且，能够避免工序的繁杂。
附图说明
图1是表示用于实施本发明的钨膜的成膜方法的成膜装置的一个例子的剖面图。
图2是表示利用CVD法进行成膜时的处理方案的图。
图3是表示利用ALD法进行成膜时的处理方案的图。
图4是表示在将本发明的成膜方法应用于通过在凹部中填埋钨膜而形成配线、插销的用途的应用例的工序剖面图。
图5是表示通过现有的2个阶段成膜在凹部中填埋钨膜的状态的剖面图。
图6是表示实验例1中使成膜温度和压力变化时的钨膜的膜厚与膜的电阻率的关系的图。
图7是实验例2中在形成于纵横比60的孔内的TiN膜之上直接成膜钨膜来填埋孔时的剖面的SEM照片。
图8是表示在实验例3中作为还原气体使用H2气体时成膜温度与成膜速率的关系的图。
图9是表示在实验例3中作为还原气体使用H2气体和NH3气体时成膜温度与成膜速率的关系的图。
附图标记说明
1：腔室
2：载置台
5：加热器
10：喷头
30：气体供给机构
31：成膜原料罐
42：H2气体供给源
50：控制部
51：处理控制器
53：存储部
61、71：N2气体供给源
100：成膜装置
101：下部结构
102：层间绝缘膜
103：凹部
104：金属阻挡膜
105：钨膜
W：半导体晶片
具体实施方式
以下，参照附图对本发明的实施方式进行具体的说明。
<成膜装置>
图1是表示用于实施本发明的钨膜的成膜方法的成膜装置的一个例子的剖面图。
如图1所示，成膜装置100具有气密构成的大致圆筒状的腔室1，在其中用于将作为被处理基板的晶片W水平地支承的载置台2以由从后述的排气室的底部到达其中央下部的圆筒状的支承部件3支承的状态配置。该载置台2例如由AlN等的陶瓷形成。另外，在载置台2填埋有加热器5，该加热器5与加热器电源6连接。另一方面，在载置台2的上表面附近设置有热电偶7，热电偶7的信号被传递到加热器控制器8。另外，加热器控制器8根据热电偶7的信号向加热器电源6输送指令，控制加热器5的加热，将晶片W控制为规定的温度。此外，在载置台2，以能够相对于载置台2的表面突出和没入的方式设置有3根晶片升降销(无图示)，在搬送晶片W时，成为从载置台2的表面凸出的状态。另外，载置台2能够通过升降单元(无图示)升降。
在腔室1的顶壁1a形成有圆形的孔1b，以从这里向腔室1内凸出的方式嵌入有喷头10。喷头10用于将从后述的气体供给机构30供给的作为成膜原料气体的WCl6气体排出到腔室1内，在其上部具有导入作为WCl6气体和吹扫气体的N2气体的第一导入通路11以及导入作为还原气体的H2气体和作为吹扫气体的N2气体的第二导入通路12。
在喷头10的内部，上下2层地设置空间13、14。上侧的空间13与第一导入通路11连接，第一气体排出路径15从该空间13延伸至喷头10的底面。下侧的空间14与第二导入通路12连接，第二气体排出路径16从该空间14延伸至喷头10的底面。即，喷头10形成为作为成膜原料气体的WCl6气体和作为还原气体的H2气体分别独立从排出路径15和16排出。
在腔室1的底壁设置有向下方凸出的排气室21。排气室21的侧面与排气管22连接，在该排气管22连接具有真空泵、压力控制阀等的排气装置23。这样，通过使该排气装置23运转，能够将腔室1内形成为规定的减压状态。
在腔室1的侧壁设置有用于进行晶片W的搬入搬出的搬入搬出口24和开关对该搬入搬出口24的门阀25。另外，在腔室1的壁部设置加热器26，在成膜处理时能够控制腔室1的内壁的温度。
气体供给机构30具有收纳作为成膜原料的氯化钨即WCl6的成膜原料罐31。WCl6在常温下为固体，在成膜原料罐31内作为氯化钨的WCl6作为固体收纳。在成膜原料罐31的周围设置有加热器31a，将成膜原料罐31内的WCl6加热到适当的温度，使WCl6升华。此外，作为氯化钨，也能够使用WCl5、WCl4。使用WCl5、WCl4也显示与WCl6大致相同的举动。
在成膜原料罐31，从上方插入有用于供给作为载体气体的N2气体的载体气体配管32。载体气体配管32与N2气体供给源33连接。另外，在载体气体配管32上设置有作为流量控制器的质量流量控制器34及其前后的阀35。另外，在成膜原料罐31内，从上方插入有成为原料气体线路的原料气体送出配管36，该原料气体送出配管36的另一端与喷头10的第一导入通路11连接。在原料气体送出配管36上设置有阀37。在原料气体送出配管36上设置有用于防止作为成膜原料气体的WCl6气体的冷凝的加热器38。接着，在成膜原料罐31内升华的WCl6气体被作为载体气体的N2气体(载体N2)搬送，经由原料气体送出配管36和第一导入通路11向喷头10内供给。另外，原料气体送出配管36经由配管74与供给作为吹扫气体的N2气体(吹扫N2)的N2气体供给源71连接。在配管74设置有作为流量控制器的质量流量控制器72及其前后的阀73。来自N2气体供给源71的N2气体作为原料气体线路侧的吹扫气体使用。
此外，载体气体配管32与原料气体送出配管36之间通过旁路配管48连接，在该旁路配管48上设置阀49。在载体气体配管32和原料气体送出配管36中的旁路配管48连接部分的下流侧分别设置阀35a、37a。这样，通过关闭阀35a、37a并打开阀49，能够将来自N2气体供给源33的N2气体经过载体气体配管32、旁路配管48对原料气体送出配管36进行吹扫。此外，作为载体气体和吹扫气体，不限于N2气体，也可以是Ar气体等其它的不活泼气体。
喷头10的第二导入通路12与成为H2气体线路的配管40连接，在配管40连接有供给作为还原气体的H2气体的H2气体供给源42、和经由配管64供给作为吹扫气体的N2气体(吹扫N2)的N2气体供给源61。另外，在配管40设置有作为流量控制器的质量流量控制器44及其前后的阀45，在配管64设置有作为流量控制器的质量流量控制器62及其前后的阀63。来自N2气体供给源61的N2气体作为H2气体线路侧的吹扫气体使用。
作为还原气体，不限于H2气体，也能够使用SiH4气体、B2H6气体、NH3气体。也能够供给H2气体、SiH4气体、B2H6气体、和NH3气体中的2种以上。另外，也可以使用除此以外的其它还原气体，例如PH3气体、SiH2Cl2气体。
该成膜装置100具有控制各结构部、具体而言阀、电源、加热器、泵等的控制部50。该控制部50具有具备微处理器(计算机)的处理控制器51、用户界面52和存储部53。处理控制器51为与成膜装置100的各构成部电连接而进行控制的构成。用户界面52与处理控制器51连接，包括操作者进行用于管理成膜装置100的各构成部的指令的输入操作等的键盘、将成膜装置的各构成部的工作状况可视化显示的显示器等。存储部53也与处理控制器51连接，在该存储部53存储有用于在处理控制器51的控制下实现在成膜装置100执行的各种处理的控制程序、用于根据处理条件使成膜装置100的各构成部执行规定的处理的控制程序即处理方案、各种数据库等。处理方案存储于存储部53中的存储介质(无图示)。存储介质可以是硬盘等固定设置的存储介质，也可以是CDROM、DVD、闪存等的可移动性存储介质。另外，也可以从其它装置例如通过专用线路等适当传输方案。
这样，根据需要，根据来自用户界面52的指示等将规定的处理方案从存储部53读出并使处理控制器51执行，由此在处理控制器51的控制下，在成膜装置100进行所期望的处理。
<成膜方法的实施方式>
接着，对使用以上方式构成的成膜装置100进行的成膜方法的实施方式进行说明。
在本实施方式中，将在表面形成有基底膜的晶片作为被处理基板使用。例如，能够使用在热氧化膜的表面、或具有沟、孔等的凹部的层间绝缘膜的表形成有金属阻挡膜作为基底膜的基板。作为基底膜，优选TiN膜、TiSiN膜。通过作为基底膜使用TiN膜、TiSiN膜能够使钨膜的成膜性良好。
在成膜时，首先，打开门阀25，利用搬送装置(无图示)将晶片W经由搬入搬出口24搬入腔室1内，载置在利用加热器5加热到规定温度的载置台2上，减压至规定的真空度之后，如以下方式利用CVD法或ALD法进行钨膜的成膜。
(利用CVD法进行的成膜)
首先，说明利用CVD法进行的成膜。图2是表示利用CVD法成膜时的处理方案的图。最开始，以关闭图1的成膜装置100中的阀37、37a和45的状态，打开阀63和73，从N2气体供给源61、71经由配管64、74向腔室1内供给作为吹扫气体的N2气体(吹扫N2)，使压力上升，使载置台2上的晶片W的温度稳定。
在腔室1内达到规定压力之后，保持流动来自N2气体供给源61、71的吹扫N2，打开阀37、37a，由此，向成膜原料罐31内供给作为载体气体的N2气体(载体N2)，在成膜原料罐31内使WCl6升华，将生成的WCl6气体向腔室1内供给，并且，打开阀45，从H2气体供给源42向腔室1内供给H2气体。由此，在晶片W的表面的基底膜上发生作为钨原料气体的WCl6气体与作为还原气体H2气体的反应，成膜钨膜。作为钨原料气体使用WCl5气体、WCl4气体时也同样。
继续成膜直至钨膜的膜厚达到规定的值之后，关闭阀45，停止H2气体的供给，进而关闭阀37、37a，停止WCl6气体，并且将N2气体作为吹扫气体向腔室1内供给，进行腔室1内的吹扫。以上，结束利用CVD法进行的成膜。此时的钨膜的膜厚能够通过成膜时间来控制。
(利用ALD法进行的成膜)
接着，对利用ALD法进行的成膜进行说明。图3是表示利用ALD法的成膜时的处理方案的图。最开始，与CVD法时同样，关闭阀37、37a和45，打开阀63和73，从N2气体供给源61、71经由配管64、74向腔室1内供给作为吹扫气体的N2气体(吹扫N2)，使压力上升，使载置台2上的晶片W的温度稳定。
腔室1内到达规定压力之后，保持流动来自N2气体供给源61经由配管64的吹扫N2，关闭阀73，停止配管74侧的吹扫N2，打开阀37、37a，由此，从N2气体供给源33将载体N2供给至成膜原料罐31内，将在成膜原料罐31内升华的WCl6气体在短时间内供给到腔室1内，使WCl6吸附于在晶片W表面形成的基底膜上(WCl6气体供给步骤)，接着，关闭阀37、37a，打开阀73，停止WCl6气体，并且在配管64的吹扫N2之外还向腔室1内供给来自配管74侧的吹扫N2，吹扫腔室1内的剩余的WCl6气体(吹扫步骤)。
接着，保持从N2气体供给源71经由配管74流动吹扫N2气体的状态，关闭阀63而停止配管64侧的吹扫N2，打开阀45而从H2气体供给源42将H2气体在短时间内供给至腔室1，与吸附于晶片W上的WCl6反应(H2气体供给步骤)，接着，关闭阀45并打开阀63，停止H2气体的供给，并且在配管74的吹扫N2之外还向腔室1内供给来自配管64侧的吹扫N2，吹扫腔室1内的剩余的H2气体(吹扫步骤)。
通过以上的WCl6气体供给步骤、吹扫步骤、H2气体供给步骤、吹扫步骤的一个循环，形成薄的钨单元膜。接着，通过反复这样的步骤的多个循环，成膜所期望的膜厚的钨膜。此时的钨膜的膜厚能够通过上述循环的反复次数来控制。作为钨原料气体使用WCl5气体、WCl4气体时也同样。另外，将还原气体的一部分或全部以SiH4气体、B2H6气体、NH3气体中的至少一种代替H2气体时也同样。在使用其它的还原气体、例如PH3气体、SiH2Cl2气体时也能够同样地成膜。
(成膜条件)
当作为钨原料使用WCl6等的氯化钨时，由于氯化钨气体自身也具有蚀刻作用，根据温度和压力的条件，发生由氯化钨气体进行的对基底膜、形成的钨膜的蚀刻反应，难以进行成膜。因此，温度、压力条件优选为产生这样的蚀刻反应的条件以外的条件。更详细而言，由于在温度低的区域不发生成膜反应也不发生蚀刻反应，因此为了发生成膜反应，优选高至某种程度，但是在发生成膜反应的温度，压力低则存在发生蚀刻反应的趋势，因此，优选高压条件。
具体而言，根据基底膜、气体的种类不同，在上述CVD法和ALD法中，均能够以晶片温度(载置台表面温度)：250℃以上、腔室内压力：5Torr(667Pa)以上进行成膜。作为还原气体仅使用H2气体时，优选晶片温度(载置台表面温度)为400℃以上，通过作为还原气体使用在H2气体中添加NH3气体的混合气体，反应性变得良好，能够使晶片温度降低至250℃左右。晶片温度低于250℃，则使用NH3气体也难以发生成膜反应。另外，压力低于5Torr，则在250℃以上容易发生蚀刻反应。从这样的观点出发，晶片温度不存在上限，但从装置的制约和反应性的观点出发，事实上的上限为800℃左右。优选为700℃以下，更优选为650℃以下，更加优选为550℃以下。此外，作为还原气体仅使用H2气体时的晶片温度的优选范围为400～550℃，在H2气体中添加有NH3气体时的晶片温度的优选范围为250～550℃。
通过作为还原气体添加NH3气体，反应性变得良好，因此，不仅能够使成膜温度降低，也能够使成膜速率上升。但是，当添加NH3气体时，与仅使用H2气体时相比，存在成膜的钨膜中所残留的杂质变多的趋势，因此，从降低膜中的杂质得到优质的膜的观点出发，优选作为还原气体仅使用H2气体。从杂质量在允许范围内实现低温成膜和高成膜速率的观点出发，作为还原气体在H2气体中添加的NH3气体的比例，以流量％计，优选为10～80％左右。
另外，关于压力，从上述观点出发，也不存在上限，但是同样地从装置的制约和反应性的观点出发，事实上的上限为100Torr(13333Pa)。更优选为10～30Torr(1333～4000Pa)。
使用作为氯化钨气体使用WCl6气体、作为还原气体使用H2气体、作为载体气体和吹扫气体使用N2气体时的其它条件的优选范围如下所述。
·CVD法
载体N2气体流量：20～500sccm(mL/min)
(作为WCl6气体供给量，为0.25～15sccm(mL/min))
H2气体流量：500～5000sccm(mL/min)
成膜原料罐的加温温度：130～170℃
·ALD法
载体N2气体流量：20～500sccm(mL/min)
(作为WCl6气体供给量，为0.25～15sccm(mL/min))
WCl6气体供给时间(每次)：0.5～10sec
H2气体流量：500～5000sccm(mL/min)
H2气体供给时间：(每次)：0.5～10sec
成膜原料罐的加温温度：130～170℃
(实施方式的效果等)
在作为原料气体使用WF6来成膜钨膜的现有方法的情况下，对热氧化膜、层间绝缘膜的附着性差，并且孵育(Incubation)时间长，因此，难以在基底膜上以高阶梯覆盖率直接成膜。因此，以往，作为还原气体使用SiH4或B2H6以用于核生成特殊化的条件，在基底膜之上形成核生成用的初始钨膜(成核膜)之后，作为还原气体使用H2气体进行主钨膜的成膜，需要通过进行这样的2个阶段的成膜，来确保高阶梯覆盖率的成膜。
但是，成核膜是为了核生成所形成的膜，与块体的主钨膜相比，电阻值高，因此，随着半导体设备的微细化，填埋在凹部中的钨膜中成核膜所占的比例增加，则钨膜的电阻值上升。
对此，通过如本实施方式所述，作为钨原料使用WCl6这样的氯化钨，通过如上所述的CVD法和ALD法进行成膜，由此，能够不使用成核膜，通过1个阶段的成膜以高阶梯覆盖率形成钨膜。因此，能够避免形成成核膜的繁杂，能够即使微细化也不易产生电阻值的上升。例如，作为还原气体使用H2气体时，能够以膜厚20nm实现25～35μΩ·cm左右的低电阻，即使微细配线也能够维持低电阻。
<应用例>
接着，参照图4对本实施方式的成膜方法的应用例进行说明。最开始，准备如下所述的晶片W：在下部晶体管或硅基板之上的由扩散区域构成的下部结构101(省略详细说明)之上具有SiO2膜、低介电常数(Low-k)膜(SiCO、SiCOH等)等的层间绝缘膜102，在其上形成有沟、孔等的凹部103(图4的(a))。
接着，在包括凹部103的整个面作为基底膜成膜金属阻挡膜104(图4的(b))。作为金属阻挡膜104，优选TiN膜。TiN膜能够通过CVD法、ALD法适当地成膜。金属阻挡膜104的厚度优选为2～5nm左右。
接着，对作为基底膜形成有金属阻挡膜104的晶片W，如上所述，在减压气氛气下使用作为原料气体的WCl6气体和作为还原气体的H2气体，利用CVD法或ALD法在金属阻挡膜104的表面不形成成核膜而直接成膜钨膜105将凹部103填埋(图4的(c))。
由此，通过一个阶段的成膜，能够以高阶梯覆盖率成膜低抵抗的钨膜，在凹部103内形成配线、插销。
以往的钨膜中，如图5所示，由于在金属阻挡膜104之上成膜高抵抗的成核膜106之后成膜低抵抗的主钨膜107来填埋，在配线宽度(凹部103的宽度)例如微细至20nm时，成核膜106的比例变高，钨配线(插销)的电阻值上升。相对于此，本实施方式中，如上述图4的(c)所示，能够在凹部103的整体填埋低抵抗的钨膜105，因此，即使配线宽度微细化至20nm左右，也能够得到低抵抗的钨配线(插销)。
<实验例>
接着，说明实验例。
(实验例1)
首先，求出钨膜的膜厚与膜的电阻率的关系。在此，使用图1的成膜装置，在形成于硅晶片表面的TiN膜之上通过ALD法成膜各种膜厚的钨膜，测定各膜的电阻率。此时的条件固定为：载体N2气体流量：500sccm(WCl6流量：10sccm)、H2气体流量：4500sccm、WCl6供给步骤一次的时间：1.5sec、H2气体供给步骤一次的时间：3sec、吹扫步骤一次的时间：5sec、循环数：200～1000次，使温度、压力条件为以下的条件A、条件B、条件C的3个条件。
[条件A]温度：500℃、压力：30Torr
[条件B]温度：500℃、压力：20Torr
[条件C]温度：430℃、压力：30Torr
在图6表示上述实验的结果。如该图所示确认了，在任一条件中，在20nm这样的薄膜中，也能够得到40μΩ·cm以下的低的电阻率值，通过选择条件能够为30μΩ·cm以下，即使采用微细配线也能够得到低电阻值。
(实验例2)
在此，在顶部直径180nm、纵横比60的孔中作为基底膜形成TiN膜，在其上直接通过ALD法成膜钨膜，将孔填埋。此时的条件为：使用图1的成膜装置，晶片温度：500℃、腔室内压力：30Torr、载体N2气体流量：500sccm(WCl6流量：10sccm)、H2气体流量：4500sccm、WCl6供给步骤一次的时间：1.5sec、H2气体供给步骤一次的时间：3sec、吹扫步骤一次的时间：5sec、循环数：500次。
在图7中表示此时的剖面的SEM照片。如图7所示，确认了不适用成核膜，通过一个阶段的成膜，直至顶部直径180nm、纵横比60的孔的底部以良好的阶梯覆盖率得到钨膜。
(实验例3)
在此，对作为还原气体仅使用H2气体时和在H2气体中添加NH3气体时的成膜性进行了评价。使用图1的成膜装置，在形成于硅晶片表面的TiN膜之上通过ALD法以各种温度成膜钨膜。作为此时的条件，为载体N2气体流量：500sccm(WCl6流量：10sccm)、WCl6气体供给步骤一次的时间：1.5sec、H2气体供给步骤一次的时间：3sec、吹扫步骤一次的时间：5sec、循环数：50～300次，在作为还原气体仅使用H2气体2000sccm时、和在H2气体2000sccm中添加NH3气体25～1500sccm时，在晶片温度(载置台表面温度)：250～500℃的范围进行钨膜的成膜。
在图8中表示作为还原气体仅使用H2气体时的晶片温度与成膜速率(每1循环)的关系，在图9表示作为还原气体在H2气体中添加NH3气体时的晶片温度与成膜速率(每一次循环)的关系。如这些图所示，确认了：作为还原气体仅使用H2气体时，在400℃以下不发生成膜，相对于此，在添加NH3气体时，在250℃以上能够成膜。另外，在还原气体仅为H2气体时，成膜速率在最高500℃为0.11nm/cycle，相对于此，在添加有NH3气体时，即使在250℃成膜速率也超过0.5nm/cycle，在400℃为2nm/cycle附近，在500℃达到5nm/cycle，确认了通过作为还原气体添加NH3气体，成膜温度低下，并且成膜速率显著上升。此外，关于电阻率，在作为还原气体仅使用H2气体时，有降低的倾向，确认了从得到良好的膜质的观点出发，还原气体仅使用H2气体时是有利的。
＜其它应用＞
以上，对本发明的实施方式进行了说明，但是本发明不限于上述实施方式，能够进行各种变形。例如，在上述实施方式中，作为被处理基板以半导体晶片为例进行了说明，半导体晶片也可以为硅，也可以为GaAs、SiC、GaN等的化合物半导体，并且，也不限定于半导体晶片，也能够对液晶表示装置等的FPD(平板显示器)中所使用的玻璃基板、陶瓷基板等应用本发明。

Claims (30)

1.一种钨膜的成膜方法，其特征在于：
反复进行对被处理基板交替供给氯化钨气体和H2气体的循环，在所述被处理基板的表面，不成膜核生成用的初始钨膜而直接成膜主钨膜。
2.一种钨膜的成膜方法，其特征在于：
反复进行使氯化钨气体吸附于被处理基板的表面的步骤和使吸附于所述被处理基板的表面的所述氯化钨气体与H2气体进行反应的步骤，在所述被处理基板的表面，不成膜核生成用的初始钨膜而直接成膜主钨膜。
3.如权利要求1或2所述的钨膜的成膜方法，其特征在于：
作为所述被处理基板使用在表面形成有金属膜的基板，在所述金属膜的表面成膜所述主钨膜。
4.如权利要求3所述的钨膜的成膜方法，其特征在于：
所述金属膜为TiN膜或TiSiN膜。
5.如权利要求1或2所述的钨膜的成膜方法，其特征在于：
在所述被处理基板形成凹部，在所述凹部内成膜所述主钨膜而将所述凹部填埋。
6.如权利要求1或2所述的钨膜的成膜方法，其特征在于：
进行剩余的所述氯化钨气体的吹扫和剩余的所述H2气体的吹扫。
7.如权利要求1或2所述的钨膜的成膜方法，其特征在于：
所述氯化钨为WCl6、WCl5、WCl4的任一者。
8.如权利要求1或2所述的钨膜的成膜方法，其特征在于：
所述被处理基板的温度为400～550℃。
9.如权利要求1或2所述的钨膜的成膜方法，其特征在于：
处理容器内的压力为5Torr以上。
10.如权利要求9所述的钨膜的成膜方法，其特征在于：
处理容器内的压力为10～30Torr。
11.如权利要求1或2所述的钨膜的成膜方法，其特征在于：
所述氯化钨气体的供给量为0.25～15sccm。
12.如权利要求1或2所述的钨膜的成膜方法，其特征在于：
所述氯化钨气体的供给时间为每次0.5～10sec。
13.如权利要求1或2所述的钨膜的成膜方法，其特征在于：
所述H2气体的供给量为500～5000sccm。
14.如权利要求1或2所述的钨膜的成膜方法，其特征在于：
所述H2气体的供给时间为每次0.5～10sec。
15.如权利要求1或2所述的钨膜的成膜方法，其特征在于：
所述主钨膜的在厚度为20nm时的电阻率值为40μΩ·cm以下。
16.一种成膜装置，其特征在于，包括：
收纳被处理基板的处理容器；
向所述处理容器供给氯化钨气体的氯化钨气体供给机构；
向所述处理容器供给H2气体的H2气体供给机构；和
控制部，该控制部的结构是控制所述氯化钨气体供给机构和所述H2气体供给机构，使得反复进行对收纳于所述处理容器内的所述被处理基板交替供给氯化钨气体和H2气体的循环，在所述被处理基板的表面，不成膜核生成用的初始钨膜而直接成膜主钨膜。
17.一种成膜装置，其特征在于，包括：
收纳被处理基板的处理容器；
向所述处理容器供给氯化钨气体的氯化钨气体供给机构；
向所述处理容器供给H2气体的H2气体供给机构；和
控制部，该控制部的结构是控制所述氯化钨气体供给机构和所述H2气体供给机构，使得反复进行使氯化钨气体吸附于收纳在所述处理容器内的所述被处理基板的表面的步骤和使吸附于所述被处理基板的表面的所述氯化钨气体与H2气体进行反应的步骤，在所述被处理基板的表面，不成膜核生成用的初始钨膜而直接成膜主钨膜。
18.如权利要求16或17所述的成膜装置，其特征在于：
所述被处理基板的表面为金属膜。
19.如权利要求18所述的成膜装置，其特征在于：
所述金属膜为TiN膜或TiSiN膜。
20.如权利要求16或17所述的成膜装置，其特征在于：
在所述被处理基板形成凹部，
所述控制部的结构是控制所述氯化钨气体供给机构和所述H2气体供给机构，使得在所述凹部内成膜所述主钨膜而将所述凹部填埋。
21.如权利要求16或17所述的成膜装置，其特征在于：
包括向所述处理容器供给吹扫气体的吹扫气体供给机构，
所述控制部控制所述吹扫气体供给机构，使得进行剩余的所述氯化钨气体的吹扫和剩余的所述H2气体的吹扫。
22.如权利要求16或17所述的成膜装置，其特征在于：
所述氯化钨气体供给机构将WCl6、WCl5、WCl4的任一者供给至所述处理容器。
23.如权利要求16或17所述的成膜装置，其特征在于：
包括在所述处理容器内支承所述被处理基板的载置台，
所述控制部的结构是控制填埋在所述载置台内的加热器，将所述被处理基板的温度控制为400～550℃。
24.如权利要求16或17所述的成膜装置，其特征在于：
包括对所述处理容器进行排气的排气装置，
所述控制部的结构是控制所述排气装置，使得所述处理容器内的压力为5Torr以上。
25.如权利要求24所述的成膜装置，其特征在于：
所述控制部的结构是控制所述排气装置，使得所述处理容器内的压力为10～30Torr。
26.如权利要求16或17所述的成膜装置，其特征在于：
所述控制部的结构是控制所述氯化钨气体供给机构，使得所述氯化钨气体的供给量为0.25～15sccm。
27.如权利要求16或17所述的成膜装置，其特征在于：
所述控制部的结构是控制所述氯化钨气体供给机构，使得所述氯化钨气体的供给时间为每次0.5～10sec。
28.如权利要求16或17所述的成膜装置，其特征在于：
所述控制部的结构是控制所述H2气体供给机构，使得所述H2气体的供给量为500～5000sccm。
29.如权利要求16或17所述的成膜装置，其特征在于：
所述控制部的结构是控制所述H2气体供给机构，使得所述H2气体的供给时间为每次0.5～10sec。
30.如权利要求16或17所述的成膜装置，其特征在于：
包括：在所述处理容器内支承所述被处理基板的载置台；和
对所述处理容器进行排气的排气装置；
所述控制部的结构是控制所述氯化钨气体供给机构、所述H2气体供给机构、填埋在所述载置台内的加热器和所述排气装置，使得所述主钨膜的在厚度为20nm时的电阻率值为40μΩ·cm以下。
CN201811389808.8A 2014-03-25 2015-03-25 钨膜的成膜方法和成膜装置 Pending CN109280901A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014-061929 2014-03-25
JP2014061929 2014-03-25
JP2015-012922 2015-01-27
JP2015012922A JP6437324B2 (ja) 2014-03-25 2015-01-27 タングステン膜の成膜方法および半導体装置の製造方法
CN201510133979.4A CN104947064B (zh) 2014-03-25 2015-03-25 钨膜的成膜方法和半导体器件的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510133979.4A Division CN104947064B (zh) 2014-03-25 2015-03-25 钨膜的成膜方法和半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN109280901A true CN109280901A (zh) 2019-01-29

Family

ID=54162116

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811389808.8A Pending CN109280901A (zh) 2014-03-25 2015-03-25 钨膜的成膜方法和成膜装置
CN201510133979.4A Active CN104947064B (zh) 2014-03-25 2015-03-25 钨膜的成膜方法和半导体器件的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510133979.4A Active CN104947064B (zh) 2014-03-25 2015-03-25 钨膜的成膜方法和半导体器件的制造方法

Country Status (5)

Country Link
US (1) US9536782B2 (zh)
JP (1) JP6437324B2 (zh)
KR (1) KR101785145B1 (zh)
CN (2) CN109280901A (zh)
TW (2) TWI703620B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6416679B2 (ja) * 2015-03-27 2018-10-31 東京エレクトロン株式会社 タングステン膜の成膜方法
CN113652672B (zh) 2015-05-27 2023-12-22 Asm Ip 控股有限公司 用于含钼或钨薄膜的ald的前体的合成和用途
JP6710089B2 (ja) * 2016-04-04 2020-06-17 東京エレクトロン株式会社 タングステン膜の成膜方法
US10087523B2 (en) * 2016-05-20 2018-10-02 Lam Research Corporation Vapor delivery method and apparatus for solid and liquid precursors
US20190161853A1 (en) * 2016-07-26 2019-05-30 Tokyo Electron Limited Method for forming tungsten film
JP6751631B2 (ja) * 2016-09-13 2020-09-09 東京エレクトロン株式会社 基板の凹部をタングステンで充填する方法
US10358407B2 (en) 2016-10-12 2019-07-23 Asm Ip Holding B.V. Synthesis and use of precursors for vapor deposition of tungsten containing thin films
EP3453679B1 (en) 2016-12-05 2023-04-05 JX Nippon Mining & Metals Corporation Method for producing high-purity tungsten pentachloride
KR102234559B1 (ko) * 2016-12-15 2021-03-31 어플라이드 머티어리얼스, 인코포레이티드 핵형성을 사용하지 않는 갭 충전 ald 프로세스
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
JP7018748B2 (ja) 2017-11-28 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜条件の算出方法
JP7072399B2 (ja) * 2018-02-21 2022-05-20 東京エレクトロン株式会社 タングステン膜の成膜方法、成膜システム及び記憶媒体
JP7149788B2 (ja) * 2018-09-21 2022-10-07 東京エレクトロン株式会社 成膜方法及び成膜装置
US11387112B2 (en) * 2018-10-04 2022-07-12 Tokyo Electron Limited Surface processing method and processing system
KR102478294B1 (ko) 2018-10-25 2022-12-16 제이엑스금속주식회사 몰리브덴옥시클로라이드 또는 텅스텐옥시클로라이드 및 그들의 제조 방법
WO2020131614A1 (en) * 2018-12-19 2020-06-25 Entegris, Inc. Methods for depositing a tungsten or molybdenum layer in the presence of a reducing co-reactant
JP7362258B2 (ja) 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
CN113316840A (zh) * 2019-03-28 2021-08-27 东京毅力科创株式会社 半导体装置的制造方法
JP2021001361A (ja) 2019-06-19 2021-01-07 東京エレクトロン株式会社 処理方法及び基板処理システム
KR20210063493A (ko) 2019-11-21 2021-06-02 삼성전자주식회사 반도체 장치의 제조방법 및 반도체 장치의 제조 설비

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395743A (zh) * 2000-11-17 2003-02-05 东京毅力科创株式会社 形成金属布线的方法和用于形成金属布线的半导体制造设备
US20040202786A1 (en) * 2001-05-22 2004-10-14 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US20140030889A1 (en) * 2012-07-27 2014-01-30 Feng Chen Methods of improving tungsten contact resistance in small critical dimension features

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0252667B1 (en) * 1986-06-30 1996-03-27 Nihon Sinku Gijutsu Kabushiki Kaisha Chemical vapour deposition methods
JPH02278827A (ja) * 1989-04-20 1990-11-15 Nec Corp 半導体集積回路装置の配線構造とその形成方法
KR0184279B1 (ko) * 1990-01-29 1999-04-15 미다 가쓰시게 금속 또는 금속실리사이드막의 형성방법
JP2829143B2 (ja) * 1991-03-25 1998-11-25 シャープ株式会社 半導体装置の製造方法
JPH05226282A (ja) 1992-02-13 1993-09-03 Nec Corp タングステン膜の形成方法
JP3127348B2 (ja) * 1995-02-27 2001-01-22 エルジイ・セミコン・カンパニイ・リミテッド 凹凸の表面形状を有するタングステン膜を用いた半導体装置の製造方法
CN1115723C (zh) * 1996-11-15 2003-07-23 三星电子株式会社 氮化钨层制造方法及使用同样原理的金属连线制造方法
US6156382A (en) 1997-05-16 2000-12-05 Applied Materials, Inc. Chemical vapor deposition process for depositing tungsten
JP4032872B2 (ja) 2001-08-14 2008-01-16 東京エレクトロン株式会社 タングステン膜の形成方法
AU2003289005A1 (en) * 2002-12-27 2004-07-29 Ulvac Inc. Method for forming tungsten nitride film
JP3956049B2 (ja) 2003-03-07 2007-08-08 東京エレクトロン株式会社 タングステン膜の形成方法
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
CN102534543A (zh) * 2012-02-22 2012-07-04 上海大学 一种化学气相沉积制备钨的方法及其装置
US9230815B2 (en) * 2012-10-26 2016-01-05 Appled Materials, Inc. Methods for depositing fluorine/carbon-free conformal tungsten

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395743A (zh) * 2000-11-17 2003-02-05 东京毅力科创株式会社 形成金属布线的方法和用于形成金属布线的半导体制造设备
US20040202786A1 (en) * 2001-05-22 2004-10-14 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
US20140030889A1 (en) * 2012-07-27 2014-01-30 Feng Chen Methods of improving tungsten contact resistance in small critical dimension features

Also Published As

Publication number Publication date
CN104947064A (zh) 2015-09-30
KR101785145B1 (ko) 2017-10-12
JP6437324B2 (ja) 2018-12-12
TW201909247A (zh) 2019-03-01
US20150279735A1 (en) 2015-10-01
JP2015193908A (ja) 2015-11-05
TWI703620B (zh) 2020-09-01
US9536782B2 (en) 2017-01-03
KR20150111302A (ko) 2015-10-05
TW201545210A (zh) 2015-12-01
CN104947064B (zh) 2018-11-13
TWI646582B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
CN104947064B (zh) 钨膜的成膜方法和半导体器件的制造方法
CN104947065B (zh) 钨膜的成膜方法
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
JP6416679B2 (ja) タングステン膜の成膜方法
KR101912995B1 (ko) 금속막의 스트레스 저감 방법 및 금속막의 성막 방법
JP6706903B2 (ja) タングステン膜の成膜方法
JP2016098406A (ja) モリブデン膜の成膜方法
TW201907038A (zh) 在互連線金屬化中的釕層沉積方法及裝置
CN107978541A (zh) 成膜装置和成膜方法
CN105839068B (zh) 钨膜的成膜方法
KR102388169B1 (ko) RuSi막의 형성 방법 및 성막 장치
KR101817833B1 (ko) 텅스텐막의 성막 방법
CN110055511B (zh) 钨膜的成膜方法和成膜系统
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190129

RJ01 Rejection of invention patent application after publication