TW201545210A - 鎢膜之成膜方法及半導體裝置之製造方法 - Google Patents

鎢膜之成膜方法及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201545210A
TW201545210A TW104109139A TW104109139A TW201545210A TW 201545210 A TW201545210 A TW 201545210A TW 104109139 A TW104109139 A TW 104109139A TW 104109139 A TW104109139 A TW 104109139A TW 201545210 A TW201545210 A TW 201545210A
Authority
TW
Taiwan
Prior art keywords
gas
film
tungsten
wcl
substrate
Prior art date
Application number
TW104109139A
Other languages
English (en)
Other versions
TWI646582B (zh
Inventor
Takanobu Hotta
Yasushi Aiba
Koji Maekawa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201545210A publication Critical patent/TW201545210A/zh
Application granted granted Critical
Publication of TWI646582B publication Critical patent/TWI646582B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本發明之課題在於提供一種鎢膜之成膜方法，無須形成核生成用之初期鎢膜而能以一階段來形成鎢膜。 係對於被處理基板在減壓雰圍下將作為鎢原料之氯化鎢氣體以及還原氣體同時或是交互地供給，一邊加熱被處理基板一邊使得氯化鎢氣體以及還原氣體起反應，而於被處理基板之表面在不形成核生成用之初期鎢膜的情況下來直接形成主鎢膜。

Description

鎢膜之成膜方法及半導體裝置之製造方法
本發明係關於一種鎢膜之成膜方法及半導體裝置之製造方法。
於半導體元件之製造製程中，將在作為被處理體之半導體晶圓(以下簡稱為晶圓)上所形成之接觸孔、配線間之通孔加以填埋之材料、配線材料、或是相互擴散防護之材料等方面使用鎢。
鎢的成膜處理方面，以往係使用物理蒸鍍(PVD)法，但基於鎢為高融點金屬、以及PVD法難以因應於近年元件微細化所要求之高階梯覆蓋等理由，乃以無須使得高熔點之W熔融、且可充分對應於元件微細化之化學蒸鍍(CVD)法來進行成膜。
如此之CVD法之鎢膜(CVD-鎢膜)之成膜方法，一般係在原料氣體方面使用例如六氟化鎢(WF6)以及作為還原氣體的H2氣體，於晶圓上產生WF6+3H2→W+6HF之反應(例如專利文獻1、2)。此外，近年來，可進而得到高階梯覆蓋之技術有將WF6氣體與還原氣體交互供給之原子層沉積(ALD)法受到矚目。
原料氣體使用WF6而藉由CVD、ALD來形成鎢膜之際，難以在TiN膜等底層膜上得到良好的鎢膜，故最初形成核生成用之初期鎢膜(新創膜)，再於其上形成主鎢膜而採行2階段成膜(例如上述專利文獻1、2以及專利文獻3)。
先前技術文獻
專利文獻1 日本特開2003-193233號公報
專利文獻2 日本特開2004-273764號公報
專利文獻3 日本特表2001-525889號公報
另一方面，新創膜乃基於核生成所形成者，相較於主體的主鎢膜有高電阻值。最近，半導體元件日益微細化，伴隨於此，填埋於凹部之鎢膜中新創膜所佔比例增加，高電阻之新創膜可能會使得鎢膜全體之電阻值惡化。此外，除了主鎢膜以外尚需新創膜之成膜，製程變得繁複。
本發明有鑑於上述情事所得，其課題在於提供一種鎢膜之成膜方法以及半導體裝置之製造方法，無須形成核生成用之初期鎢膜而能以一階段形成鎢膜。
本發明者為了解決上述課題經檢討結果，發現若鎢原料使用氯化鎢，則無需形成核生成用之初期鎢膜，可於被處理基板表面以一階段來形成鎢膜，從而完成了本發明。
亦即，本發明係提供一種鎢膜之成膜方法，係對於被處理基板在減壓雰圍下將作為鎢原料之氯化鎢氣體以及還原氣體同時或是交互地供給，一邊加熱被處理基板一邊使得氯化鎢氣體以及還原氣體起反應，而於被處理基板之表面在不形成核生成用之初期鎢膜的情況下來直接形成主鎢膜。
於此情況，氯化鎢可使用WCl6、WCl5、WCl4其中一者。此外，還原氣體可使用選自H2氣體、SiH4氣體、B2H6氣體、以及NH3氣體中至少1種。此外，被處理基板之溫度為250℃以上、處理容器內之壓力為5Torr以上較佳。
前述被處理基板可使用表面形成有底層膜者，可於前述底層膜之表面形成前述鎢膜。前述底層膜可使用TiN膜或是TiSiN膜。
此外，本發明適用於在前述被處理基板形成凹部，於前述凹部內形成前述主鎢膜，將前述凹部加以填埋之情況。
再者，本發明係提供一種半導體裝置之製造方法，具有下述製程：於表面具有凹部之被處理基板之表面形成底層膜之製程；對於表面形成有該底層膜之被處理基板，在減壓雰圍下將作為鎢原料之氯化鎢氣體以及還原氣體同時或是交互地供給，一邊加熱被處理基板一邊使得氯化鎢氣體以及還原氣體起反應，而於該底層膜之表面在不形成核生成用之初期鎢膜的情況下來直接形成主鎢膜以填埋該凹部之製程。
再者，本發明係提供一種記憶媒體，係儲存有在電腦上動作而用以控制成膜裝置之程式者；該程式係以實行時進行上述鎢膜之成膜方法的方式於電腦控制該成膜裝置。
依據本發明，若原料氣體使用氯化鎢氣體，則無需核生成用之膜，可於被處理基板之表面以一階段形成鎢膜。因此，即便微細化也不易造成電阻值上升，且可避免製程的繁複。
1‧‧‧腔室
2‧‧‧晶座
5‧‧‧加熱器
10‧‧‧淋灑頭
30‧‧‧氣體供給機構
31‧‧‧成膜原料槽
42‧‧‧H2氣體供給源
50‧‧‧控制部
51‧‧‧程序控制器
53‧‧‧記憶部
61,71‧‧‧N2氣體供給源
100‧‧‧成膜裝置
101‧‧‧下部構造
102‧‧‧層間絕緣膜
103‧‧‧凹部
104‧‧‧金屬防護膜
105‧‧‧鎢膜
W‧‧‧半導體晶圓
圖1係顯示用以實施本發明之鎢膜之成膜方法的成膜裝置一例之截面圖。
圖2係顯示以CVD法成膜之際之處理配方圖。
圖3係顯示以ALD法成膜之際之處理配方圖。
圖4係顯示本發明之成膜方法適用於對凹部填埋鎢膜來形成配線、柱塞之用途的適用例之製程截面圖。
圖5係顯示以往以2階段成膜將鎢膜填埋於凹部之狀態之截面圖。
圖6係顯示實驗例1中，當改變成膜溫度以及壓力之情況下之鎢膜膜厚與膜之比電阻的關係圖。
圖7係顯示實驗例2中，在形成於高寬比60之孔內處的TiN膜上直接形成鎢膜來填埋孔之際的截面SEM照片。
圖8係顯示實驗例3中，使用H2氣體作為還原氣體之情況下的成膜溫度與成膜速率之關係圖。
圖9係顯示實驗例3中，使用H2氣體與NH3氣體作為還原氣體的情況下之成膜溫度與成膜速率之關係圖。
以下，參見圖式針對本發明之實施形態具體說明之。
<成膜裝置>
圖1係顯示用以實施本發明之鎢膜成膜方法之成膜裝置一例之截面圖。
如圖1所示般，成膜裝置100具有氣密方式構成之略圓筒狀腔室1，其中用以將被處理基板之晶圓W加以水平支撐的晶座2係在被後述從排氣室底部到達中央下部之圓筒狀支撐構件3所支撐的狀態下受到配置。此晶座2為例如AlN等陶瓷形成。此外，於晶座2埋入有加熱器5，此加熱器5連接著加熱器電源6。另一方面，於晶座2之上面附近設有熱電偶7，熱電偶7之訊號傳送到加熱器控制器8。此外，加熱器控制器8係因應於熱電偶7之訊號對加熱器電源6傳送指令，控制加熱器5之加熱來將晶圓W控制在既定溫度。此外，晶座2處3根晶圓升降銷(未圖示)以可相對於晶座2表面出没的方式設置，於搬送晶圓W之際，成為從晶座2表面突出之狀態。此外，晶座2可藉由升降機構(未圖示)而升降。
於腔室1之頂壁1a形成有圓形孔1b，淋灑頭10以從該處往腔室1內突出的方式嵌入。淋灑頭10乃用以將自後述氣體供給機構30所供給之成膜原料氣體(WCl6氣體)噴出到腔室1內，其上部具有用以導入WCl6氣體以及作為沖洗氣體的N2氣體之第1導入流路11、以及用以導入作為還原氣體之H2氣體以及作為沖洗氣體之N2氣體的第2導入流路12。
於淋灑頭10之內部設有上下2段的空間13、14。上側空間13連接著第1導入流路11，第1氣體噴出流路15從此空間13延伸至淋灑頭10之底面。下側空間14連接著第2導入流路12，第2氣體噴出流路16從此空間14延伸至淋灑頭10之底面。亦即，淋灑頭10係使得作為成膜原料氣體之WCl6氣體與作為還原氣體之H2氣體分別獨立從噴出流路15以及16噴出。
腔室1之底壁設有朝下方突出之排氣室21。於排氣室21之側面連接著排氣管22，此排氣管22處連接著具有真空泵、壓力控制閥等之排氣裝置23。藉由使得此排氣裝置23作動而使得腔室1內成為既定減壓狀態。
腔室1之側壁設有用以進行晶圓W搬出入之搬出入口24、以及用以開閉此搬出入口24的閘閥25。此外，於腔室1之壁部設有加熱器26，於成膜處理之際可控制腔室1之內壁溫度。
氣體供給機構30具有成膜原料槽31以收容作為成膜原料之氯化鎢(WCl6)。WCl6在常溫為固體，成膜原料槽31內，氯化鎢(WCl6)係以固體形式收容。於成膜原料槽31之周圍設有加熱器31a，將成膜原料槽31內之WCl6 加熱至適宜溫度，使得WCl6升華。此外，氯化鎢也可使用WCl5、WCl4。即使使用WCl5、WCl4也呈現出和WCl6大致相同行為。
成膜原料槽31從上方插入有用以供給作為載氣之N2氣體的載氣配管32。載氣配管32連接著N2氣體供給源33。此外，載氣配管32介設有做為流量控制器之質流控制器34及其前後的閥35。此外，成膜原料槽31內從上方插入有成為原料氣體管線的原料氣體送出配管36，此原料氣體送出配管36之另一端連接於淋灑頭10之第1導入流路11。原料氣體送出配管36介設有閥37。於原料氣體送出配管36設有用以防止作為成膜原料氣體之WCl6氣體發生凝縮之加熱器38。此外，在成膜原料槽31內升華後的WCl6氣體係被作為載氣之N2氣體(載氣N2)所搬送，經由原料氣體送出配管36以及第1導入流路11而供給於淋灑頭10內。此外，原料氣體送出配管36經由配管74而連接供給N2氣體(沖洗N2)作為沖洗氣體的N2氣體供給源71。配管74介設有作為流量控制器之質流控制器72及其前後的閥73。來自N2氣體供給源71的N2氣體係當作原料氣體管線側之沖洗氣體來使用。
此外，於載氣配管32與原料氣體送出配管36之間係以旁通配管48來連接，於此旁通配管48介設閥49。於載氣配管32以及原料氣體送出配管36之旁通配管48連接部分的下游側分別介設閥35a、37a。此外，若關閉閥35a、37a而開啟閥49，則來自N2氣體供給源33的N2氣體可經由載氣配管32、旁通配管48而沖洗原料氣體送出配管36。此外，載氣以及沖洗氣體不限於N2氣體，也可為Ar氣體等其他惰性氣體。
於淋灑頭10之第2導入流路12連接著成為H2氣體管線之配管40，配管40處連接著供給還原氣體之H2氣體的H2氣體供給源42、以及經由配管64而供給沖洗氣體之N2氣體(沖洗N2)的N2氣體供給源61。此外，配管40處介設有作為流量控制器之質流控制器44及其前後之閥45，配管64處介設有作為流量控制器之質流控制器62及其前後之閥63。來自N2氣體供給源61的N2氣體係當作H2氣體管線側之沖洗氣體來使用。
還原氣體不限於H2氣體，也可使用SiH4氣體、B2H6氣體、NH3氣體。也可供給H2氣體、SiH4氣體、B2H6氣體、以及NH3氣體當中2種以上。此外，也可使用除此以外之其他還原氣體，例如PH3氣體、SiH2Cl2氣體。
此成膜裝置100具有控制各構成部(具體而言為閥、電源、加熱器、泵等)之控制部50。此控制部50具有：具備微處理器(電腦)之程序控制器51、使用者介面52、記憶部53。程序控制器51係電性連接成膜裝置100之各構成部來進行控制。使用者介面52係連接於程序控制器51，由操作者為了管理成膜裝置100之各構成部而進行指令輸入操作等之鍵盤、將成膜裝置之各構成部運轉狀況加以視覺化顯示之顯示器等所構成。記憶部53也連接於程序控制器51，此記憶部53儲存有用以藉由程序控制器51之控制來實現在成膜裝置100所實行之各種處理的控制程式、用以因應於處理條件而於成膜裝置100之各構成部實行既定處理之控制程式(亦即處理配方)、各種資料庫等。處理配方儲存於記憶部53中之記憶媒體(未圖示)。記憶媒體可設置於硬碟等固定裝置，也可為CDROM、DVD、快閃記憶體等可攜式物品。此外，也可從其他裝置例如經由專用迴路來適宜傳遞配方。
此外，可因應於必要性，基於來自使用者介面52之指示等而從記憶部53讀取既定處理配方在程序控制器51實行，以在程序控制器51之控制下進行成膜裝置100所希望之處理。
<成膜方法之實施形態>
其次，針對使用以上構成的成膜裝置100所進行之成膜方法之實施形態來說明。
本實施形態中，將表面形成有底層膜之晶圓當作被處理基板使用。例如可使用於熱氧化膜之表面或是具有槽渠或孔等凹部之層間絕緣膜之表面形成防護金屬膜作為底層膜者。底層膜以TiN膜、TiSiN膜為佳。底層膜若使用TiN膜、TiSiN膜可使得鎢膜之成膜性變得良好。
於成膜之際，首先，開啟閘閥25，以搬送裝置(未圖示)將晶圓W經由搬出入口24而搬入腔室1內，載置於利用加熱器5加熱至既定溫度的晶座2上，減壓至既定真空度後，如以下方式以CVD法或是ALD法進行鎢膜之成膜。
(CVD法之成膜)
首先，針對CVD法之成膜說明。圖2顯示CVD法之成膜之際之處理配方圖。最初，在圖1之成膜裝置100中閥37、37a以及45關閉之狀態下，開啟閥 63以及73，從N2氣體供給源61、71經由配管64、74將作為沖洗氣體之N2氣體(沖洗N2)供給至腔室1內使得壓力上升，讓晶座2上之晶圓W溫度安定化。
在腔室1內到達既定壓力後，維持從N2氣體供給源61、71供給沖洗N2，開啟閥37、37a，以將作為載氣之N2氣體(載氣N2)供給於成膜原料槽31內，在成膜原料槽31內使得WCl6升華，所生成之WCl6氣體供給於腔室1內，並開啟閥45從H2氣體供給源42將H2氣體供給於腔室1內。藉此，於晶圓W表面之底層膜上會產生鎢原料氣體之WCl6氣體與還原氣體之H2氣體的反應，而形成鎢膜。鎢原料氣體使用WCl5氣體、WCl4氣體之情況也同樣。
成膜持續至鎢膜之膜厚成為既定值後，關閉閥45停止H2氣體之供給，再者關閉閥37、37a，停止WCl6氣體並將N2氣體作為沖洗氣體供給於腔室1內，進行腔室1內之沖洗。以上，結束CVD法之成膜。此時之鎢膜之膜厚可由成膜時間來控制。
(ALD法之成膜)
其次，針對ALD法之成膜說明之。圖3係顯示ALD法之成膜之際之處理配方圖。最初和CVD法同樣，關閉閥37、37a以及45而開啟閥63以及73，從N2氣體供給源61、71經由配管64、74將作為沖洗氣體之N2氣體(沖洗N2)供給於腔室1內使得壓力上升，讓晶座2上之晶圓W溫度安定化。
在腔室1內到達既定壓力後，維持從N2氣體供給源61經由配管64供給沖洗N2，關閉閥73而停止配管74側之沖洗N2，開啟閥37、37a以從N2氣體供給源33將載氣N2供給於成膜原料槽31內，將在成膜原料槽31內升華後之WCl6氣體以短時間供給於腔室1內來使得WCl6吸附在晶圓W表面所形成之底層膜上(WCl6氣體供給步驟)，其次，關閉閥37、37a，開啟閥73，停止WCl6氣體，使得不僅是配管64之沖洗N2進而來自配管74側之沖洗N2也供給於腔室1內，對腔室1內之剩餘WCl6氣體進行沖洗(沖洗步驟)。
其次，維持從N2氣體供給源71經由配管74供給沖洗N2氣體，關閉閥63而停止配管64側之沖洗N2，開啟閥45使得來自H2氣體供給源42之H2氣體在短時間內供給於腔室1內，而和吸附於晶圓W上之WCl6反應(H2氣體供給步驟)，其次，關閉閥45並開啟閥63，停止H2氣體之供給，使得不僅是配管74 之沖洗N2進而來自配管64側之沖洗N2也供給於腔室1內，對腔室1內之剩餘H2氣體進行沖洗(沖洗步驟)。
藉由以上WCl6氣體供給步驟、沖洗步驟、H2氣體供給步驟、沖洗步驟之1循環來形成薄的鎢單位膜。進而，使得此等步驟反覆複數循環來形成所希望之膜厚的鎢膜。此時之鎢膜之膜厚可藉由上述循環之反覆數來控制。鎢原料氣體使用WCl5氣體、WCl4氣體之情況也同樣。此外，還原氣體之一部分或是全部取代H2氣體而改為SiH4氣體、B2H6氣體、NH3氣體中至少一種的情況也同樣。使用其他還原氣體(例如PH3氣體、SiH2Cl2氣體)之情況也可同樣地成膜。
(成膜條件)
當鎢原料使用WCl6等氯化鎢之情況，由於氯化鎢氣體本身具有蝕刻作用，故隨著溫度以及壓力條件的不同，有時氯化鎢氣體會對於底層膜或成膜的鎢膜產生蝕刻反應而難以成膜。從而，溫度、壓力條件係以不致發生此種蝕刻反應的條件為佳。更詳細來說，由於在低溫區域不會發生成膜反應與蝕刻反應，故為了產生成膜反應以某程度的高溫為佳，但產生成膜反應之溫度下，若壓力低則有產生蝕刻反應之傾向，故以高壓條件為佳。
具體而言，雖隨著底層膜、氣體種類而不同，但上述CVD法以及ALD法均能以晶圓溫度(晶座表面溫度)：250℃以上、腔室內壓力：5Torr(667Pa)以上來進行成膜。當還原氣體僅使用H2氣體之情況，晶圓溫度(晶座表面溫度)以400℃以上為佳，但還原氣體若使用H2氣體中添加有NH3氣體者則反應性變得良好，可將晶圓溫度降低至250℃程度。若晶圓溫度低於250℃則即使使用NH3氣體也難以產生成膜反應。此外，若壓力低於5Torr則於250℃以上變得容易產生蝕刻反應。基於如此之考量，雖晶圓溫度不存在上限，但從裝置之限制與反應性觀點來看，事實上之上限為800℃程度。較佳為700℃以下，更佳為650℃以下，再更佳為550℃以下。此外，還原氣體僅使用H2氣體之情況下的晶圓溫度適切範圍為400~550℃，H2氣體中添加有NH3氣體之情況的晶圓溫度之適切範圍為250~550℃。
若還原氣體添加NH3氣體，由於反應性變得良好，故不僅可降低成膜溫度，並可使得成膜速率上升。但是，若添加NH3氣體，則相較於僅添加H2 氣體之情況，所成膜之鎢膜中殘存雜質有變多的傾向，故基於降低膜中雜質來得到良質膜的觀點，還原氣體僅使用H2氣體為佳。基於雜質量在許容範圍內而可實現低溫成膜以及高成膜速率之觀點，還原氣體方面在H2氣體所添加之NH3氣體之比例以流量%計在10~80%程度為佳。
此外，關於壓力同樣基於上述點而不存在上限，但同樣地考量到裝置之限制、反應性，則事實上之上限為100Torr(13333Pa)。更佳為10~30Torr(1333~4000Pa)。
氯化鎢氣體使用WCl6氣體、還原氣體使用H2氣體、載氣以及沖洗氣體使用N2氣體之情況的其他條件之較佳範圍如下。
‧CVD法
載氣N2氣體流量：20~500sccm(mL/min)
(WCl6氣體供給量為0.25~15sccm(mL/min))
H2氣體流量：500~5000sccm(mL/min)
成膜原料槽之加溫溫度：130~170℃
‧ALD法
載氣N2氣體流量：20~500sccm(mL/min)
(WCl6氣體供給量為0.25~15sccm(mL/min))
WCl6氣體供給時間(每回)：0.5~10sec
H2氣體流量：500~5000sccm(mL/min)
H2氣體供給時間(每回)：0.5~10sec
成膜原料槽之加溫溫度：130~170℃
(實施形態之效果等)
原料氣體使用WF6來形成鎢膜之以往方法的情況下，由於對於熱氧化膜、層間絕緣膜之密合力差且醞釀時間長，故難以於底層膜上以高階梯覆蓋來直接成膜。因此，以往必須於還原氣體使用SiH4或是B2H6以核生成特殊條件在底層膜之上形成核生成用初期鎢膜(新創膜)之後，使用H2氣體作為還原氣體來進行主鎢膜之成膜而進行2階段成膜以確保高階梯覆蓋之成膜。
但是，新創膜為核生成目的所形成者，電阻值比主體之主鎢膜來得高，故伴隨半導體元件之微細化，一旦填埋於凹部之鎢膜中新創膜之比例增加， 則鎢膜之電阻值會上升。
對此，若如本實施形態般在鎢原料方面使用WCl6之類的氯化鎢而以上述CVD法以及ALD法來成膜，則無需使用新創膜，能以1階段成膜而以高階梯覆蓋來形成鎢膜。因此，可避免形成新創膜之繁複，即便微細化也不易發生電阻值之上升。例如，當還原氣體使用H2氣體之情況，可實現膜厚20nm情況下25~35μΩ‧cm程度的低電阻，即便是微細配線也可維持低電阻。
<適用例>
其次，針對本實施形態之成膜方法之適用例參見圖4說明之。最初係準備一在下部電晶體或是矽基板上之擴散區域所構成之下部構造101(詳細省略)上具有SiO2膜、低介電係數(Low-k)膜(SiCO、SiCOH等)等層間絕緣膜102，而於該處形成有槽渠或孔等凹部103的晶圓W(圖4(a))。
其次，在包含凹部103之全面上形成金屬防護膜104作為底層膜(圖4(b))。金屬防護膜104以TiN膜為佳。TiN膜可藉由CVD法、ALD法來適宜成膜。金屬防護膜104之厚度以2~5nm程度為佳。
其次，對於形成有金屬防護膜104作為底層膜之晶圓W，如上述般在減壓雰圍下使用作為原料氣體之WCl6氣體以及作為還原氣體之H2氣體，以CVD法或是ALD法在金屬防護膜104之表面直接形成鎢膜105而不形成新創膜，將凹部103予以填埋(圖4(c))。
藉此，能以一階段成膜對於低電阻鎢膜以高階梯覆蓋來成膜而於凹部103內形成配線、柱塞。
以往之鎢膜如圖5所示般，於金屬防護膜104之上形成高電阻新創膜106後再形成低電阻主鎢膜107進行填埋，故當配線寬度(凹部103之寬度)為例如20nm之微細的情況，新創膜106之比例會變高，鎢配線(柱塞)之電阻值會上升。對此，本實施形態中，由於如上述圖4(c)般可於凹部103之全體填埋低電阻之鎢膜105，故即使配線寬度微細化至20nm程度，也可得到低電阻之鎢配線(柱塞)。
<實驗例>
其次，針對實驗例說明。
(實驗例1)
首先，求出鎢膜之膜厚與膜之比電阻之關係。此處，使用圖1之成膜裝置，在矽晶圓表面所形成之TiN膜之上以ALD法形成各種膜厚的鎢膜，測定各膜之比電阻。此時之條件為載氣N2氣體流量：500sccm(WCl6流量：10sccm)、H2氣體流量：4500sccm、WCl6供給步驟1回的時間：1.5sec、H2氣體供給步驟1回的時間：3sec、沖洗步驟1回的時間：5sec、循環數：固定為200~1000回，溫度、壓力條件設定為以下之條件A、條件B、條件C的3條件。
〔條件A〕溫度：500℃，壓力：30Torr
〔條件B〕溫度：500℃，壓力：20Torr
〔條件C〕溫度：430℃，壓力：30Torr
上述實驗結果如圖6所示。如此圖所示般，確認了不論是何種條件，在20nm之薄膜可得到40μΩ‧cm以下之低比電阻值，藉由選擇條件可成為30μΩ‧cm以下，即便是微細配線也可得到低電阻值。
(實驗例2)
此處，於頂部直徑180nm、高寬比60之孔形成作為底層膜之TiN膜，於其上直接利用ALD法形成鎢膜來填埋孔。此時之條件係使用圖1之成膜裝置而設定為晶圓溫度：500℃、腔室內壓力：30Torr、載氣N2氣體流量：500sccm(WCl6流量：10sccm)、H2氣體流量：4500sccm、WCl6供給步驟1回的時間：1.5sec、H2氣體供給步驟1回的時間：3sec、沖洗步驟1回的時間：5sec、循環數：500回。
此時之截面的SEM照片如圖7所示。如圖7所示般，確認了能在無須使用新創膜的情況下，以1階段成膜鎢膜而良好階梯覆蓋於頂部直徑180nm、高寬比60之孔底。
(實驗例3)
此處，針對還原氣體僅使用H2氣體之情況以及在H2氣體添加有NH3氣體之情況的成膜性進行評價。使用圖1之成膜裝置，在矽晶圓表面所形成之TiN膜之上利用ALD法以各種溫度來形成鎢膜。此時條件設定為載氣N2氣體流量：500sccm(WCl6流量：10sccm)、WCl6氣體供給步驟1回的時間：1.5sec、H2氣體供給步驟1回的時間：3sec、沖洗步驟1回的時間：5sec、循環數：50~300 回，針對還原氣體僅為H2氣體而為2000sccm之情況以及於H2氣體2000sccm添加NH3氣體25~1500sccm之情況，以晶圓溫度(晶座表面溫度)：250~500℃之範圍進行鎢膜之成膜。
還原氣體僅使用H2氣體之情況的晶圓溫度與成膜速率(每1循環)的關係如圖8所示，還原氣體使用H2氣體中添加有NH3氣體者之情況的晶圓溫度與成膜速率(每1循環)之關係如圖9所示。如此等圖所示般，當還原氣體僅使用H2氣體之情況，於400℃以下無法成膜，相對於此，當添加有NH3氣體之情況，可於250℃以上成膜。此外，當還原氣體僅為H2氣體之情況，成膜速率最高在500℃為0.11nm/cycle，相對於此，當添加有NH3氣體之情況，即使是250℃成膜速率也超過0.5nm/cycle，於400℃為2nm/cycle附近，於500℃成為5nm/cycle，確認了若還原氣體添加NH3氣體，可降低成膜溫度並使得成膜速率顯著上升。此外，關於比電阻，還原氣體僅為H2氣體之情況會得到較低的傾向，基於獲得良好膜質之觀點則還原氣體僅使用H2氣體之情況較為有利。
<其他適用>
以上，針對本發明之實施形態說明之，但本發明不限定於上述實施形態可做各種變形。例如，上述實施形態中，被處理基板係以半導體晶圓為例來說明，但半導體晶圓可為矽也可為GaAs、SiC、GaN等化合物半導體，再者，不限定於半導體晶圓，本發明也可適用於液晶顯示裝置等之FPD(平板顯示器)所使用之玻璃基板、陶瓷基板等。

Claims (13)

  1. 一種鎢膜之成膜方法，係對於被處理基板在減壓雰圍下將作為鎢原料之氯化鎢氣體以及還原氣體同時或是交互地供給，一邊加熱被處理基板一邊使得氯化鎢氣體以及還原氣體起反應，而於被處理基板之表面在不形成核生成用之初期鎢膜的情況下來直接形成主鎢膜。
  2. 如申請專利範圍第1項之鎢膜之成膜方法，其中該氯化鎢為WCl6、WCl5、WCl4其中一者。
  3. 如申請專利範圍第1或2項之鎢膜之成膜方法，其中還原氣體係選自H2氣體、SiH4氣體、B2H6氣體、以及NH3氣體中至少1種。
  4. 如申請專利範圍第1或2項之鎢膜之成膜方法，其中被處理基板之溫度為250℃以上，處理容器內之壓力為5Torr以上。
  5. 如申請專利範圍第1或2項之鎢膜之成膜方法，其中該被處理基板係使用表面形成有底層膜者，於該底層膜之表面形成該鎢膜。
  6. 如申請專利範圍第5項之鎢膜之成膜方法，其中該底層膜為TiN膜或是TiSiN膜。
  7. 如申請專利範圍第1或2項之鎢膜之成膜方法，其中於該被處理基板形成凹部，於該凹部內形成該主鎢膜而填埋該凹部。
  8. 一種半導體裝置之製造方法，具有下述製程：於表面具有凹部之被處理基板之表面形成底層膜之製程；對於表面形成有該底層膜之被處理基板，在減壓雰圍下將作為鎢原料之氯化鎢氣體以及還原氣體同時或是交互地供給，一邊加熱被處理基板一邊使得氯化鎢氣體以及還原氣體起反應，而於該底層膜之表面在不形成核生成用之初期鎢膜的情況下來直接形成主鎢膜以填埋該凹部之製程。
  9. 如申請專利範圍第8項之半導體裝置之製造方法，其中該氯化鎢為WCl6、WCl5、WCl4其中一者。
  10. 如申請專利範圍第8或9項之半導體裝置之製造方法，其中還原氣體係選自H2氣體、SiH4氣體、B2H6氣體、以及NH3氣體中至少1種。
  11. 如申請專利範圍第8或9項之半導體裝置之製造方法，其中該底層膜為TiN膜或是TiSiN膜。
  12. 如申請專利範圍第8或9項之半導體裝置之製造方法，其中填埋該凹部之製程係以被處理基板之溫度為250℃以上、處理容器內之壓力為5Torr以上來進行。
  13. 一種記憶媒體，係儲存有在電腦上動作而用以控制成膜裝置之程式者；該程式係以實行時進行如申請專利範圍第1至7項中任一項之鎢膜之成膜方法的方式於電腦控制該成膜裝置。
TW104109139A 2014-03-25 2015-03-23 Film forming method of tungsten film and method of manufacturing semiconductor device TWI646582B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-061929 2014-03-25
JP2014061929 2014-03-25
JP2015012922A JP6437324B2 (ja) 2014-03-25 2015-01-27 タングステン膜の成膜方法および半導体装置の製造方法
JP2015-012922 2015-01-27

Publications (2)

Publication Number Publication Date
TW201545210A true TW201545210A (zh) 2015-12-01
TWI646582B TWI646582B (zh) 2019-01-01

Family

ID=54162116

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107142177A TWI703620B (zh) 2014-03-25 2015-03-23 鎢膜之成膜方法及成膜裝置
TW104109139A TWI646582B (zh) 2014-03-25 2015-03-23 Film forming method of tungsten film and method of manufacturing semiconductor device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107142177A TWI703620B (zh) 2014-03-25 2015-03-23 鎢膜之成膜方法及成膜裝置

Country Status (5)

Country Link
US (1) US9536782B2 (zh)
JP (1) JP6437324B2 (zh)
KR (1) KR101785145B1 (zh)
CN (2) CN104947064B (zh)
TW (2) TWI703620B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731519B (zh) * 2018-12-19 2021-06-21 美商恩特葛瑞斯股份有限公司 在還原共反應劑存在下沉積鎢或鉬層之方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6416679B2 (ja) * 2015-03-27 2018-10-31 東京エレクトロン株式会社 タングステン膜の成膜方法
KR102344660B1 (ko) 2015-05-27 2021-12-29 에이에스엠 아이피 홀딩 비.브이. 몰리브덴 또는 텅스텐 함유 박막의 ald용 전구체의 합성 및 사용
JP6710089B2 (ja) * 2016-04-04 2020-06-17 東京エレクトロン株式会社 タングステン膜の成膜方法
US10087523B2 (en) * 2016-05-20 2018-10-02 Lam Research Corporation Vapor delivery method and apparatus for solid and liquid precursors
WO2018021014A1 (ja) * 2016-07-26 2018-02-01 東京エレクトロン株式会社 タングステン膜の成膜方法
JP6751631B2 (ja) * 2016-09-13 2020-09-09 東京エレクトロン株式会社 基板の凹部をタングステンで充填する方法
US10358407B2 (en) 2016-10-12 2019-07-23 Asm Ip Holding B.V. Synthesis and use of precursors for vapor deposition of tungsten containing thin films
JP6517375B2 (ja) 2016-12-05 2019-05-22 Ｊｘ金属株式会社 高純度五塩化タングステン及びその製造方法
CN110088875B (zh) * 2016-12-15 2023-09-01 应用材料公司 无成核的间隙填充ald工艺
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
JP7018748B2 (ja) 2017-11-28 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜条件の算出方法
JP7072399B2 (ja) * 2018-02-21 2022-05-20 東京エレクトロン株式会社 タングステン膜の成膜方法、成膜システム及び記憶媒体
JP7149788B2 (ja) * 2018-09-21 2022-10-07 東京エレクトロン株式会社 成膜方法及び成膜装置
US11387112B2 (en) * 2018-10-04 2022-07-12 Tokyo Electron Limited Surface processing method and processing system
EP3738928A4 (en) 2018-10-25 2021-11-10 JX Nippon Mining & Metals Corporation MOLYBDENE OXYCHLORIDE OR TUNGSTEN OXYCHLORIDE AND PROCESS FOR THEIR PRODUCTION
JP7362258B2 (ja) 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
CN113316840A (zh) * 2019-03-28 2021-08-27 东京毅力科创株式会社 半导体装置的制造方法
JP2021001361A (ja) 2019-06-19 2021-01-07 東京エレクトロン株式会社 処理方法及び基板処理システム
KR20210063493A (ko) 2019-11-21 2021-06-02 삼성전자주식회사 반도체 장치의 제조방법 및 반도체 장치의 제조 설비

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849260A (en) * 1986-06-30 1989-07-18 Nihon Sinku Gijutsu Kabushiki Kaisha Method for selectively depositing metal on a substrate
JPH02278827A (ja) * 1989-04-20 1990-11-15 Nec Corp 半導体集積回路装置の配線構造とその形成方法
KR0184279B1 (ko) * 1990-01-29 1999-04-15 미다 가쓰시게 금속 또는 금속실리사이드막의 형성방법
JP2829143B2 (ja) * 1991-03-25 1998-11-25 シャープ株式会社 半導体装置の製造方法
JPH05226282A (ja) 1992-02-13 1993-09-03 Nec Corp タングステン膜の形成方法
JP3127348B2 (ja) * 1995-02-27 2001-01-22 エルジイ・セミコン・カンパニイ・リミテッド 凹凸の表面形状を有するタングステン膜を用いた半導体装置の製造方法
CN1115723C (zh) * 1996-11-15 2003-07-23 三星电子株式会社 氮化钨层制造方法及使用同样原理的金属连线制造方法
US6156382A (en) 1997-05-16 2000-12-05 Applied Materials, Inc. Chemical vapor deposition process for depositing tungsten
CN100446218C (zh) * 2000-11-17 2008-12-24 东京毅力科创株式会社 金属膜的形成方法和钨膜的形成方法
US7262125B2 (en) * 2001-05-22 2007-08-28 Novellus Systems, Inc. Method of forming low-resistivity tungsten interconnects
JP4032872B2 (ja) 2001-08-14 2008-01-16 東京エレクトロン株式会社 タングステン膜の形成方法
CN1732287A (zh) * 2002-12-27 2006-02-08 株式会社爱发科 氮化钨膜的成膜方法
JP3956049B2 (ja) 2003-03-07 2007-08-08 東京エレクトロン株式会社 タングステン膜の形成方法
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
CN102534543A (zh) * 2012-02-22 2012-07-04 上海大学 一种化学气相沉积制备钨的方法及其装置
US8975184B2 (en) * 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
US9230815B2 (en) * 2012-10-26 2016-01-05 Appled Materials, Inc. Methods for depositing fluorine/carbon-free conformal tungsten

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731519B (zh) * 2018-12-19 2021-06-21 美商恩特葛瑞斯股份有限公司 在還原共反應劑存在下沉積鎢或鉬層之方法

Also Published As

Publication number Publication date
KR20150111302A (ko) 2015-10-05
TW201909247A (zh) 2019-03-01
US20150279735A1 (en) 2015-10-01
CN104947064A (zh) 2015-09-30
JP2015193908A (ja) 2015-11-05
TWI646582B (zh) 2019-01-01
CN104947064B (zh) 2018-11-13
KR101785145B1 (ko) 2017-10-12
TWI703620B (zh) 2020-09-01
JP6437324B2 (ja) 2018-12-12
CN109280901A (zh) 2019-01-29
US9536782B2 (en) 2017-01-03

Similar Documents

Publication Publication Date Title
TWI646582B (zh) Film forming method of tungsten film and method of manufacturing semiconductor device
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
JP6416679B2 (ja) タングステン膜の成膜方法
TWI642140B (zh) Film formation method of tungsten film
TWI713523B (zh) 金屬膜之成膜方法
TWI683022B (zh) 成膜方法、鎢膜之成膜方法及記憶媒體
KR101912995B1 (ko) 금속막의 스트레스 저감 방법 및 금속막의 성막 방법
JP2016098406A (ja) モリブデン膜の成膜方法
JP6391355B2 (ja) タングステン膜の成膜方法
TW201840885A (zh) 成膜方法
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
TW201301397A (zh) 基板處理方法