TW201301397A - 基板處理方法 - Google Patents

基板處理方法 Download PDF

Info

Publication number
TW201301397A
TW201301397A TW101109124A TW101109124A TW201301397A TW 201301397 A TW201301397 A TW 201301397A TW 101109124 A TW101109124 A TW 101109124A TW 101109124 A TW101109124 A TW 101109124A TW 201301397 A TW201301397 A TW 201301397A
Authority
TW
Taiwan
Prior art keywords
film
gas
wafer
substrate
temperature
Prior art date
Application number
TW101109124A
Other languages
English (en)
Inventor
Takanobu Hotta
Naotaka Noro
Mikio Suzuki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201301397A publication Critical patent/TW201301397A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

﹝課題﹞於進行用以抑制被處理基板上之鎳膜之凝集的處理(例如，蓋膜成膜)之時，不僅其凝集抑制處理後，即使在其處理過程(例如，升溫工程)中，也抑制由於抑制鎳膜之凝集的鎳膜之熱而產生的凝集。﹝解決手段﹞在配置於處理室內之晶圓(300)上形成鎳膜之後，一面對處理室內導入H2氣體，一面在氫氛圍中，將晶圓加熱至規定溫度(例如300℃以上)(升溫工程)，並且導入WF6氣體而形成例如鎢膜，以作為覆蓋鎳膜之表面的蓋膜(W成膜工程)。

Description

基板處理方法
本發明係關於對半導體晶圓、FPD(Flat Panel Display)基板等之被處理基板施予規定之處理的基板處理方法。
近年來，對半導體裝置更加要求動作之高速化和省電力化，於半導體晶圓(以下，也單稱為「晶圓」)之表面形成例如MOS型半導體等之時，為了實現其源極及汲極之接觸部或閘極電極之低電阻化，藉由矽化物製程而形成金屬矽化物膜。
為了形成如此之金屬矽化物膜，使用在晶圓之矽(Si)基板或多晶矽膜上，藉由濺鍍等之PVD(Physical Vapor Deposition)法形成例如鈷(Co)膜等之金屬膜之後，在惰性氣體中施予退火處理而加熱晶圓使金屬和Si反應之方法。
但是，當藉由退火處理加熱晶圓而提升溫度時，或是當成為某溫度以上時，可知有金屬膜凝集而使膜成為不連續之情形。如此一來，金屬矽化物膜之電阻膜增加等，而使得半導體裝置之電特性惡化。因此，在例如下述專利文獻1中，提案有在Co膜上形成氮化鈦(TiN)膜以當作蓋膜，並且之後進行用以使Co膜矽化物化之退火處理，依此防止凝集的方法。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開平7-86559號公報
然而，隨著發展半導體裝置之微細化，絕緣膜被形成越薄，則有洩漏特性下降之問題，近年來，則要求具有更高工作函數之金屬矽化物膜。此點，鎳(Ni)因一邊抑制Si之消耗量，一邊可以形成低電阻之膜，故以作為金屬矽化物膜之材料為最有力之候補。
可想因即使針對該Ni膜也由於熱而凝集，故藉由與上述Co膜之情形相同，在其上方形成蓋膜，則可以抑制凝集。然而，Ni凝集之溫度比Co低，對此因用以形成蓋膜之溫度高於其Ni凝集之溫度，故在專利文獻1所記載之以往之方法中，實際上有在升溫至蓋膜形成溫度之升溫過程中產生凝縮之可能性高的問題。
於是，本發明係鑒於如此之問題而研究出，其目的在於進行用以抑制Ni膜之凝集的處理(例如，蓋膜成膜)之時，不僅其凝集抑制處理後，即使在其處理過程中，亦可以抑制Ni膜之凝集的基板處理方法。
為了解決上述課題，若藉由本發明之某觀點，則提供 一種基板處理方法，係對被處理基板施予規定處理的基板處理方法，其特徵為具有：在上述被處理基板形成鎳膜之工程；將形成有上述鎳膜之上述被處理基板在氫氛圍中加熱至規定溫度之工程；及在加熱至上述規定溫度之上述被處理基板形成覆蓋上述鎳膜之表面的蓋膜之工程。
若藉由如此之本發明時，於為了抑制在Ni膜凝集，而進行蓋膜之形成時，因在氫氛圍中加熱並使被處理基板升溫，並且進行蓋膜之形成處理，故不僅在其處理後，即使在其處理過程中，亦可以抑制Ni膜之凝集。
再者，上述鎳膜即使包含成膜在上述被處理基板之矽氧化膜上者亦可。矽氧化膜上之鎳膜因不矽化物化，故比起矽膜上之鎳膜容易藉由熱而凝集。此點，若藉由本發明，因即使針對如此之矽氧化膜上之鎳膜，亦可以藉由蓋膜和氫之效果而抑制其凝集，故不僅例如矽膜上，即使針對成膜在矽氧化膜之鎳膜，於形成蓋膜之時，亦可以達成極大之效果。
再者，上述蓋膜係以含有例如鎢、鈦、氮化鈦、鉭或是氮化鉭中之任一者的氣體為原料，使用CVD法而成膜。依此，可以形成抑制鎳膜之凝集的蓋膜。再者，因使用CVD法而成膜蓋膜，故將被處理基板加熱至比較高溫，也可以抑制此時之鎳膜的凝集。
再者，將在氫氛圍中加熱上述被處理基板之規定溫度即使至少為300℃以上亦可。即使將被處理基板加熱至如此之溫度，亦可以藉由氫之效果，抑制鎳膜之凝集。再者 ，可以形成覆蓋域特性高之蓋膜。
為了解決上述課題，若藉由本發明之其他觀點，則提供一種基板處理方法，係對被處理基板施予規定處理的基板處理方法，其特徵為具有：在上述被處理基板形成鎳膜之工程；將形成有上述鎳膜之上述被處理基板在氫氛圍中加熱至規定溫度之工程；及對加熱至上述規定溫度之上述被處理基板之上述鎳膜添加摻雜物原子之工程。
若藉由如此之本發明時，於進行在Ni膜中添加摻雜物原子之處理時，因在氫氛圍中加熱並使被處理基板升溫，並且進行添加摻雜物原子之處理，故不僅在其處理後，即使在其處理過程中，亦可以抑制Ni膜之凝集。
再者，上述摻雜物原子係藉由將例如上述氫化合物氣體供給至上述鎳膜而添加至上述鎳膜。並且，上述氫化合物氣體以乙硼烷(diborane)或膦(phosphine)為理想。藉由將如此之摻雜物原子添加至鎳膜，可以使鎳膜變化成耐熱性高且難凝集之膜質。
若藉由本發明時，於進行用以抑制Ni膜之凝集之蓋膜成膜或摻雜物原子添加等之處理之時，因在氫氛圍中加熱並使被處理基板升溫，並且進行凝集抑制處理，故不僅其凝集抑制處理後，即使在其處理過程中，亦可以抑制Ni膜之凝集。
以下一面參照附件圖面一面針對本發明之較佳實施型態予以詳細說明。並且，在本說明書及圖面中，針對實質上具有相同功能構成之構成要素，藉由賦予相同符號，省略重複說明。
(基板處理裝置之構成例)
首先，以下一面參照圖面一面針對與本發明之實施型態有關之基板處理裝置予以說明。第1圖為概略性表示與本實施型態有關之基板處理裝置100之構成例的模式圖。
該基板處理裝置100具有構成氣密之略圓筒狀之處理室102，其中，用以水平支撐屬於被處理基板之晶圓300的承載器104，在藉由從後述之排氣室之底部到達至其中央下部的圓筒狀之支撐構件106被支撐之狀態下被配置。該承載器104係由氮化鋁(AlN)等之陶瓷所組成。
再者，在承載器104埋設有加熱器110，該加熱器110連接有加熱器電源112。另外，在承載器104之上面附近設置有熱電偶114，熱電偶114之訊號被傳送至加熱器控制器116。然後，加熱器控制器116係因應熱電偶114之訊號而將指令發送至加熱器電源112，並控制加熱器110之加熱而將晶圓300控制至規定之溫度。
在承載器104之內部之加熱器110之上方，埋設有高頻電力施加用之電極154。在該電極154經匹配器156而連接有高頻電源158，因應所需，對電極154施加高頻電 力而生成電漿，依此成為可以實行電漿CVD之處理。
並且，在承載器104以對承載器104之表面伸縮自如之方式設置有三根之晶圓升降銷(無圖示)，於搬運晶圓300之時，成為從承載器104之表面突出的狀態。
在處理室102之上方形成有圓形之開口部102b，以裝卸自如之方式安裝有構成關閉該開口部102b之天壁的蓋部102a。在蓋部102a之下面設置有噴淋頭120，當關閉蓋部102a時，噴淋頭120被插入至開口部102b，成為被配置在處理室102內之上方。噴淋頭120為用以將從後述之氣體供給機構160被供給之成膜用之氣體吐出至處理室102內者。
在噴淋頭120之上部，設置有能夠獨立導入氣體之第1、第2導入路122、124。作為成膜原料氣體之含有N的Ni化合物氣體，從第1導入路122被導入至處理室102內。在此之Ni化合物氣體為例如Ni(II)N,N'-二叔丁酯脒)(Ni(II)(tBu-AMD)2)般之鎳脒化物。就以該鎳脒化物而言，可舉出Ni(II)N,N'-二異丙醇脒(Ni(II)(iPr-AMD)2)，Ni(II)N,N'-乙基脒(Ni(II)(Et-AMD)2)，Ni(II)N,N'-甲基脒(Ni(II)(Me-AMD)2)等。
從第1導入路122因應晶圓W之處理所需之氣體被導入至處理室102內。經第1導入路122而被導入之氣體，可舉出例如氨(NH3)氣、氫(H2)氣、六氟化鎢(WF6)、乙硼烷(B2H6)氣體、氮(N2)氣等。
上述第1、第2導入路122、124各與被形成在噴淋頭120內之上部空間126、下部空間128連通。在噴淋頭120之下面，獨立設置有與上部空間126連通之複數的第1氣體吐出孔130，和與下部空間128連通之複數之第2氣體吐出孔132。依此，從噴淋頭120之第1、第2導入路122、124被導入之氣體可以各自獨立而從第1、第2氣體吐出孔130、132吐出至處理室102內。在第1、第2導入路122、124連接有具有後述之兩系統之氣體供給系統的氣體供給機構160，來自各氣體供給系統之氣體各自獨立被供給至第1、第2導入路122、124。針對該氣體供給機構160之具體構成例於後敘述。
在處理室102之底壁設置有朝下方突出之排氣室142。在排氣室142之側面連接有排氣管144，在該排氣管144，連接具有真空泵或壓力閥等之排氣裝置146。然後，藉由使該排氣裝置146動作，能夠使處理室102內成為規定之減壓狀態。
在處理室102之側壁設置有用以執行晶圓300之搬入搬出之搬入搬出口148，和開關該搬入搬出口148之閘閥150。再者，在處理室102之壁部設置有加熱器152，成為於成膜處理之時能夠控制處理室102之內壁之溫度。
接著，針對本實施型態中之氣體供給機構160之具體構成例予以說明。第1圖所示之氣體供給機構160具備被連接於噴淋頭120之第1導入路122的第1氣體供給系統，和被連接於第2導入路124之第2氣體供給系統。在此 的第1氣體供給系統係以供給以屬於鎳脒化物之Ni(II)N,N'-二叔丁酯脒(Ni(II)(tBu-AMD)2)為成膜原料之氣體，作為使用於後述之Ni膜形成的成膜原料氣體之情形為例。
再者，第2氣體供給系統係被構成可以選擇性供給作為用於Ni膜形成之氣體的NH3氣體、用於在Ni膜上形成鎢(W)等之蓋膜的WF6氣體、為了在Ni膜中添加B(硼)而使用之B2H6氣體。
首先，針對第1氣體供給系統予以說明。第1氣體供給系統具有將屬於鎳脒化物之Ni(II)N,N'-二叔丁酯脒(Ni(II)(tBu-AMD)2)當作成膜原料而加以貯留之成膜原料槽162。在成膜原料槽162之周圍設置有加熱器162a，成為可以將槽162內之成膜原料加熱至適當之溫度。
在成膜原料槽162以浸漬於成膜原料之方式從上方被插入用供給屬於發泡氣體之氬(Ar)氣體之發泡配管164。在發泡配管164連接有Ar氣體供給源166。在發泡配管164於較Ar氣體供給源166下游側安裝有作為流量控制器之質量流量控制器(MFC)168。在質量流量控制器(MFC)168之上流側和下游側各自設置有一個閥170。
再者，在成膜原料槽162內從上方插入第1氣體送出配管172至未達成膜原料之位置，該第1氣體送出配管172之另一端被連接於噴淋頭120之第1導入路122。在第1氣體送出配管172中間安裝閥174。
再者，於第1氣體送出配管172設置有用以防止成膜原料氣體之凝集的加熱器176。然後，藉由屬於發泡氣體之Ar氣體被供給至成膜原料，在成膜原料槽162內成膜原料藉由發泡被氣化，被生成的成膜原料氣體經第1氣體送出配管172及第1導入路122而被供給至噴淋頭120內。
並且，發泡配管164和第1氣體送出配管172之間，藉由旁通配管196連接，在該旁通配管196中間安裝閥198。在發泡配管164之下游側和第1氣體送出配管172中之旁通配管196連接部分之下游側中間，各安裝有閥170a、174a。然後，藉由關閉閥170a、174a打開閥198，將來自Ar氣體供給源166之Ar氣體經發泡配管164、旁通配管196、第1氣體送出配管172，而可以當作沖洗氣體等供給至處理室102內。
在噴淋頭120之第2導入路124連接有第2氣體送出配管180，在該第2氣體送出配管180設置有閥182。在該第2氣體送出配管180連接有氣體供給源184。在第2氣體送出配管180之氣體供給源184下游側，插入質量流量(MFC)188於中間。在質量流量控制器(MFC)188之上流側和下游側各自設置有一個閥190。
氣體供給源184係於例如形成Ni膜之時供給NH3氣體，於在Ni膜上形成鎢(W)等之蓋膜之時，供給WF6氣體，於對Ni膜中添加B(硼)之時，供給B2H6氣體。
並且，雖然第1圖僅表示一個由氣體供給源184、質 量流量控制器(MFC)188、閥190等所構成之第2氣體供給系統，以作為連接於第2導入路124的第2氣體供給系統，但是於第2導入路124按氣體之種類連接有複數之氣體供給系統，各氣體各自被獨立流量控制，而被控制至處理室102內。
在基板處理裝置100連接有控制上述閥、電源、加熱器、泵等之各構成要素的控制部200。控制部200具備具有例如微處理器(電腦)之製程控制器202、使用者介面204和記憶部206而構成。基板處理裝置100之各構成要素電性連接於製程控制器202而被控制。
使用者介面204連接於製程控制器202，具備有由擁有例如LCD(Liquid Crystal Display)等之顯示部的觸控面板所構成之操作面板等。在顯示部顯示基板處理裝置100之各構成要素之動作狀況。再者，操作員可以藉由操作面板142對基板處理裝置100執行各種操作。
製程控制器202連接有記憶部206。在記憶部206，儲存有用以製程控制器202之控制實現在基板處理裝置100所實行之各種處理的控制程式、用以因應處理條件而對基板處理裝置100之各構成要素實行規定處理的控制程式即是處理配方，各種資料庫等。記憶部206即使被設成硬碟等之固定性者亦可，即使為CD-ROM、DVD、快閃記憶體等之可搬運性者亦可。再者，即使自其他裝置經例如專用線路適當傳送處理配方亦可。
控制部200係因應所需，根據來自使用者介面204之 指示等而從記憶部206讀出規定之處理配方使製程控制器202實行，依此在製程控制器202之控制下，基板處理裝置100進行對晶圓300的規定處理。
(W蓋膜之成膜)
接著，針對藉由上述般構成之基板處理裝置100而被實行之基板處理方法，一面參照圖面，一面予以說明。在此，舉出在晶圓300上形成Ni膜，並在其Ni膜上形成當作蓋膜之W膜(以下，稱為「W蓋膜」)，依此抑制Ni膜之凝集的情形為例。第2圖A~第2圖C為用以說明在Ni膜上形成W蓋膜之處理的工程圖。
首先，在Si基板301上形成有SiO2膜302上形成Ni膜，以作為晶圓300。晶圓300係例如第2圖A所示般，在事先施予熱氧化處理之Si基板301之表面於規定區域形成規定膜厚(例如100nm)之SiO2膜302。
具體而言，打開閘閥150，藉由搬運裝置(無圖示)將第2圖A所示之膜構造之晶圓300經搬入搬出口148搬入至處理室102內，並載置在承載器104上。
接著，藉由排氣裝置146排氣處理室102內使處理室102內成為規定之壓力，並將承載器104加熱至規定溫度，並在維持其溫度之狀態下，供給屬於成膜原料氣體之含N的Ni化合物氣體，和屬於還原氣體之NH3氣體，使用CVD法如第2圖B所示般形成Ni膜304。
具體而言，對貯留於成膜原料槽162內之成膜原料的 含N之Ni化合物，例如屬於鎳脒化合物之Ni(11)N,N'-二叔丁酯脒)(Ni(II)(tBu-AMD)2)般之鎳脒化物供給當作發泡氣體之Ar氣體，藉由發泡使當作其成膜原料之Ni化合物氣化，從第1導入路122經噴淋頭120而供給至處理室102內，並且從第2導入路124將當作還原氣體之NH3氣體經噴淋頭120而供給至處理室102內。
此時之處理室102內之壓力為133~665Pa(1~5Torr)，藉由承載器104產生的晶圓300之加熱溫度為160~230℃，Ar氣體之流量為100~500ml/min(sccm)，NH3氣體之流量為400~4500ml/min(sccm)。
如此一來，藉由將Ni化合物和還原氣體供給至處理室102內，在藉由承載器140被加熱之晶圓300之SiO2膜302之表面，Ni化合物氣體和還原氣體反應而在SiO2膜302上形成規定膜厚(例如20nm)之Ni膜304。並且，除如此之熱CVD之外，即使使用從高頻電源158對承載器104內之電極154施加高頻電力之電漿CVD法而形成Ni膜304亦可。
在形成Ni膜304之時點，關閉閥170a、174a、182、190而停止朝處理室102內供給Ni化合物氣體及NH3氣體之後，一面藉由排氣裝置146進行急速排氣，一面打開閥198而將Ar氣體經旁通配管196、第1氣體送出配管172供給至處理室102內而沖洗處理室102內。此時之Ar氣體流量以1000~5000ml/min(sccm)為佳。沖洗工程之時間以5~20sec為佳。
接著，為了抑制Ni膜304之凝集，形成覆蓋其表面之W蓋膜306。此時，W蓋膜306之成膜，以使用階梯覆蓋較PVD法良好之CVD法為佳。藉由該CVD法之W蓋膜306之成膜溫度因在300℃左右，故必須將晶圓300升溫至其溫度。但是，因Ni開始凝集之溫度較Co或Ti，故在成膜W蓋膜306之前的晶圓W之升溫過成有Ni膜已經凝集之虞。
因此，本發明者針對即使在晶圓W之升溫過程也不凝集之方法，重複實驗結果，發現在氫氛圍中升溫時至成為比較高溫為止，不會產生Ni膜之凝集的情形。
於是，在本實施型態中之W蓋膜之形成處理中，至W蓋膜之成膜溫度，使成為氫氣氛圍而加熱晶圓，並且形成W蓋膜。如此一來，即使在W蓋膜形成前之晶圓之升溫過程中，亦可以抑制Ni膜之凝集。然後，於在Ni膜上形成W蓋膜之後，即使將晶圓加熱至其以上之高溫，亦可以抑制Ni膜之凝集。
在此，針對在如此之氫氣氛圍中，一面升溫晶圓300一面形成W蓋膜306的之處理，一面比較在氫以外之氣體氛圍中升溫晶圓300之時，一面予以說明。第3圖為在本實施型態中之Ni膜上形成W蓋膜306之處理的時序圖。
於形成Ni膜304之後，對於在其上方藉由CVD法形成W蓋膜306，事先將晶圓300加熱至規定之溫度(例如300℃)(升溫工程)。此時，如上述般，以將處理室102 內成為氫氣氛圍而使升溫為佳。具體而言，將H2氣體從第2導入路124供給至處理室102內而將晶圓300置放於H2氛圍中。此時，將H2氣體之流量設為例如500~4000ml/min(sccm)，將處理室102內之壓力調整成400~10670Pa(3~80Torr)。依此，即使在W蓋膜形成前之晶圓300之升溫過程(升溫工程)中，亦可以抑制Ni膜之凝集。
假設，將晶圓300在H2氣體以外之氣體氛圍，例如Ar氛圍中加熱時，則有在其升溫過程產生Ni膜304之凝集之虞。尤其，因SiO2膜302上之Ni膜容易如上述般凝集，故有即使較Si基板上之Ni膜低之溫度也產生凝集之虞。
對此，若藉由本實施型態時，因一面將晶圓300置放在H2氛圍一面升溫，故不會使Ni膜304凝集，可以將晶圓W加熱至規定之溫度，並且形成W蓋膜306。
接著，使用CVD法，如第2圖C所示般，在Ni膜304上形成規定之膜厚(例如 16nm)之W蓋膜306(W成膜工程)。具體而言，在將晶圓W之溫度維持在例如300℃之狀態下，將屬於成膜原料之WF6氣體從第2導入路124經噴淋頭120而供給至處理室102內。此時，將WF6氣體之流量設為例如200ml/min(sccm)，將處理室102內之壓力調整成400~10670Pa(3~80Torr)。該處理時間設為例如5秒。
接著，一面藉由排氣裝置146進行排氣，一面將N2 氣體從第2導入路124經噴淋頭120供給至處理室102內。此時，將H2氣體之流量設為例如2000ml/min(sccm)，將處理室102內之壓力調整成例如400Pa(3Torr)。然後，將晶圓300加熱至規定溫度(例如，600℃)，將其溫度維持在例如3分鐘。
依此，針對Ni膜304中，基底為晶圓300之表面(Si層)之部分，被矽化物化而成為Ni矽化物膜。之後，打開閘閥150而藉由搬運裝置(無圖示)將成膜後之晶圓300經搬入搬出口148而搬出。
如此一來，若藉由本實施型態時，在W蓋膜306之形成處理中，至其成膜溫度為止，使成為氫氣氛圍而加熱晶圓300，並且形成W蓋膜306。如此一來，即使在W蓋膜306形成前之晶圓300之升溫過程中，亦可以抑制Ni膜之凝集。然後，在Ni膜上形W蓋膜306之後，如使Ni膜304矽化物化之時的退火處理(熱處理)般，即使將晶圓300加熱至其以上之高溫，亦可以抑制Ni膜之凝集。
並且，因藉由在氫氣氛圍中升溫，即使升溫至比較高溫，亦可以抑制Ni膜之凝集，故即使在W蓋膜306之成膜中亦可以使用在比較高溫之狀態下實行之CVD法。如此一來，可以一面抑制被成膜在晶圓W上之SiO2膜上之Ni膜之凝集，一面控制成膜在Si基板(或是Si膜)上之Ni膜和Si基板(或是Si膜)之反應。依此，因可以在例如形成在晶圓W上之接觸孔底形成良質之Ni矽化物膜，故可以在晶圓W上形成具有良好之電特性的半導體裝置 。
(檢驗藉由H2氣體所產生之Ni膜凝集抑制效果的實驗結果)
接著，針對檢驗於上述W蓋膜形成前在氫氣氛圍中使晶圓升溫之時之Ni凝集抑制效果的實驗結果，一面與在N2氛圍中使晶圓升溫之時之比較例比較一面予以說明。第4圖為用以說明相對於膜厚20nm之Ni膜，在N2氛圍中使晶圓升溫之比較例之Ni膜之表面狀態之溫度依存性的SEM(Scanning Electron Microscope：掃描型電子顯微鏡)畫像。
第5圖為用以說明相對於SiO2膜上之Ni膜，在H2氛圍中升溫晶圓之本實施型態中之Ni膜之表面狀態之溫度依存性的SEM畫像之圖示，第6圖為表示用以說明Si膜上之Ni膜之同溫度依存性之SEM畫像的圖示。
在第4圖至第6圖的實驗中，將N2氣體之流量設定為2000ml/min(sccm)，將處理室內之壓力設定為400Pa(3Torr)，將升溫時間設定成3分鐘。然後，在第4圖中，將升溫之目標溫度變化成200℃、250℃、300℃、350℃，並觀察各自的Ni膜之表面狀態。在第4圖之各畫像各自表示Si膜上之Ni膜之表面(左側)，和SiO2膜上之Ni膜之表面(右側)。
在第5圖之SiO2膜上之Ni膜中，因在低於300℃之溫度中無觀察到凝集，故在以300℃以上為目標溫度之範 圍下(300℃、450℃、500℃、550℃)進行實驗。在第5圖中，因與該些做比較，故也表示施予熱處理之前，即是不施予熱處理之時(as-depo.)之實驗結果。在第6圖之Si膜上之Ni膜中，因在低於450℃之溫度中無觀察到凝集，故在以450℃以上為目標溫度之範圍下(450℃、500℃、550℃)進行實驗。
如此一來，SiO2膜之Ni膜從低於Si膜上之Ni膜之溫度開始凝集。該應係因為成膜在Si膜上之Ni膜隨著溫度上升，與Si反應而被某程度矽化物化，故與Ni膜之密接性變佳，比起無矽化物化之SiO2膜上之Ni膜，多少變得難以凝集之故。
若藉由第4圖所示之實驗結果時，可知於在N2氛圍中使晶圓升溫之比較例之時，即使在Si膜上之Ni膜和SiO2膜之Ni膜中之任一者時，於到達300℃之前開始凝集。尤其，針對SiO2膜，也在250℃左右，凝集開始變為顯著，即使Si膜上之Ni膜，也從300℃左右凝集開始變為顯著，在350℃時明確地兩者皆因凝集而產生缺陷。
如此一來，可知於在N2氛圍中使晶圓升溫之比較例之時，因Ni膜凝集之溫度低於藉由CVD所產生之W蓋膜之成膜溫度的略300℃，故即使在W蓋膜之成膜前之升溫過程中Ni膜也凝集。並且，在氫氣以外之氣體氛圍中，並不限定於N2氛圍中，例如即使在Ar氛圍中使晶圓升溫之時，也同樣無法抑制Ni膜之凝集。
對此，若藉由第5圖、第6圖所示之實驗結果，可知 在H2氛圍中使晶圓升溫之本實施型態之時，即使在Si膜之Ni膜(第5圖)和SiO2膜上之Ni膜(第6圖)中之任一者，即使升溫至300℃左右，Ni膜也不凝集。
例如，在第5圖中，可知於不施予熱處理之時(as-depo.)不產生凝集，即使升溫至300℃左右，亦成為與此幾乎相同的表面狀態，不產生凝集。
尤其，即使針對在N2氛圍中也在250℃左右開始凝集之SiO2膜上的Ni膜，就以即使在本案實施型態中之H2氛圍中升溫至300℃，亦可以使Ni膜不凝集之點而言，也具有大的效果。
如此一來，從實驗中可知於在H2氛圍中使晶圓升溫之本實施型態之時，因Ni膜凝集之溫度高於藉由CVD所產生之W蓋膜之成膜溫度的略300℃，故即使在W蓋膜之成膜前之升溫過程中Ni膜也不凝集。
若藉由第5圖，在SiO2膜上之Ni膜，即使又升溫至450℃左右，也不觀看到顯著之凝集，若藉由第6圖時，在Si膜即使又升溫至高溫之550℃，也觀察不到顯著之凝集。因此，可知就以形成在Ni膜上之蓋膜而言不僅有W而已，即使將較此成膜溫度更高之材料(例如Ti膜等)作為蓋膜而予以成膜，亦可以在升溫過程中抑制Ni膜之凝集。
(驗證藉由W蓋膜所產生之凝集抑制效果的實驗結果)
接著，針對驗證在Ni膜上形成W蓋膜所產生之Ni 膜之凝集抑制效果的實驗結果，一面與不成膜W蓋膜之比較例的實驗結果予以比較，一面予以說明。第7圖為匯集該實驗結果之表格，第8圖為表示用以說明藉由W蓋膜所產生之Ni膜之凝集抑制效果的SEM畫像之圖示。並且，在第7圖之表中，○記號表示無觀察到凝集，×記號表示觀察到凝集。
在該實驗中，使用與本實施型態有關之基板處理方法，製作Ni膜之膜厚(5、10、15、20nm)及形成在其上方之W蓋膜之膜厚(0、1、8、15nm)不同之複數之樣品晶圓，觀察在N2氛圍中對各自施予熱處理之時和不施予熱處理之時(as-depo.)之Ni膜之表面狀態。
若藉由第7圖所示之實驗結果時，於不施予熱處理之時，不管Ni膜之膜厚、有無W蓋及其膜厚，皆無觀察到Ni膜之凝集。對此，於施予600℃之熱處理之時，在不成膜W蓋膜之比較例(無膜0nm)中，不管Ni膜之膜厚，在所有Ni膜中觀察到凝集。另一方面，在形成有W蓋膜之本實施型態中，不管其W蓋膜之膜厚，也無觀察到Ni膜之凝集。依此，在成膜W蓋膜之本實施型態中，比起不形成有W蓋膜之比較例，具有Ni膜之凝集抑制效果，此情形也藉由實驗而明確。
如此一來，藉由與本實施型態有關之基板處理方法在SiO2膜(膜厚100nm)上順序形成Ni膜(膜厚20nm)和W蓋膜(膜厚16nm)而製作樣品晶圓，將觀察不對該樣品晶圓施予熱處理之時，和在N2氛圍中施予600℃之熱處 理之時之Ni膜之表面狀態之實驗結果表示於第8圖中。如第8圖之SEM畫像所示般，若在Ni膜之上形成W蓋膜時，之後即使對晶圓施予600℃之熱處理，亦可以確認Ni膜之表面維持無凝集之良好的狀態。
在此，針對上述樣品晶圓，將使用XPS(X射線光電子分光)法測量在N2氛圍中施予600℃之熱處理之前後的原子之密度分布的結果表示於第9圖A、第9圖B。第9圖A為對樣品晶圓施予熱處理之前的資料，第9圖B為對樣品晶圓施予熱處理之後的資料。
當比較第9圖A、第9圖B時，可知藉由熱處理，W從晶圓之表面擴散至更深處，相反的Ni擴散至接近晶圓之表面。由此結果，可以推測藉由對晶圓施予熱處理，Ni和W在寬廣範圍下合金化，依此抑制Ni膜之凝集。
並且，在上述實施型態中，雖然針對藉由在Ni膜上形成W蓋膜，抑制Ni膜之凝集的基板處理方法予以說明，但是並不限定於此，例如亦可以藉由添加硼(B)，取代在Ni膜形成W蓋膜，來抑制Ni膜之凝集。
(對Ni膜添加B)
在此，針對藉由對如此之Ni膜添加B，來抑制Ni膜之凝集的處理，一面參照處理一面予以說明。第10圖A~第10圖C為用以說明對Ni膜添加B之處理的工程圖。首先，與上述之W蓋膜之成膜之情形相同，於作為晶圓300而在Si基板301上形成有SiO2膜302者形成Ni膜。晶圓 300係例如第10圖A所示般，在事先施予熱氧化處理之Si基板301之表面於規定區域形成規定膜厚(例如100nm)之SiO2膜302。
具體而言，打開閘閥150，藉由搬運裝置(無圖示)將第10圖A所示之膜構造之晶圓300經搬入搬出口148搬入至處理室102內，並載置在承載器104上。
接著，藉由排氣裝置146排氣處理室102內使處理室102內成為規定之壓力，並將承載器104加熱至規定溫度，並在維持其溫度之狀態下，供給屬於成膜原料氣體之含N的Ni化合物氣體，和屬於還原氣體之NH3氣體，使用CVD法如第10圖B所示般形成Ni膜304。至此，因與在上述Ni膜形成W蓋膜之時相同，故省略其詳細說明。
接著，因抑制Ni膜304之凝集，故於Ni膜304之膜中添加B，使Ni膜304變化成鎳硼化物(Ni2B，Ni3B，Ni3B2等)膜314(第10圖C)。第11圖為對Ni膜304添加B之處理的時序圖。對Ni膜304添加B係如下述般進行。
此時，為了添加B所需之晶圓W之溫度為350℃左右，故必須將晶圓300加熱升溫至其溫度。因此，即使在添加B之處理之時，與上述之W蓋膜之形成處理之情形相同，以使處理室102內成為氫氣氛圍而使升溫為佳。
具體而言，將H2氣體從第2導入路124供給至處理室102內而將晶圓300置放於H2氛圍中升溫至規定溫度(例如350℃)(升溫工程)。此時，將H2氣體之流量設 為例如500~4000ml/min(sccm)，將處理室102內之壓力調整成400~10670Pa(3~80Torr)。依此，即使添加B前之晶圓300之升溫過程(升溫工程)中，亦可以抑制Ni膜之凝集。
接著，在將晶圓W之溫度維持在例如350℃之狀態下，將屬於氫化合物氣體之B2H6氣體從第2導入路124經噴淋頭120而供給至處理室102內。將B2H6氣體之流量設為例如8000ml/min(sccm)，將處理室102內之壓力調整成400~10670Pa(3~80Torr)。該處理時間設為例如5秒。
依此，Ni膜304係在B2H6氣體氛圍中施予熱處理，在Ni膜304添加B，其結果，Ni膜304變化成鎳硼化物膜314。源自該Ni膜304的鎳硼化物膜314，比起Ni膜耐凝集性高很多，具有難以因熱而引起凝集之性質。
接著，一面藉由排氣裝置146進行排氣，一面將N2氣體從第2導入路124經噴淋頭120供給至處理室102內。將此時之H2氣體之流量設為例如2000ml/min(sccm)，將處理室102內之壓力調整成例如400Pa(3Torr)。然後，將晶圓300加熱至規定溫度(例如，600℃)，將其溫度維持在例如3分鐘。
如此一來，針對鎳硼化物膜314中，基底為晶圓300之表面(Si層)之部分，被矽化物化而成為Ni矽化物膜。之後，打開閘閥150而藉由搬運裝置(無圖示)將成膜後之晶圓300經搬入搬出口148而搬出。
即使在如此對Ni膜上添加B之處理，也與上述W蓋膜306之形成處理之時相同，至添加其B之處理所需之晶圓300之溫度為止，使成為氫氣氛圍而加熱晶圓300，並且添加B。依此，即使添加B前之晶圓300之升溫過程(升溫工程)中，亦可以抑制Ni膜之凝集。然後，在Ni膜之膜中添加B之後，如使Ni膜304矽化物化之時的退火處理(熱處理)般，即使將晶圓300加熱至其以上之高溫，亦可以抑制Ni膜之凝集。
再者，因對Ni膜304添加B而使變化成鎳硼化物膜314，故可以防止在將屬於金屬硼化物膜之鎳硼化物膜314予以矽化物之時之熱處理中凝集該鎳硼化物膜314之情形。其結果，金屬硼化物膜及金屬矽化物膜不成為不連續，且可以構成具有良好之電特性的半導體裝置。
(檢驗藉由添加B所產生之Ni膜凝集抑制效果的實驗結果)
接著，針對驗證藉由在Ni膜上添加B而產生Ni膜凝集抑制效果的實驗結果，一面參照圖面一面予以說明。第12圖係表示用以說明藉由添加B所產生Ni膜之凝集抑制效果的SEM畫像之圖示。
在該實驗中，對成膜在SiO2膜(膜厚100nm)上之Ni膜(膜厚20nm)，藉由與本實施型態有關之基板處理方法添加B而製作樣品晶圓，並觀察不對該樣品晶圓施予熱處理之時，和在N2氛圍中施予600℃之熱處理之時之鎳 硼化物膜(添加B之Ni膜)之表面狀態。
若藉由第12圖所示之實驗結果，若對Ni膜添加B時，即使對晶圓施予600℃之熱處理，鎳硼化物膜(添加有B之Ni膜)之表面被維持無凝集之良好狀態。依此，可以確認出藉由對Ni膜添加B而產生之Ni膜之凝集抑制效果。
在此，針對進行用以確認對Ni膜添加B之熱處理溫度依存性的實驗之結果予以說明。第13圖A、第13圖B係表示針對改變熱處理溫度而對Ni膜添加B之時的樣品晶圓，使用XPS法測量膜中原子之密度分布的結果。第13圖A為在B2H6氛圍中以250℃對具有Ni膜之樣品晶圓施予熱處理之資料，第13圖B為以較第13圖A高之350℃施予處熱處理之資料。
當比較第13圖A、第13圖B之時，可知為了使B擴散於Ni膜全體，在250℃並不充分，必須要將熱處理溫度上升至350℃。由上述實驗結果可知為了抑制Ni膜之凝集，對Ni膜添加B為有效果，因此，可以考慮將B2H6氛圍中之Ni膜之熱處理溫度設定成350℃以上為佳。
如此一來，當以如350℃之比較高的溫度對Ni膜進行熱處理之時，則有在其加熱階段Ni膜會凝集之虞。但是，若藉由本實施型態時，因在H2氛圍中加熱晶圓，故可以抑制其間的Ni膜的凝集。然後，因藉由在B2H6雰圍中，對Ni膜施予350℃之熱處理，使B擴散至Ni膜全體，而形成Ni硼化物，故可以提高耐凝集性。因此，即使之 後對晶圓施予600℃之熱處理，Ni膜(鎳硼化物)也不會凝集，其結果可以取得良質之Ni矽化物膜。
以上，雖然係一面參照附件圖面一面針對本發明之最佳實施型態予以說明，但是本發明並不限定於此例。若為本項技藝者在記載於申請專利範圍之範疇內應該能夠思及各種變更例或是修正例，針對該些變更例或修正例當然也屬於本發明之技術範圍。
例如，雖然以使用W膜當作覆蓋Ni膜之蓋膜的方法作為本發明之一個實施型態而予以說明，但是即使以Ti、TiN、Ta、TaN等形成蓋膜亦可。再者，就以氫化合物氣體而言，即使使用磷化氫(PH3)代替B2H6氣體當作氫化合物氣體亦可。此時，於Ni膜添加P，藉由形成Ni磷化合物，提升耐凝集性。
〔產業上之利用可行性〕
本發明可適用於對半導體晶圓、FPD(Flat Panel Display)基板等之被處理基板施予規定處理的基板處理方法。
100‧‧‧基板處理裝置
102‧‧‧處理室
104‧‧‧承載器
106‧‧‧支撐構件
102a‧‧‧蓋部
102b‧‧‧開口部
110‧‧‧加熱器
112‧‧‧加熱器電源
114‧‧‧熱電偶
116‧‧‧加熱器控制器
120‧‧‧噴淋頭
122‧‧‧第1導入路
124‧‧‧第2導入路
126‧‧‧上部空間
128‧‧‧下部空間
130‧‧‧第1氣體吐出孔
132‧‧‧第2氣體吐出孔
142‧‧‧排氣室
144‧‧‧排氣管
146‧‧‧排氣裝置
148‧‧‧搬入搬出口
150‧‧‧閘閥
152‧‧‧加熱器
154‧‧‧電極
156‧‧‧匹配器
158‧‧‧高頻電源
160‧‧‧氣體供給機構
162‧‧‧成膜原料槽
162a‧‧‧加熱器
164‧‧‧發泡配管
166‧‧‧Ar氣體供給源
168‧‧‧質量流量控制器(MFC)
170‧‧‧閥
170a、174a‧‧‧閥
172‧‧‧第1氣體送出配管
174‧‧‧閥
176‧‧‧加熱器
180‧‧‧第2氣體送出配管
182‧‧‧閥
184‧‧‧氣體供給源
188‧‧‧質量流量控制器(MFC)
190‧‧‧閥
196‧‧‧旁通配管
198‧‧‧閥
200‧‧‧控制部
202‧‧‧製程控制器
204‧‧‧使用者介面
206‧‧‧記憶部
300‧‧‧晶圓
301‧‧‧Si基板
302‧‧‧SiO2膜
304‧‧‧Ni膜
306‧‧‧W蓋膜
314‧‧‧鎳硼化物膜
第1圖為與本發明之實施型態有關之基板處理裝置之概略構成的剖面圖。
第2圖A為用以說明在同實施型態中於鎳膜上形成鎢蓋膜之處理的工程圖。
第2圖B為用以說明在同實施型態中於鎳膜上形成鎢蓋膜之處理的工程圖。
第2圖C為用以說明在同實施型態中於鎳膜上形成鎢蓋膜之處理的工程圖。
第3圖為用以說明在同實施型態中於鎳膜上形成鎢蓋膜之處理的時序圖。
第4圖係作為比較例，表示用以說明在氮氛圍中對鎳膜施予熱處理之鎳膜之表面狀態之溫度依存性的SEM畫像之圖示。
第5圖為表示用以說明同實施型態中在氫氛圍中對矽氧化膜之鎳膜施予熱處理之時之Ni膜之表面狀態之溫度依存性的SEM畫像之圖示。
第6圖為表示用以說明同實施型態中在氫氛圍中對矽膜之鎳膜施予熱處理之時之鎳膜之表面狀態之溫度依存性的SEM畫像之圖示。
第7圖為匯集驗證由於在同實施型態中於鎳膜上形成鎢膜而產生鎳膜之凝集抑制效果之實驗結果的表格。
第8圖為用以說明由於在同實施型態中於鎳膜上形成鎢膜而產生鎳膜之凝集抑制效果之SEM畫像的圖示。
第9圖A為以曲線表示熱處理前之晶圓之膜中之鎢原子和鎳原子之密度分布的圖示。
第9圖B為以曲線表示熱處理後之晶圓之膜中之鎢原子和鎳原子之密度分布的圖示。
第10圖A為用以說明在同實施型態中對鎳膜添加硼 之處理的工程圖。
第10圖B為用以說明在同實施型態中對鎳膜添加硼之處理的工程圖。
第10圖C為用以說明在同實施型態中對鎳膜添加硼之處理的工程圖。
第11圖為用以說明在同實施型態中對鎳膜添加硼之處理的時序圖。
第12圖為用以說明由於在同實施型態中對鎳膜上添加硼而產生鎳膜之凝集抑制效果之SEM畫像的圖示。
第13圖A係以曲線圖表示在250℃對鎳膜添加硼之時之晶圓之膜中之硼原子和鎳原子之密度分布的圖示。
第13圖B係以曲線圖表示在350℃對鎳膜添加硼之時之晶圓之膜中之硼原子和鎳原子之密度分布的圖示。

Claims (7)

  1. 一種基板處理方法，係對被處理基板施予規定處理的基板處理方法，其特徵為具有：在上述被處理基板形成鎳膜之工程；將形成有上述鎳膜之上述被處理基板在氫氛圍中加熱至規定溫度之工程；及在加熱至上述規定溫度之上述被處理基板形成覆蓋上述鎳膜之表面的蓋膜之工程。
  2. 如申請專利範圍第1項所記載之基板處理方法，其中上述鎳膜包含成膜在上述被處理基板之矽氧化膜上者。
  3. 如申請專利範圍第1或2項所記載之基板處理方法，其中上述蓋膜係以包含鎢、鈦、氮化鈦、鉭或氮化鉭中之任一者之氣體為原料，使用CVD法而成膜。
  4. 如申請專利範圍第1或2項所記載之基板處理方法，其中在氫氛圍中加熱上述被處理基板之規定溫度至少為300℃以上。
  5. 一種基板處理方法，係對被處理基板施予規定處理的基板處理方法，其特徵為具有：在上述被處理基板形成鎳膜之工程；將形成有上述鎳膜之上述被處理基板在氫氛圍中加熱 至規定溫度之工程；及對加熱至上述規定溫度之上述被處理基板之上述鎳膜添加摻雜物原子之工程。
  6. 如申請專利範圍第5項所記載之基板處理方法，其中上述摻雜物原子係藉由對上述鎳膜供給包含上述摻雜物原子之氫化合物氣體，而添加於上述鎳膜。
  7. 如申請專利範圍第6項所記載之基板處理方法，其中上述氫化合物氣體為乙硼烷(diborane)或膦(phosphine)。
TW101109124A 2011-03-18 2012-03-16 基板處理方法 TW201301397A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011061614A JP2012199333A (ja) 2011-03-18 2011-03-18 基板処理方法

Publications (1)

Publication Number Publication Date
TW201301397A true TW201301397A (zh) 2013-01-01

Family

ID=47113228

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109124A TW201301397A (zh) 2011-03-18 2012-03-16 基板處理方法

Country Status (3)

Country Link
JP (1) JP2012199333A (zh)
KR (1) KR20120106566A (zh)
TW (1) TW201301397A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019064435A1 (ja) * 2017-09-28 2019-04-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
KR20120106566A (ko) 2012-09-26
JP2012199333A (ja) 2012-10-18

Similar Documents

Publication Publication Date Title
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
JP6416679B2 (ja) タングステン膜の成膜方法
JP6437324B2 (ja) タングステン膜の成膜方法および半導体装置の製造方法
JP6541438B2 (ja) 金属膜のストレス低減方法および金属膜の成膜方法
JP6706903B2 (ja) タングステン膜の成膜方法
US10400330B2 (en) Tungsten film forming method and storage medium
JP2016098406A (ja) モリブデン膜の成膜方法
JP2015190020A (ja) タングステン膜の成膜方法
US9536745B2 (en) Tungsten film forming method
US20120171863A1 (en) Metal silicide film forming method
JP2010177382A (ja) 成膜方法及びプラズマ成膜装置
JP4947922B2 (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
US10829854B2 (en) Film forming method
JP6391355B2 (ja) タングステン膜の成膜方法
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
TW201301397A (zh) 基板處理方法
KR101302819B1 (ko) Ｔｉ막의 성막 방법
JP2012175073A (ja) 成膜方法および記憶媒体