JP2010177382A - 成膜方法及びプラズマ成膜装置 - Google Patents

成膜方法及びプラズマ成膜装置 Download PDF

Info

Publication number
JP2010177382A
JP2010177382A JP2009017320A JP2009017320A JP2010177382A JP 2010177382 A JP2010177382 A JP 2010177382A JP 2009017320 A JP2009017320 A JP 2009017320A JP 2009017320 A JP2009017320 A JP 2009017320A JP 2010177382 A JP2010177382 A JP 2010177382A
Authority
JP
Japan
Prior art keywords
gas
film
plasma
nitriding
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009017320A
Other languages
English (en)
Inventor
Eiryo Yamazaki
英亮 山▲崎▼
Masato Oi
正人 小堆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009017320A priority Critical patent/JP2010177382A/ja
Priority to CN2010800059397A priority patent/CN102301454A/zh
Priority to KR1020117017698A priority patent/KR20110110261A/ko
Priority to PCT/JP2010/051025 priority patent/WO2010087362A1/ja
Publication of JP2010177382A publication Critical patent/JP2010177382A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】全体としてのコンタクト抵抗を小さく維持しつつバリヤ性の高い薄膜の成膜方法及びプラズマ処理装置を提供する。
【解決手段】凹部６を有する絶縁層４が表面に形成された被処理体Ｗに対して薄膜を形成する成膜方法において、前記凹部内の表面を含む前記被処理体の表面にプラズマＣＶＤ法を用いて窒化チタン膜１０の薄膜を形成する薄膜形成工程と、窒化ガスの存在下でプラズマを用いた窒化処理を行うことにより前記薄膜を窒化する窒化工程と、を有することを特徴とする成膜方法である。これにより、抵抗を小さく維持しつつバリヤ性の高い薄膜を形成する。
【選択図】図２

Description

本発明は、成膜方法及びプラズマ成膜装置に係り、特に半導体ウエハ等の被処理体の表面にバリヤ層等の薄膜を形成する成膜方法及びプラズマ成膜装置に関する。
一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理、エッチング処理、アニール処理、酸化拡散処理等の各種の処理を繰り返し行って所望のデバイスを製造するようになっている。そして、半導体デバイスの製造工程の途中における配線材料や埋め込み材料としては、従来は主としてアルミニウム合金が用いられていたが、最近は線幅やホール径が益々微細化されて、且つ動作速度の高速化が望まれていることからタングステン（Ｗ）や銅（Ｃｕ）等も用いられる傾向にある。
そして、上記Ａｌ、Ｗ、Ｃｕ等の金属材料を配線材料やコンタクトのためのホールの埋め込み材料として用いる場合には、例えばシリコン酸化膜（ＳｉＯ２ ）等の絶縁材料と上記金属材料との間で例えばシリコンの拡散が生ずることを防止したり、膜の密着性を向上させる目的で、或いはホールの底部でコンタクトされる下層の電極や配線層等の導電層との間の密着性等を向上する目的で、上記絶縁層や下層の導電層との間の境界部分にバリヤ層を介在させることが行われている。そして、上記バリヤ層としてはＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜等が広く知られている（特許文献１〜５）。この点について図８を参照して説明する。
図８は半導体ウエハの表面の凹部の埋め込み時の成膜方法を示す工程図である。図８（Ａ）に示すように、被処理体として例えばシリコン基板等よりなる半導体ウエハＷの表面には例えば配線層等となる導電層２が形成されており、この導電層２を覆うようにして半導体ウエハＷの表面全体に例えばＳｉＯ２ 膜等よりなる絶縁層４が所定の厚さで形成されている。上記導電層２は例えば不純物がドープされたシリコン層よりなり、具体的には、トランジスタやコンデンサ等の電極等に対応する場合もあり、特にトランジスタに対するコンタクトの場合にはＮｉＳｉ（ニッケルシリサイド）等により形成される。
そして、上記絶縁層４には、上記導電層２に対して電気的コンタクトを図るためのスルーホールやビアホール等のコンタクト用の凹部６が形成されている。尚、上記凹部６として細長いトレンチ（溝）を形成する場合もある。この凹部６の底部に上記導電層２の表面が露出した状態となっている。そして、この凹部６内の底面及び側面を含めた半導体ウエハＷの表面全体に、すなわち絶縁層４の上面全体に上述したような機能を有するバリヤ層を形成するために、図８（Ｂ）に示すように、凹部６内の表面（内面）全体も含めてウエハ表面全体（上面全体）に例えばＴｉ膜８を成膜し、更にこのＴｉ膜８上に、図８（Ｃ）に示すようにＴｉＮ膜１０を成形し、上記Ｔｉ膜８とＴｉＮ膜１０の２層構造よりなるバリヤ層１２を形成する。そして、次に上記ＴｉＮ膜１０を安定化するためにＮＨ３ 雰囲気中でこれを加熱することにより窒化処理を加える。
尚、ＴｉＮ膜１０を形成しないでＴｉ膜８だけでバリヤ層１２を構成する場合もある。上記Ｔｉ膜８は、例えばスパッタ成膜処理やＴｉＣｌ４ を用いたプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成され、上記ＴｉＮ膜１０は例えばＴｉＣｌ４ ガス等を用いた熱ＣＶＤ法や原料ガスと窒化ガスとを交互に流すＳＦＤ（Ｓｅｑｕｅｎｔｉａｌ Ｆｌｏｗ Ｄｅｐｏｓｉｔｉｏｎ）法により形成されていた。このようにしてバリヤ層１２が形成されたならば凹部６内をタングステン等の導電材料で埋め込み、その後、余分な導電材料をエッチング等により削り取るようになっている。
そして、最近にあっては、上記したバリヤ層１２の材質の中で、図８で説明したように特にＴｉＮ膜を含むバリヤ層１２が注目されている。その理由は、ＴｉＮ膜を含むバリヤ層は金属等の拡散を特に抑制でき、電気抵抗も非常に小さく、更には体積膨張率も小さく、配線材料との密着性も良好である等の利点を有するからである。
特開平１１−１８６１９７号公報 特開２００４−２３２０８０号公報 特開２００３−１４２４２５号公報 特開２００６−１４８０７４号公報 特表平１０−５０１１００号公報
ところで、上述したようなバリヤ層１２の形成方法は、線幅やホール径がそれ程厳しくなく設計基準が緩かった従来の場合には、それ程問題は生じなかった。しかしながら、微細化傾向がより進んで線幅やホール径がより小さくなって設計基準が厳しくなると、次のような問題が生じてきた。すなわち、上述したようにＴｉＮ膜を熱ＣＶＤ法やＳＦＤ法で形成する場合には、これらの成膜方法はステップカバレジが良好なことから凹部６の底部のみならず、凹部６内の側壁の部分にも十分な厚さのＴｉＮ膜が堆積することになる。
この結果、凹部６内に占めるＴｉＮ膜の比率が上がって埋め込み金属材料、例えばタングステンの比率が少なくなり、全体としてのコンタクト抵抗が増大してしまう、といった問題があった。特に、凹部６の穴径が５０ｎｍ以下になると、成膜時のステップカバレジの良さに起因してコンタクト抵抗が急激に増大してしまう、といった問題があった。
そこで、熱ＣＶＤ法よりも指向性が高くて凹部の側壁に薄膜が堆積し難いプラズマを用いたＣＶＤ法によりＴｉＮ膜の薄膜を堆積することも行われている。これによれば、凹部内の底部にはある程度の厚さの薄膜が堆積するのに対して、凹部内の側壁部分には上記底部に対して僅かな厚さでしか薄膜が堆積しないので、好都合なことに凹部６内における埋め込み金属材料の比率（体積比）を高めることが可能となる。
しかしながら、この場合には、バリヤ層の膜質がそれほど良好ではないことからバリヤ性が低下してしまう、といった問題があった。特に、微細化傾向によりバリヤ層自体も薄膜化することが要請されており、バリヤ性の維持がより困難になってくる、といった問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、全体としてのコンタクト抵抗を小さく維持しつつバリヤ性の高い薄膜の成膜方法及びプラズマ処理装置を提供することにある。
請求項１に係る発明は、凹部を有する絶縁層が表面に形成された被処理体に対して薄膜を形成する成膜方法において、前記凹部内の表面を含む前記被処理体の表面にプラズマＣＶＤ法を用いて窒化チタン膜の薄膜を形成する薄膜形成工程と、窒化ガスの存在下でプラズマを用いた窒化処理を行うことにより前記薄膜を窒化する窒化工程と、を有することを特徴とする成膜方法である。
このように、凹部を有する被処理体の表面に薄膜を形成するに際して、凹部内の表面を含む被処理体の表面にプラズマＣＶＤ法を用いて窒化チタン膜の薄膜を形成する薄膜形成工程と、窒化ガスの存在下でプラズマを用いた窒化処理を行うことにより薄膜を窒化する窒化工程とを有するようにしたので、全体としてのコンタクト抵抗を小さく維持しつつバリヤ性の高い薄膜を形成することができる。
請求項２の発明は、請求項１の発明において、前記薄膜形成工程では、原料ガスとしてＴｉＣｌ４ ガスを用いることを特徴とする。
請求項３の発明は、請求項１又は２の発明において、前記薄膜形成工程において前期凹部内の底部に形成する前記薄膜の厚さは、２〜１０ｎｍの範囲内であることを特徴とする。
請求項４の発明は、請求項１乃至３のいずれか一項に記載の発明において、前記窒化工程におけるプロセス時間は、５〜６０ｓｅｃの範囲内であることを特徴とする。
請求項５の発明は、請求項１乃至４のいずれか一項に記載の発明において、前記薄膜形成工程におけるプロセス圧力は、４００〜６６７Ｐａの範囲内であることを特徴とする。
請求項６の発明は、請求項１乃至５のいずれか一項に記載の発明において、前記窒化工程で用いる前記窒化ガスは、ＮＨ３ ガスであることを特徴とする。
請求項７の発明は、請求項１乃至６のいずれか一項に記載の発明において、前記薄膜形成工程の前工程では、前記凹部内の表面を含めて前記被処理体にプラズマＣＶＤ法を用いてチタン膜よりなる薄膜を形成するチタン膜形成工程を行うことを特徴とする。
請求項８の発明は、請求項７の発明において、前記チタン膜形成工程と前記薄膜形成工程と前記窒化工程とは、同一の処理容器内で連続的に行われることを特徴とする。
請求項９の発明は、請求項７の発明において、前記チタン膜形成工程の後、前記薄膜形成工程の前に、前記チタン膜よりなる薄膜を窒化ガスの存在下でプラズマを用いた窒化処理を行うチタン膜窒化工程を有することを特徴とする。
請求項１０の発明は、請求項９の発明において、前記チタン膜形成工程と前記チタン膜窒化工程と前記薄膜形成工程と前記窒化工程とは、同一の処理容器内で連続的に行われることを特徴とする。
請求項１１の発明は、請求項１乃至１０のいずれか一項に記載の発明において、前記窒化工程の後には、前記凹部内を導電性材料で埋め込む埋め込み工程を行なうことを特徴とする。
請求項１２の発明は、請求項１乃至１１のいずれか一項に記載の発明において、前記凹部の内径又は幅は５０ｎｍ以下に設定されていることを特徴とする。
請求項１３の発明は、凹部を有する絶縁層が表面に形成された被処理体に対して薄膜を形成するプラズマ処理装置において、真空排気が可能になされた処理容器と、前記処理容器内で前記被処理体を載置すると共に下部電極として機能する載置台と、前記被処理体を加熱する加熱手段と、前記処理容器内へガスを導入すると共に上部電極として機能するガス導入手段と、前記ガス導入手段へ前記ガスを供給するガス供給手段と、前記載置台と前記ガス導入手段との間にプラズマを形成するプラズマ形成手段と、請求項１乃至１２のいずれか一項に記載の成膜方法を実施するように制御する制御部と、を備えたことを特徴とするプラズマ処理装置である。
請求項１４の発明は、真空排気が可能になされた処理容器と、凹部を有する絶縁層が表面に形成された被処理体を前記処理容器内で載置すると共に下部電極として機能する載置台と、前記被処理体を加熱する加熱手段と、前記処理容器内へガスを導入すると共に上部電極として機能するガス導入手段と、前記ガス導入手段へ前記ガスを供給するガス供給手段と、前記載置台と前記ガス導入手段との間にプラズマを形成するプラズマ形成手段と、装置全体を制御する制御部と、を備えたプラズマ処理装置を用いて前記被処理体に薄膜を形成するに際して、請求項１乃至１２のいずれか一項に記載の成膜方法を実施するように前記プラズマ処理装置を制御するコンピュータに読み取り可能なプログラムを記憶する記憶媒体である。
本発明に係る成膜方法及びプラズマ成膜装置によれば、次のように優れた作用効果を発揮することができる。
凹部を有する被処理体の表面に薄膜を形成するに際して、凹部内の表面を含む被処理体の表面にプラズマＣＶＤ法を用いて窒化チタン膜の薄膜を形成する薄膜形成工程と、窒化ガスの存在下でプラズマを用いた窒化処理を行うことにより薄膜を窒化する窒化工程とを有するようにしたので、全体としてのコンタクト抵抗を小さく維持しつつバリヤ性の高い薄膜を形成することができる。
以下に、本発明に係る成膜方法及びプラズマ処理装置の好適な一実施形態を添付図面に基づいて詳述する。図１は本発明方法を実施するプラズマ処理装置の一例を示す概略構成図、図２は本発明の成膜方法を含む成膜工程の各工程を示す工程図、図３は本発明の成膜方法を含む成膜工程を示すフローチャートである。図示するように、本発明のプラズマ処理装置２０は、例えばアルミニウム、アルミニウム合金、ステンレススチール等により円筒体状に成形された処理容器２２を有しており、この処理容器２２は接地されている。
この処理容器２２の底部２４には、容器内の雰囲気を排出するための排気口２６が設けられており、この排気口２６には真空排気系２８が接続されている。この真空排気系２８は、上記排気口２６に接続された排気通路２９を有しており、この排気通路２９には、その上流側から下流側に向けて圧力調整を行うために弁開度が調整可能になされた圧力調整弁３０及び真空ポンプ３２が順次介設されている。これにより、処理容器２２内を底部周辺部から均一に真空引きできるようになっている。
この処理容器２２内には、導電性材料よりなる支柱３４を介して円板状の載置台３６が設けられており、この上に被処理体として例えばシリコン基板等の半導体ウエハＷを載置し得るようになっている。具体的には、この載置台３６は、ＡｌＮ等のセラミックからなり、その表面が導電性材料によりコーティングされており、プラズマ用電極の一方である下部電極を兼用するものであって、この下部電極は接地されている。この載置台３６には、例えば直径が３００ｍｍの半導体ウエハＷを載置するようになっている。尚、上記下部電極として載置台３６内に例えばメッシュ状の導電性部材を埋め込む場合もある。
この載置台３６内には、例えば抵抗加熱ヒータ等よりなる加熱手段３８が埋め込まれており、半導体ウエハＷを加熱すると共に、これを所望する温度に維持できるようになっている。また、この載置台３６には、半導体ウエハＷの周辺部を押圧してこれを載置台３６上に固定する図示しないクランプリングや半導体ウエハＷの搬入・搬出時に半導体ウエハＷを突き上げて昇降させる図示しないリフタピンが設けられている。
上記処理容器２２の天井部には、プラズマ用電極の他方である上部電極と兼用されるガス導入手段としてのシャワーヘッド４０が設けられており、このシャワーヘッド４０は、天井板４２と一体的になされている。そして、この天井板４２の周辺部は、容器側壁の上端部に対して絶縁材４４を介して気密に取り付けられている。このシャワーヘッド４０は、例えばアルミニウムやアルミニウム合金等の導電材料により形成されている。
このシャワーヘッド４０は、円形になされ上記載置台３６の上面の略全面を覆うように対向させて設けられており、載置台３６との間に処理空間Ｓを形成している。このシャワーヘッド４０は、処理空間Ｓに各種のガスをシャワー状に導入するものであり、シャワーヘッド４０の下面の噴射面にはガスを噴射するための多数の噴射孔４６が形成される。
そして、このシャワーヘッド４０の上部には、ヘッド内にガスを導入するガス導入ポート４８が設けられており、このガス導入ポート４８には各種のガスを供給するガス供給手段５０が取り付けられている。このガス供給手段５０は、上記ガス導入ポート４８に接続されている供給通路５２を有している。
この供給通路５２には、複数の分岐管５４が接続され、各分岐管５４には、成膜用の原料ガスとして、例えばＴｉＣｌ４ ガスを貯留するＴｉＣｌ４ ガス源５６、Ｈ２ ガスを貯留するＨ２ ガス源５８、プラズマガスとして例えばＡｒガスを貯留するＡｒガス源６０、窒化ガスとして例えばアンモニアを貯留するＮＨ３ ガス源６２及びパージガス等として例えばＮ２ ガスを貯留するＮ２ ガス源６４がそれぞれ接続されている。そして、各ガスの流量は、それぞれの分岐管５４に介設した例えばマスフローコントローラのような流量制御器６６により制御される。また、各分岐管５４の流量制御器６６の上流側と下流側とには、必要に応じて上記各ガスの供給及び供給停止を行なう開閉弁６８が介設されている。
尚、ここでは、各ガスを１つの供給通路５２内にて混合状態で供給する場合を示しているが、これに限定されず、一部のガス或いは全てのガスを個別に異なる供給通路内に供給し、シャワーヘッド４０内で混合させるようにしてもよい。また供給するガス種によっては、供給通路５２内やシャワーヘッド４０内で混合させずに、各ガスを処理空間Ｓにて混合させる（いわゆるポストミックス）ガス搬送形態が用いられる。
また、処理容器２２内における上記シャワーヘッド４０の外周と処理容器２２の内壁との間には、例えば石英等よりなるリング状の絶縁部材６９が設けられると共に、その下面はシャワーヘッド４０の噴射面と同一水平レベルに設定されており、プラズマが偏在しないようになっている。また、上記シャワーヘッド４０の上面側にはヘッド加熱ヒータ７２が設けられており、シャワーヘッド４０を所望の温度に調整できるようになっている。
また、この処理容器２２には、上記載置台３６とシャワーヘッド４０との間の処理空間Ｓにプラズマを形成するプラズマ形成手段７４を有している。具体的には、このプラズマ形成手段７４は、上記シャワーヘッド４０の上部に接続されたリード線７６を有しており、このリード線７６には、途中にマッチング回路７８を介して例えば４５０ｋＨｚのプラズマ発生用電源である高周波電源７０が接続されている。ここで、この高周波電源７０にあっては、任意の大きさの電力を出力できるように出力電力が可変になされている。また、処理容器２２の側壁には、半導体ウエハＷの搬入・搬出時に気密に開閉可能になされたゲートバルブ８０が設けられる。
そして、このプラズマ処理装置２０の全体の動作を制御するために例えばコンピュータ等よりなる制御部８２を有しており、例えばプロセス圧力、プロセス温度、各ガスの供給量の制御のための指示、高周波電力のオン・オフを含めた供給電力の指示等を行うようになっている。そして、上記制御部８２は上記制御に必要なコンピュータプログラムを記憶する記憶媒体８４を有している。この記憶媒体８４は、例えばフレキシブルディスク、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、ハードディスク、フラッシュメモリ或いはＤＶＤ等よりなる。
［成膜方法の説明］
次に、以上のように構成されたプラズマ処理装置を用いて行なわれる本発明の成膜方法について図１乃至図３も参照して説明する。ここではプラズマ処理方法の一例としてＴｉ膜及びＴｉＮ膜を成膜してその後に窒化処理する場合を例にとって説明する。まず、処理容器２２内へ、開放されたゲートバルブ８０を介して例えば直径が３００ｍｍの半導体ウエハＷを搬入し、これを載置台３６上に載置して処理容器２２内を密閉する。この半導体ウエハＷの表面は、図２（Ａ）に示すようになされている。この図２（Ａ）に示す構造は図８（Ａ）の構造と同じである。
すなわち、半導体ウエハＷの表面には例えば配線層等となる導電層２が形成されており、この導電層２を覆うようにして半導体ウエハＷの表面全体に例えばＳｉＯ２ 膜等よりなる絶縁層４が所定の厚さで形成されている。上記導電層２は例えば不純物がドープされたシリコン層よりなり、具体的には、トランジスタやコンデンサ等の電極等に対応する場合もあり、特にトランジスタに対するコンタクトの場合にはＮｉＳｉ（ニッケルシリサイド）等により形成される。
そして、上記絶縁層４には、上記導電層２に対して電気的コンタクトを図るためのスルーホールやビアホール等のコンタクト用の凹部６が形成されている。この凹部６の内径（凹部６が溝の場合は幅）は、例えば５０ｎｍ以下である。尚、上記凹部６として細長いトレンチ（溝）を形成する場合もある。この凹部６の底部に上記導電層２の表面が露出した状態となっている。そして、この凹部６内の底面及び側面を含めた半導体ウエハＷの表面全体に、すなわち絶縁層４の上面全体に前述したような機能を有するバリヤ層を形成することになる。
＜Ｔｉ膜の成膜＞
上述のように、半導体ウエハＷを搬入して処理容器２２内を密閉したならば、Ｔｉ膜の成膜を行う（図３のＳ１）。まず、ガス供給手段５０から原料ガスのＴｉＣｌ４ ガスと、還元ガスのＨ２ ガスと、プラズマ用ガスのＡｒガスを、それぞれガス導入手段であるシャワーヘッド４０に所定の流量で流すと共に、これらの各ガスをシャワーヘッド４０から処理容器２２内に導入し、且つ真空排気系２８の真空ポンプ３２により処理容器２２内を真空引きし、所定の圧力に維持する。
これと同時に、プラズマ形成手段７４の高周波電源７０より、４５０ｋＨｚの高周波を上部電極であるシャワーヘッド４０に印加して、シャワーヘッド４０と下部電極としての載置台３６との間に高周波電界を加えて電力を投入する。これにより、Ａｒガスがプラズマ化されて、ＴｉＣｌ４ ガスとＨ２ ガスとの還元反応を推進し、半導体ウエハＷの表面に図２（Ｂ）に示すように薄膜としてＴｉ膜８がプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により成膜されることになる。半導体ウエハＷの温度は、載置台３６に埋め込んだ抵抗加熱ヒータよりなる加熱手段３８により所定の温度により加熱維持される。これにより、半導体ウエハＷの上面のみならず、凹部６内の底面や側面にもＴｉ膜８が堆積されることになる。
ここでのプロセスの条件は、例えば半導体ウエハＷの温度が、例えば４００〜７００℃程度、プロセス圧力は６６７Ｐａ（≒５Ｔｏｒｒ）程度である。また、ガス流量に関しては、ＴｉＣｌ４ ガスは６．７〜１２ｓｃｃｍ程度、Ｈ２ ガスは１６００ｓｃｃｍ程度、Ａｒガスは８００〜４０００ｓｃｃｍ程度である。また、プロセス時間は、３０〜５０ｓｅｃ程度で、Ｔｉ膜の膜厚は１０ｎｍ程度である。またプラズマ発生用電源７０より供給する電力は、例えば８００ワットであ。尚、必要ならばこの同一の処理容器２２内で上記Ｔｉ膜８に対して窒化ガスであるＮＨ３ ガスとＮ２ ガスとの存在下でＡｒガスを加えてプラズマを立て、プラズマ窒化処理（チタン膜窒化処理）を施すようにしてもよい。
＜プラズマＴｉＮ成膜（薄膜成膜工程）＞
以上のようにしてＴｉ膜８の成膜処理を行ったならば、次にプラズマを用いてＴｉＮ膜（窒化チタン膜）よりなる薄膜を形成する薄膜成膜工程へ移行する（Ｓ２）。このＴｉＮ成膜は、同じ処理容器２２内で上記工程に続いて連続的に行う。
まず、原料ガスのＴｉＣｌ４ ガスと、Ｎ２ガスと、還元ガスのＨ２ ガスと、プ ラズマ用ガスのＡｒガスとを、それぞれシャワーヘッド４０より処理容器２２内へ所定の流量で導入し、且つ真空ポンプ３２で真空引きして処理容器２２内を所定の圧力に維持する。
これと同時に、シャワーヘッド４０と載置台３６との間に高周波電力を印加してＡｒガスのプラズマを生成してＴｉＣｌ４ ガスとＮ２ ガスとを反応させて、図２（Ｃ）に示すように、ＴｉＮ膜１０よりなる薄膜をプラズマＣＶＤ法により形成する。この時、半導体ウエハＷは、抵抗加熱ヒータよりなる加熱手段３８により所定の温度に加熱維持されている。
これにより、半導体ウエハＷの上面のみならず、凹部６内の底面や側面にもＴｉＮ膜１０が堆積することになる。この場合、通常の熱ＣＶＤ法よりも成膜の指向性の高いプラズマＣＶＤ法によってＴｉＮ膜１０を成膜しているので、従来において一般的に行われている熱ＣＶＤ法による成膜の場合と比較して、凹部６内の底部には十分な厚さで薄膜が堆積するが、凹部６内の側面には薄膜が堆積し難くなって非常に薄いＴｉＮ膜１０が形成されることになる。
この時のプロセス条件は、プロセス圧力が例えば３００〜８００Ｐａの範囲内、プロセス温度が例えば４００〜７００℃の範囲内である。また各ガスの流量は、ＴｉＣｌ４ ガスが例えば４〜２０ｓｃｃｍの範囲内、Ａｒが例えば５００〜２０００ｓｃｃｍの範囲内、Ｈ２ が例えば５００〜５０００ｓｃｃｍの範囲内、Ｎ２ が例えば１０〜１０００ｓｃｃｍの範囲内である。またＴｉＣｌ４ガスとＮ２ ガスの分圧は、ＴｉＣｌ４ガス分圧が例えば０．３〜６．０Ｐａの範囲内、Ｎ２ ガス分圧が例えば１〜１５０Ｐａの範囲内である。そして、印加される高周波電力は例えば４００〜１０００Ｗ（ワット）の範囲内である。ここでは、例えば凹部６の底部に堆積するＴｉＮ膜１０の薄膜の厚さが、例えば２〜１０ｎｍの範囲内になるようにプロセス時間が設定されている。
＜窒化工程＞
以上のようにしてＴｉＮ膜１０の成膜処理を行ったならば、次に本発明の特徴とするプラズマを用いた窒化工程へ移行する（Ｓ３）。この窒化工程は、同じ処理容器２２内で上記前工程に続いて連続的に行う。
まず、還元ガスのＨ２ ガスと、プラズマ用ガスのＡｒガスと、窒化ガスのＮＨ３ ガスとを、シャワーヘッド４０より処理容器２２内へそれぞれ所定の流量で導入し、且つ真空ポンプ３２で真空引きして所定の圧力に維持する。これと同時に、シャワーヘッド４０と載置台３６との間に高周波電力を印加してＡｒガスのプラズマを生成してＮＨ３ ガスの活性種を作り、この活性種（ＮＨ３ ＊）により上記ＴｉＮ膜１０に対して図２（Ｄ）に示すように窒化処理を施す。
これにより、ＴｉＮ膜１０の窒化が適度になされて、膜質が改善されると共に安定化することになり、後述するようにバリヤ性が向上すると共に比抵抗も減少することになる。この時のプロセス条件は、プロセス圧力が、後述するように４００〜６６７Ｐａの範囲内、プロセス温度が例えば４００〜７００℃の範囲内である。また各ガスの流量は、Ａｒが例えば５００〜２０００ｓｃｃｍの範囲内、Ｈ２ が例えば５００〜５０００ｓｃｃｍの範囲内、ＮＨ３ が例えば１００〜２０００ｓｃｃｍの範囲内である。またＮＨ３ガスの分圧は、例えば４４〜３０８Ｐ ａの範囲内である。そして、印加される高周波電力は例えば４００〜１０００Ｗ（ワット）の範囲内である。
更に、この窒化処理のプロセス時間は、後述するように５〜６０ｓｅｃの範囲内、好ましくは１０〜４０ｓｅｃの範囲内、より好ましくは１５〜３０ｓｅｃの範囲内である。このプロセス時間が５ｓｅｃよりも短い場合には、窒化処理の効果が不十分であってバリヤ性が不十分になるばかりか、比抵抗も高くなって好ましくない。これに対して、プロセス時間が６０ｓｅｃよりも長い場合には、窒化が過度に行われてしまい、この結果、上述と同様にバリヤ性が不十分になるばかりか、比抵抗も高くなって好ましくない。上述のようにして、Ｔｉ膜８とプラズマ窒化処理されたＴｉＮ膜１０とよりなる膜質特性が良好なバリヤ層１２が形成されることになる。
＜埋め込み工程＞
以上のようにしてＴｉＮ膜の窒化工程を行ったならば、次に上記半導体ウエハＷを処理容器２２内から搬出して埋め込み工程を行う（Ｓ４）。この埋め込み工程では、例えば他の成膜装置により上記凹部６内を含む半導体ウエハＷの表面に導電性材料の成膜を行うことにより、図２（Ｅ）に示すように上記凹部６内に上記導電性材料を埋め込む埋め込み工程を行う。
これにより、上記凹部６内は導電性膜９により埋め込まれることになる。この埋め込み工程では、例えば熱ＣＶＤ処理により上記導電性材料としてタングステン膜を埋め込んだり、或いはメッキ処理により上記導電性材料として銅を埋め込んだりする。また、この導電性材料は、上記タングステンや銅に特に限定されるものではない。
このようにして埋め込み工程が完了したならば、半導体ウエハＷの上面の不要な導電性膜９を削り取って除去することになる。この除去の方法としては、例えばエッチング処理やＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等が用いられることになる。
尚、上記実施形態では、ＴｉＮ膜１０の下層にＴｉ膜８を形成したが、このＴｉ膜８を形成することなくＴｉＮ膜１０のみを形成するようにしてもよく、この場合にはバリヤ層１２は、ＴｉＮ膜１０だけの一層構造となる。
このように、本発明方法では、凹部６を有する被処理体、例えば半導体ウエハＷの表面に薄膜、例えばＴｉＮ膜１０を形成するに際して、凹部６内の表面を含む被処理体の表面にプラズマＣＶＤ法を用いて窒化チタン膜（ＴｉＮ膜）１０の薄膜を形成する薄膜形成工程と、窒化ガス、例えばＮＨ３ の存在下でプラズマを用いた窒化処理を行うことにより薄膜を窒化する窒化工程とを有するようにしたので、全体としてのコンタクト抵抗を小さく維持しつつバリヤ性の高い薄膜を形成することができる。
＜プラズマ窒化処理されたＴｉＮ膜の評価＞
次に、先の実施形態のようにプラズマ窒化処理されたＴｉＮ膜の評価を行ったので、その評価結果について説明する。
図４はプラズマ窒化処理を行わないＴｉＮ膜とプラズマ窒化処理を行ったＴｉＮ膜のバリヤ性の評価について説明する図、図５は従来の成膜方法である熱ＣＶＤ法やＳＦＤ法で成膜したＴｉＮ膜に対してプラズマレスのアニール処理を施した時のバリヤ性の評価について説明する図、図６はプラズマ窒化時間とプラズマ窒化処理の前後においてシート抵抗（Ｒｓ）が上昇したポイントの比率との関係を示すグラフである。
ここではバリヤ層として、Ｔｉ膜を形成していないＴｉＮ膜の単層構造の評価を行っている。そして、Ｔｉ膜は特に下地との密着性を改善するものであることから、上記評価におけるバリヤ性はＴｉ膜とＴｉＮ膜とよりなる２層構造のバリヤ層のバリヤ性と略同じ程度のものとなる。
評価のための具体的な実験は、シリコン基板の上に評価の対象となるＴｉＮ膜をプラズマＣＶＤ法により形成してバリヤ層とし、このＴｉＮ膜をプラズマ窒化処理し、或いはプラズマ窒化処理しないで、ＴｉＮ膜上にスパッタによりＣｕ膜を形成してサンプルを作成した。上記バリヤ層の作成に際しては、プラズマ窒化時間を変えたり、プロセス圧力を変えたり、膜厚を変えたりして実施例１〜４のサンプルを作った。そして、このサンプルの作成直後と、このサンプルにＣｕの拡散を促進するアニール処理（４００℃、１０ＴｏｒｒのＡｒ雰囲気中で３０ｍｉｎ）を施した直後に薄膜のシート抵抗をそれぞれ１２１ポイントの箇所で測定してＲｓ（シート抵抗）の値の変化を求めた。
バリヤ性の評価としては、上記アニール処理の前後でＲｓ値が変化していない場合はバリヤ性が高くて良好であり、アニール処理の前後でＲｓ値が上昇して高くなっている場合はＴｉＮ膜よりなるバリヤ層を介してＳｉとＣｕが反応してしまっていることを意味するからバリヤ性が低くて不良である、と判断している。尚、銅（Ｃｕ）はタングステン（Ｗ）と比較して熱拡散性が大きいので、銅を用いた評価でバリヤ性が良好ならば、タングステンに対してはバリヤ性が更に良好である、と認識することができる。
また比較例として、シリコン基板の上にプラズマＣＶＤ法によりＴｉＮ膜を形成してバリヤ層とし、これにプラズマ窒化処理を施すことなくＣｕ膜を形成してサンプルを作成した。バリヤ層の作成に際しては、原料ガスであるＴｉＣｌ４ ガスの流量を変えたり、プロセス圧力を変えたりして比較例１〜３を作った。そしてこのサンプルに４００℃、１０Ｔｏｒｒ（１３３３Ｐａ）のＡｒ雰囲気中で３０ｍｉｎのアニール処理を施した。評価の仕方は実施例１〜４の場合と同じで、このアニール処理の前後のシート抵抗を測定してバリヤ性の評価を行った。またＴｉＮ膜の膜厚は、実施例４を除いて全て１０ｎｍに設定した。上記実施例１〜４の各プロセス条件、すなわちプロセス温度、プロセス圧力、各ガス流量、印加する高周波電力、膜厚は以下の通りである（図４参照）。
［実施例１］
成膜時：５５０℃、６６７Ｐａ、ＴｉＣｌ４ ／Ａｒ／Ｈ２ ／Ｎ２ ＝１２／１６００／４０００／２００ｓｃｃｍ、８００Ｗ、１０ｎｍ（標準）
プラズマ窒化時：５５０℃、６６７Ｐａ、Ａｒ／Ｈ２ ／ＮＨ３ ＝１６００／２０００／１５００ｓｃｃｍ、８００Ｗ、３０ｓｅｃ
［実施例２］
成膜時：実施例１と同じ
プラズマ窒化時：プロセス時間を１５ｓｅｃに短くした以外は実施例１と同じ。
［実施例３］
成膜時：プロセス圧力を４００Ｐａに低くした以外は実施例１と同じ。
プラズマ窒化時：実施例１と同じ。
［実施例４］
成膜時：膜厚を２ｎｍに薄く設定した以外は実施例１と同じ。
プラズマ窒化時：実施例１と同じ。
上記比較例１〜３（プラズマ窒化処理は無し）の各プロセス条件、すなわちプロセス温度、プロセス圧力、各ガス流量、印加する高周波電力、膜厚は以下の通りである（図４参照）。
［比較例１］
成膜時：５５０℃、６６７Ｐａ、ＴｉＣｌ４ ／Ａｒ／Ｈ２ ／Ｎ２ ＝１２／１６００／４０００／２００ｓｃｃｍ、８００Ｗ、１０ｎｍ（標準）
［比較例２］
成膜時：ＴｉＣｌ４ を２０ｓｃｃｍに増加した以外は比較例１と同じ。
［比較例３］
成膜時：プロセス圧力を４００Ｐａに低くした以外は比較例１と同じ。
上記比較例１〜３及び実施例１〜４における３０ｍｉｎアニール後のＲｓ増加ポイント率及びその評価は図４に示されており、図４中の”×”はＮＧ（不良）を示し、”○”は良好を示す。
これによれば、比較例１〜３のＲｓ増加ポイント率は、それぞれ１５．７％、９４．２％、３２．２％であり、ＴｉＮ膜のバリヤ性がそれ程良好ではなかった。これに対して、実施例１〜４では、３．３％、８．３％、４．１％、０．０％であり、基準値である１０％よりもいずれも低く、バリヤ性を大幅に向上できることが判った。
上記した各Ｒｓ増加ポイント率（比較例２を除く）は、図６中にグラフとしても表されており、ＴｉＮ膜のバリヤ性を高めるためにはプラズマによるＴｉＮ膜の成膜後にプラズマ窒化処理を施すことが必要であることが判る。また、図中によれば、プラズマ窒化処理を長くする程、Ｒｓ増加ポイント率が低下してバリヤ性を高めることができるようになっているが、後述するように、このＲｓ増加ポイント率は、プラズマ窒化時間が３０ｓｅｃ程度近傍をボトムとして、その後は上昇に転じるものと考えられる。
いずれにしても、ＴｉＮ膜にプラズマ窒化処理を施すことにより、バリヤ性を向上させことができることは明らかである。特に、注目すべき点は、薄膜化の要請によりＴｉＮ膜の厚さも薄くする必要がある状況下で、実施例４のようにＴｉＮ膜の膜厚が２ｎｍの場合でも高いバリヤ性を発揮できることが確認できた。すなわち、本発明方法によるバリヤ性を発揮するためには、ＴｉＮ膜の膜厚が２〜１０ｎｍの範囲においても有効であることが判った。換言すれば、バリヤ層を２ｎｍまで薄くしても十分なバリヤ性が得られることが判った。
また同様に、本発明方法によるバリヤ性を発揮するためには、プラズマＴｉＮ膜を形成する薄膜形成工程におけるプロセス圧力が４００〜６６７Ｐａの範囲内においても有効であることが判った。また、上記比較例１〜３では、プラズマを用いてＴｉＮ膜を成膜しているが、プラズマを用いないで熱エネルギーのみによってＴｉＮ膜を成膜する従来一般的に行われている成膜方法で形成したＴｉＮ膜についても評価を行ったので、その評価結果について説明する。
ここではシリコン基板上に、ＴｉＮ膜を形成するためにプラズマを用いておらず、熱ＣＶＤ法により或いはＳＦＤ法によりＴｉＮ膜を形成してバリヤ層とし、これにプラズマを用いない、いわゆるプラズマレスの熱によるＮＨ３ 窒化処理を施すようにし、更にＴｉＮ膜上にスパッタによりＣｕ膜を形成してサンプルを作成した。ここでは、プロセス温度や膜厚を変えて比較例４〜７のサンプルを作成した。このサンプルに４００℃、１０Ｔｏｒｒ（１３３３Ｐａ）のＡｒ雰囲気中で３０ｍｉｎのアニール処理を施すようにした。そして、このアニール処理の前後のシート抵抗を先の評価実験のように測定してバリヤ性の評価を行った。この時の結果を図５に示す。この比較例４〜７の各プロセス条件、すなわち、プロセス温度、プロセス圧力、各ガスの流量、高周波電力、膜厚等は以下の通りである。
［比較例４］
成膜時：６５０℃、６６７Ｐａ、ＴｉＣｌ４ ／ＮＨ３ ／Ｎ２ ＝６０／６０／１００ｓｃｃｍ、膜厚は１０ｎｍ
（成膜後の窒化：６５０℃、６６７Ｐａ、ＮＨ３ ／Ｎ２ ＝２０００／５００ｓｃｃｍ、２５ｓｅｃ）
［比較例５］
成膜時：プロセス温度を５５０℃に低下させた以外は比較例４と同じ。
（成膜後の窒化：プロセス温度を５５０℃に低下させた以外は比較例４と同じ）
［比較例６］（ＳＦＤ成膜）
５５０℃、２６０Ｐａ、成膜時：ＴｉＣｌ４ ／ＮＨ３ ／Ｎ２ ＝６０／６０／３４０ｓｃｃｍ、窒化時：ＮＨ３ ／Ｎ２ ＝４５００／４００ｓｃｃｍ、１０サイクル、膜厚は１０ｎｍ）
［比較例７］（ＳＦＤ成膜）
５５０℃、２６０Ｐａ、成膜時：比較例６と同じ、窒化時：比較例６と同じ、２サイクル、２ｎｍ
尚、ＳＦＤ成膜では、上記した各ガス流量を流しつつデポジション（堆積）と窒化とを交互に繰り返し行って薄膜を複数層に亘って積層する成膜方法であり、デポジションと窒化とで１サイクルとなる。
図５に示すように、比較例４〜７のＲｓポイント増加率は、それぞれ４．１％、３．３％、５．０％、２８．９％である。ここで比較例４〜６は、従来に一般的に用いられていた方法であり、且つ従来方法で採用されていたＴｉＮ膜の膜厚と同様の膜厚である１０ｎｍの膜厚に設定されており、この場合には、基準値である１０％よりもいずれも低くて良好であるが、比較例７のように膜厚を２ｎｍに薄く設定すると、Ｒｓ増加ポイント率は２８．９％まで大幅に増加してバリヤ性が低下してしまって好ましくない。この点、前述したように、図４中の実施例４のように本発明方法の場合には、膜厚を２ｎｍまで薄くしても、バリヤ性は十分に高く維持されており、本発明方法の有効性を理解することができた。
＜膜の抵抗（Ｒｓ）の評価＞
ところで、上述したように、バリヤ性が良好でもプラズマ窒化処理の結果、比抵抗が過度に増加するとバリヤ層として採用することができない。そこで、プラズマ窒化時間に対するＲｓ値の依存性について実験を行ったので、その評価結果について説明する。
図７はプラズマ窒化時間と膜のシート抵抗（Ｒｓ）との関係を示すグラフである。ここでは前述した本発明方法の実施例１で記載したプロセス条件下でプラズマＣＶＤ法によりＴｉＮ膜を形成してバリヤ層とし、このＴｉＮ膜に実施例１で記載したプロセス条件下で時間を変えつつプラズマ窒化処理を行った時のバリヤ層のＲｓ値を測定している。このようにＴｉＮ膜に窒化処理を施す理由は、膜中に残留しているＣｌ原子を除去し、ＴｉＮ膜の膜質を向上させるためである。ここでは膜厚を１０ｎｍで統一しているため、シート抵抗Ｒｓを比較することは膜の比抵抗を比較していることと同義となる。
図７に示すように、ＴｉＮ膜にプラズマ窒化処理を施すと、Ｒｓ値は当初は減少してゆくが、１５ｓｅｃ程度でボトムになり、そのままボトム状態が３０ｓｅｃ程度まで続き、その後はＲｓ値は上昇に転じて窒化時間の経過と共に更に上昇して行く傾向になっている。すなわち、下に凸の特性曲線を描くことになる。従って、窒化工程におけるプラズマ窒化処理の時間は、５〜６０ｓｅｃの範囲が望ましく、この時間が５ｓｅｃより短いと、Ｒｓ値が大きいのみならず、バリヤ性も十分に発揮することができない。また、この時間が６０ｓｅｃよりも長いと、Ｒｓ値が過度に大きくなって好ましくない。また、この場合、以下のように、図６に示すグラフも下に凸の特性曲線を描くと予想され、バリヤ性も劣化するものと推論される。
すなわち、周知のように比抵抗はＴｉＮよりもＴｉの方が大きいので、プラズマ窒化処理を行うと、ＴｉＮ化が促進されるので、処理時間が長くなるにつれて次第にシート抵抗（比抵抗）も小さくなり（図７の左半分を参照）、また、それに伴ってバリヤ性も向上していく（図６参照）。そして、更にプラズマ窒化処理が行われて処理時間が長くなり過ぎると、シート抵抗（比抵抗）が増加に転じてしまう（図７の右半分を参照）。この増加の理由は、ＴｉＮ膜の表面ラフネスの増加や膜中における不純物の増加により膜質が劣化するからであると考えられる。そして、膜質が悪化して劣化すると、バリヤ性も劣化するものと予想される。従って、図６中において、プラズマ窒化時間を更に長くすると、前述したように、Ｒｓ増加ポイント率が上昇に転じることになる。
以上の結果より、上記プラズマ窒化処理の時間は、より好ましい範囲は１０〜４０ｓｅｃの範囲内であり、更に好ましい範囲は、曲線のボトム部分である１５〜３０ｓｅｃの範囲内であることが理解できる。
尚、上記実施形態では、プラズマ用ガスとしてＡｒガスを用いたが、これに限定されず、Ｈｅ、Ｎｅ等の他の希ガスを用いてもよい。またプラズマ窒化工程における窒化ガスとしてＮＨ３ ガスを用いたが、これに限定されず、Ｎ２ ガス、ヒドラジン（Ｈ２ Ｎ−ＮＨ２ ）ガスやモノメチルヒドラジン（ＣＨ３ −ＮＨ−ＮＨ２ ）ガス等を用いてもよい。
更に、ここでは原料ガスとしてＴｉＣｌ４ ガスを用いたが、これに限定されず、ＴＤＭＡＴ（Ｔｉ［Ｎ（ＣＨ３ ）２ ］４ ：テトラキスジメチルアミノチタン）ガスやＴＤＥＡＴ（Ｔｉ［Ｎ（Ｃ２ Ｈ５ ）２ ］４ ：テトラキスジエチルアミノチタン）ガス等を用いてもよい。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、この半導体ウエハにはシリコン基板やＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体基板も含まれ、更にはこれらの基板に限定されず、液晶表示装置に用いるガラス基板やセラミック基板等にも本発明を適用することができる。
本発明方法を実施するプラズマ処理装置の一例を示す概略構成図である。 本発明の成膜方法を含む成膜工程の各工程を示す工程図である。 本発明の成膜方法を含む成膜工程を示すフローチャートである。 プラズマ窒化処理を行わないＴｉＮ膜とプラズマ窒化処理を行ったＴｉＮ膜のバリヤ性の評価について説明する図である。 従来の成膜方法である熱ＣＶＤ法やＳＦＤ法で成膜したＴｉＮ膜に対してプラズマレスのアニール処理を施した時のバリヤ性の評価について説明する図である。 プラズマ窒化時間とプラズマ窒化処理の前後においてシート抵抗（Ｒｓ）が上昇したポイントの比率との関係を示すグラフである。 プラズマ窒化時間とシート抵抗（Ｒｓ）との関係を示すグラフである。 半導体ウエハの表面の凹部の埋め込み時の成膜方法を示す工程図である。
２ 導電層
４ 絶縁層
６ 凹部
８ Ｔｉ膜（チタン膜）
１０ ＴｉＮ膜（窒化チタン膜）
１２ バリヤ層
２０ プラズマ処理装置
２２ 処理容器
２８ 真空排気系
３６ 載置台
３８ 加熱手段
４０ シャワーヘッド（ガス導入手段）
５０ ガス供給手段
７４ プラズマ形成手段
８２ 制御部
８４ 記憶媒体
Ｗ 半導体ウエハ（被処理体）

Claims (14)

  1. 凹部を有する絶縁層が表面に形成された被処理体に対して薄膜を形成する成膜方法において、
    前記凹部内の表面を含む前記被処理体の表面にプラズマＣＶＤ法を用いて窒化チタン膜の薄膜を形成する薄膜形成工程と、
    窒化ガスの存在下でプラズマを用いた窒化処理を行うことにより前記薄膜を窒化する窒化工程と、
    を有することを特徴とする成膜方法。
  2. 前記薄膜形成工程では、原料ガスとしてＴｉＣｌ４ ガスを用いることを特徴とする請求項１記載の成膜方法。
  3. 前記薄膜形成工程において前期凹部内の底部に形成する前記薄膜の厚さは、２〜１０ｎｍの範囲内であることを特徴とする請求項１又は２記載の成膜方法。
  4. 前記窒化工程におけるプロセス時間は、５〜６０ｓｅｃの範囲内であることを特徴とする請求項１乃至３のいずれか一項に記載の成膜方法。
  5. 前記薄膜形成工程におけるプロセス圧力は、４００〜６６７Ｐａの範囲内であることを特徴とする請求項１乃至４のいずれか一項に記載の成膜方法。
  6. 前記窒化工程で用いる前記窒化ガスは、ＮＨ３ ガスであることを特徴とする請求項１乃至５のいずれか一項に記載の成膜方法。
  7. 前記薄膜形成工程の前工程では、前記凹部内の表面を含めて前記被処理体にプラズマＣＶＤ法を用いてチタン膜よりなる薄膜を形成するチタン膜形成工程を行うことを特徴とする請求項１乃至６のいずれか一項に記載の成膜方法。
  8. 前記チタン膜形成工程と前記薄膜形成工程と前記窒化工程とは、同一の処理容器内で連続的に行われることを特徴とする請求項７記載の成膜方法。
  9. 前記チタン膜形成工程の後、前記薄膜形成工程の前に、前記チタン膜よりなる薄膜を窒化ガスの存在下でプラズマを用いた窒化処理を行うチタン膜窒化工程を有することを特徴とする請求項７記載の成膜方法。
  10. 前記チタン膜形成工程と前記チタン膜窒化工程と前記薄膜形成工程と前記窒化工程とは、同一の処理容器内で連続的に行われることを特徴とする請求項９記載の成膜方法。
  11. 前記窒化工程の後には、前記凹部内を導電性材料で埋め込む埋め込み工程を行なうことを特徴とする請求項１乃至１０のいずれか一項に記載の成膜方法。
  12. 前記凹部の内径又は幅は５０ｎｍ以下に設定されていることを特徴とする請求項１乃至１１のいずれか一項に記載の成膜方法。
  13. 凹部を有する絶縁層が表面に形成された被処理体に対して薄膜を形成するプラズマ処理装置において、
    真空排気が可能になされた処理容器と、
    前記処理容器内で前記被処理体を載置すると共に下部電極として機能する載置台と、
    前記被処理体を加熱する加熱手段と、
    前記処理容器内へガスを導入すると共に上部電極として機能するガス導入手段と、
    前記ガス導入手段へ前記ガスを供給するガス供給手段と、
    前記載置台と前記ガス導入手段との間にプラズマを形成するプラズマ形成手段と、
    請求項１乃至１２のいずれか一項に記載の成膜方法を実施するように制御する制御部と、
    を備えたことを特徴とするプラズマ処理装置。
  14. 真空排気が可能になされた処理容器と、
    凹部を有する絶縁層が表面に形成された被処理体を前記処理容器内で載置すると共に下部電極として機能する載置台と、
    前記被処理体を加熱する加熱手段と、
    前記処理容器内へガスを導入すると共に上部電極として機能するガス導入手段と、
    前記ガス導入手段へ前記ガスを供給するガス供給手段と、
    前記載置台と前記ガス導入手段との間にプラズマを形成するプラズマ形成手段と、
    装置全体を制御する制御部と、
    を備えたプラズマ処理装置を用いて前記被処理体に薄膜を形成するに際して、
    請求項１乃至１２のいずれか一項に記載の成膜方法を実施するように前記プラズマ処理装置を制御するコンピュータに読み取り可能なプログラムを記憶する記憶媒体。
JP2009017320A 2009-01-28 2009-01-28 成膜方法及びプラズマ成膜装置 Pending JP2010177382A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009017320A JP2010177382A (ja) 2009-01-28 2009-01-28 成膜方法及びプラズマ成膜装置
CN2010800059397A CN102301454A (zh) 2009-01-28 2010-01-27 成膜方法和等离子体成膜装置
KR1020117017698A KR20110110261A (ko) 2009-01-28 2010-01-27 성막 방법 및 플라즈마 성막 장치
PCT/JP2010/051025 WO2010087362A1 (ja) 2009-01-28 2010-01-27 成膜方法及びプラズマ成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009017320A JP2010177382A (ja) 2009-01-28 2009-01-28 成膜方法及びプラズマ成膜装置

Publications (1)

Publication Number Publication Date
JP2010177382A true JP2010177382A (ja) 2010-08-12

Family

ID=42395621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009017320A Pending JP2010177382A (ja) 2009-01-28 2009-01-28 成膜方法及びプラズマ成膜装置

Country Status (4)

Country Link
JP (1) JP2010177382A (ja)
KR (1) KR20110110261A (ja)
CN (1) CN102301454A (ja)
WO (1) WO2010087362A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174988A (ja) * 2011-02-23 2012-09-10 Sony Corp 接合電極、接合電極の製造方法、半導体装置、及び、半導体装置の製造方法
JP2013058565A (ja) * 2011-09-07 2013-03-28 Ulvac Japan Ltd バリアメタル層の形成方法、及び、バリアメタル層の形成装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097646A (zh) * 2014-04-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104213097A (zh) * 2014-09-16 2014-12-17 朱忠良 铝合金的表面合金化工艺
KR102303302B1 (ko) * 2017-04-28 2021-09-16 삼성전자주식회사 반도체 장치 제조 방법
CN107644813B (zh) * 2017-09-14 2020-11-24 中国电子科技集团公司第十三研究所 氮化镓外延片的钝化方法
CN110875181A (zh) * 2018-08-30 2020-03-10 长鑫存储技术有限公司 介电材料层及其形成方法、应用其的半导体结构
JP7243521B2 (ja) * 2019-08-19 2023-03-22 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20220167017A (ko) * 2021-06-11 2022-12-20 주성엔지니어링(주) 배리어층의 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08246152A (ja) * 1994-11-14 1996-09-24 Applied Materials Inc 化学気相堆積により堆積された改良窒化チタン層および製造法
JP2001508497A (ja) * 1997-01-31 2001-06-26 東京エレクトロン株式会社 バイアレベル用途に用いるための、チタン上にＴｉＮ膜を低温プラズマ増速化学蒸着する方法
JP2001319894A (ja) * 2000-01-26 2001-11-16 Applied Materials Inc 金属窒化物層のプラズマｃｖｄ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567483A (en) * 1995-06-05 1996-10-22 Sony Corporation Process for plasma enhanced anneal of titanium nitride

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08246152A (ja) * 1994-11-14 1996-09-24 Applied Materials Inc 化学気相堆積により堆積された改良窒化チタン層および製造法
JP2001508497A (ja) * 1997-01-31 2001-06-26 東京エレクトロン株式会社 バイアレベル用途に用いるための、チタン上にＴｉＮ膜を低温プラズマ増速化学蒸着する方法
JP2001319894A (ja) * 2000-01-26 2001-11-16 Applied Materials Inc 金属窒化物層のプラズマｃｖｄ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174988A (ja) * 2011-02-23 2012-09-10 Sony Corp 接合電極、接合電極の製造方法、半導体装置、及び、半導体装置の製造方法
JP2013058565A (ja) * 2011-09-07 2013-03-28 Ulvac Japan Ltd バリアメタル層の形成方法、及び、バリアメタル層の形成装置

Also Published As

Publication number Publication date
WO2010087362A1 (ja) 2010-08-05
CN102301454A (zh) 2011-12-28
KR20110110261A (ko) 2011-10-06

Similar Documents

Publication Publication Date Title
JP6700459B2 (ja) タングステン膜の成膜方法および成膜装置
JP6416679B2 (ja) タングステン膜の成膜方法
JP2010177382A (ja) 成膜方法及びプラズマ成膜装置
JP6706903B2 (ja) タングステン膜の成膜方法
US20160351402A1 (en) Method of reducing stress in metal film and metal film forming method
JP6710089B2 (ja) タングステン膜の成膜方法
JP2016098406A (ja) モリブデン膜の成膜方法
JP4889227B2 (ja) 基板処理方法および成膜方法
JP6426893B2 (ja) コンタクト層の形成方法
JP6389608B2 (ja) Ｔｉ膜の成膜方法
WO2010001931A1 (ja) 薄膜の成膜方法及び成膜装置
JP5526189B2 (ja) Ｃｕ膜の形成方法
WO2006126440A1 (ja) 成膜方法およびコンピュータにより読み取り可能な記憶媒体
JP6584326B2 (ja) Ｃｕ配線の製造方法
JP2010180434A (ja) 成膜方法及びプラズマ成膜装置
JP2011100962A (ja) 成膜方法及びプラズマ処理装置
JP5560589B2 (ja) 成膜方法及びプラズマ成膜装置
JP3951976B2 (ja) プラズマ処理方法
JP5151082B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
JP2004158828A (ja) 成膜方法
JP2008274343A (ja) Ｔｉ膜の成膜方法および記憶媒体
JP4650440B2 (ja) 成膜方法
TW201301397A (zh) 基板處理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131008