CN110875181A - 介电材料层及其形成方法、应用其的半导体结构 - Google Patents
介电材料层及其形成方法、应用其的半导体结构 Download PDFInfo
- Publication number
- CN110875181A CN110875181A CN201811002385.XA CN201811002385A CN110875181A CN 110875181 A CN110875181 A CN 110875181A CN 201811002385 A CN201811002385 A CN 201811002385A CN 110875181 A CN110875181 A CN 110875181A
- Authority
- CN
- China
- Prior art keywords
- dielectric material
- layer
- material layer
- nitrogen
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 239000003989 dielectric material Substances 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 36
- 230000008021 deposition Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 238000005121 nitriding Methods 0.000 claims abstract description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 58
- 239000007789 gas Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 19
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 12
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 230000035484 reaction time Effects 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 description 19
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 14
- 229910052801 chlorine Inorganic materials 0.000 description 14
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 229910003074 TiCl4 Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 235000019270 ammonium chloride Nutrition 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/513—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
- H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种介电材料层及其形成方法、应用其的半导体结构，其中介电材料层的形成方法包括：提供基底；将所述基底置于反应腔室中执行等离子体增强SFD工艺，形成介电材料层于所述基底上；其中，所述形成介电材料层包括：沉积阶段：在等离子体条件下沉积反应形成介电材料薄膜；氮化阶段：在等离子体条件下对所述介电材料薄膜进行氮化处理；其中所述沉积阶段与所述氮化阶段依次循环进行，形成所述介电材料层。通过本发明的等离子体增强SFD工艺可制得高品质的介电材料层，应用于半导体结构中可提高器件性能。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种介电材料层及其形成方法、应用其的半导体结构。
背景技术
随着半导体工艺技术的发展，元件尺寸不断缩减，对沉积薄膜的性能需求也随之提高。
在半导体结构中，介电材料层，例如氮化钛(TiN)层等广泛用作电容结构中的电极层或接触窗中的金属阻挡层，现有氮化钛层常采用连续流沉积(Sequential FlowDeposition，SFD)工艺，以四氯化钛(TiCl4)和氨(NH3)的混合气体来形成，但在形成过程中，常出现电阻率高、膜层致密度低及抗氧化能力弱等问题，进而影响使用其的半导体器件性能。
因此，亟需一种新的在半导体工艺中形成介电材料层的方法，以解决现有技术中存在的上述种种问题。
需注意的是，前述背景技术部分公开的信息仅用于加强对本发明的背景理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的是提供一种介电材料层及其形成方法、应用其的半导体结构，以解决现有SFD沉积工艺所得到的介电材料层电阻率高、致密度低、且阻挡效果差等问题，进而获得高品质的介电材料层。
为了实现上述目的，本发明采用如下技术方案：
本发明提供一种介电材料层的形成方法，包括：
提供一基底；
将所述基底置于反应腔室中执行等离子体增强SFD工艺，形成介电材料层于所述基底上；
其中，所述形成介电材料层包括：
沉积阶段：在等离子体条件下沉积反应形成介电材料薄膜；
氮化阶段：在等离子体条件下对所述介电材料薄膜进行氮化处理；
其中所述沉积阶段与所述氮化阶段依次循环进行，形成所述介电材料层。
根据本发明的一个实施方式，所述介电材料层为氮化钛层或氮化钽层。
根据本发明的一个实施方式，所述介电材料层为氮化钛层时，所述沉积阶段以四氯化钛和含氮气体为离子源。
根据本发明的一个实施方式，所述氮化阶段以含氮气体为离子源。
根据本发明的一个实施方式，所述含氮气体选自氮气、氢气/氮气和联氨中的一种或多种。
根据本发明的一个实施方式，所述沉积阶段与所述氮化阶段的等离子体射频功率范围均为100～1200W。
根据本发明的一个实施方式，所述沉积阶段与所述氮化阶段均在200～500℃的温度下进行。
根据本发明的一个实施方式，所述沉积阶段中，所述四氯化钛的气体流量为40～80sccm，所述含氮气体的气体流量为40～80sccm，反应时间为3～25s。
根据本发明的一个实施方式，所述氮化阶段中，所述含氮气体的气体流量为3500～5000sccm，处理时间为3～20s。
根据本发明的一个实施方式，所述反应腔室的压力为1～5torr。
根据本发明的一个实施方式，所述循环的次数为2～40次。
本发明还提供一种介电材料层，所述介电材料层采用上述方法形成。
本发明又提供一种半导体结构，包括：
金属钨导线；
绝缘层，形成于所述金属钨导线上；
具有高纵横比的接触窗，形成于所述绝缘层内；
金属阻挡层，形成于所述接触窗内表面；及
金属钨，填充于形成所述金属阻挡层后的接触窗；
其中所述金属阻挡层采用上述介电材料层。
本发明又提供一种半导体结构，包括：
电容支撑结构
下电极层，所述下电极层覆盖于所述电容支撑结构表面；
介电层，覆盖于所述下电极层的外表面；及
上电极层，覆盖于所述介电层的外表面；
其中，所述下电极层和/或所述上电极层采用上述介电材料层。
根据上述技术方案的描述可知，本发明的有益效果在于：
本发明通过在传统SFD工艺制备介电材料层的基础上，增加等离子体增强工艺，可有效降低介电材料层的沉积温度，提高反应物活性从而增加沉积速率，在实现低温处理的同时，又不会对电容段工艺产生危害；此外，当所述介电材料层为氮化钛层时，该方法还能够有效去除氮化钛膜中的氯含量，从而降低其电阻率，并改善膜的致密度，增加黏着性；再者，还能够有效阻碍氧的扩散，提高氮化钛膜的抗氧化能力及使用过程中的稳定性。通过本发明的等离子体增强SFD工艺可制得高品质的介电材料层，应用于半导体结构中提高器件性能。
附图说明
为了让本发明实施例能更容易理解，以下配合所附附图作详细说明。应该注意，根据工业上的标准范例，各个部件未必按照比例绘制，且仅用于图示说明的目的。实际上，为了让讨论清晰易懂，各个部件的尺寸可以被任意放大或缩小。
图1为现有技术中的一种半导体结构剖面示意图；
图2a-图2b示出了现有SFD低温沉积氮化钛层工艺各阶段剖面结构示意图；
图3为本发明的介电材料层的形成工艺流程图；
图4a-图4b示出了本发明一个实施方式的沉积氮化钛层工艺各阶段剖面结构示意图；
图5为本发明一个实施方式的半导体结构剖面示意图；
图6为本发明一个实施方式的半导体结构剖面示意图。
其中，附图标记说明如下：
100，200：金属钨导线
101，201：绝缘层
302：介电层
102，202：接触窗
103，203：氮化钛层
103a，203a：氮化钛薄膜
300：电容支撑
301：下电极层
303：上电极层
①：沉积阶段
②：氮化阶段
具体实施方式
以下内容提供了许多不同实施例或范例，以实现本发明实施例的不同部件。以下描述组件和配置方式的具体范例，以简化本发明实施例。当然，这些仅仅是范例，而非意图限制本发明实施例。本发明实施例可在各个范例中重复参考标号和/或字母。此重复是为了简化和清楚的目的，其本身并非用于指定所讨论的各个实施例和/或配置之间的关系。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
在本发明实施例中形成一部件在另一部件上、连接至另一部件、和/或耦接至另一部件，其可包含形成此部件直接接触另一部件的实施例，并且也可包含形成额外的部件介于这些部件之间，使得这些部件不直接接触的实施例。再者，为了容易描述本发明实施例的一个部件与另一部件之间的关系，在此可以使用空间相关用语，举例而言，“较低”、“较高”、“水平”、“垂直”、“在…上方”、”之上”、“在…下方”、“在…底下”、”向上”、”向下”、”顶部”、”底部”等衍生的空间相关用语(例如“水平地”、“垂直地”、”向上地”、”向下地”等)。这些空间相关用语意欲涵盖包含这些部件的装置的不同方位。
在半导体制程中，连续流沉积(Sequential Flow Deposition，SFD)工艺在高温工艺下沉积的TiN膜具有良好的品质，低的电阻率和好的阶梯覆盖。氮化钛(TiN)膜由于上述优异的性能被广泛用作电容结构中的电极层或接触窗中的金属阻挡层。然而SFD工艺温度太高，会导致无法应用于金属层间的接触通孔(contact)上；应用于电容器电极层中时，高温沉积TiN可能引起前段制程电容器high-K介电层中氧原子扩散，导致电容器漏电和功耗变大，如TiN膜与含氧气体接触，则会被氧化形成氧化钛，增加TiN膜的电阻率。
对于低温工艺，在得到的TiN膜中常会残留较高浓度的氯，氯的存在会降低TiN膜的致密度，使TiN膜与介电层中的二氧化硅(SiO2)之间的黏着性变差，后续化学气相沉积工艺中沉积金属钨(W)时会产生空洞(void)，导致阻值变大，影响芯片的功耗；TiN膜的致密度降低还会使TiN膜的阻挡效果变差，造成钨扩散形成钨污染，导致导线短路或断路。此外，低温下产生的副产物氯化铵(NH4Cl)将引起微粒污染，氮化钛膜中的氯含量增高也会相应地增加其电阻率。
具体地，以TiN膜应用于接触窗中的金属阻挡层为例，图1为现有技术中的一种半导体结构示意图。如图1所示，该半导体结构包括一金属钨导线100；沉积于该金属钨导线100上的绝缘层101；具有高纵横比的接触窗102，其经蚀刻工艺形成于所述绝缘层101内；以及形成于所述接触窗102衬底和侧壁表面的氮化钛层103。其中氮化钛层103的形成方法通常采用SFD高温工艺制成。然而如前所述，由于工艺温度太高，无法应用于金属层间的接触通孔(contact)上，因此为了保证氮化钛的品质，需要采用相对较低的沉积温度。
图2a-图2b示出了现有SFD低温沉积氮化钛层工艺各阶段剖面结构示意图。如图2a所示，首先采用四氯化钛和氮气经化学反应气相沉积在接触窗102的衬底和侧壁表面形成一层氮化钛薄膜103a，此时该氮化钛薄膜103a含有大量的含氯(Cl)的副产物，故需要对其进行氮化处理。如图2b所示，采用氨气对其进行氮化处理，以去除氮化钛中的氯(Cl)，然而，经这种方法所最终得到的氮化钛层仍具有约5％的较高含量的氯。保留在其中的残余的氯会造成电阻率显著增加的问题，且氯的存在会降低氮化钛层的致密度，导致黏着性和抗氧化能力降低，使得该氮化钛层的表面易被氧化形成氧化钛(TiOx)，导致性能变化且在后续工艺中易被剥落形成空洞(void)。
为此，本发明提供一种介电材料层的形成方法，该介电材料层包括但不限于氮化钛(TiN)或氮化钽(TaN)等，图3为本发明的介电材料层的形成工艺流程图，包括：
提供一基底；
将所述基底置于反应腔室中执行等离子体增强SFD工艺，形成介电材料层于所述基底上；
其中，所述形成介电材料层包括：
沉积(deposition)阶段：在等离子体条件下沉积反应形成介电材料薄膜；
氮化阶段：在等离子体条件下对所述介电材料薄膜进行氮化处理；
其中所述沉积阶段与所述氮化阶段依次循环进行，形成所述介电材料层。
在一些实施例中，所述介电材料层的材料为氮化钛时，所述沉积阶段以四氯化钛和含氮气体为离子源。所述氮化阶段以含氮气体为离子源。上述含氮气体选自氮气(N2)、氢气/氮气(H2/N2)和联氨(N2H2)中的一种或多种。其中H2/N2是指含有氢气的氮气。
本发明的等离子体增强SFD工艺是指在传统SFD工艺的基础上，增加等离子体处理，由于在相同的沉积温度T0下，等离子体条件下的吉布斯自由能(Gibbs free energy)比热反应条件下的吉布斯自由能的绝对值高，因此在等离子体条件下，自发反应趋势更大，更容易反应。例如，以四氯化钛和氨气反应为例，其热反应条件下吉布斯自由能△G(T0)为-32KJ/mol(如下式A)，而等离子体条件下其吉布斯自由能△G(T0)为-2427KJ/mol(如下式B)，故，采用等离子体增强能够在温度较低的条件下达到更好的反应效果，进而达到降低沉积反应温度的目的。
TiCl4+8/6NH3(g)→TiN+4HCl(g)+1/6N2(g) (A)
TiCl4+N+(g)+4H+(g)→TiN+4HCl(g)+3e- (B)
为了进一步说明本发明，以图1所示的半导体结构作为所述基底为例，图4a-图4b示出了本发明一个实施方式的沉积氮化钛层工艺各阶段剖面结构示意图。如图4a所示，所述基底包括金属钨导线200、绝缘层201、具有高纵横比的接触窗202，首先进行沉积阶段工艺①，采用四氯化钛和氨气在等离子体条件下进行反应沉积氮化钛薄膜203a于接触窗内表面，在等离子体作用下，形成的氮化钛薄膜203a含有少量氯(Cl)。然后如图4b所示进行氮化阶段工艺②，进一步在等离子体条件下，采用氨气(NH3)对所述氮化钛薄膜203a进行氮化处理，经氮化处理后，氮化钛薄膜中的氯进一步被去除。然后将上述沉积阶段与氮化阶段依次循环进行2～40次，直至氯基本完全被去除，其氯含量低于0.5％，即得到介电材料层，即氮化钛层203。
在一些实施例中，所述沉积阶段与所述氮化阶段的等离子体射频功率范围均为100～1200W。在一些实施例中，所述沉积阶段中，所述四氯化钛与含氮气体的气体流量为40～80sccm，所述含氮气体的气体流量为40～80sccm，在一些实施例中所述含氮气体的气体流量高于所述四氯化钛的气体流量，所述沉积阶段的反应时间为3～25s。所述氮化阶段中，所述含氮气体的气体流量为3500～5000sccm，处理时间为3～20s。
在等离子体条件下，通过控制其射频功率(radio-frequency plasma power)和反应时间(plasma pulse time)，能够降低TiN中的Cl含量，降低薄膜电阻率，改善薄膜致密度，增加黏着性。在等离子体条件下，还能够有效调节氮化钛的晶体结构，防止氮化钛暴露在空气中被氧化而造成性能变化。
在一些实施例中，所述反应腔室的压力为1～5torr。所述沉积阶段与所述氮化阶段均在200～500℃的温度下进行，优选为200～300℃。可以看出采用本发明的方法可以明显降低工艺反应温度，且在实现低温处理的同时，又不会对电容段工艺产生危害，有利于后续半导体制程。
本发明还提供一种介电材料层，所述介电材料层由上述形成方法得到。其中当所述介电材料层为氮化钛层时，该氮化钛层中的氯含量低于0.5％。
本发明又提供一种半导体结构，如图5所示，该半导体结构包括：
金属钨导线200；
绝缘层201，形成于所述金属钨导线200上；
具有高纵横比的接触窗202，形成于所述绝缘层201内；
金属阻挡层203，形成于所述接触窗202内表面；及
金属钨(W)，填充于形成所述金属阻挡层后的接触窗；
其中所述金属阻挡层203采用本发明的方法制备得到的介电材料层，填充金属钨的方法可采用六氟化钨气体进行钨化学气相沉积工艺。
本发明又提供一种半导体结构，如图6所示，该半导体结构包括：
电容支撑结构300；
下电极层301，所述下电极层覆盖于所述电容支撑结构300表面；
介电层302，覆盖于所述下电极层的外表面；及
上电极层303，覆盖于所述介电层的外表面；
其中，所述下电极层303和/或所述上电极层301采用本发明的方法制备的介电材料层。
以氮化钛作为下电极层材料为例，在制备图6所示电容结构时，高温沉积氮化钛薄膜时，可能对前段电容工艺产生危害。具体地，高温下介电层中的氧(O)原子向电极层中扩散的概率较大，一方面介电层中的O原子扩散后形成的O空位会形成了漏电路径(leakagepath)，造成电容器漏电；另一方面O原子扩散到TiN电极板中会氧化TiN，造成电极板电阻变大，功耗变大。因此，在该结构中的下电极层和/或上电极层采用本发明的方法制备，可以有效避免高温工艺，从而保证半导体器件的品质。
本领域技术人员应当注意的是，本发明所描述的实施方式仅仅是示范性的，可在本发明的范围内作出各种其他替换、改变和改进。例如，本发明的介电材料层的形成方法不限于应用于上述半导体结构，任何在本领域将采用该方法得到的介电材料层应用于其它各类半导体结构中均应受到本发明的保护。因而，本发明不限于上述实施方式，而仅由权利要求限定。
Claims (14)
1.一种介电材料层的形成方法，包括：
提供基底；
将所述基底置于反应腔室中执行等离子体增强SFD工艺，形成介电材料层于所述基底上；
其中，所述形成介电材料层包括：
沉积阶段：在等离子体条件下沉积反应形成介电材料薄膜；
氮化阶段：在等离子体条件下对所述介电材料薄膜进行氮化处理；
其中所述沉积阶段与所述氮化阶段依次循环进行，形成所述介电材料层。
2.根据权利要求1所述的形成方法，其特征在于，所述介电材料层为氮化钛层或氮化钽层。
3.根据权利要求2所述的形成方法，其特征在于，所述介电材料层为氮化钛层时，所述沉积阶段以四氯化钛和含氮气体为离子源。
4.根据权利要求1所述的形成方法，其特征在于，所述氮化阶段以含氮气体为离子源。
5.根据权利要求3或4所述的形成方法，其特征在于，所述含氮气体选自氮气、氢气/氮气和联氨中的一种或多种。
6.根据权利要求1所述的形成方法，其特征在于，所述沉积阶段与所述氮化阶段的等离子体射频功率范围均为100～1200W。
7.根据权利要求1所述的形成方法，其特征在于，所述沉积阶段与所述氮化阶段均在200～500℃的温度下进行。
8.根据权利要求3所述的形成方法，其特征在于，所述沉积阶段中，所述四氯化钛的气体流量为40～80sccm，所述含氮气体的气体流量为40～80sccm，反应时间为3～25s。
9.根据权利要求4所述的形成方法，其特征在于，所述氮化阶段中，所述含氮气体的气体流量为3500～5000sccm，处理时间为3～20s。
10.根据权利要求1所述的形成方法，其特征在于，所述反应腔室的压力为1～5torr。
11.根据权利要求1所述的形成方法，其特征在于，所述循环的次数为2～40次。
12.一种介电材料层，所述介电材料层采用权利要求1～11的方法形成。
13.一种半导体结构，包括：
金属钨导线；
绝缘层，形成于所述金属钨导线上；
具有高纵横比的接触窗，形成于所述绝缘层内；
金属阻挡层，形成于所述接触窗内表面；及
金属钨，填充于形成所述金属阻挡层后的接触窗；
其中所述金属阻挡层采用权利要求12所述的介电材料层。
14.一种半导体结构，包括：
电容支撑结构
下电极层，所述下电极层覆盖于所述电容支撑结构表面；
介电层，覆盖于所述下电极层的外表面；及
上电极层，覆盖于所述介电层的外表面；
其中，所述下电极层和/或所述上电极层采用权利要求12所述的介电材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811002385.XA CN110875181A (zh) | 2018-08-30 | 2018-08-30 | 介电材料层及其形成方法、应用其的半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811002385.XA CN110875181A (zh) | 2018-08-30 | 2018-08-30 | 介电材料层及其形成方法、应用其的半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110875181A true CN110875181A (zh) | 2020-03-10 |
Family
ID=69714997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811002385.XA Pending CN110875181A (zh) | 2018-08-30 | 2018-08-30 | 介电材料层及其形成方法、应用其的半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110875181A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0711846A1 (en) * | 1994-11-14 | 1996-05-15 | Applied Materials, Inc. | Titanium nitride deposited by chemical vapor deposition |
| US5950108A (en) * | 1996-09-07 | 1999-09-07 | United Microelectronics Corp. | Method of fabricating a conductive plug |
| CN1448999A (zh) * | 2002-04-03 | 2003-10-15 | 联华电子股份有限公司 | 形成阻障层的方法 |
| US20040235191A1 (en) * | 2001-09-03 | 2004-11-25 | Toshio Hasegawa | Film forming method |
| CN1777694A (zh) * | 2002-12-05 | 2006-05-24 | 东京毅力科创株式会社 | 利用等离子体cvd的成膜方法以及装置 |
| US20110183519A1 (en) * | 2010-01-25 | 2011-07-28 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device and substrate processing apparatus |
| CN102301454A (zh) * | 2009-01-28 | 2011-12-28 | 东京毅力科创株式会社 | 成膜方法和等离子体成膜装置 |
| US20140206189A1 (en) * | 2013-01-22 | 2014-07-24 | Tokyo Electron Limited | TiN FILM FORMING METHOD AND STORAGE MEDIUM |
| US20140319690A1 (en) * | 2013-04-24 | 2014-10-30 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| US20150004803A1 (en) * | 2012-01-05 | 2015-01-01 | Tokyo Electron Limited | METHOD FOR FORMING TiN AND STORAGE MEDIUM |
| US20150102462A1 (en) * | 2011-03-14 | 2015-04-16 | JungWoo Seo | Semiconductor devices and methods for fabricating the same |
-
2018
- 2018-08-30 CN CN201811002385.XA patent/CN110875181A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0711846A1 (en) * | 1994-11-14 | 1996-05-15 | Applied Materials, Inc. | Titanium nitride deposited by chemical vapor deposition |
| US5950108A (en) * | 1996-09-07 | 1999-09-07 | United Microelectronics Corp. | Method of fabricating a conductive plug |
| US20040235191A1 (en) * | 2001-09-03 | 2004-11-25 | Toshio Hasegawa | Film forming method |
| CN1448999A (zh) * | 2002-04-03 | 2003-10-15 | 联华电子股份有限公司 | 形成阻障层的方法 |
| CN1777694A (zh) * | 2002-12-05 | 2006-05-24 | 东京毅力科创株式会社 | 利用等离子体cvd的成膜方法以及装置 |
| CN102301454A (zh) * | 2009-01-28 | 2011-12-28 | 东京毅力科创株式会社 | 成膜方法和等离子体成膜装置 |
| US20110183519A1 (en) * | 2010-01-25 | 2011-07-28 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device and substrate processing apparatus |
| US20150102462A1 (en) * | 2011-03-14 | 2015-04-16 | JungWoo Seo | Semiconductor devices and methods for fabricating the same |
| US20150004803A1 (en) * | 2012-01-05 | 2015-01-01 | Tokyo Electron Limited | METHOD FOR FORMING TiN AND STORAGE MEDIUM |
| US20140206189A1 (en) * | 2013-01-22 | 2014-07-24 | Tokyo Electron Limited | TiN FILM FORMING METHOD AND STORAGE MEDIUM |
| US20140319690A1 (en) * | 2013-04-24 | 2014-10-30 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Non-Patent Citations (2)
| Title |
|---|
| CHENG,MD ET AL.: "Improvement of the properties and electrical performance on TiCl4-based TiN film using sequential flow chemical vapor deposition process", 《THIN SOLID FILMS》 * |
| LUOH,T ET AL.: "TiCl4 Barrier Process Engineering in Semiconductor Manufacturing", 《COATINGS》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100728962B1 (ko) | 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법 | |
| EP0072603B1 (en) | Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride | |
| US9129945B2 (en) | Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance | |
| US7704896B2 (en) | Atomic layer deposition of thin films on germanium | |
| KR100390831B1 (ko) | 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법 | |
| KR100670747B1 (ko) | 반도체소자의 캐패시터 제조 방법 | |
| Cho et al. | High-k properties of atomic-layer-deposited HfO 2 films using a nitrogen-containing Hf [N (CH 3) 2] 4 precursor and H 2 O oxidant | |
| KR20100126576A (ko) | 높은 유전 상수 막을 제조하기 위한 방법 | |
| KR100703833B1 (ko) | 이중 유전막을 구비한 캐패시터의 제조 방법 | |
| KR100407381B1 (ko) | 반도체 소자의 커패시터 형성방법 | |
| WO2003088345A1 (fr) | Materiau pour dispositif electronique et procede de fabrication correspondant | |
| CN110875181A (zh) | 介电材料层及其形成方法、应用其的半导体结构 | |
| KR19980033334A (ko) | 텡스텐 및 질소를 함유한 배리어 박막을 증착시키기 위한저온 처리 방법 | |
| KR100587082B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20120045408A (ko) | 탄탈륨계 질화막을 이용한 반도체장치 제조 방법 | |
| KR20010088207A (ko) | 탄탈륨산화막-티타늄산화막 복합유전막 형성방법 | |
| KR100529396B1 (ko) | 알루미늄산화막과 하프늄산화막의 적층 유전막을 갖는캐패시터의 제조 방법 | |
| CN110265354B (zh) | 钨塞的制备方法 | |
| KR100379546B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| KR101046757B1 (ko) | 반도체소자의 캐패시터 및 그 제조 방법 | |
| KR101016952B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100538808B1 (ko) | 금속막으로 된 하부전극을 구비하는 캐패시터의 제조 방법 | |
| KR100780605B1 (ko) | 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법 | |
| US20020043695A1 (en) | Method for forming an ultra thin dielectric film and a semiconductor device incorporating the same | |
| KR20090022808A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200310 |
|
| RJ01 | Rejection of invention patent application after publication |