KR20210063493A - 반도체 장치의 제조방법 및 반도체 장치의 제조 설비 - Google Patents

반도체 장치의 제조방법 및 반도체 장치의 제조 설비 Download PDF

Info

Publication number
KR20210063493A
KR20210063493A KR1020190150270A KR20190150270A KR20210063493A KR 20210063493 A KR20210063493 A KR 20210063493A KR 1020190150270 A KR1020190150270 A KR 1020190150270A KR 20190150270 A KR20190150270 A KR 20190150270A KR 20210063493 A KR20210063493 A KR 20210063493A
Authority
KR
South Korea
Prior art keywords
gas
forming
semiconductor device
supplying
supply unit
Prior art date
Application number
KR1020190150270A
Other languages
English (en)
Inventor
임태수
박경욱
류왕엽
이근
이창우
한혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190150270A priority Critical patent/KR20210063493A/ko
Priority to US16/928,548 priority patent/US11430665B2/en
Publication of KR20210063493A publication Critical patent/KR20210063493A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 실시예에 반도체 장치의 제조방법은, 기판 상에 희생층들 및 층간 절연층들을 교대로 적층하여 적층 구조물을 형성하는 단계, 상기 적층 구조물을 관통하는 채널 구조물들을 형성하는 단계, 상기 적층 구조물을 관통하는 개구부들을 형성하는 단계, 상기 개구부들을 통해 노출된 상기 희생층들을 제거하여 측면 개구부들을 형성하는 단계, 및 상기 측면 개구부들 내에 게이트 전극들을 형성하는 단계를 포함하고, 상기 게이트 전극들을 형성하는 단계는, 텅스텐(W)을 함유하는 소스 가스 및 수소(H)를 함유하는 반응 가스를 공급하는 단계, 및 퍼지 가스를 공급하는 단계를 포함하고, 상기 소스 가스 및 상기 반응 가스는 증착 설비 내에서 각각 제1 및 제2 온도로 히팅되어 공급된다.

Description

반도체 장치의 제조방법 및 반도체 장치의 제조 설비{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICES AND APPARATUS FOR MANUFACTURING SEMICONDUCTOR DEVICES}
본 발명은 반도체 장치의 제조방법 및 반도체 장치의 제조 설비에 관한 것이다.
반도체 장치에 대한 고성능, 고속화 및/또는 다기능화 등에 대한 요구가 증가되면서, 반도체 장치의 집적도가 증가되고 있다. 반도체 장치의 집적도를 향상시키기 위한 방법들 중 하나로서, 기존의 평면 트랜지스터 구조 대신 수직 트랜지스터 구조를 가지는 반도체 장치가 제안되고 있다. 이러한 반도체 장치의 고집적화 경향에 대응한 미세 패턴의 반도체 소자를 제조하는 데 있어서, 미세한 폭 또는 미세한 이격 거리를 가지는 패턴들을 구현하는 제조 기술 및 설비 기술이 요구된다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 신뢰성이 향상된 반도체 장치를 제조하기 위한 반도체 장치의 제조방법 및 반도체 장치의 제조 설비를 제공하는 것이다.
예시적인 실시예들에 따른 반도체 장치의 제조방법은, 기판 상에 희생층들 및 층간 절연층들을 교대로 적층하여 적층 구조물을 형성하는 단계, 상기 적층 구조물을 관통하는 채널 구조물들을 형성하는 단계, 상기 적층 구조물을 관통하는 개구부들을 형성하는 단계, 상기 개구부들을 통해 노출된 상기 희생층들을 제거하여 측면 개구부들을 형성하는 단계, 상기 측면 개구부들 내에 게이트 전극들을 형성하는 단계, 및 상기 게이트 전극들의 상부에 배선 구조물을 형성하는 단계를 포함하고, 상기 게이트 전극들을 형성하는 단계는, 소스 가스 및 제1 반응 가스를 공급하여, 상기 측면 개구부들 내에 핵생성층을 형성하는 단계, 및 상기 소스 가스 및 상기 제1 반응 가스와 다른 제2 반응 가스를 공급하여, 상기 측면 개구부들을 매립하도록 상기 핵생성층 상에 벌크층을 형성하는 단계를 포함하고, 상기 소스 가스 및 상기 제2 반응 가스는 증착 설비 내의 가스 공급부에서 각각 제1 및 제2 온도로 히팅되어 공급되고, 상기 제1 반응 가스는 히팅되지 않고 상기 제1 및 제2 온도보다 낮은 제3 온도로 공급될 수 있다.
예시적인 실시예들에 따른 반도체 장치의 제조방법은, 기판 상에 희생층들 및 층간 절연층들을 교대로 적층하여 적층 구조물을 형성하는 단계, 상기 적층 구조물을 관통하는 채널 구조물들을 형성하는 단계, 상기 적층 구조물을 관통하는 개구부들을 형성하는 단계, 상기 개구부들을 통해 노출된 상기 희생층들을 제거하여 측면 개구부들을 형성하는 단계, 및 상기 측면 개구부들 내에 게이트 전극들을 형성하는 단계를 포함하고, 상기 게이트 전극들을 형성하는 단계는, 텅스텐(W)을 함유하는 소스 가스 및 수소(H)를 함유하는 반응 가스를 공급하는 단계, 및 퍼지 가스를 공급하는 단계를 포함하고, 상기 소스 가스 및 상기 반응 가스는 증착 설비 내에서 각각 제1 및 제2 온도로 히팅되어 공급될 수 있다.
예시적인 실시예들에 따른 반도체 장치의 제조방법은, 소스 가스 및 제1 반응 가스를 공급하여, 기판 상에 핵생성층을 형성하는 단계, 및 상기 소스 가스 및 상기 제1 반응 가스와 다른 제2 반응 가스를 공급하여, 상기 핵생성층 상에 벌크층을 형성하는 단계를 포함하고, 상기 소스 가스 및 상기 제2 반응 가스는 증착 설비 내의 가스 공급부에서 각각 제1 및 제2 온도로 히팅되어 공급되고, 상기 제1 및 제2 온도는 상기 증착 설비 내의 증착 챔버에서의 증착 온도보다 낮을 수 있다.
예시적인 실시예들에 따른 반도체 장치의 제조 설비는, 기판을 지지하는 기판 지지부 및 상기 기판 지지부 상에 배치되며, 공정 가스들을 상기 기판 상으로 분출하는 가스 분사부를 포함하는 증착 챔버, 및 상기 증착 챔버 내에 소스 가스, 제1 및 제2 반응 가스, 및 퍼지 가스를 포함하는 상기 공정 가스들을 공급하는 가스 공급부, 및 상기 증착 챔버 내로부터 잔류 가스들을 배출하는 가스 배출부를 포함하고, 상기 가스 공급부는, 상기 공정 가스들을 공급하는 가스 공급원들, 상기 공정 가스들의 공급 유량을 제어하는 질량유량계(MFC)들, 상기 공정 가스들을 통과 또는 차단시키는 밸브들, 상기 가스 공급원들로부터 상기 증착 챔버로 연장되는 가스 라인들, 및 상기 가스 라인들 중, 상기 소스 가스가 플로우되는 소스 가스 라인 및 상기 제2 반응 가스가 플로우되는 제2 반응 가스 라인을 둘러싸는 제1 히팅부들을 포함하고, 상기 가스 라인들 중, 상기 제1 반응 가스가 플로우되는 제1 반응 가스 라인은, 상기 제1 히팅부들과 이격될 수 있다.
예시적인 실시예들에 따른 반도체 장치의 제조 설비는, 기판을 지지하는 기판 지지부 및 상기 기판 지지부 상에 배치되며, 공정 가스들을 상기 기판 상으로 분출하는 가스 분사부를 포함하는 증착 챔버, 및 상기 증착 챔버 내에 상기 공정 가스들을 공급하는 가스 공급부를 포함하고, 상기 가스 공급부는, 상기 공정 가스들을 공급하는 가스 공급원들, 상기 가스 공급원들로부터 상기 증착 챔버로 연장되는 가스 라인들, 및 상기 가스 라인들 중 적어도 일부를 둘러싸는 히팅부들을 포함하고, 상기 히팅부들에 의해, 상기 가스 라인들 내의 상기 공정 가스들은 약 80 ℃ 내지 약 150 ℃의 범위로 히팅될 수 있다.
배선 구조물의 형성 시, 공정 가스를 선택적으로 히팅하여 공급함으로써, 신뢰성이 향상된 반도체 장치를 제조할 수 있는 반도체 장치의 제조방법이 제공될 수 있다. 또한, 이와 같은 반도체 장치의 제조방법을 효율적으로 구현할 수 있는 반도체 장치의 제조 설비가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 반도체 장치의 제조 설비의 개략도이다.
도 2는 예시적인 실시예들에 따른 반도체 장치의 제조 설비를 이용한 반도체 장치의 제조 방법을 설명하기 위한 가스 주입 플로우 다이어그램이다.
도 3a 및 도 3b는 예시적인 실시예들에 따른 반도체 장치의 제조 설비의 가스 공급부의 개략도들이다.
도 4는 예시적인 실시예들에 따른 반도체 장치의 제조 설비의 개략도이다.
도 5는 예시적인 실시예들에 따른 반도체 장치의 제조 설비에 의한 증착 속도를 나타내는 그래프이다.
도 6은 예시적인 실시예들에 따른 반도체 장치의 제조 설비의 가스 라인의 개략적인 단면도이다.
도 7a 및 도 7b는 예시적인 실시예들에 따른 반도체 장치의 제조 설비의 차징 탱크의 개략적인 단면도들이다.
도 8a 및 도 8b는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 개략적으로 나타내는 흐름도들이다.
도 9a 내지 도 9g는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
도 1은 예시적인 실시예들에 따른 반도체 장치의 제조 설비의 개략도이다.
도 1을 참조하면, 반도체 장치의 제조 설비(1)는, 증착 챔버(10), 가스 공급부(20), 및 가스 배출부(30)를 포함할 수 있다. 반도체 장치의 제조 설비(1)에서, 가스 공급부(20)로부터 소스 가스, 반응 가스들, 및 퍼지 가스 등의 공정 가스들이 증착 챔버(10)로 공급되어, 증착 챔버(10)에서 반도체 장치의 기판(SUB) 상에 증착이 이루어지며, 가스 배출부(30)에 의해 잔류 가스들이 배기될 수 있다. 반도체 장치의 제조 설비(1)는 기판(SUB)에 박막을 형성하기 위한 장치일 수 있으며, 예를 들어, 원자층 증착(Atomic Layer Deposition, ALD) 장치일 수 있다.
증착 챔버(10)는 증착 공정이 진행되는 영역일 수 있다. 증착 챔버(10)는 증착이 수행되는 기판(SUB)을 지지하는 기판 지지부(12), 기판(SUB)을 히팅하는 기판 히팅부(14), 및 가스 공급부(20)로부터 공급받은 공정 가스들을 기판(SUB) 상으로 분출하는 가스 분사부(16)를 포함할 수 있다. 기판 히팅부(14)에 의한 기판(SUB) 히팅 온도, 즉 증착 온도는 약 200 ℃내지 약 750 ℃의 범위일 수 있으며, 하기에 설명하는 가스 공급부(20)의 히팅부(GH)에 의한 가스 히팅 온도보다 높을 수 있다. 증착 챔버(10)는 그 외에도, 전기장 및/또는 플라즈마를 발생시키기 위한 전력 공급부 및 기판(SUB)을 반출입하는 암(arm)부 등을 더 포함할 수 있다. 기판(SUB)은 예를 들어, 반도체 집적 회로(IC)의 제조에 사용되는 실리콘 웨이퍼일 수 있다. 다만, 증착 챔버(10)의 구성, 구조 및 배치는 예시적인 것으로, 실시예들에서 다양하게 변경될 수 있다.
가스 공급부(20)는 제1 내지 제4 가스 공급원들(GSa-GSd), 제1 내지 제4 질량유량계(Mass Flow Controller, MFC)들(24a, 24b, 24c, 24d), 가스 분배기(GDa), 및 제1 내지 제4 차징 탱크들(CTa, CTb, CTc, CTd)을 포함할 수 있다. 가스 공급부(20)는 제1 내지 제4 가스 공급원들(GSa-GSd)로부터 증착 챔버(10)까지 상기 구성들을 따라 연장되는 가스 라인들(GL)을 더 포함하며, 일부의 가스 라인들(GL) 및 제1 내지 제3 차징 탱크들(CTa, CTb, CTc)을 둘러싸는 히팅부들(GH)을 더 포함할 수 있다. 또한, 가스 공급부(20)는 제1 내지 제4 가스 공급원들(GSa-GSd)과 제1 내지 제4 MFC들(24a, 24b, 24c, 24d)의 사이에서 제1 내지 제4 MFC들(24a, 24b, 24c, 24d)의 전단에 배치되는 제1 밸브들(23a, 23b, 23c, 23d), 제1 내지 제4 MFC들(24a, 24b, 24c, 24d)의 후단에 배치되는 제2 밸브들(25a, 25b, 25c, 25d), 제1 내지 제4 차징 탱크들(CTa, CTb, CTc, CTd)의 전단에 배치되는 제3 밸브들(27a, 27b, 27c, 27d), 및 제1 내지 제4 차징 탱크들(CTa, CTb, CTc, CTd)과 증착 챔버(10)의 사이에 배치되는 제4 밸브들(29a, 29b, 29c, 29d)을 더 포함할 수 있다.
제1 내지 제4 가스 공급원들(GSa-GSd)은 각각 증착 챔버(10) 내에 소스 가스, 제2 반응 가스, 퍼지 가스, 및 제1 반응 가스를 공급할 수 있다. 다만, 실시예들에서, 가스 공급원들(GSa-GSd)의 개수는 사용하는 공정 가스들의 종류에 따라 다양하게 변경될 수 있다. 예를 들어, 가스 공급부(20)는 두 개 이상의 소스 가스 공급원을 포함하거나, 제1 반응 가스가 제2 반응 가스와 동일한 물질인 경우 제4 가스 공급원(GSd)은 생략될 수도 있다.
예시적인 실시예에서, 반도체 장치의 제조 설비(1)는 텅스텐(W)을 증착하는 설비일 수 있다. 이 경우, 소스 가스 공급원인 제1 가스 공급원(GSa)은 WF6, WCl6, WCl5, W(CO)6, W(C6H6)2,　W(PF3)6,　W(allyl)4 및 (1, 5-COD)W(CO)4,　(C5H5)2WH2 중 적어도 하나를 공급하며, 예를 들어, 가스 상태의 WF6를 공급할 수 있다. 제2 반응 가스 공급원인 제2 가스 공급원(GSb)은 H2를 공급하고, 퍼지 가스 공급원인 제3 가스 공급원(GSc)은 Ar, He, 또는 N2 중 적어도 하나를 공급하고, 제1 반응 가스 공급원인 제4 가스 공급원(GSd)은 B2H6, SiH4, 및 GeH4 중 적어도 하나를 공급할 수 있다.
제1 내지 제4 MFC들(24a, 24b, 24c, 24d)은 제1 내지 제4 가스 공급원들(GSa-GSd)로부터 공급되는 공정 가스들의 공급 유량이 조절할 수 있다. 제1 내지 제4 MFC들(24a, 24b, 24c, 24d)은 제1 내지 제4 가스 공급원들(GSa-GSd)마다 각각 하나인 것으로 도시되었으나, 이에 한정되지 않으며, 예를 들어 제1 내지 제4 가스 공급원들(GSa-GSd) 별로 각각 2 개 이상인 것도 가능할 것이다.
가스 분배기(GDa)는, 적어도 일부의 공정 가스들 각각을 증착 챔버(10) 내의 복수 개의 위치들로 분배하여 공급할 수 있다. 가스 분배기(GDa)는 제1 내지 제3 가스 공급원들(GSa-GSc)로부터 공급되는 공정 가스들을 분배하도록 배치될 수 있다. 다만, 도 1에서는 편의상, 가스 분배기(GDa)를 통과한 이후에도 제1 내지 제3 가스 공급원들(GSa-GSc)별로 각각 하나의 가스 라인(GL)만을 도시하였다. 가스 분배기(GDa) 내에서 소스 가스, 제2 반응 가스, 및 퍼지 가스는 각각 별도로 분배될 수 있다. 실시예들에 따라, 제4 가스 공급원(GSd)도 가스 분배기(GDa)에 연결될 수 있다.
제1 내지 제4 차징 탱크들(CTa, CTb, CTc, CTd)은 공정 가스들을 일정량 충전했다가 순간적으로 높은 주입량으로 공급하기 위한 가스 충전 탱크일 수 있다. 제1 내지 제4 차징 탱크들(CTa, CTb, CTc, CTd)은 제1 내지 제4 가스 공급원들(GSa-GSd)마다 각각 하나인 것으로 도시되었으나, 이에 한정되지 않으며, 예를 들어 제1 내지 제4 가스 공급원들(GSa-GSd) 별로 각각 2 개 이상인 것도 가능할 것이다.
제1 밸브들(23a, 23b, 23c, 23d), 제2 밸브들(25a, 25b, 25c, 25d), 제3 밸브들(27a, 27b, 27c, 27d), 및 제4 밸브들(29a, 29b, 29c, 29d)은 가스 라인들(GL)을 따라 플로우되는 가스들을 통과 또는 차단시킬 수 있으며, 실시예들에 따라 적어도 일부가 생략되거나 추가되는 것도 가능할 것이다.
히팅부들(GH)은 일부의 가스 라인들(GL)의 주변에서 가스 라인들(GL)을 둘러싸는 제1 히팅부들(GHa) 및 제1 내지 제3 차징 탱크들(CTa, CTb, CTc)의 주변에서 제1 내지 제3 차징 탱크들(CTa, CTb, CTc)을 둘러싸는 제2 히팅부들(GHb)을 포함할 수 있다. 히팅부들(GH)은 도 1에서 점선으로 표시되었으며, 제1 히팅부들(GHa)은 가스 라인들(GL) 중, 소스 가스를 공급하는 제1 가스 공급원(GSa) 및 제2 반응 가스를 공급하는 제2 가스 공급원(GSb)으로부터 연장되는 가스 라인들(GL)을 둘러싸도록 배치될 수 있다. 추가적으로, 제1 히팅부(GHa)는 퍼지 가스를 공급하는 제3 가스 공급원(GSc)으로부터 연장되는 가스 라인(GL)을 둘러싸도록 배치될 수 있다. 이와 같이 히팅부들(GH)은 공급되는 가스들을 각각 별도로 히팅하도록 배치될 수 있다.
가스 라인들(GL) 중 제4 가스 공급원(GSd)으로부터 연장되는 가스 라인(GL) 및 제4 차장 탱크(CTd)는 히팅부(GH)로 둘러싸이지 않을 수 있다. 다만, 실시예들에 따라, 퍼지 가스를 공급하는 제3 가스 공급원(GSc)으로부터 연장되는 가스 라인(GL) 및 제3 차장 탱크(CTc)도 히팅부(GH)로 둘러싸이지 않을 수 있다. 또한, 실시예들에 따라, 히팅부들(GH)은 제1 히팅부들(GHa) 및 제2 히팅부들(GHb) 중 어느 하나만 포함하는 것도 가능할 것이다.
히팅부들(GH)은 가스 라인들(GL) 및 제1 내지 제3 차징 탱크들(CTa, CTb, CTc)을 둘러싸는 히트 자켓(heat jacket) 또는 히트 테이프(heat tape)의 형태를 가질 수 있다. 이에 대해서는 하기에 도 6 내지 도 7b를 참조하여 더욱 상세히 설명한다. 다만, 히팅부들(GH)의 구체적인 형태는 실시예들에서 다양하게 변경될 수 있다.
이와 같이, 반도체 장치의 제조 설비(1)는 증착 챔버(10) 내의 기판 히팅부(14) 외에, 가스 공급부(20)의 히팅부들(GH)을 더 포함하는 구조를 가질 수 있다. 이러한 히팅부들(GH)의 배치에 의해, 소스 가스, 제2 반응 가스, 및 퍼지 가스는 히팅되어 공급될 수 있으며, 제1 반응 가스는 히팅되지 않은 상태로 공급될 수 있다. 히팅부들(GH)에 의한 상기 가스들의 히팅 온도는, 예를 들어, 약 80 ℃내지 약 150 ℃의 범위일 수 있으며, 특히, 약 100 ℃내지 약 150 ℃의 범위일 수 있다. 상기 온도 범위는, 상기 가스들이 열분해되지 않으면서 상승된 입자 속도 및 에너지를 가질 수 있는 범위이다. 히팅 온도가 상기 범위보다 낮은 경우, 히팅에 의한 증착 속도(deposition rate) 증가와 같은 효과가 나타나지 않을 수 있으며, 히팅 온도가 상기 범위보다 높은 경우, 가스들이 증착 챔버(10)에 도달하기 전에 일부 열분해될 수 있다. 예시적인 실시예들에서, 소스 가스, 제2 반응 가스, 및 퍼지 가스 각각의 히팅 온도는 서로 동일하거나 다를 수 있으며, 이에 따라, 히팅부들(GH)의 두께 및 재료와 같은 구체적인 구성도 서로 다를 수 있다.
제1 반응 가스는 상대적으로 열안정성이 낮은 가스일 수 있으며, 히팅되지 않은 상태, 예를 들어, 약 4 ℃ 내지 약 40 ℃의 온도, 특히 약 15 ℃내지 약 30 ℃의 온도로 공급될 수 있다. 제1 반응 가스의 온도가 상기 범위보다 낮은 경우, 증착 속도가 감소할 수 있으며, 상기 범위보다 높은 경우, 제1 반응 가스가 고체화되어 공급이 제대로 이루어지지 않을 수 있다.
제4 가스 공급원(GSd)으로부터 연장되는 가스 라인(GL)은, 가스 공급부(20) 내에서 히팅부들(GH)로부터 이격되어 위치할 수 있으며, 이에 따라 히팅부들(GH)에 의한 열간섭을 최소화할 수 있다. 예시적인 실시예에서, 제1 내지 제3 가스 공급원들(GSa-GSc)과 제4 가스 공급원(GSd)은 물리적으로 이격되어 위치하거나 별도의 공간에 분리되어 위치할 수 있다. 따라서, 제1 내지 제3 가스 공급원들(GSa-GSc)과 연결되는, 제1 내지 제3 MFC들(24a, 24b, 24c), 가스 분배기(GDa), 제1 내지 제3 차징 탱크들(CTa, CTb, CTc), 및 이를 따라 연장되는 가스 라인들(GL)도, 제4 가스 공급원(GSd)의 대응되는 구성들과 이격되어 위치할 수 있다.
가스 배출부(30)는 증착 챔버(10) 내의 반응 부산물 및 잔류 가스를 외부로 배출시킬 수 있다. 가스 배출부(30)는 진공 펌프를 포함할 수 있으며, 진공 펌프에 의해 발생하는 진공 흡입력에 의하여 증착 챔버(10) 내의 상기 물질들이 외부로 배출될 수 있다.
도 2는 예시적인 실시예들에 따른 반도체 장치의 제조 설비를 이용한 반도체 장치의 제조 방법을 설명하기 위한 가스 주입 플로우 다이어그램이다.
도 2를 참조하면, 도 1의 반도체 장치의 제조 설비(1)에서 핵생성층(nucleation layer) 및 벌크층(bulk layer)를 포함하는 도전층을 증착하기 위한 가스 주입 플로우 다이어그램이 도시된다.
핵생성층은 먼저 형성되어 후속의 벌크층의 성장을 위한 핵생성을 보조하는 핵생성 사이트(nucleation site)를 제공할 수 있다. 벌크층은 핵생성층을 바탕으로 성장되어, 목적하는 두께로 도전층이 형성되게 할 수 있다.
먼저, 핵생성층의 증착을 위하여, 소스 가스, 제1 반응 가스, 및 퍼지 가스를 포함하는 가스들이 주입될 수 있다. 상기 공정은, 소스 가스의 공급 단계 및 제1 반응 가스의 공급 단계를 포함하며, 각 공급 단계 이후에 퍼지 가스가 주입되는 단계들을 더 포함할 수 있다. 상기 단계들을 하나의 증착 사이클로 하여 제1 사이클을 반복하여 수행함으로써, 핵생성층을 형성할 수 있다. 반도체 장치의 제조 설비(1)의 가스 공급부(20) 내에서, 소스 가스 및 퍼지 가스는 히팅되어 공급될 수 있으며, 제1 반응 가스는 히팅되지 않고 공급될 수 있다.
소스 가스는 상기 핵생성층을 이루는 물질을 함유하는 전구체를 포함할 수 있다. 상기 전구체는 기체 상태로 공급될 수 있다. 제1 반응 가스는 상기 전구체의 핵생성(nucleation)을 보조하기 위한 것으로, 상기 전구체를 산화 또는 환원시키는 가스일 수 있다. 퍼지 가스는 Ar, He, 또는 N2 등을 사용할 수 있으며, 잔존하는 부산물 및 흡착되지 않은 소스 가스 및 제1 반응 가스를 제거할 수 있다. 예를 들어, 핵생성층이 텅스텐(W)으로 이루어지는 경우, 소스 가스는 WF6이고, 제1 반응 가스는 B2H6, SiH4, 및 GeH4 중 적어도 하나일 수 있다. 제1 반응 가스는 후속에서 상기 벌크층의 형성을 위해 사용되는 제2 반응 가스보다 열분해 온도가 낮고 반응성이 높을 수 있다. 따라서, 제1 반응 가스는, 상술한 것과 같이 히팅없이 공급될 수 있다.
다음으로, 벌크층의 형성을 위하여, 소스 가스, 제2 반응 가스, 및 퍼지 가스를 포함하는 가스들이 주입될 수 있다. 상기 공정은, 소스 가스의 공급 단계 및 제2 반응 가스의 공급 단계를 포함하며, 각 공급 단계 이후에 퍼지 가스가 주입되는 단계들을 포함할 수 있다. 상기 단계들을 하나의 증착 사이클로 하여 제2 사이클이 반복하여 수행함으로써, 벌크층을 형성할 수 있다. 반도체 장치의 제조 설비(1)의 가스 공급부(20) 내에서, 소스 가스, 제2 반응 가스, 및 퍼지 가스는 히팅되어 공급될 수 있다.
먼저, 소스 가스 및 퍼지 가스는, 핵생성층의 형성 시와 동일한 가스를 사용할 수 있으나, 이에 한정되지는 않는다. 예시적인 실시예들에서, 제2 반응 가스는 핵생성층의 형성 시 사용한 상기 제1 반응 가스와 상이한 물질일 수 있다. 예를 들어, 제2 반응 가스는 H2일 수 있다. 제2 반응 가스는, 도 1을 참조하여 상술한 것과 같이, 히팅부(GH)에 의해 히팅되어 높은 에너지 상태로 공급됨으로써, 증착되는 도전층의 스텝-커버리지(step coverage)를 향상시키고, 증착 속도를 높여 소스 가스의 사용량을 감소시킬 수 있다. 또한, 상기 제2 반응 가스는 상대적으로 높은 입자속도를 갖고 공급되므로, 종횡비가 높은 구조에 증착하는 경우에도 플럭스(flux) 불균형에 따른 증착의 불균형을 방지할 수 있다.
도 3a 및 도 3b는 예시적인 실시예들에 따른 반도체 장치의 제조 설비의 가스 공급부의 개략도들이다.
도 3a를 참조하면, 가스 공급부(20a)는, 도 1의 실시예에서와 달리, 가스 분배기(GDa)를 포함하지 않을 수 있다. 따라서, 제1 내지 제3 MFC들(24a, 24b, 24c)의 후단 제2 밸브들(25a, 25b, 25c)은, 제1 내지 제3 차징 탱크들(CTa, CTb, CTc)의 전단의 제3 밸브들(27a, 27b, 27c)과 연결될 수 있다. 이 경우, 실시예들에 따라, 제2 밸브들(25a, 25b, 25c) 또는 제3 밸브들(27a, 27b, 27c)은 생략되는 것도 가능할 것이다. 이와 같이, 실시예들에서, 가스 분배기(GDa)의 포함 여부 및 배치 형태는 반도체 장치의 제조 설비의 크기, 증착 챔버(10) 내에서의 기판(SUB) 배치 방식 등에 따라 변경될 수 있다.
도 3b를 참조하면, 가스 공급부(20b)는, 도 1의 실시예에서와 달리, 제1 반응 가스 공급원인 제4 가스 공급원(GSd)으로부터 연장되는 가스 라인(GL)과 제4 차장 탱크(CTd)를 둘러싸는 쿨링부(GC)를 더 포함할 수 있다.
쿨링부(GC)는 제4 가스 공급원(GSd)으로부터 공급되는 제1 반응 가스를 약 4 ℃ 내지 약 40 ℃의 온도로 냉각시킬 수 있다. 쿨링부(GC)는 상기 제1 반응 가스가 히팅부(GH)에 의해 히팅되지 않도록, 히팅부(GH)로부터의 영향을 차단할 수 있다. 쿨링부(GC)는 예를 들어, 냉각 물질, 펠티어 효과(Peltier effect)에 의해 냉각 작용을 할 수 있는 소자, 또는 냉각 팬(cooling fan)과 같은 냉각 장치를 포함할 수 있다. 따라서, 도 3에서는 쿨링부(GC)가 가스 라인(GL)을 감싸는 형태인 것으로 도시되었으나, 이에 한정되지 않으며, 실시예들에서 쿨링부(GC)의 배치 위치 및 형태는 다양하게 변경될 수 있다.
도 4는 예시적인 실시예들에 따른 반도체 장치의 제조 설비의 개략도이다.
도 4를 참조하면, 반도체 장치의 제조 설비(1a)에서, 가스 공급부(20b)는 도 1의 실시예에서와 달리, 제1 내지 제4 차징 탱크들(CTa, CTb, CTc, CTd)을 포함하지 않을 수 있으며, 이에 따라, 가스 라인들(GL)이 가스 분배기(GDa) 및 제4 MFC(24d)로부터 증착 챔버(10)로 바로 연장될 수 있다. 반도체 장치의 제조 설비(1a)는 예를 들어, 화학적 기상 증착(Chemical Vapor Deposition, CVD) 장치일 수 있다. 그 외 다른 구성에 대한 설명들은 도 1을 참조한 설명이 동일하게 적용될 수 있다. 또한, 도 3a 참조하여 상술한 것과 같이 가스 분배기(GDa)가 생략된 형태나, 도 3b를 참조하여 상술한 것과 같은 쿨링부(GC)가 본 실시예에도 적용 가능할 것이다.
도 5는 예시적인 실시예들에 따른 반도체 장치의 제조 설비에 의한 증착 속도를 나타내는 그래프이다.
도 5를 참조하면, 실시예 및 비교예에 의한 박막 증착 속도가 나타난다. 실시예에서는, 도 1의 반도체 장치의 제조 설비(1a)와 같이, 소스 가스, 반응 가스, 및 퍼지 가스를 약 150 ℃로 히팅하여 공급하여 박막을 증착하였고, 비교예에서는, 상기 공정 가스들을 히팅없이 실온인 약 25 ℃로 공급하여 박막을 증착하였다. 증착 사이클 수가 증가함에 따라 박막의 두께가 증가하였으며, 기울기는 증착 속도를 의미한다. 비교예의 경우, 약 0.118
Figure pat00001
/사이클의 증착 속도를 나타내었으며, 실시예의 경우, 비교예보다 높은 약 0.126
Figure pat00002
/사이클의 증착 속도를 나타내었다.
이러한 결과로부터, 비록 증착 챔버(10)(도 1 참조) 내에서 기판 히팅부(14)에 의해 기판(SUB)에 대한 히팅이 이루어지더라도, 공정 가스들을 히팅하여 공급함으로써 증착 속도를 더욱 상승시킬 수 있음을 알 수 있다. 또한, 별도의 시뮬레이션 결과에 따르면, 히팅에 의해, 소스 가스인 WF6의 속도(velocity)가 증가하는 것도 확인하였다.
도 6은 예시적인 실시예들에 따른 반도체 장치의 제조 설비의 가스 라인의 개략적인 단면도이다.
도 6을 참조하면, 제1 히팅부(GHa)에 의해 둘러싸인 가스 라인(GL')의 일부가 도시된다. 본 실시예의 가스 라인(GL')은, 돌출부들(P)이 배치된 스크류(screw) 형태를 갖는 내표면(IWa)을 가질 수 있다. 이와 같은 구조에 의하여, 가스 라인(GL')의 내표면(IWa)의 면적이 증가될 수 있어, 히팅 효율이 향상될 수 있다.
도 7a 및 도 7b는 예시적인 실시예들에 따른 반도체 장치의 제조 설비의 차징 탱크의 개략적인 단면도들이다. 도 7a 및 도 7b에서는 제2 히팅부(GHb)에 의해 둘러싸인 차징 탱크들(CT', CT'')이 각각 도시된다.
도 7a를 참조하면, 본 실시예의 차징 탱크(CT')는, 돌출부들(P)이 배치된 스크류 형태를 갖는 내표면(IWb)을 가질 수 있다. 이와 같은 구조에 의하여, 차징 탱크(CT')의 내표면(IWb)의 면적이 증가될 수 있어, 히팅 효율이 향상될 수 있다.
도 7b를 참조하면, 본 실시예의 차징 탱크(CT'')는, 탱크벽이 일측에서 내부를 향하여 함몰된 형태의 중앙 영역(CR)을 가지며, 중앙 영역(CR)에서 상기 탱크벽들 사이에 개재된 발열부(HL)를 포함할 수 있다. 즉, 발열부(HL)는 차징 탱크(CT'')의 외측벽으로 둘러싸이면서, 차징 탱크(CT'')의 중앙에 개재된 형태로 배치될 수 있다. 발열부(HL)는 예를 들어, 열선과 같은 발열체를 포함할 수 있다. 이와 같은 구조에 의하여, 차징 탱크(CT'') 내부에서의 히팅 효율이 향상될 수 있다. 또한, 실시예들에 따라, 본 실시예의 차징 탱크(CT'')에, 도 7a의 실시예의 내표면(IWb)이 함께 적용되는 것도 가능할 것이다.
도 8a 및 도 8b는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 개략적으로 나타내는 흐름도들이다.
도 9a 내지 도 9g는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다.
도 8a 및 도 9a를 참조하면, 기판(101) 상에 희생층들(110) 및 층간 절연층들(120)을 교대로 적층하여 적층 구조물을 형성할 수 있다(S110).
먼저, 기판(101) 상에 제1 및 제2 수평 희생층들(111, 112) 및 제2 수평 도전층(105)을 형성할 수 있다. 기판(101)은 반도체 물질, Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 제1 및 제2 수평 희생층들(111, 112)은 서로 다른 물질을 포함할 수 있으며, 제2 수평 희생층(112)의 상하에 제1 수평 희생층들(111)이 배치되도록 기판(101) 상에 적층될 수 있다. 제1 및 제2 수평 희생층들(111, 112)은 후속 공정을 통해 제1 수평 도전층(104)(도 9c 참조)으로 교체되는 층들일 수 있다. 예를 들어, 제1 수평 희생층(111)은 층간 절연층들(120)과 동일한 물질로 이루어지고, 제2 수평 희생층(112)은 희생층들(110)과 동일한 물질로 이루어질 수 있다. 제2 수평 도전층(105)은 제1 및 제2 수평 희생층들(111, 112) 상에 증착될 수 있다. 제2 수평 도전층(105)은 반도체 물질을 포함할 수 있으며, 예를 들어 다결정 실리콘을 포함할 수 있다.
다음으로, 제2 수평 도전층(105) 상에, 희생층들(110) 및 층간 절연층들(120)을 교대로 적층할 수 있다. 희생층들(110)은 후속 공정을 통해 게이트 전극들(130)(도 9f 참조)로 교체되는 층일 수 있다. 희생층들(110)은 층간 절연층들(120)과 다른 물질로 형성될 수 있다. 예를 들어, 층간 절연층(120)은 실리콘 산화물 및 실리콘 질화물 중 적어도 한가지로 이루어질 수 있고, 희생층들(110)은 실리콘, 실리콘 산화물, 실리콘 카바이드 및 실리콘 질화물 중에서 선택되는 층간 절연층(120)과 다른 물질로 이루어질 수 있다. 실시예들에서, 층간 절연층들(120)의 두께는 모두 동일하지 않을 수 있다. 예를 들어, 최하부의 층간 절연층(120)은 상대적으로 얇게 형성되고, 최상부의 층간 절연층(120)은 상대적으로 두껍게 형성될 수 있다. 층간 절연층들(120) 및 희생층들(110)의 두께 및 구성하는 막들의 개수는 도시된 것으로부터 다양하게 변경될 수 있다. 최상부에는 셀 영역 절연층(190)이 형성될 수 있다. 셀 영역 절연층(190)은 실리콘 산화물, 실리콘 질화물 등의 절연 물질을 포함할 수 있다.
도 8a 및 도 9b를 참조하면, 상기 적층 구조물을 관통하는 채널 구조물들(CH)을 형성할 수 있다(S120).
먼저, 채널 구조물들(CH)의 형성을 위하여, 채널홀들을 형성할 수 있다. 상기 채널홀들은 상기 적층 구조물을 이방성 식각하여 형성할 수 있으며, 홀 형태로 형성될 수 있다. 상기 적층 구조물의 높이로 인하여, 상기 채널홀들의 측벽은 기판(101)의 상면에 수직하지 않을 수 있다. 상기 채널홀들은 기판(101)의 일부를 리세스하도록 형성될 수 있다.
다음으로, 각각의 상기 채널홀들 내에, 게이트 유전층(145), 채널층(140), 채널 절연층(150), 및 채널 패드(155)를 형성하여, 채널 구조물들(CH)을 형성할 수 있다. 게이트 유전층(145)은 ALD 또는 CVD를 이용하여 균일한 두께를 가지도록 형성될 수 있다. 게이트 유전층(145)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 고유전율(high-k) 유전 물질 또는 이들의 조합을 포함할 수 있다. 본 단계에서 게이트 유전층(145)은 전부 또는 일부가 형성될 수 있으며, 채널 구조물들(CH)을 따라 기판(101)에 수직하게 연장되는 영역이 본 단계에서 형성될 수 있다. 채널층(140)은 상기 채널홀들 내에서 게이트 유전층(145) 상에 형성될 수 있다. 채널층(140)은 다결정 실리콘 또는 단결정 실리콘과 같은 반도체 물질을 포함할 수 있으며, 상기 반도체 물질은 도핑되지 않은 물질이거나, p형 또는 n형 불순물을 포함하는 물질일 수 있다. 채널 절연층(150)은 상기 채널홀들을 충전하도록 형성되며, 절연 물질일 수 있다. 다만, 실시예들에 따라, 채널 절연층(150)이 아닌 도전성 물질로 상기 채널홀들을 매립할 수도 있다. 채널 패드(155)는 도전성 물질로 이루어질 수 있으며, 예를 들어 다결정 실리콘으로 이루어질 수 있다.
또한, 실시예들에 따라, 도 9a를 참조하여 상술한 단계에서, 제1 및 제2 수평 희생층들(111, 112) 및 제2 수평 도전층(105)을 형성하지 않고, 본 단계에서, 상기 채널홀의 하부에 채널층(140)과 연결되는 에피택셜층을 형성할 수도 있다.
도 8a 및 도 9c를 참조하면, 상기 적층 구조물을 관통하는 개구부들(OP)을 형성할 수 있다(S130).
먼저, 개구부들(OP)은 상기 적층 구조물을 x 방향을 따라 분리하도록 복수개로 형성될 수 있다. 개구부들(OP)의 형성 전에, 채널 패드들(155) 상에 셀 영역 절연층(190)을 더 형성할 수 있다. 개구부들(OP)은 포토 리소그래피 공정을 이용하여 마스크층을 형성하고, 희생층들(110) 및 층간 절연층들(120)의 적층 구조물을 이방성 식각함으로써 형성될 수 있다. 개구부들(OP)은 y 방향으로 연장되는 트랜치 형태로 형성될 수 있다.
다음으로, 개구부들(OP)을 통해 제1 및 제2 수평 희생층들(111, 112)을 제거한 후, 제1 수평 도전층(104)을 형성할 수 있다. 제1 및 제2 수평 희생층들(111, 112)의 제거 시, 희생층들(110)을 보호하기 위하여, 개구부들(OP)의 측벽에 별도의 스페이서층을 형성한 후, 제2 수평 희생층(112)을 먼저 제거하고, 제1 수평 희생층들(111)을 제거할 수 있다. 제1 및 제2 수평 희생층들(111, 112)은 예를 들어, 습식 식각 공정에 의해 제거될 수 있다. 제1 수평 희생층들(111)의 제거 공정 시에, 제2 수평 희생층(112)이 제거된 영역에서 노출된 게이트 유전층(145)이 함께 제거될 수 있다. 제1 및 제2 수평 희생층들(111, 112)이 제거된 영역에 도전성 물질을 증착하여 제1 수평 도전층(104)을 형성한 후, 상기 스페이서층을 제거할 수 있다. 제1 수평 도전층(104)은 채널층(140)과 직접 접촉될 수 있다. 제1 및 제2 수평 도전층들(104, 105)은 적어도 일부가 반도체 장치(100)의 공통 소스 라인으로 기능하거나, 기판(101)과 함께 공통 소스 라인으로 기능할 수 있다.
도 8a 및 도 9d를 참조하면, 개구부들(OP)을 통해 노출된 희생층들(110)을 제거하여 측면 개구부들(LT)을 형성할 수 있다(S140).
희생층들(110)은 예를 들어, 습식 식각을 이용하여, 층간 절연층들(120)에 대하여 선택적으로 제거될 수 있다. 그에 따라 층간 절연층들(120) 사이에 복수의 측면 개구부들(LT)이 형성될 수 있으며, 측면 개구부들(LT)을 통해 채널 구조물들(CH)의 측벽의 일부가 노출될 수 있다.
도 8a, 도 9e, 및 도 9f를 참조하면, 측면 개구부들(LT) 내에 게이트 전극들(130)을 형성할 수 있다(S150).
먼저, 도 8b 및 도 9e를 참조하면, 측면 개구부들(LT) 내에 게이트 전극들(130)의 핵생성층(130A)을 형성할 수 있다(S152).
핵생성층(130A)은, 예를 들어, 도 1, 도 3, 도 4, 도 6 내지 도 7b를 참조하여 상술한 반도체 장치의 제조 설비를 이용하여 형성할 수 있다. 핵생성층(130A)은 층간 절연층들(120)의 상하면 및 채널 구조물들(CH)의 측벽을 따라 실질적으로 균일한 두께로 형성될 수 있으며, 측면 개구부들(LT)을 채우지 않는 두께로 형성될 수 있다. 핵생성층(130A)은, 예를 들어, 3 nm 이하의 두께를 가질 수 있다. 실시예들에 따라, 게이트 전극들(130)은 외측에 확산 방지막(diffusion barrier)을 더 포함할 수 있으며, 예컨대, 상기 확산 방지막은 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 티타늄 질화물(TiN) 또는 이들의 조합을 포함할 수 있다.
핵생성층(130A)은 히팅된 소스 가스, 히팅되지 않은 제1 반응 가스, 및 히팅된 퍼지 가스를 순차적으로 공급하여 형성할 수 있다. 예를 들어, 도 1의 가스 공급부(20)에 의해, 소스 가스는 제1 온도로 히팅되어 공급되고, 제1 반응 가스는 히팅되지 않고 상기 제1 온도보다 낮은 제2 온도로 공급될 수 있다. 또한, 퍼지 가스는 상기 제1 온도와 동일하거나 그보다 낮은 제3 온도로 히팅되어 공급될 수 있다. 상기 제1 온도 및 상기 제3 온도는 약 80 ℃내지 약 150 ℃의 범위일 수 있으며, 특히, 약 100 ℃내지 약 150 ℃의 범위일 수 있다. 상기 제2 온도는 약 4 ℃ 내지 약 40 ℃의 범위일 수 있다. 공정 가스들은 증착 챔버(10) 내의 기판(101) 상으로 제공될 수 있다. 증착 챔버(10) 내에서 기판(101)의 온도, 즉 증착 온도는 상기 제1 온도보다 높을 수 있으며, 예를 들어, 약 200 ℃내지 약 750 ℃의 범위일 수 있다.
핵생성층(130A)은 텅스텐(W)일 수 있으며, 소스 가스는 WF6이고, 제1 반응 가스는 B2H6, SiH4, 및 GeH4 중 적어도 하나일 수 있다. 특히, 제1 반응 가스가 B2H6인 경우, 약 40 ℃보다 높은 온도에서 고체 파우더화되어, 가스 라인(GL)을 막거나 제1 반응 가스의 공급이 정상적으로 이루어지지 못하게 할 수 있다. 따라서, 제1 반응 가스는 히팅되지 않거나 도 3의 실시예에서와 같이 쿨링되어 공급될 수 있다.
다음으로, 도 8b 및 도 9f를 참조하면, 핵생성층(130A) 상에 게이트 전극(130)의 벌크층(130B)을 형성할 수 있다(S154).
벌크층(130B)은, 예를 들어, 도 1, 도 3, 도 4, 도 6 내지 도 7b를 참조하여 상술한 반도체 장치의 제조 설비를 이용하여 형성할 수 있다. 벌크층(130B)은 측면 개구부들(LT)을 채우도록 형성될 수 있다. 벌크층(130B)은 핵생성층(130A)보다 두꺼운 두께를 가질 수 있으며, 예를 들어, 15 nm 내지 30 nm의 범위의 두께를 가질 수 있다.
특히, 벌크층(130B)은 히팅된 소스 가스, 히팅된 제2 반응 가스, 및 히팅된 퍼지 가스를 순차적으로 공급하여 형성할 수 있다. 예를 들어, 도 1의 가스 공급부(20)에 의해, 소스 가스는 상기 제1 온도로 히팅되어 공급되고, 제2 반응 가스는 상기 제1 온도와 동일하거나 그보다 높은 제4 온도로 히팅되어 공급될 수 있다. 또한, 퍼지 가스는 상기 제1 온도와 동일하거나 그보다 낮은 제3 온도로 히팅되어 공급될 수 있다. 상기 제4 온도는 약 80 ℃내지 약 150 ℃의 범위일 수 있으며, 특히, 약 100 ℃내지 약 150 ℃의 범위일 수 있다. 증착 챔버(10) 내에서 기판(101)의 온도, 즉 증착 온도는 상기 제1 온도보다 높을 수 있으며, 예를 들어, 약 200 ℃내지 약 750 ℃의 범위일 수 있다.
벌크층(130B)은 텅스텐(W)일 수 있으며, 소스 가스 및 퍼지 가스는, 핵생성층(130A)의 형성 시와 동일한 가스를 사용할 수 있으나, 이에 한정되지는 않는다. 제2 반응 가스는 핵생성층(130A)의 형성 시 사용한 제1 반응 가스와 상이한 물질일 수 있다. 예를 들어, 제2 반응 가스는 H2일 수 있다.
예시적인 실시예들에서, 핵생성층(130A) 및 벌크층(130B)의 형성 시에, 소스 가스, 제1 및 제2 반응 가스들 외에, 핵생성층(130A) 및 벌크층(130B)이 불순물들을 함유하도록 하기 위한 기능 가스를 더 공급할 수도 있다. 이 경우, 상기 기능 가스는, 퍼지 가스와 유사하게 히팅되어 공급될 수 있으나, 이에 한정되지는 않는다.
상기 공정 단계들에 의해, 핵생성층(130A) 및 벌크층(130B)을 각각 포함하는 게이트 전극들(130)이 형성될 수 있다. 게이트 전극들(130)은 이와 같이 적어도 소스 가스 및 반응 가스의 일부를 히팅된 상태로 공급하여 증착되므로, 게이트 전극들(130)의 적층 개수가 증가하고 이에 따라 상기 적층 구조물의 종횡비가 증가하더라도 스텝-커버리지를 확보할 수 있다. 또한, 증착 속도가 높아지므로, 공정 가스들의 사용량을 최소화할 수 있으며, 상기 적층 구조물의 상부와 하부에서의 플럭스 불균형을 최소화할 수 있어, 이에 따른 증착의 균일성을 확보할 수 있다.
이후에, 추가적인 공정을 통해, 측면 개구부들(LT) 내에만 게이트 전극(130)이 배치되도록, 개구부들(OP) 내에 형성된 게이트 전극(130)을 이루는 물질을 식각 공정에 의해 제거할 수 있다. 상하로 인접하는 게이트 전극들(130) 사이의 전기적인 단락을 위하여, 게이트 전극들(130)의 측면은 층간 절연층들(120)의 측면보다 채널 구조물들(CH)을 향해 안쪽으로 리세스되도록 형성될 수 있으나 이에 한정되지는 않는다. 다음으로, 개구부들(OP) 내에 절연 물질을 증착하여 분리 절연층(160)을 형성할 수 있다. 분리 절연층(160)은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물과 같은 절연 물질을 포함할 수 있다. 실시예들에 따라, 분리 절연층(160) 내에 도전층이 더 배치될 수 있으며, 이 경우, 상기 도전층은 제1 및 제2 수평 도전층들(104, 105) 및/또는 기판(101)과 전기적으로 연결될 수 있다.
도 8a 및 도 9g를 참조하면, 게이트 전극들(130)의 상부에 배선 라인들을 포함하는 배선 구조물을 형성할 수 있다(S160).
먼저, 분리 절연층(160) 상에 셀 영역 절연층(190)을 더 형성할 수 있다. 다음으로, 셀 영역 절연층(190)의 일부를 관통하여 채널 구조물들(CH)과 연결되는 채널 콘택 플러그들(175), 채널 콘택 플러그들(175)과 연결되는 비트 라인들(170), 및 비트 라인들(170)의 상부에 배치되며 도시되지 않은 영역에서 비트 라인들(170)과 연결되는 배선 라인들(180)을 포함하는 배선 구조물을 형성할 수 있다. 비트 라인들(170)과 배선 라인들(180)의 사이에는 상부 절연층(192)을 더 형성할 수 있다.
예시적인 실시예들에서, 상기 배선 구조물 중 적어도 일부는 게이트 전극들(130)과 동일한 물질, 예를 들어, 텅스텐(W)을 포함할 수 있다. 이 경우, 텅스텐(W)을 포함하는 상기 배선 구조물도, 상술한 실시예들에 따른 반도체 장치의 제조 설비를 이용하여, 도 8b, 도 9e, 및 도 9f를 참조하여 상술한 것과 같이 핵생성층 및 벌크층을 증착함으로써 형성될 수 있다. 즉, 상기 배선 구조물도 게이트 전극들(130)과 유사하게, 공정 가스들의 일부를 히팅하여 공급함으로써 형성할 수 있다. 다만, 예시적인 실시예들에서, 게이트 전극들(130)은 도 1 또는 도 3의 반도체 장치의 제조 설비를 이용하여 형성하고, 상기 배선 구조물은 도 4의 반도체 장치의 제조 설비를 이용하여 형성할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
101: 기판 104: 제1 수평 도전층
105: 제2 수평 도전층 110: 희생층
120: 층간 절연층 130: 게이트 전극
130A: 핵생성층 130B: 벌크층
140: 채널층 145: 게이트 유전층
150: 채널 절연층 155: 채널 패드
160: 분리 절연층 170: 비트 라인
175: 채널 콘택 플러그 180: 배선 라인
190: 셀 영역 절연층

Claims (20)

  1. 기판 상에 희생층들 및 층간 절연층들을 교대로 적층하여 적층 구조물을 형성하는 단계;
    상기 적층 구조물을 관통하는 채널 구조물들을 형성하는 단계;
    상기 적층 구조물을 관통하는 개구부들을 형성하는 단계;
    상기 개구부들을 통해 노출된 상기 희생층들을 제거하여 측면 개구부들을 형성하는 단계;
    상기 측면 개구부들 내에 게이트 전극들을 형성하는 단계; 및
    상기 게이트 전극들의 상부에 배선 구조물을 형성하는 단계를 포함하고,
    상기 게이트 전극들을 형성하는 단계는,
    소스 가스 및 제1 반응 가스를 공급하여, 상기 측면 개구부들 내에 핵생성층을 형성하는 단계; 및
    상기 소스 가스 및 상기 제1 반응 가스와 다른 제2 반응 가스를 공급하여, 상기 측면 개구부들을 매립하도록 상기 핵생성층 상에 벌크층을 형성하는 단계를 포함하고,
    상기 소스 가스 및 상기 제2 반응 가스는 증착 설비 내의 가스 공급부에서 각각 제1 및 제2 온도로 히팅되어 공급되고, 상기 제1 반응 가스는 히팅되지 않고 상기 제1 및 제2 온도보다 낮은 제3 온도로 공급되는 반도체 장치의 제조방법.
  2. 제1 항에 있어서,
    상기 소스 가스 및 상기 제2 반응 가스는, 상기 가스 공급부의 가스 라인들 주변의 히팅부들에 의해 히팅되는 반도체 장치의 제조방법.
  3. 제1 항에 있어서,
    상기 소스 가스 및 상기 제2 반응 가스는, 상기 가스 공급부의 차징 탱크들 주변의 히팅부들에 의해 히팅되는 반도체 장치의 제조방법.
  4. 제1 항에 있어서,
    상기 제1 및 제2 온도는 약 80 ℃ 내지 약 150 ℃의 범위인 반도체 장치의 제조방법.
  5. 제1 항에 있어서,
    상기 제3 온도는 약 4 ℃ 내지 약 40 ℃의 범위인 반도체 장치의 제조방법.
  6. 제1 항에 있어서,
    상기 핵생성층 및 상기 벌크층을 형성하는 단계에서, 상기 소스 가스, 상기 제1 반응 가스, 및 상기 제2 반응 가스의 공급 후에 퍼지 가스를 더 공급하고,
    상기 퍼지 가스는 상기 증착 설비 내의 상기 가스 공급부에서 제4 온도로 히팅되어 공급되는 반도체 장치의 제조방법.
  7. 제1 항에 있어서,
    상기 제1 반응 가스는 B2H6, SiH4, 및 GeH4 중 적어도 하나이고,
    상기 제2 반응 가스는 H2인 반도체 장치의 제조방법.
  8. 제1 항에 있어서,
    상기 게이트 전극들은 텅스텐(W)을 포함하고,
    상기 소스 가스는 WF6인 반도체 장치의 제조방법.
  9. 제1 항에 있어서,
    상기 핵생성층 및 상기 벌크층을 형성하는 단계에서, 상기 기판은, 상기 증착 설비 내의 증착 챔버 내에서 상기 제1 온도보다 높은 제5 온도로 히팅되는 반도체 장치의 제조방법.
  10. 제1 항에 있어서,
    상기 배선 구조물을 형성하는 단계는, 상기 핵생성층을 형성하는 단계 및 상기 벌크층을 형성하는 단계를 포함하고,
    상기 게이트 전극들을 형성하는 단계에서, 상기 소스 가스, 상기 제1 반응 가스, 및 상기 제2 반응 가스는 상기 가스 공급부 내에서 각각 차징(charging) 탱크들에 저장되었다가 상기 차징 탱크들로부터 공급되며,
    상기 배선 구조물을 형성하는 단계에서, 상기 소스 가스, 상기 제1 반응 가스, 및 상기 제2 반응 가스는 상기 가스 공급부 내에서 상기 차징 탱크들에 저장되지 않고 공급되는 반도체 장치의 제조방법.
  11. 기판 상에 희생층들 및 층간 절연층들을 교대로 적층하여 적층 구조물을 형성하는 단계;
    상기 적층 구조물을 관통하는 채널 구조물들을 형성하는 단계;
    상기 적층 구조물을 관통하는 개구부들을 형성하는 단계;
    상기 개구부들을 통해 노출된 상기 희생층들을 제거하여 측면 개구부들을 형성하는 단계; 및
    상기 측면 개구부들 내에 게이트 전극들을 형성하는 단계를 포함하고,
    상기 게이트 전극들을 형성하는 단계는,
    텅스텐(W)을 함유하는 소스 가스 및 수소(H)를 함유하는 반응 가스를 공급하는 단계; 및
    퍼지 가스를 공급하는 단계를 포함하고,
    상기 소스 가스 및 상기 반응 가스는 증착 설비 내에서 각각 제1 및 제2 온도로 히팅되어 공급되는 반도체 장치의 제조방법.
  12. 제11 항에 있어서,
    상기 퍼지 가스는 상기 증착 설비 내에서 히팅되어 공급되는 반도체 장치의 제조방법.
  13. 소스 가스 및 제1 반응 가스를 공급하여, 기판 상에 핵생성층을 형성하는 단계; 및
    상기 소스 가스 및 상기 제1 반응 가스와 다른 제2 반응 가스를 공급하여, 상기 핵생성층 상에 벌크층을 형성하는 단계를 포함하고,
    상기 소스 가스 및 상기 제2 반응 가스는 증착 설비 내의 가스 공급부에서 각각 제1 및 제2 온도로 히팅되어 공급되고, 상기 제1 및 제2 온도는 상기 증착 설비 내의 증착 챔버에서의 증착 온도보다 낮은 반도체 장치의 제조방법.
  14. 기판을 지지하는 기판 지지부 및 상기 기판 지지부 상에 배치되며, 공정 가스들을 상기 기판 상으로 분출하는 가스 분사부를 포함하는 증착 챔버; 및
    상기 증착 챔버 내에 소스 가스, 제1 및 제2 반응 가스, 및 퍼지 가스를 포함하는 상기 공정 가스들을 공급하는 가스 공급부; 및
    상기 증착 챔버 내로부터 잔류 가스들을 배출하는 가스 배출부를 포함하고,
    상기 가스 공급부는,
    상기 공정 가스들을 공급하는 가스 공급원들;
    상기 공정 가스들의 공급 유량을 제어하는 질량유량계(MFC)들;
    상기 공정 가스들을 통과 또는 차단시키는 밸브들;
    상기 가스 공급원들로부터 상기 증착 챔버로 연장되는 가스 라인들; 및
    상기 가스 라인들 중, 상기 소스 가스가 플로우되는 소스 가스 라인 및 상기 제2 반응 가스가 플로우되는 제2 반응 가스 라인을 둘러싸는 제1 히팅부들을 포함하고,
    상기 가스 라인들 중, 상기 제1 반응 가스가 플로우되는 제1 반응 가스 라인은, 상기 제1 히팅부들과 이격되는 반도체 장치의 제조 설비.
  15. 제14 항에 있어서,
    상기 가스 공급부는, 상기 제1 반응 가스 라인을 냉각시키는 쿨링부를 더 포함하는 반도체 장치의 제조 설비.
  16. 제14 항에 있어서,
    상기 가스 공급부는,
    상기 공정 가스들을 충전했다가 공급하는 차징 탱크들; 및
    상기 차징 탱크들 중 일부를 둘러싸는 제2 히팅부들을 더 포함하는 반도체 장치의 제조 설비.
  17. 제16 항에 있어서,
    상기 제2 히팅부들에 의해 둘러싸이는 일부의 상기 차징 탱크들 각각은, 돌출부들이 배치된 스크류(screw) 형태의 내표면을 갖는 반도체 장치의 제조 설비.
  18. 제16 항에 있어서,
    상기 제2 히팅부들에 의해 둘러싸이는 일부의 상기 차징 탱크들 각각은, 중앙에 개재된 발열부를 포함하는 반도체 장치의 제조 설비.
  19. 제14 항에 있어서,
    상기 소스 가스 라인 및 상기 제2 반응 가스 라인 각각은, 돌출부들이 배치된 스크류 형태의 내표면을 갖는 반도체 장치의 제조 설비.
  20. 기판을 지지하는 기판 지지부 및 상기 기판 지지부 상에 배치되며, 공정 가스들을 상기 기판 상으로 분출하는 가스 분사부를 포함하는 증착 챔버; 및
    상기 증착 챔버 내에 상기 공정 가스들을 공급하는 가스 공급부를 포함하고,
    상기 가스 공급부는, 상기 공정 가스들을 공급하는 가스 공급원들, 상기 가스 공급원들로부터 상기 증착 챔버로 연장되는 가스 라인들, 및 상기 가스 라인들 중 적어도 일부를 둘러싸는 히팅부들을 포함하고,
    상기 히팅부들에 의해, 상기 가스 라인들 내의 상기 공정 가스들은 약 80 ℃ 내지 약 150 ℃의 범위로 히팅되는 반도체 장치의 제조 설비.
KR1020190150270A 2019-11-21 2019-11-21 반도체 장치의 제조방법 및 반도체 장치의 제조 설비 KR20210063493A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190150270A KR20210063493A (ko) 2019-11-21 2019-11-21 반도체 장치의 제조방법 및 반도체 장치의 제조 설비
US16/928,548 US11430665B2 (en) 2019-11-21 2020-07-14 Methods of manufacturing semiconductor devices and apparatuses for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190150270A KR20210063493A (ko) 2019-11-21 2019-11-21 반도체 장치의 제조방법 및 반도체 장치의 제조 설비

Publications (1)

Publication Number Publication Date
KR20210063493A true KR20210063493A (ko) 2021-06-02

Family

ID=75974243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190150270A KR20210063493A (ko) 2019-11-21 2019-11-21 반도체 장치의 제조방법 및 반도체 장치의 제조 설비

Country Status (2)

Country Link
US (1) US11430665B2 (ko)
KR (1) KR20210063493A (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4329171B2 (ja) 1999-07-14 2009-09-09 東京エレクトロン株式会社 成膜方法及び成膜装置
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6989321B2 (en) * 2003-09-30 2006-01-24 Tokyo Electron Limited Low-pressure deposition of metal layers from metal-carbonyl precursors
JP5036354B2 (ja) 2006-04-04 2012-09-26 東京エレクトロン株式会社 成膜装置の排気系構造、成膜装置、および排ガスの処理方法
JP2008013848A (ja) 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
US9157152B2 (en) 2007-03-29 2015-10-13 Tokyo Electron Limited Vapor deposition system
JP2012062502A (ja) 2010-09-14 2012-03-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP6437324B2 (ja) 2014-03-25 2018-12-12 東京エレクトロン株式会社 タングステン膜の成膜方法および半導体装置の製造方法
JP2016186111A (ja) 2015-03-27 2016-10-27 東京エレクトロン株式会社 原料供給方法、原料供給装置及び記憶媒体
US20170029948A1 (en) * 2015-07-28 2017-02-02 Asm Ip Holding B.V. Methods and apparatuses for temperature-indexed thin film deposition
US10615123B2 (en) * 2018-03-14 2020-04-07 Sandisk Technologies Llc Three-dimensional memory device containing compositionally graded word line diffusion barrier layer for and methods of forming the same
US11972952B2 (en) * 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
JP7149884B2 (ja) * 2019-03-20 2022-10-07 東京エレクトロン株式会社 熱処理装置及び成膜方法

Also Published As

Publication number Publication date
US20210159086A1 (en) 2021-05-27
US11430665B2 (en) 2022-08-30

Similar Documents

Publication Publication Date Title
US20210257213A1 (en) Method of forming dielectric material layers using pulsed plasma power, structures and devices including the layers, and systems for forming the layers
US11282698B2 (en) Method of forming topology-controlled amorphous carbon polymer film
KR101088931B1 (ko) 간헐적 전구체 가스 플로우 프로세스를 이용한 금속 층형성 방법
KR102291990B1 (ko) 텅스텐 육플루오르화물(wf6) 에치백을 이용하여 텅스텐 막을 증착하기 위한 방법
KR102345466B1 (ko) Mol(middle of the line) 애플리케이션들을 위한 유기 금속 텅스텐을 형성하기 위한 방법들
US20090325391A1 (en) Ozone and teos process for silicon oxide deposition
KR102514466B1 (ko) 진보된 배선 애플리케이션들을 위한 초박 유전체 확산 배리어 및 에칭 정지 층
KR101217980B1 (ko) 순차 흐름 성막법을 이용한 텅스텐 성막 방법
KR20090026107A (ko) Ｈｄｐ-ｃｖｄ ｄｅｐ/ｅｔｃｈ/ｄｅｐ 프로세스들에서의 불순물 제어
TW202008429A (zh) 半導體裝置的形成方法
US20170051409A1 (en) Thin film deposition apparatus
US20200251340A1 (en) Methods and apparatus for filling a feature disposed in a substrate
US11062940B2 (en) Organometallic precursors, methods of forming a layer using the same and methods of manufacturing semiconductor devices using the same
US20170309491A1 (en) Method of forming tungsten film and method of fabricating semiconductor device using the same
KR20210063493A (ko) 반도체 장치의 제조방법 및 반도체 장치의 제조 설비
US11996286B2 (en) Silicon precursors for silicon nitride deposition
TWI443748B (zh) 製造半導體元件的方法
US11220748B2 (en) Gas supply and layer deposition apparatus including the same
US20240213027A1 (en) Plasma-enhanced method of depositing molybdenum
US20240102157A1 (en) Plasma-enhanced molybdenum deposition
US20240090213A1 (en) Sacrificial layer for forming merged high aspect ratio contacts in 3d nand memory device
US20220178023A1 (en) Method of forming a structure including silicon-carbon material, structure formed using the method, and system for forming the structure
KR101907971B1 (ko) 반도체 소자의 콘택플러그용 금속 증착 방법
KR20070058439A (ko) 금속 카르보닐 전구체를 이용한 루테늄 및 레늄 금속층의저압 증착 방법
TW202409337A (zh) 製造電極結構的方法和製造電極結構的設備