KR101217980B1 - 순차 흐름 성막법을 이용한 텅스텐 성막 방법 - Google Patents

순차 흐름 성막법을 이용한 텅스텐 성막 방법 Download PDF

Info

Publication number
KR101217980B1
KR101217980B1 KR1020117028190A KR20117028190A KR101217980B1 KR 101217980 B1 KR101217980 B1 KR 101217980B1 KR 1020117028190 A KR1020117028190 A KR 1020117028190A KR 20117028190 A KR20117028190 A KR 20117028190A KR 101217980 B1 KR101217980 B1 KR 101217980B1
Authority
KR
South Korea
Prior art keywords
gas
substrate
layer
sccm
precursor
Prior art date
Application number
KR1020117028190A
Other languages
English (en)
Other versions
KR20110134524A (ko
Inventor
츠카사 마스다
다로 이케다
다츠오 하타노
미츠히로 다치바나
히데아키 야마사키
게르트 제이 류신크
팬톤 알 맥필리
산드라 지 말호트라
앤드류 에이치 시몬
존 제이 유르카스
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션, 도쿄엘렉트론가부시키가이샤 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20110134524A publication Critical patent/KR20110134524A/ko
Application granted granted Critical
Publication of KR101217980B1 publication Critical patent/KR101217980B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition

Abstract

본 발명은 SFD(sequential flow deposition)를 사용하여 양호한 표면 형태를 가지는 금속층을 성막하는 방법을 제공한다. 이 방법은, 처리 챔버 내의 기판을 금속 카르보닐 전구체 가스와 환원 가스에 번갈아 노출시키는 것을 포함한다. 금속 카르보닐 전구체 가스에 노출되는 동안, 열 분해에 의해 상기 기판에 얇은 금속층이 성막되고, 후속해서 상기 금속층을 상기 환원 가스에 노출시키는 것은, 상기 금속층으로부터 반응 부산물을 제거하는 것을 돕는다. 원하는 두께의 금속층이 얻어질 때까지 상기 금속 카르보닐 전구체 및 환원 가스에 노출시키는 단계는 반복될 수 있다. 예컨대, 상기 금속 카르보닐 전구체는 W(CO)6, Ni(CO)4, Mo(CO)6, Co2(CO)8, Rh4(CO)12, Re2(CO)10, Cr(CO)6, Ru3(CO)12로부터 선택될 수 있다.

Description

순차 흐름 성막법을 이용한 텅스텐 성막 방법{METHOD FOR DEPOSITING TUNGSTEN LAYERS USING SEQUENTIAL FLOW DEPOSITION}
본 국제 특허 출원은, 2003년 9월 30일자로 출원된 미국 정식 특허 출원 제10/673,910호를 기초로 하고 우선권으로서 의존하며, 이 미국 특허 출원의 전체 내용은 본원에 참조로 인용되어 있다.
본 발명은 반도체 처리에 관한 것이며, 보다 구체적으로 말하자면 금속 카르보닐 전구체로부터 금속층을 성막하는 방법에 관한 것이다.
집적회로 제조하기 위한 다층 배선 방식(multilayer metallization scheme)에 구리(Cu) 금속을 도입하는 것은, Cu 층의 부착과 성장을 촉진하고, Cu가 유전체 재료로 확산되는 것을 방지하기 위한 확산 장벽/라이너의 사용을 필요로 할 수 있다. 유전체 재료 위에 성막되는 장벽/라이너는, Cu와 비반응성 및 비혼합성이며 낮은 전기 저항률을 제공할 수 있는, 텅스텐(W), 몰리브덴(Mo), 탄탈(Ta) 등의 내화 물질을 포함할 수 있다. Cu 금속 배선과 유전체 재료를 집적시키는 기존의 집적 방식은 약 400 ℃ 내지 약 500 ℃, 또는 이보다 낮은 기판 온도에서의 장벽/라이너의 성막 공정을 필요로 할 수 있다.
수소, 실란, 디클로로실란(dechlorosilane) 등과 같은 환원 가스의 존재 하에, 6플루오르화 텅스텐(WF6) 등의 텅스텐 할로겐화물(tungsten-halide) 전구체를 열 분해함으로써, TCVD(열 화학 기상 증착, Thermal Chemical Vapor Deposition) 공정으로 W 층을 형성할 수 있다. 텅스텐 할로겐화물 전구체의 이용의 단점은, 상기 W 층의 재료 성질을 열화시킬 수 있는 할로겐화 부산물이 W 층에 혼입될 수 있다는 것이다.
텅스텐 할로겐화물 전구체와 관련된 전술한 결점을 경감시키기 위해서, 텅스텐 카르보닐 전구체와 같은 비할로겐 함유 텅스텐 전구체가 사용될 수 있다. 그러나, CO 반응 부산물이 열 성막(thermal deposition)된 W 층에 혼입되기 때문에, 금속 카르보닐 전구체[예컨대, W(CO)6]의 열 성막에 의해서 성막된 W 층의 재료 성질이 저하될 수 있다. CO 반응 부산물의 혼입은, 상기 W 층의 (전기) 저항률을 상승시킬 수 있고, 상기 W 층의 표면 상의 및/또는 W 층 내의 W 노듈(nodules)(입자)의 비정상적인 성장에 기인하는 불량한 표면 형태(morphology)를 야기할 수 있다. 집적 회로 제조시, 예컨대 W 층에 금속층(예컨대, 구리)을 스퍼터링 성막할 때 음영 효과(shadow effect)가 발생함으로써, W 노듈의 형성은 W 층의 에칭 거동 및 W 층의 집적에 영향을 줄 수 있다.
본 발명은, CO 반응 부산물이 열 성막된 W 층에 혼입됨으로 인해, W 층의 재료 성질이 저하되는 것을 방지하기 위한 것이다.
본 발명은 SFD(순차 흐름 성막, Sequential Flow Deposition)을 이용하여 기판에 금속층을 성막하는 방법을 제공한다. 상기 방법은, 기판을 금속 카르보닐 전구체 가스에 노출시킴으로써, 상기 금속 카르보닐 전구체 가스의 열 분해에 의해 상기 기판에 금속층을 형성하는 단계와, 그 후에 상기 금속층을 환원 가스에 노출시키는 단계, 그리고 원하는 두께의 금속층이 형성될 때까지 상기 노출 단계들을 반복하는 단계를 포함한다. 본 발명의 한 가지 실시예에 있어서는, 상기 금속 카르보닐 전구체는 W(CO)6, Ni(CO)4, Mo(CO)6, Co2(CO)8, Rh4(CO)12, Re2(CO)10, Cr(CO)6, Ru3(CO)12 중 적어도 하나로부터 선택될 수 있고, 성막된 금속층은 각각 W, Ni, Mo, Co, Rh, Re, Cr, Ru 중 적어도 하나일 수 있다.
본 발명의 다른 한 가지 실시예에서는, W(CO)6 전구체 가스에 상기 기판을 노출시키는 단계와, 상기 W(CO)6 전구체 가스의 열 분해에 의해 상기 기판에 W 층을 형성하는 단계와, 그 후에 환원 가스에 상기 W 층을 노출시키는 단계, 그리고 원하는 두께의 W 층이 형성될 때까지 상기 노출 단계들을 반복하는 단계에 의해서, 기판에 W 층을 성막하는 방법이 제공된다.
본 발명에 의하면, CO 반응 부산물이 열 성막된 W 층에 혼입됨으로 인해 W 층 표면에 노듈이 생성되는 것을 방지하여, W 층의 표면 형태를 크게 개선하고 W 층의 재료 성질이 저하되는 것을 방지할 수 있다.
도 1은 금속층을 성막하기 위한 본 발명의 실시예에 따른 처리 시스템의 단순화된 블록 선도를 도시한다.
도 2는 금속층을 성막하기 위한 본 발명의 실시예에 따른 흐름도를 도시한다.
도 3은 본 발명의 실시예에 따른 금속층의 SFD 동안의 가스 흐름(gas flows)을 개략적으로 도시한다.
도 4는 본 발명의 실시예에 따른 W 층의 두께의 함수로서의 W 층의 노듈의 갯수를 도시한다.
도 5는 본 발명의 실시예에 따른 W 층의 두께의 함수로서의 W 층의 노듈의 개수를 도시한다.
도 6a는 CVD에 의해 성막된 W 층의 단면의 주사전자현미경 사진(SEM micrograph) 및 이 주사전자현미경 사진으로부터 작도된 개략도를 도시한다.
도 6b는 본 발명의 실시예에 따른 성막된 W 층의 단면의 주사전자현미경 사진 및 이 주사전자현미경 사진으로부터 작도된 개략도를 도시한다.
도 1은 본 발명의 실시예에 따른 금속층 성막용 처리 시스템의 단순화된 블록 선도를 도시한다. 상기 처리 시스템(100)은 처리 챔버(1)를 포함하며, 이 처리 챔버(1)는 상부 챔버 섹션(1a)과, 하부 챔버 섹션(1b)과, 배기 챔버(23)를 포함한다. 하부 챔버 섹션(1b)이 배기 챔버(23)와 연결되는 하부 챔버 섹션(1b)의 중간에 원형 개구부(22)가 형성된다.
처리 챔버(1)의 내부에는 피처리 기판(워이퍼)(50)을 수평으로 유지시키기 위한 기판 홀더(2)가 마련된다. 상기 기판 홀더(2)는 배기 챔버(23)의 하부의 중심에서부터 위로 연장된 원통형 지지 부재(3)에 의해 지지된다. 상기 기판 홀더(2)의 가장자리에는, 이 기판 홀더(2)에 기판(50)을 배치하기 위한 가이드 링(4)이 마련된다. 또한, 기판 홀더(2)는, 전원(6)에 의해 제어되며 기판(50)을 가열하는 데 이용되는 히터(5)를 포함한다. 이 히터(5)는 저항 히터일 수 있다. 대안적으로, 히터(5)는 램프 히터(lamp heater)일 수 있다.
처리 중에, 가열된 기판(50)은 W(CO)6 전구체를 열 분해하여 기판(50)에 W 층을 성막하는 것을 가능하게 한다. 기판 홀더(2)는 기판(50)에 원하는 W 층을 성막하기에 적절한 예정된 온도로 가열된다. 처리 챔버(1)의 벽에는 이 챔버 벽을 예정된 온도로 가열하기 위한 히터(도시되지 않음)가 매설되어 있다. 상기 히터는 처리 챔버(1)의 벽의 온도를 약 40 ℃ 내지 약 80 ℃로 유지하게 할 수 있다.
처리 챔버(1)의 상부 챔버 영역(1a)에 샤워헤드(showehead)(10)가 위치한다. 샤워헤드(10)의 바닥에 위치한 샤워헤드 플레이트(10a)는 W(CO)6 전구체 가스를 포함하는 공정 가스를 상기 기판(50) 위에 배치된 처리 구역(60)에 공급하기 위한 다수의 가스 송출 구멍(10b)을 포함한다. 처리 구역(60)은 기판의 직경 및 기판(50)과 샤워헤드(10) 사이의 간극에 의해 한정되는 공간이다.
상부 챔버 섹션(1b)에는, 가스 라인(12)으로부터 가스 분배 구획(10d)으로 공정 가스를 도입하기 위해 개구부(10c)가 마련된다. 샤워헤드(10)의 온도를 제어하여 샤워헤드(10) 내부에서의 W(CO)6 전구체 가스의 분해를 방지하기 위한, 동심의 냉각제 유로(10e)가 마련되어 있다. 샤워헤드(10)의 온도를 약 20 ℃ 내지 약 100 ℃로 제어하기 위해, 냉각제 유로(10e)에는 냉각 유체 공급원(10f)으로부터 물과 같은 냉각 유체가 공급될 수 있다.
가스 라인(12)은 전구체 송출 시스템(300)을 처리 챔버(1)에 연결한다. 전구체 컨테이너(13)가 고체 상태의 W(CO)6 전구체(55)를 수용하고, W(CO)6 전구체(55)를 원하는 W(CO)6 전구체의 증기압을 생성하는 온도에 유지하기 위해서 전구체 컨테이너(13)를 가열하는 전구체 히터(13a)가 마련된다. W(CO)6 전구체(55)는 유리하게는 비교적 높은 증기압, 65 ℃에서 Pvap~1 Torr을 가질 수 있다. 따라서, 처리 챔버(1)로 W(CO)6 전구체 가스를 공급하기 위해서는, 단지 전구체 컨테이너(13) 및 전구체 가스 공급 라인[예컨대, 가스 라인(12)]의 적당한 가열만이 필요할 뿐이다. 또한, W(CO)6 전구체는 약 200 ℃ 미만의 온도에서는 열 분해되지 않는다. 이것은 가열된 챔버 벽과 기상(氣相) 반응물과의 상호작용에 기인한 W(CO)6 전구체의 분해를 상당히 저감시킬 수 있다.
한 가지 실시예에서는, W(CO)6 전구체 증기는 캐리어 가스(carrier gas)를 사용하지 않고서 처리 챔버(1)로 공급되거나, 또는 대안적으로 처리 챔버(1)로의 상기 전구체 증기의 송출을 증가시키기 위해서 캐리어 가스가 사용될 수도 있다. 가스 라인(14)은 가스 공급원(15)으로부터 전구체 컨테이너(13)로 캐리어 가스를 제공할 수 있고, 상기 캐리어 가스 흐름을 제어하는 데 MFC(질량 유량 제어기, Mass Flow Controller)(16)가 사용될 수 있다. 캐리어 가스가 사용되는 경우에는, 캐리어 가스는 고체 W(CO)6 전구체(55)에 스며들도록 전구체 컨테이너(13)의 하부에 도입될 수 있다. 대안적으로는, 캐리어 가스는 전구체 컨테이너(13)에 도입되어 고체 W(CO)6 전구체(55)의 상부에 걸쳐 분산될 수 있다. 전구체 컨테이너(13)로부터의 전체 가스 유량을 측정하기 위해 센서(45)가 마련된다. 예컨대, 이 센서(45)는 MFC를 포함할 수 있고, 처리 챔버(1)로 공급되는 W(CO)6 전구체의 양은 센서(45) 및 MFC(17)를 이용하여 결정될 수 있다. 대안적으로, 센서(45)는 처리 챔버(1)로의 가스 흐름에 있어서 W(CO)6 전구체의 농도를 측정하는 흡광 센서를 포함할 수 있다.
센서(45)의 하류에 위치한 바이패스 라인(41)이 가스 라인(12)을 배기 라인(24)에 연결한다. 바이패스 라인(41)은 가스 라인(12)을 배기하고 처리 챔버(1)로의 W(CO)6 전구체의 공급을 안정화하기 위해 마련된다. 또한, 가스 라인(12)의 분지부 하류에 위치하는 밸브(42)가 바이패스 라인(41)에 마련된다.
가스 라인(12, 14 및 41)을 개별적으로 가열하기 위해 히터(도시되지 않음)가 마련되는데, 이 경우 상기 라인들의 온도는 가스 라인에서의 W(CO)6 전구체의 응축을 피하도록 제어될 수 있다. 가스 라인의 온도는 약 20 ℃ 내지 약 100 ℃ 또는 약 25 ℃ 내지 약 60 ℃로 제어될 수 있다.
희석 가스는 가스 라인(18)을 이용하여 가스 공급원(19)으로부터 가스 라인(12)으로 공급될 수 있다. 이 희석 가스는 공정 가스를 희석시키거나, 공정 가스의 분압(들)을 조정하기 위해서 사용될 수 있다. 가스 라인(18)은 MFC(20)와 밸브(21)를 포함한다. MFC(16, 20)와 밸브(17, 21, 42)는 제어기(40)에 의해 제어되며, 이 제어기는 캐리어 가스, W(CO)6 전구체 가스 및 희석 가스의 공급, 차단 및 유량을 제어한다. 또한, 센서(45)는 제어기(40)에 접속되며, 제어기(40)는 처리 챔버(1)에 대한 W(CO)6 전구체의 원하는 유량을 확보하도록, 센서(45)의 출력에 기초하여 MFC(16)를 통한 상기 캐리어 가스의 유량을 제어한다. 가스 라인(64), MFC(63) 및 밸브(62)를 이용하여, 가스 공급원(61)으로부터 처리 챔버(1)로 환원 가스를 공급할 수 있다. 가스 라인(68), MFC(67) 및 밸브(66)를 이용하여, 가스 공원(65)으로부터 처리 챔버(1)로 정화 가스를 공급할 수 있다. 제어기(40)는 상기 희석 가스 및 상기 정화 가스의 공급, 차단 및 유량을 제어한다.
배기 라인(24)은 배기 챔버(23)를 진공 펌핑 시스템(400)에 연결한다. 처리 공정 동안에 처리 챔버(1)를 원하는 진공도까지 배기하거나 처리 챔버(1)로부터 가스 종(種)을 제거하는 데, 진공 펌프(25)가 사용된다. APC(자동 압력 제어기)(59) 및 트랩(trap)(57)은 진공 펌프(25)와 직렬로 사용될 수 있다. 진공 펌프(25)는 펌핑 속도를 약 5000 리터/초(및 그 이상)까지 올릴 수 있는 TMP(터보 분자 펌프)를 포함할 수 있다. 대안적으로, 진공 펌프(25)는 드라이 펌프(dry pump)를 포함할 수 있다. 처리 동안, 처리 챔버(1)에 공정 가스가 도입될 수 있고, 챔버 압력은 APC(59)에 의해 조정될 수 있다. APC(59)는 나비형 밸브(butterfly-type valve) 또는 게이트 밸브를 포함할 수 있다. 트랩(57)은 반응하지 않은 전구체 재료 및 처리 챔버(1)의 부산물을 수집할 수 있다.
처리 챔버(1)에는, 기판(50)을 유지, 상승, 하강시키기 위한 세 개(두 개만 도시됨)의 기판 리프트 핀(26)이 마련된다. 기판 리프트 핀(26)은 플레이트(27)에 고정되어, 기판 홀더(2)의 상면 아래로 하강될 수 있다. 플레이트(27)를 승·하강시키기 위한 수단으로서, 예컨대 에어 실린더를 이용하는 구동 기구(28)가 마련된다. 기판(50)은 로봇 이송 시스템(도시되지 않음)을 통하여 게이트 밸브(30) 및 챔버 피드-스루(feed through) 통로(29)를 통해 처리 챔버(1) 내외로 이송될 수 있고, 상기 기판 리프트 핀에 의해 받아들여질 수 있다. 기판(50)이 일단 상기 로봇 이송 시스템으로부터 받아들여지면, 기판 리프트 핀(26)을 하강시키는 것에 의해 기판은 기판 홀더(2)의 상면으로 하강된다.
처리 시스템 제어기(500)는, 통신하고 처리 시스템(100)의 출력을 모니터링할 뿐 아니라 처리 시스템(100)의 입력을 활성화시키에 충분한 제어 전압을 발생시킬 수 있는 디지털 입출력 포트와, 마이크로프로세서와, 메모리를 포함한다. 또한, 처리 시스템 제어기(500)는, 제어기(40)와 전구체 히터(13a)를 포함하는 전구체 송출 시스템(300), 처리 챔버(1), 진공 펌핑 시스템(400), 전원(6), 냉각 유체 공급원(10f)과 결합되어 정보를 교환한다. 진공 펌핑 시스템(400)에서, 처리 시스템 제어기(500)는 처리 챔버(1) 내의 압력을 제어하기 위해 APC(59)와 결합되어 정보를 교환한다. 메모리에 저장된 프로그램이 전술한 처리 시스템(100)의 구성 요소들을 저장된 처리 레시피(process recipe)에 따라서 제어하는 데 이용된다. 처리 시스템 제어기(500)의 한 가지 예는 텍사스주 달라스 소재의 Dell Corporation에서 시판하는 DELL PRECISION WORKSTATION 610TM이다.
도 1에 도시되고 설명되는 바와 같이, W 층을 형성하기 위한 처리 시스템은 단일의 웨이퍼 처리 챔버를 포함할 수 있다. 대안적으로, 상기 처리 시스템은 동시에 다수의 기판(웨이퍼)을 처리할 수 있는 배치 타입(batch type)의 처리 챔버를 포함할 수 있다. 상기 기판은, 예컨대 반도체 웨이퍼(예컨대, Si 웨이퍼) 이외에도, LCD 기판, 유리 기판, 또는 화합물 반도체 기판 등을 포함할 수 있다. 상기 처리 챔버는 200 mm 기판, 300 mm 기판 등의 임의의 크기의 기판, 또는 보다 큰 기판도 처리할 수 있다. 상기 금속층은, 예컨대 기판을 덮은 SiO2, Ta, TaN, Ti, TiN, 또는 고유전율 재료(high-k)의 층 상에 성막될 수 있다.
일반적으로, 다양한 금속층은 대응하는 금속 카르보닐 전구체로부터 성막될 수 있다. 이것은 W(CO)6, Ni(CO)4, Mo(CO)6, Co2(CO)8, Rh4(CO)12, Re2(CO)10, Cr(CO)6, Ru3(CO)12 전구체로부터 W, Ni, Mo, Co, Rh, Re, Cr, Ru 금속층을 각각 성막하는 것을 포함한다.
도 2는 본 발명의 실시예에 따라서 금속층을 성막하기 위한 흐름도이다. 단계 200에서 공정이 시작된다. 단계 202에서 처리 챔버에 기판을 장입하고, 이 기판을 기판 홀더로 예정 온도까지 가열한다. 단계 204에서, 기판을 금속 카르보닐 전구체 가스에 노출시켜서, 금속 카르보닐 전구체의 열 분해에 의해 기판에 금속층을 형성한다. 단계 206에서, 상기 금속층을 환원 가스에 노출시킨다. 단계 208에서, 상기 처리를 반복하여 더 두꺼운 금속층을 성막할 것인지, 또는 원하는 금속층의 두께가 형성되었다면 단계 210에서 처리를 끝낼 것인지를 결정한다.
원칙적으로는, 금속 카르보닐 전구체의 금속 원자가 이미 0가(zero-valent)이기 때문에, 금속 카르보닐 전구체로부터 금속층을 열 분해시키는 데에는 환원 가스가 필요하지 않다. 금속 카르보닐 전구체의 열 분해 및 후속되는 기판에의 금속 성막은 주로 기판으로부터의 CO 제거 및 기판의 CO 부산물의 탈착(desorption)에 의해 진행된다. 상기 금속층에 CO 부산물이 혼입되는 것은 상기 금속 카르보닐 전구체의 불완전한 분해와, 금속층으로부터 흡착된 CO 부산물의 불완전한 제거, 그리고 상기 처리 챔버에서 상기 금속층으로의 CO 부산물의 재흡착에 의해 발생할 수 있다. 금속층으로의 CO 반응 부산물의 혼입은, 상기 금속층의 (전기) 저항률을 증가시킬 수 있고, 금속층의 표면 상의 및/또는 금속층 내의 노듈(금속 입자들)의 비정상적인 성장에 기인한 불량한 표면 구조를 야기할 수 있다.
금속 카르보닐 전구체 및 선택적으로는 캐리어 가스와 희석 가스를 포함하는 금속 카르보닐 전구체 가스에 기판을 노출시킴으로써, 기판에 약 5 Å 내지 약 60 Å 두께의 얇은 금속층이 성막된다. 그 후, 상기 성막된 금속층을 환원 가스 및 선택적으로는 희석 가스에 노출시켜서, 성막된 금속층으로부터 CO 부산물과 불순물을 제거하는 것을 돕는다. 환원 가스에 상기 금속층을 노출시킨 다음에, 만약 더 두꺼운 금속층을 원하면 상기 금속층의 성막 공정을 반복할 수 있고, 또는 원하는 두께의 금속층이 형성되었다면, 상기 성막 공정을 끝낼 수 있다. 화학 기상 증착(CVD)이라는 용어는 비주기적인(non-cyclical) 성막 공정, 즉 금속 성막 공정 동안 기판이 금속 카르보닐 전구체 가스에 단지 한 번만 노출되는 경우에 사용되는 용어라고 하는 점을 주의해야 한다.
도 3은 본 발명의 실시예에 따른 금속층의 SFD 동안의 가스 흐름을 개략적으로 도시한다. 도 3에 도시된 실시예에서는, 정화 가스(예컨대, Ar)가 처리 챔버에 유입되어, 성막 공정 동안 연속적으로 흐른다. 정화 가스의 유량은 SFD 공정 동안에 일정하거나, 또는 SFD 공정 동안에 변할 수 있다. 정화 가스는 반응물(예컨대, 금속 카르보닐 전구체와 환원 가스)과 반응 부산물을 기판에서 효율적으로 제거할 수 있도록 선택된다. 예컨대, 정화 가스는 Ar, He, Kr, Xe, N2와 같은 불활성 가스를 포함할 수 있다. 금속 카르보닐 전구체 가스와 환원 가스는, 성막 공정 동안에 기판에 노출되도록 처리 챔버에 번갈아 유입된다. 금속 카르보닐 전구체 가스는 캐리어 가스와 희석 가스를 더 포함할 수 있다. 또한, 환원 가스는 희석 가스를 더 포함할 수 있다. 예컨대, 캐리어 가스 및 희석 가스는 Ar, He, Kr, Xe, N2와 같은 불활성 가스를 포함할 수 있다. 상기 성막 공정 동안, 진공 펌핑 시스템을 이용하여 가스들을 상기 처리 챔버로부터 연속적으로 배기시킨다.
도 3을 계속 참조해보면, 상기 처리 챔버에서 상기 정화 가스의 흐름이 만들어진 후에, 예정된 시간인 TW 동안 금속 카르보닐 전구체 가스가 처리 챔버에 유입된다. 시간 TW의 길이는 원하는 층 두께의 금속층을 성막하도록 선택된다. 시간 TW의 길이는, 예컨대 금속 카르보닐 전구체의 반응성과, 불활성 가스와 금속 카르보닐 전구체의 희석, 그리고 처리 시스템의 흐름 특성에 의존한다. 시간 TW의 종료시, 상기 금속 카르보닐 전구체 가스의 흐름은 중단되며, 정화 가스 및 선택적으로 희석 가스에 의해 처리 시스템은 시간 Ti 동안 정화된다.
시간 Ti의 종료시, 환원 가스가 예정된 시간인 Ts 동안 공정 챔버에 유입된다. 시간 Ts는 부산물에 작용하여 금속층의 표면으로부터 부산물을 제거하는 데 도움을 주도록 환원 가스의 충분한 양을 노출시킬 수 있게 충분히 길게 선택된다. 일반적으로, 환원 가스는 금속층으로부터 반응 부산물을 제거하는 데 도움을 줄 수 있는 가스를 포함할 수 있다. 환원 가스는, 예컨대 실란(SiH4), 디실란(Si2H6), 디클로로실란(SiCl2H2)과 같은 실리콘 함유 가스를 포함할 수 있다. 대안적으로는, 상기 환원 가스는, 예컨대 일반식이 BxH3x인 브롬 함유 가스를 포함할 수 있다. 예컨대, 이것은 보란(BH3), 디보란(B2H6), 트리보란(B3H9) 등을 포함한다. 대안적으로, 상기 환원 가스는, 예컨대 암모니아(NH3)와 같은 질소 함유 가스를 포함할 수 있다. 또한, 상기 환원 가스는 전술한 가스들 중 하나 이상을 포함할 수 있다.
시간 Ts의 종료시, 환원 가스의 흐름이 중단되며, 처리 시스템은 정화 가스 및 선택적으로는 희석 가스에 의해 시간 Tf 동안 정화된다. 기간 Ti 와 시간 Tf는 길이가 같거나, 서로 다를 수 있다.
도 3에서 개략적으로 도시된 SFD 공정 동안, 증착 시간 Tc는 시간 Tw, Ti, Ts, Tf로 구성된다. 시간 Tw 동안에는 금속 카르보닐 전구체의 열 분해에 의해 얇은 금속층이 기판 상에 성막되고, Ti 기간 동안에는 금속 카르보닐 전구체 및 CO 등과 같은 반응 부산물이 처리 챔버에서 정화되며, 시간 Ts 동안에는 시간 Tw 동안 성막된 상기 금속층을, 금속층으로부터 반응 부산물을 제거하는 데 도움을 주는 환원 가스에 노출시키고, 시간 Tf 동안에는 상기 환원 가스 및 임의의 부산물을 상기 처리 챔버에서 정화시킨다. 전술한 바와 같이, SFD 공정은 원하는 두께의 금속층을 형성하기 위해 반복될 수 있다.
원하는 두께의 금속층을 성막할 수 있게 하는 적절한 처리 조건은, 직접적인 실험 및/또는 DOE(실험 계획법, design of experiment)에 의해 정해질 수 있다. 예컨대, 기간 Tw, Ti, Ts, Tf의 길이, 온도(예컨대, 기판의 온도), 처리 압력, 처리 가스, 처리 가스의 상대적인 가스 유량은, 조정 가능한 공정 파라미터에 포함될 수 있다. 금속층의 특성을 최적화하기 위해서 각 시간 Tw, Ti, Ts, Tf의 길이를 독립적으로 변화시킬 수 있다. 각각의 성막 사이클에서 각 시간 Tw, Ti, Ts, Tf의 길이는 동일할 수 있고, 또는 이와 다르게, 다른 성막 사이클에서 각각의 시간의 길이는 변화할 수 있다. 일반적으로, 시간 Tw는 약 1초 내지 약 500초의 범위로서, 예컨대 약 10초일 수 있고, 시간 Ts는 약 1초 내지 약 120초의 범위로서, 예컨대 약 5초일 수 있으며, 시간 Ti 및 시간 Tf는 약 120초 미만으로서, 예컨대 약 30초일 수 있다.
본 발명의 다른 실시예에서는, 금속 카르보닐 전구체 가스와 환원 가스 중 하나가 흐르지 않을 때(예컨대, 시간 Ti 와 Tf), 정화 가스가 처리 챔버에 순차적으로 유입될 수 있다. 본 발명의 다른 실시예에서는, 상기 성막 공정에서 정화 가스가 생략될 수도 있다.
한 예에서는, W(CO)6 전구체 가스, SiH4 환원 가스, Ar 캐리어 가스, Ar 희석 가스, Ar 정화 가스를 이용하는 도 2에 도시된 SFD에 의해 W 층이 형성될 수 있다. W(CO)6 가스의 유량은, 예컨대 약 4 sccm 미만일 수 있고, SiH4 환원 가스의 유량은, 예컨대 약 500 sccm 미만일 수 있으며 , Ar 캐리어 가스의 유량은, 예컨대 약 50 sccm 내지 약 500 sccm의 범위, 또는 약 50 sccm 내지 약 200 sccm의 범위일 수 있다. W(CO)6 가스가 흐르는 동안 Ar 희석 가스의 유량은, 예컨대 약 50 sccm 내지 약 1000 sccm의 범위, 또는 약 50 sccm 내지 약 500 sccm의 범위일 수 있다. SiH4 가스가 흐르는 동안, Ar 희석 가스의 유량은, 예컨대 약 50 sccm 내지 약 2000 sccm의 범위, 또는 약 100 sccm 내지 약 1000 sccm의 범위일 수 있다. Ar 정화 가스의 유량은, 예컨대 약 100 sccm 내지 약 1000 sccm의 범위일 수 있다. 처리 챔버의 처리 압력은, 예컨대 약 5 Torr 미만, 또는 약 0.2 Torr일 수 있고, 기판 온도는, 약 200 ℃ 내지 약 600 ℃의 범위, 예컨대 약 410 ℃일 수 있다. 시간 Tw, Ti, Ts, Tf는, 예컨대 각각 약 6초, 약 30초, 약 10초, 약 30초일 수 있다.
도 4는 본 발명의 실시예에 따른 W 층의 노듈의 갯수를 W 층의 두께의 함수로서 도시한다. 도 4에서, W 층에 형성된 노듈의 갯수는 주사전자현미경(SEM) 사진을 이용하여 250 nm × 250 nm의 면적에 걸쳐서 시각적으로 관찰된 것이다. 곡선 A는 W(CO)6 가스, Ar 캐리어 가스, Ar 희석 가스를 이용해 CVD에 의해 성막된 W 층에서 관찰된 노듈의 갯수를 나타낸다. 성막 조건은 약 410 ℃의 기판 온도, 약 0.3 Torr의 챔버 압력, 약 90 sccm의 Ar 캐리어 가스의 유량, 약 250 sccm의 Ar 희석 가스의 유량을 포함한다. W 층의 두께가 약 30 Å을 초과하기까지는, SEM에서 노듈은 거의 관찰되지 않았다. W 층의 두께가 약 60 Å일 때, 더 크고, 더 많은 수의 노듈이 W 층에서 관찰되었다. 따라서, CVD를 사용할 경우, 거의 노듈이 없는 W 층을 성막하기 위해서는 W 층의 두께가 약 30 Å을 초과하면 안된다.
도 4에서 곡선 B는 순차 흐름 성막(SFD)에 의해 성막된 W 층에서 관찰된 노듈의 갯수를 도시한다. 이 W 층은 다섯 번의 성막 사이클을 사용하여 성막되었으며(도 2의 TC참조), 각 성막 사이클에서는 평균적으로 약 12 Å, 약 21 Å, 약 30 Å, 약 40 Å, 약 61 Å의 W 층이 기판에 성막되었다. Ar은 캐리어 가스, 환원 가스, 정화 가스로서 사용되었고, 환원 가스는 SiH4이었다. 각 성막 주기마다 상기 W 층의 두께가 약 40 Å 이하일 때는 순차 흐름 성막에 의해 성막된 W 층에서는 노듈이 거의 관찰되지 않았다. 성막 사이클당 W 층의 두께가 약 40 Å일 때는, 노듈이 거의 관찰되지 않았다. 도 4의 곡선 A와 곡선 B를 비교하면, 순차 흐름 성막의 사용으로 W 층에의 노듈 생성을 억제함으로써, 약 30 Å보다 두꺼운 W 층의 표면 형태(surface morphology)가 크게 개선될 수 있음을 알 수 있다. 예컨대, 상기 개선된 표면 형태는, W 층의 형성 후에 후속되는 처리가, 스퍼터링 또는 플라즈마 강화 CVD(plasma-enhanced CVD)에 의해 비아(via) 또는 콘택트 홀(contact holes)에 재료들을 성막하는 경우 바람직하다.
도 5는 본 발명의 실시예에 따른 W 층의 노듈의 갯수를 W 층의 두께의 함수로서 도시한 것이다. 도 5에서, W 층에 형성된 노듈의 갯수는 주사전자현미경 사진을 이용하여 250 nm × 250 nm의 면적에 걸쳐서 시각적으로 관찰된 것이다. 도 5에서, 수평축은 성막된 W 층의 총 두께를 나타낸다. 예컨대, 약 200 Å의 두께를 가지는 W 층은 W 성막 사이클당 W 층의 두께가 약 40 Å인 성막 사이클을 5회에 걸쳐 이용하여 성막한 것이고, 약 450 Å의 두께를 가지는 W 층은 성막 사이클당 W 층의 두께가 약 45 Å인 성막 사이클을 10회에 걸쳐 이용하여 성막한 것이다.
또한, 도 5는 CVD에 의해 성막된 W 층에서 관찰된 노듈의 갯수를 또한 보여주고 있다. 상기 CVD 조건은 약 410 ℃의 기판 온도, 약 0.3 Torr의 챔버 압력을 포함한다. CVD1(■) 공정에서는, Ar 캐리어 가스의 유량이 약 90 sccm이고, Ar 희석 가스의 유량이 약 250 sccm인 반면에, CVD2(◇) 공정에서는, Ar 캐리어 가스의 유량이 약 100 sccm이고, Ar 희석 가스의 유량이 약 800 sccm이었다. CVD와 SFD에 의해 성막된 W 층에서 관찰된 노듈의 개수를 비교하면, SFD의 사용이 약 30 Å보다 두꺼운 W 층의 표면 형태를 크게 개선시킬 수 있고, SFD가 양호한 표현 형태를 가진 두꺼운 W 층의 성막을 가능하게 함을 알 수 있다.
도 6a는 CVD에 의해 성막된 W 층의 단면의 주사전자현미경 사진과 주사전자현미경 사진으로부터 작도한 개략적인 구조를 보여준다. 도 6a는 상기 W 층에서 관찰된 다수의 W 노듈(4) 때문에 불량한 표현 형태를 갖는 W 층을 보여주고 있다. 도 6b는 본 발명의 실시예에 따른 순차 흐름 성막에 의해 성막된 W 층의, 단면의 주사전자현미경 사진과 주사전자현미경 사진으로부터 작도한 개략적 구조를 보여준다. W 층은 도 3에서 설명한 상기 순차 흐름 성막에 의해 성막되었으며, 이 순차 흐름 성막에서는 SiH4를 포함하는 환원 가스와 W(CO)6 전구체 가스가 처리 챔버에 번갈아 유입된다. 도 6b는 상기 W 층에서 노듈이 거의 관찰되지 않거나 전혀 없는 양호한 표현 형태를 가진 W 층을 보여주고 있다.
평탄한 기판에 W를 성막하는 것에 추가하여, 큰 종횡비(high aspect ratio)를 갖는 미세구조(microstructure)에 W 층을 순차 흐름 성막하면, CVD에 의해 성막된 W 층과 비교할 때 W 층의 형태가 개선된다. 한 예에서는, 약 410 ℃의 기판 온도에서 10회 성막 사이클을 갖는 SFD를 이용하여, 약 5:1의 종횡비(미세구조의 높이를 미세구조의 폭으로 나눈 값)를 가진 비아 미세구조에 W 층을 성막하였다. W 전구체로서 W(CO)6가, 캐리어 가스로서 Ar 가스(예컨대, 유량이 약 100 sccm)가, 희석 가스로서 Ar 가스(예컨대, 유량이 약 800 sccm)가 사용되었다. 또한, 환원 가스로서 SiH4가 사용되었고, 공정 압력은 약 0.3 내지 약 0.4 Torr로 유지되었다. 순차 흐름 성막에 의해 성막된 W 층의 단차 피복성(step coverage)은, 약 0.4(미세구조의 하부 부근에서의 미세구조 측벽 상의 W 층의 두께를 미세구조에서 멀리 떨어진 기판 상의 W 층의 두께로 나눈 값)이었다.
본 발명을 실시함에 있어서, 본 발명의 다양한 변형과 변화가 채용될 수 있음은 이해되어야 한다. 그러므로, 본 발명은 첨부된 청구범위의 범위 내에서, 본 명세서에 구체적으로 기술된 것과 다르게 실시될 수 있음이 이해되어야 한다.

Claims (37)

  1. 기판에 W 층을 성막하는 방법에 있어서,
    처리 챔버에 기판을 장입하는 단계;
    먼저, 상기 기판을 W(CO)6 전구체 가스의 열 분해 및 기판으로부터의 CO 부산물의 탈착이 이루어지는 기판 온도로 유지한 상태에서, 상기 기판을 W(CO)6 전구체 가스에 노출시켜, 상기 기판에 두께가 5 Å 내지 60 Å 인 W 층을 각 성막 사이클마다 성막하고,
    다음으로, 상기 W 층을 환원 가스에 노출시키는 것을 포함하는 순차 성막 사이클을 수행하는 단계; 및
    원하는 두께의 W 층이 형성될 때까지, 상기 성막 사이클을 반복하는 단계
    를 포함하는 기판에 W 층을 성막하는 방법.
  2. 제1항에 있어서, 상기 W(CO)6 전구체의 유량은 4 sccm 미만인 것인 기판에 W 층을 성막하는 방법.
  3. 제1항에 있어서, 상기 W(CO)6 전구체 가스는 희석 가스와 캐리어 가스 중 적어도 하나를 더 포함하는 것인 기판에 W 층을 성막하는 방법.
  4. 제3항에 있어서, 상기 희석 가스와 상기 캐리어 가스 중 적어도 하나는 불활성 가스를 포함하는 것인 기판에 W 층을 성막하는 방법.
  5. 제4항에 있어서, 상기 불활성 가스는 Ar, He, Kr, Xe, N2 중 적어도 하나를 포함하는 것인 기판에 W 층을 성막하는 방법.
  6. 제4항에 있어서, 상기 전구체 가스는 유량이 50 sccm 내지 500 sccm인 캐리어 가스를 포함하는 것인 기판에 W 층을 성막하는 방법.
  7. 제6항에 있어서, 상기 캐리어 가스의 유량은 50 sccm 내지 200 sccm인 것인 기판에 W 층을 성막하는 방법.
  8. 제4항에 있어서, 상기 전구체 가스는 유량이 50 sccm 내지 1000 sccm인 희석 가스를 포함하는 것인 기판에 W 층을 성막하는 방법.
  9. 제8항에 있어서, 상기 희석 가스의 유량은 50 sccm 내지 500 sccm인 것인 기판에 W 층을 성막하는 방법.
  10. 제1항에 있어서, 상기 W(CO)6 전구체는 1초 내지 500초 동안 흐르는 것인 기판에 W 층을 성막하는 방법.
  11. 제1항에 있어서, 상기 환원 가스는 실리콘 함유 가스, 붕소 함유 가스, 질소 함유 가스 중 적어도 하나를 포함하는 것인 기판에 W 층을 성막하는 방법.
  12. 제11항에 있어서, 상기 환원 가스는 SiH4, Si2H6, SiCl2H2 중 적어도 하나를 포함하는 것인 기판에 W 층을 성막하는 방법.
  13. 제11항에 있어서, 상기 환원 가스는 BH3, B2H6, B3H9 중 적어도 하나를 포함하는 것인 기판에 W 층을 성막하는 방법.
  14. 제11항에 있어서, 상기 환원 가스는 NH3를 포함하는 것인 기판에 W 층을 성막하는 방법.
  15. 제1항에 있어서, 상기 환원 가스의 유량은 500 sccm 미만인 것인 기판에 W 층을 성막하는 방법.
  16. 제1항에 있어서, 상기 환원 가스는 1초 내지 120초 동안 흐르는 것인 기판에 W 층을 성막하는 방법.
  17. 제1항에 있어서, 상기 환원 가스는 희석 가스를 더 포함하는 것인 기판에 W 층을 성막하는 방법.
  18. 제17항에 있어서, 상기 희석 가스는 불활성 가스를 포함하는 것인 기판에 W 층을 성막하는 방법.
  19. 제18항에 있어서, 상기 불활성 가스는 Ar, He, Kr, Xe, N2 중 적어도 하나를 포함하는 것인 기판에 W 층을 성막하는 방법.
  20. 제17항에 있어서, 상기 희석 가스의 유량은 50 sccm 내지 2000 sccm인 것인 기판에 W 층을 성막하는 방법.
  21. 제20항에 있어서, 상기 희석 가스의 유량은 100 sccm 내지 1000 sccm인 것인 기판에 W 층을 성막하는 방법.
  22. 제1항에 있어서, 상기 W(CO)6 전구체와 상기 환원 가스는 상기 처리 챔버에 순차적으로 유입되는 것인 기판에 W 층을 성막하는 방법.
  23. 제1항에 있어서, 상기 처리 챔버에 기판을 장입하는 단계 이후에, 처리 챔버에 정화 가스를 유입하는 단계를 더 포함하는 것인 기판에 W 층을 성막하는 방법.
  24. 제23항에 있어서, 상기 정화 가스는 불활성 가스를 포함하는 것인 기판에 W 층을 성막하는 방법.
  25. 제24항에 있어서, 상기 불활성 가스는 Ar, He, Kr, Xe, N2 중 적어도 하나를 포함하는 것인 기판에 W 층을 성막하는 방법.
  26. 제23항에 있어서, 상기 정화 가스는 상기 처리 챔버에 연속적으로 유입되는 것인 기판에 W 층을 성막하는 방법.
  27. 제23항에 있어서, 상기 정화 가스는 상기 기판을 W(CO)6 전구체 가스에 노출시키는 단계 및 상기 W 층을 환원 가스에 노출시키는 단계 중 적어도 하나보다 이전에 처리 챔버에 유입되는 것인 기판에 W 층을 성막하는 방법.
  28. 제27항에 있어서, 상기 정화 가스는 상기 기판을 W(CO)6 전구체 가스에 노출시키는 단계 및 상기 W 층을 환원 가스에 노출시키는 단계 중 적어도 하나보다 이전에 120초 미만 동안 유입되는 것인 기판에 W 층을 성막하는 방법.
  29. 제23항에 있어서, 상기 정화 가스의 유량은 100 sccm 내지 1000 sccm인 것인 기판에 W 층을 성막하는 방법.
  30. 제1항에 있어서, 상기 기판의 온도는 200 ℃ 내지 600℃인 것인 기판에 W 층을 성막하는 방법.
  31. 제30항에 있어서, 상기 기판의 온도는 410 ℃인 것인 기판에 W 층을 성막하는 방법.
  32. 제1항에 있어서, 처리 챔버의 압력은 5 Torr 미만인 것인 기판에 W 층을 성막하는 방법.
  33. 제32항에 있어서, 처리 쳄버의 압력은 0.2 Torr인 것인 기판에 W 층을 성막하는 방법.
  34. 제1항에 있어서, 1회의 성막 사이클에서 성막되는 상기 W 층의 두께는 12 Å 내지 60 Å인 것인 기판에 W 층을 성막하는 방법.
  35. 제34항에 있어서, 1회의 성막 사이클에서 성막되는 상기 W 층의 두께는 15 Å 내지 30 Å인 것인 기판에 W 층을 성막하는 방법.
  36. 제1항에 있어서, 상기 기판은 반도체 기판, LCD 기판, 유리 기판 중 적어도 하나를 포함하는 것인 기판에 W 층을 성막하는 방법.
  37. 제36항에 있어서, 상기 반도체 기판은 Si, SiO2, Ta, TaN, Ti, TiN, 고유전율(high-k) 재료 중 적어도 하나를 포함하는 것인 기판에 W 층을 성막하는 방법.
KR1020117028190A 2003-09-30 2004-09-07 순차 흐름 성막법을 이용한 텅스텐 성막 방법 KR101217980B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/673,910 US20050069641A1 (en) 2003-09-30 2003-09-30 Method for depositing metal layers using sequential flow deposition
US10/673,910 2003-09-30
PCT/US2004/028891 WO2005034222A1 (en) 2003-09-30 2004-09-07 Method for depositing metal layers using sequential flow deposition

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020067005658A Division KR101134713B1 (ko) 2003-09-30 2004-09-07 순차 흐름 성막법을 이용한 금속층 성막 방법

Publications (2)

Publication Number Publication Date
KR20110134524A KR20110134524A (ko) 2011-12-14
KR101217980B1 true KR101217980B1 (ko) 2013-01-02

Family

ID=34376740

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020067005658A KR101134713B1 (ko) 2003-09-30 2004-09-07 순차 흐름 성막법을 이용한 금속층 성막 방법
KR1020117028190A KR101217980B1 (ko) 2003-09-30 2004-09-07 순차 흐름 성막법을 이용한 텅스텐 성막 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020067005658A KR101134713B1 (ko) 2003-09-30 2004-09-07 순차 흐름 성막법을 이용한 금속층 성막 방법

Country Status (6)

Country Link
US (1) US20050069641A1 (ko)
JP (1) JP4965260B2 (ko)
KR (2) KR101134713B1 (ko)
CN (1) CN100472724C (ko)
TW (1) TWI290859B (ko)
WO (1) WO2005034222A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427426B2 (en) * 2002-11-06 2008-09-23 Tokyo Electron Limited CVD method for forming metal film by using metal carbonyl gas
US7735452B2 (en) * 2005-07-08 2010-06-15 Mks Instruments, Inc. Sensor for pulsed deposition monitoring and control
JP2007048926A (ja) * 2005-08-10 2007-02-22 Tokyo Electron Ltd Ｗ系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体
US20070224708A1 (en) * 2006-03-21 2007-09-27 Sowmya Krishnan Mass pulse sensor and process-gas system and method
US20070231489A1 (en) * 2006-03-29 2007-10-04 Tokyo Electron Limited Method for introducing a precursor gas to a vapor deposition system
JP5193913B2 (ja) * 2009-03-12 2013-05-08 東京エレクトロン株式会社 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
JP4943536B2 (ja) * 2009-10-30 2012-05-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5909841B2 (ja) * 2011-11-22 2016-04-27 株式会社Ｊｏｌｅｄ 表示パネルの製造方法、表示パネルおよび表示装置
CN102560412A (zh) * 2012-01-20 2012-07-11 中国钢研科技集团有限公司 纯钨或钼薄壁器件的制备方法
US9624577B2 (en) * 2014-07-22 2017-04-18 Applied Materials, Inc. Deposition of metal doped amorphous carbon film
JP6467239B2 (ja) 2015-02-16 2019-02-06 東京エレクトロン株式会社 ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
CN106929823A (zh) * 2017-03-12 2017-07-07 苏州南尔材料科技有限公司 一种采用沉积法在硅基底上制备氧化钛薄膜的方法
WO2019064435A1 (ja) * 2017-09-28 2019-04-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7080111B2 (ja) * 2018-06-19 2022-06-03 東京エレクトロン株式会社 金属膜の形成方法及び成膜装置
CN110699663B (zh) * 2019-09-09 2022-11-22 长江存储科技有限责任公司 金属薄膜沉积方法
JP7117336B2 (ja) * 2020-01-30 2022-08-12 株式会社Kokusai Electric 半導体装置の製造方法、プログラム及び基板処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003029515A2 (en) * 2001-07-16 2003-04-10 Applied Materials, Inc. Formation of composite tungsten films

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482262B1 (en) * 1959-10-10 2002-11-19 Asm Microchemistry Oy Deposition of transition metal carbides
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US5916365A (en) * 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
US6331483B1 (en) * 1998-12-18 2001-12-18 Tokyo Electron Limited Method of film-forming of tungsten
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
US6511539B1 (en) * 1999-09-08 2003-01-28 Asm America, Inc. Apparatus and method for growth of a thin film
US6551929B1 (en) * 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US6936538B2 (en) * 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US6218301B1 (en) * 2000-07-31 2001-04-17 Applied Materials, Inc. Deposition of tungsten films from W(CO)6
US6878402B2 (en) * 2000-12-06 2005-04-12 Novellus Systems, Inc. Method and apparatus for improved temperature control in atomic layer deposition
US6635965B1 (en) * 2001-05-22 2003-10-21 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US6686278B2 (en) * 2001-06-19 2004-02-03 United Microelectronics Corp. Method for forming a plug metal layer
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US6827978B2 (en) * 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US20030203616A1 (en) * 2002-04-24 2003-10-30 Applied Materials, Inc. Atomic layer deposition of tungsten barrier layers using tungsten carbonyls and boranes for copper metallization
JP3819335B2 (ja) * 2002-07-15 2006-09-06 東京エレクトロン株式会社 成膜方法
JP3992588B2 (ja) * 2002-10-23 2007-10-17 東京エレクトロン株式会社 成膜方法
JP4126219B2 (ja) * 2002-11-06 2008-07-30 東京エレクトロン株式会社 成膜方法
JP4031704B2 (ja) * 2002-12-18 2008-01-09 東京エレクトロン株式会社 成膜方法
JP3935428B2 (ja) * 2002-12-27 2007-06-20 東京エレクトロン株式会社 成膜方法および成膜装置
US6989321B2 (en) * 2003-09-30 2006-01-24 Tokyo Electron Limited Low-pressure deposition of metal layers from metal-carbonyl precursors
US7078341B2 (en) * 2003-09-30 2006-07-18 Tokyo Electron Limited Method of depositing metal layers from metal-carbonyl precursors
US6924223B2 (en) * 2003-09-30 2005-08-02 Tokyo Electron Limited Method of forming a metal layer using an intermittent precursor gas flow process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003029515A2 (en) * 2001-07-16 2003-04-10 Applied Materials, Inc. Formation of composite tungsten films

Also Published As

Publication number Publication date
TW200523041A (en) 2005-07-16
KR101134713B1 (ko) 2012-04-13
US20050069641A1 (en) 2005-03-31
KR20110134524A (ko) 2011-12-14
TWI290859B (en) 2007-12-11
CN100472724C (zh) 2009-03-25
JP4965260B2 (ja) 2012-07-04
KR20060089212A (ko) 2006-08-08
JP2007507613A (ja) 2007-03-29
CN1860588A (zh) 2006-11-08
WO2005034222A1 (en) 2005-04-14

Similar Documents

Publication Publication Date Title
KR101088931B1 (ko) 간헐적 전구체 가스 플로우 프로세스를 이용한 금속 층형성 방법
JP5294694B2 (ja) シリコン及びチタン窒化物のインサイチュ蒸着
US7078341B2 (en) Method of depositing metal layers from metal-carbonyl precursors
JP6222880B2 (ja) 半導体装置の製造方法、基板処理装置、半導体装置およびプログラム
KR101642917B1 (ko) 작은 임계 치수의 컨택트 및 인터커넥트를 위한 초박 저저항률 텅스텐막 증착 방법
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
KR101217980B1 (ko) 순차 흐름 성막법을 이용한 텅스텐 성막 방법
US6989321B2 (en) Low-pressure deposition of metal layers from metal-carbonyl precursors
US20030215570A1 (en) Deposition of silicon nitride
KR20150111302A (ko) 텅스텐막의 성막 방법, 반도체 장치의 제조 방법 및 기억 매체
JP4393071B2 (ja) 成膜方法
JP2004533722A (ja) 抵抗加熱された単一ウエハチャンバ内のドープ処理済みシリコン堆積処理
KR20070061898A (ko) 열 화학적 기상 증착 프로세스에서 루테늄 금속층의 증착방법
KR20200078423A (ko) 텅스텐 막에서의 결함들을 감소시키거나 제거하는 방법들
EP1295318A2 (en) Crystal structure control of polycrystalline silicon in a single wafer chamber
JP2008514821A (ja) 金属−カルボニルプリカーサからのルテニウムおよびレニウム金属層の低圧堆積
KR20070058439A (ko) 금속 카르보닐 전구체를 이용한 루테늄 및 레늄 금속층의저압 증착 방법
WO2023114106A1 (en) Large grain tungsten growth in features

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 8