CN110699663B - 金属薄膜沉积方法 - Google Patents

金属薄膜沉积方法 Download PDF

Info

Publication number
CN110699663B
CN110699663B CN201910846918.0A CN201910846918A CN110699663B CN 110699663 B CN110699663 B CN 110699663B CN 201910846918 A CN201910846918 A CN 201910846918A CN 110699663 B CN110699663 B CN 110699663B
Authority
CN
China
Prior art keywords
metal
thin film
target metal
compound
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910846918.0A
Other languages
English (en)
Other versions
CN110699663A (zh
Inventor
周烽
万先进
熊少游
左明光
李�远
宋锐
李远博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910846918.0A priority Critical patent/CN110699663B/zh
Publication of CN110699663A publication Critical patent/CN110699663A/zh
Application granted granted Critical
Publication of CN110699663B publication Critical patent/CN110699663B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种金属薄膜沉积方法，包括如下步骤：1)提供需要沉积目标金属的薄膜的衬底；2)在所述衬底上通过目标金属的化合物的化学气相沉积过程形成由所述目标金属构成的薄膜，所述薄膜附着有在化学气相沉积过程中产生的副产物；3)采用等离子体处理所述薄膜以去除所述副产物；4)重复步骤2)至步骤3)，直至所述薄膜的厚度达到设定值。本发明通过采用目标金属的化合物的化学气相沉积过程在衬底表面形成目标金属薄膜，并采用等离子体处理副产物，从而减少了金属薄膜的氟含量，降低了金属层的电阻率，提高了半导体器件性能以及产品良率。

Description

金属薄膜沉积方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种金属薄膜沉积方法。
背景技术
在半导体制造工艺中，金属薄膜的沉积工艺是一道关键制程。金属层的质量直接影响了所得半导体器件的性能及产品良率。
目前，3D NAND器件的制造过程中，通常采用钨(W)作为金属栅材料，采用WF6与H2反应，通过化学气相沉积(CVD)或原子层沉积(ALD)得到钨金属层。
然而，钨的电阻率较高，随着器件尺寸的不断削减，钨金属工艺已无法满足先进工艺制程对于金属层低电阻率的要求，且随着3D NAND层数的增加，钨金属填充性能也不断遭遇瓶颈。此外，采用WF6与H2反应所得到的钨金属层一般具有较高的氟含量，而这些掺杂的氟元素不但会进一步增加金属层电阻率，还会在后续工艺流程中对器件结构造成损伤，进而影响3D NAND器件性能和产品良率。
因此，有必要提出一种新的金属薄膜沉积方法，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种金属薄膜沉积方法，用于解决现有技术中金属层电阻率高且副产物含氟量高，进而影响半导体器件性能以及产品良率的问题。
为实现上述目的及其它相关目的，本发明提供了一种金属薄膜沉积方法，其特征在于，包括如下步骤：
1)提供需要沉积目标金属的薄膜的衬底；
2)在所述衬底上通过所述目标金属的化合物的化学气相沉积过程形成由所述目标金属构成的薄膜，所述薄膜附着有在化学气相沉积过程中产生的副产物；
3)采用等离子体处理所述薄膜以去除所述副产物；
4)重复步骤2)至步骤3)，直至所述薄膜的厚度达到设定值。
作为本发明的一种可选方案，所述目标金属的电阻率低于金属钨的电阻率。
作为本发明的一种可选方案，所述目标金属的熔点高于2000℃。
作为本发明的一种可选方案，所述目标金属包括钌、钼、锇或铱中的至少一种。
作为本发明的一种可选方案，所述目标金属的化合物为不含氟的化合物。
作为本发明的一种可选方案，所述目标金属的化合物包括所述目标金属、碳和氢的化合物，所述副产物包括碳和氢的化合物。
作为本发明的一种可选方案，所述等离子体包括由氢气或氮气中的至少一种所得到的等离子体。
作为本发明的一种可选方案，在步骤2)前还包括对所述衬底进行预热处理的步骤。
作为本发明的一种可选方案，所述金属薄膜用于半导体器件的金属栅。
如上所述，本发明提供一种金属薄膜沉积方法，具有以下有益效果：
本发明通过引入一种新的金属薄膜沉积方法，通过采用目标金属的化合物的化学气相沉积过程在衬底表面形成目标金属薄膜，并采用等离子体处理副产物，从而减少了金属薄膜的氟含量，降低了金属层的电阻率，提高了半导体器件性能以及产品良率。
附图说明
图1显示为本发明实施例一中提供的一种金属薄膜沉积方法的流程图。
图2显示为本发明实施例一中提供的金属材料电阻率与熔点的关系示意图。
图3显示为本发明实施例一中提供的金属材料价格示意图。
图4显示为本发明实施例一中提供的化学气相沉积设备的示意图。
图5显示为本发明实施例一与现有技术所得金属薄膜的阻值对比示意图。
元件标号说明
100 工艺腔室
101 晶圆
102 晶圆平台
103 喷淋头
104 反应源
S1～S4 步骤1)～步骤4)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1至图5，本实施例提供了一种金属薄膜沉积方法，其特征在于，包括如下步骤：
1)提供需要沉积目标金属的薄膜的衬底；
2)在所述衬底上通过所述目标金属的化合物的化学气相沉积过程形成由所述目标金属构成的薄膜，所述薄膜附着有在化学气相沉积过程中产生的副产物；
3)采用等离子体处理所述薄膜以去除所述副产物；
4)重复步骤2)至步骤3)，直至所述薄膜的厚度达到设定值。
在步骤1)中，请参阅图1的S1以及图2至图3，提供需要沉积目标金属的薄膜的衬底。在当前的半导体器件工艺中，特别是3D NAND器件的制造过程中，钨作为金属栅材料已不能满足日益提高的器件性能要求以及填充性能要求。在本实施例中，将选择钨以外的目标金属作为制作3D NAND器件金属栅的沉积材料。所述目标金属材料不但需要具备较低的电阻率，还要考虑具有较好的热稳定性和抗电迁移性能。
作为示例，如图2所示，所述目标金属的电阻率低于金属钨的电阻率。如图2所示，是一些候选金属材料的电阻率与熔点的关系示意图。在图2中，横坐标为金属材料电子声子散射的平均自由程λ与电阻率ρ的乘积，其代表了金属材料在最小线宽限制下所能获得的最佳电阻率，单位为×10-16Ωm2；纵坐标为金属材料的熔点，单位为℃。从图2中可以看出，传统工艺所使用的钨(W)材料虽然具有较高的熔点，但其电阻率较高。本实施例所选用的目标金属材料不但应该具有较高的熔点，可选地，所述目标金属的熔点高于2000℃，也应该具有较低的电阻率，即电阻率应小于钨的电阻率。因此，从图2中虚线框所框选的范围中可以找到本实施例所选用的目标金属材料。另一方面，在量产品的生产中还要兼顾原料成本，以提升产品竞争力。如图3所示，是一些候选金属材料的价格示意图。在图3中，横坐标为各个金属材料，纵坐标为每克金属材料的价格。从图3中可以看出，在图2中虚线框所框选的候选金属材料钌(Ru)、钼(Mo)、锇(Os)或铱(Ir)中，钌(Ru)或钼(Mo)的成本价格更具有竞争力。
作为示例，所述目标金属包括钌(Ru)、钼(Mo)、锇(Os)或铱(Ir)中的至少一种。更进一步地，所述目标金属包括钌(Ru)或钼(Mo)中的至少一种。在本实施例中，选择钼(Mo)作为所述目标金属。
在步骤2)中，请参阅图1的S2以及图4，在所述衬底上通过所述目标金属的化合物的化学气相沉积过程形成由所述目标金属构成的薄膜，所述薄膜附着有在化学气相沉积过程中产生的副产物。由于在传统的钨金属沉积过程中不可避免地会引入残留的氟元素，进而导致金属材料层电阻率升高，残留的氟元素扩散并损伤其他半导体结构，进而导致半导体器件性能受到影响。在本实施例中，在选择化学气相沉积的原材料时，所选择的所述目标金属的化合物为不含氟的化合物。可选地，所述目标金属的化合物包括所述目标金属、碳和氢的化合物，所述副产物包括碳和氢的化合物。具体地，所述目标金属的化合物为含有钼(Mo)的金属有机化合物。采用该有机化合物作为化学气相沉积的反应源，在所述衬底上沉积钼金属材料层。
作为示例，如图4所示，是本实施例进行所述化学气相沉积时所使用的设备。在图4中，所述工艺腔室100中设有晶圆平台102。所述晶圆平台102用于固定并加热放置于上方的晶圆101，所述晶圆101的上方设有喷淋头103。所述喷淋头103用于向所述晶圆101的表面均匀分布化学气相沉积所用的气相物质，其上方连接供给气相物质的反应源104。所述反应源104供给钼(Mo)的金属有机化合物，并通过加热过程产生气相物质Mo(C,H)。需要指出的是，本实施例中采用化学气相沉积的过程，可以是PECVD、LPCVD或APCVD中的一种，因此，具体设备结构可以根据不同工艺制程进行改进。通过化学气相沉积过程，喷布并附着于所述晶圆101表面的Mo(C,H)在所述晶圆101表面生成单质钼(Mo)的金属薄膜。然而，在反应后，还会出现作为反应副产物的C、H等聚合物，这会影响金属层电阻率及器件结构的稳定性，有必要对副产物进行进一步处理。
作为示例，在步骤2)前还包括对所述衬底进行预热处理的步骤。通过所述预热处理过程，可以预先去除衬底表面所附着的杂质和水汽，使化学气相沉积所得的金属薄膜与衬底之间具有更好的结合性能及导电性能，以进一步提高半导体器件的性能和产品良率。
在步骤3)中，请参阅图1的S3以及图4，采用等离子体处理所述薄膜以去除所述副产物。在步骤2)中，在反应沉积了钼金属薄膜后，还会出现作为反应副产物的C、H等聚合物。对此，本实施例采用等离子体处理以去除所述副产物。可选地，所述等离子体包括由氢气或氮气中的至少一种所得到的等离子体。如图4所示，在本实施例中，所述反应源104不但能在化学气相沉积过程中供给反应源，也可以在反应后的等离子体处理过程中供给等离子体。具体地，所述反应源104还连接氢气和氮气的气源，并通过RF射频功率将其转换为氢气和氮气的等离子体，通过与C、H反应，生产-NH和-CH等挥发性的气相物质后，从金属薄膜表面挥发并去除，最终只留下所需的金属单质钼材料层。
在步骤4)中，请参阅图1的S4以及图5，重复步骤2)至步骤3)，直至所述薄膜的厚度达到设定值。由于器件所需的金属材料层相比原子尺寸较厚，如果一次就沉积目标厚度的材料层，则C、H等副产物就可能会随着金属材料的沉积而深埋于材料层中，无法轻易通过等离子体处理得到去除。因此，本实施例采用多次沉积过程和等离子体处理过程循环方法，在沉积了一层较薄的金属薄膜后，就对该金属薄膜进行等离子体处理，去除反应副产物后，再进行下一次的金属材料沉积。通过若干次步骤2)至步骤3)的循环后，最终得到设定厚度的金属薄膜。如图5所示，是分别采用本实施例与现有技术所得金属薄膜的3D NAND器件字线(WL)阻值对比示意图，图中数据已进行了归一化处理。在横坐标中，BSL所代表的是现有技术所得的钨(W)金属薄膜，T1所代表的是本实施例所得的钼(Mo)金属薄膜，纵坐标所代表的是归一化的阻值。从图5中可以看出，钼(Mo)金属薄膜的阻值仅为钨(W)金属薄膜的阻值的约0.62倍，这表明采用本实施例所得的钼(Mo)金属薄膜已大幅提升了3D NAND器件的性能。此外，由于钼(Mo)的热膨胀性能较稳定，其与周边介电材料的结合性能也较好，因此，本实施例采用钼(Mo)金属材料，相比钨(W)金属材料，在器件结构中可以省去TiN等阻挡层(barrier layer)，这将进一步提升金属结构的导电性能。
实施例二
本实施例提供了一种金属薄膜沉积方法，与实施例一相比，区别在于，在本实施中，采用钌(Ru)作为化学气相沉积的目标金属。
作为示例，在化学气相沉积过程中，采用含有钌(Ru)的金属有机化合物作为反应源，在衬底上沉积钼金属材料层。通过加热过程，产生气相物质Ru(C,H)，经化学反应后，在所述衬底表面沉积单质钌金属层，并产生含有C、H的反应副产物。在等离子体处理过程中，采用氢气和氮气的等离子体与C、H反应，并生成挥发性气相物质，从单质钌金属层表面移除。从图2中可以看出，钌(Ru)金属处理相比钼(Mo)金属材料具有更良好的导电性能，但其熔点较低，可以根据具体应用，对两者进行选择。还需要指出的是，本发明并不限于钌(Ru)或钼(Mo)材料，在本发明的其他实施案例中，也可以采用锇(Os)或铱(Ir)材料，或者其他合适的金属材料。
本实施例的其他实施方案和实施例一相同，此处不再赘述。
综上所述，本发明提供了一种金属薄膜沉积方法，包括如下步骤：1)提供需要沉积目标金属的薄膜的衬底；2)在所述衬底上通过目标金属的化合物的化学气相沉积过程形成由所述目标金属构成的薄膜，所述薄膜附着有在化学气相沉积过程中产生的副产物；3)采用等离子体处理所述薄膜以去除所述副产物；4)重复步骤2)至步骤3)，直至所述薄膜的厚度达到设定值。本发明通过采用目标金属的化合物的化学气相沉积过程在衬底表面形成目标金属薄膜，并采用等离子体处理副产物，从而减少了金属薄膜的氟含量，降低了金属层的电阻率，提高了半导体器件性能以及产品良率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (5)

1.一种金属薄膜沉积方法，其特征在于，所述金属薄膜用于3D NAND器件的金属栅，包括如下步骤：
1)提供需要沉积目标金属的薄膜的衬底；
2)在所述衬底上通过所述目标金属的化合物的化学气相沉积过程形成由所述目标金属构成的薄膜，所述薄膜附着有在化学气相沉积过程中产生的副产物；且所述目标金属的电阻率低于金属钨的电阻率，所述目标金属的熔点高于2000℃，所述目标金属为锇或铱中的至少一种；
3)采用等离子体处理所述薄膜以去除所述副产物；
4)重复步骤2)至步骤3)，直至所述薄膜的厚度达到设定值。
2.根据权利要求1所述的金属薄膜沉积方法，其特征在于：所述目标金属的化合物为不含氟的化合物。
3.根据权利要求2所述的金属薄膜沉积方法，其特征在于：所述目标金属的化合物包括所述目标金属、碳和氢的化合物，所述副产物包括碳和氢的化合物。
4.根据权利要求3所述的金属薄膜沉积方法，其特征在于：所述等离子体包括由氢气或氮气中的至少一种所得到的等离子体。
5.根据权利要求1所述的金属薄膜沉积方法，其特征在于：在步骤2)前还包括对所述衬底进行预热处理的步骤。
CN201910846918.0A 2019-09-09 2019-09-09 金属薄膜沉积方法 Active CN110699663B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910846918.0A CN110699663B (zh) 2019-09-09 2019-09-09 金属薄膜沉积方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910846918.0A CN110699663B (zh) 2019-09-09 2019-09-09 金属薄膜沉积方法

Publications (2)

Publication Number Publication Date
CN110699663A CN110699663A (zh) 2020-01-17
CN110699663B true CN110699663B (zh) 2022-11-22

Family

ID=69195563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910846918.0A Active CN110699663B (zh) 2019-09-09 2019-09-09 金属薄膜沉积方法

Country Status (1)

Country Link
CN (1) CN110699663B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114107939B (zh) * 2022-01-27 2022-05-17 上海陛通半导体能源科技股份有限公司 金属薄膜沉积方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1758421A (zh) * 2004-10-07 2006-04-12 海力士半导体有限公司 在半导体装置中形成介电层的方法
CN1860588A (zh) * 2003-09-30 2006-11-08 东京毅力科创株式会社 利用连续流沉积来沉积金属层的方法
CN1860587A (zh) * 2003-09-30 2006-11-08 东京毅力科创株式会社 利用间歇前驱气流工艺形成金属层的方法
CN101448971A (zh) * 2006-05-16 2009-06-03 东京毅力科创株式会社 成膜方法和成膜装置
CN106158640A (zh) * 2015-04-03 2016-11-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627399B2 (en) * 2015-07-24 2017-04-18 Sandisk Technologies Llc Three-dimensional memory device with metal and silicide control gates
US10504838B2 (en) * 2016-09-21 2019-12-10 Micron Technology, Inc. Methods of forming a semiconductor device structure including a stair step structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1860588A (zh) * 2003-09-30 2006-11-08 东京毅力科创株式会社 利用连续流沉积来沉积金属层的方法
CN1860587A (zh) * 2003-09-30 2006-11-08 东京毅力科创株式会社 利用间歇前驱气流工艺形成金属层的方法
CN1758421A (zh) * 2004-10-07 2006-04-12 海力士半导体有限公司 在半导体装置中形成介电层的方法
CN101448971A (zh) * 2006-05-16 2009-06-03 东京毅力科创株式会社 成膜方法和成膜装置
CN106158640A (zh) * 2015-04-03 2016-11-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Also Published As

Publication number Publication date
CN110699663A (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
US7093559B2 (en) Method for PECVD deposition of selected material films
Schmitz Low temperature thin films for next-generation microelectronics
US20210140043A1 (en) Deposition of pure metal films
TWI718120B (zh) 使用作為基板處理系統中的硬遮罩之非晶碳與矽膜的金屬摻雜
US20180323057A1 (en) Selective atomic layer deposition with post-dose treatment
US7959985B2 (en) Method of integrating PEALD Ta-containing films into Cu metallization
US7407876B2 (en) Method of plasma enhanced atomic layer deposition of TaC and TaCN films having good adhesion to copper
JP2024099809A (ja) モリブデンを含有する膜を形成する方法
US7592257B2 (en) Semiconductor contact structure containing an oxidation-resistant diffusion barrier and method of forming
KR20140034119A (ko) 탄탈륨의 이온 유도 원자층증착
TWI805644B (zh) 針對pecvd金屬摻雜碳硬遮罩之均質介面的沉積系統和方法
KR20210081436A (ko) 텅스텐을 위한 몰리브덴 템플릿들
US11282681B2 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
CN113366144B (zh) 金属膜的沉积
TW201528366A (zh) 使用氟自由基乾式蝕刻鈷金屬的方法
KR20140121357A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
CN110622283A (zh) 减少或消除钨膜中缺陷的方法
CN110699663B (zh) 金属薄膜沉积方法
KR20230169827A (ko) 몰리브덴의 증착
JP2021527952A (ja) 高アスペクト比構造の効率的な洗浄およびエッチング
CN115769365A (zh) 改良阻挡性质的钛材料的氮化物覆盖
US20160222505A1 (en) Metal Silicide Formation Through An Intermediate Metal Halogen Compound
CN105803426A (zh) 使用具有超薄结构的沉积装置的薄膜沉积方法及该沉积装置
US20160204029A1 (en) Laminate and core shell formation of silicide nanowire
US20220367604A1 (en) Method and system for forming metal-insulator-metal capacitors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant