TWI684262B - 製造切換電容式直流對直流轉換器之方法 - Google Patents

製造切換電容式直流對直流轉換器之方法 Download PDF

Info

Publication number
TWI684262B
TWI684262B TW105115161A TW105115161A TWI684262B TW I684262 B TWI684262 B TW I684262B TW 105115161 A TW105115161 A TW 105115161A TW 105115161 A TW105115161 A TW 105115161A TW I684262 B TWI684262 B TW I684262B
Authority
TW
Taiwan
Prior art keywords
pattern
interconnection pattern
level
forming
interconnection
Prior art date
Application number
TW105115161A
Other languages
English (en)
Other versions
TW201724465A (zh
Inventor
黃在晧
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201724465A publication Critical patent/TW201724465A/zh
Application granted granted Critical
Publication of TWI684262B publication Critical patent/TWI684262B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種製造切換電容式轉換器的方法包括：提供具有頂表面和底表面的半導體層；在半導體層的頂表面上形成切換元件；在切換元件上形成第一絕緣層和第一互連圖案；在第一絕緣層和第一互連圖案之上形成第二絕緣層；在第二絕緣層之上形成第二互連圖案；在第二絕緣層和第二互連圖案之上形成第三絕緣層；在半導體層的底表面之上形成第三互連圖案和下互連圖案；在下互連圖案之上形成電容器；在半導體層的底表面之上形成第四絕緣層，以暴露電容器的上電極圖案；形成覆蓋電容器的第五絕緣層；以及在第五絕緣層中形成焊盤。

Description

製造切換電容式直流對直流轉換器之方法
本公開的各個實施例涉及一種製造轉換器的方法，更具體地，涉及製造切換電容式直流-直流(DC-DC)轉換器的方法。
相關申請的交叉引用
本申請要求2015年12月16日提交的韓國專利申請號10-2015-0180176的優先權，其全部內容通過引用合併於此。
用在電源中的切換電源轉換器可以包括切換電感式轉換器(SIC)和切換電容式轉換器(SCC)。SIC可以將能量儲存在它們的電感器中，並且將直流源(DC)從一個電壓位準轉換到另一個電壓位準。SCC可以將能量儲存在它們的電容器中，並且將直流源(DC)從一個電壓位準變換到另一個電壓位準。SIC可以呈現出寬的操作範圍和高效率。因此，SIC已經廣泛用在大功率器件中。但是，將SIC用在小型化系統中可能存在一些限制，因為SIC的電感器佔用了相對大的面積。相反，SCC可以適用於具有小型化尺寸的小功率系統，因為與SIC的電感器相比，SCC的電容器佔用了相對小的面積。最近，由於其小型化的尺寸和較低的電磁干擾，SCC已經廣泛用在移動系統中。通常，當切換元件和電容器被整合在單個晶片 中時，由於分配給電容器的有限面積，因此在增加電容器的電容值上可能存在限制。
各個實施例針對一種製造切換電容式DC-DC轉換器的方法。
根據一個實施例，提供一種製造切換電容式DC-DC轉換器的方法。所述方法包括：提供具有頂表面和底表面的半導體層；在半導體層的頂表面上以及在半導體層的塊體區域中形成多個切換元件；在半導體層的頂表面之上形成第一絕緣層和第一互連圖案；在第一絕緣層和第一互連圖案之上形成第二絕緣層；在第二絕緣層之上形成連接到第一互連圖案的第二互連圖案；在第二絕緣層和第二互連圖案之上形成第三絕緣層；在半導體層的底表面之上形成第三互連圖案和下互連圖案；在下互連圖案之上形成電容器；在半導體層的底表面之上形成第四絕緣層，以覆蓋第三互連圖案，並暴露電容器的上電極圖案；在第四絕緣層之上形成第五絕緣層，以覆蓋電容器；以及在第五絕緣層中形成多個焊盤。第三互連圖案和下互連圖案電連接到第一互連圖案。
10‧‧‧切換電容式DC-DC轉換器
200‧‧‧邏輯結構
210‧‧‧半導體層
211‧‧‧第一N井區
212‧‧‧第一P型井區
213‧‧‧第二N井區
214‧‧‧第二P型井區
215‧‧‧溝槽隔離層
221‧‧‧P型源極區
222‧‧‧P型汲極區
223‧‧‧N型汲極區
224‧‧‧N型源極區
225‧‧‧P型源極區
226‧‧‧P型汲極區
227‧‧‧N型汲極區
228‧‧‧N型源極區
231‧‧‧第一閘極絕緣層
232‧‧‧第二閘極絕緣層
233‧‧‧第三閘極絕緣層
234‧‧‧第四閘極絕緣層
241‧‧‧第一閘極電極
242‧‧‧第二閘極電極
243‧‧‧第三閘極電極
244‧‧‧第四閘極電極
251‧‧‧第一絕緣層
252‧‧‧第二絕緣層
253‧‧‧第三絕緣層
261a-261j‧‧‧第一互連圖案
262‧‧‧第二互連圖案
271a-271j‧‧‧第二互連圖案
272a、272b‧‧‧通路
300‧‧‧基板
331‧‧‧第一通孔
332‧‧‧第二通孔
333‧‧‧第三通孔
340‧‧‧絕緣層
351‧‧‧第一通路
352‧‧‧第二通路
353‧‧‧第三通路
361‧‧‧第四通路
362‧‧‧第五通路
363‧‧‧第六通路
411-413‧‧‧第三互連圖案
510‧‧‧下互連圖案
630‧‧‧虛設絕緣圖案
640‧‧‧電容器
641‧‧‧下電極圖案
642‧‧‧介電質圖案
643‧‧‧上電極圖案
644‧‧‧接觸孔
711‧‧‧第一焊盤
712‧‧‧第二焊盤
713‧‧‧第三焊盤
基於附圖和所附具體描述，本公開的各個實施例將變得更清楚，在附圖中：圖1是圖示根據一個實施例的切換電容式DC-DC轉換器的電路圖；圖2是圖示根據一個實施例的形成切換電容式DC-DC轉換 器中採用的切換元件的方法的剖視圖；圖3是圖示根據一個實施例的形成切換電容式DC-DC轉換器中採用的第一互連圖案的方法的剖視圖；圖4是圖示根據一個實施例的形成切換電容式DC-DC轉換器中採用的第二互連圖案的方法的剖視圖；圖5是圖示根據一個實施例的附接在製造切換電容式DC-DC轉換器時所用的處理基板的方法的剖視圖；圖6是圖示根據一個實施例的形成在切換電容式DC-DC轉換器中採用的第一通孔至第三通孔的方法的剖視圖；圖7是圖示根據一個實施例的形成在切換電容式DC-DC轉換器中採用的第一通路至第三通路、第三互連圖案、以及下互連圖案的方法的剖視圖；圖8和圖9分別是圖示根據一個實施例的形成在切換電容式DC-DC轉換器中採用的電容器的方法的剖視圖和平面圖；以及圖10是圖示根據一個實施例的形成在切換電容式DC-DC轉換器中採用的第四通路至第六通路、上互連圖案、以及第一焊盤至第三焊盤的方法的剖視圖。
將理解的是，雖然術語第一、第二、第三等可以在本文用來描述各個元件，但這些元件不應受這些術語的限制。這些術語僅用來區分一個元件和另一個元件。因此，在不脫離本公開內容的教導的情況下，在某些實施例中的第一元件在其他實施例中可以被稱為第二元件。
還將理解的是，當一個元件被稱為是位於另一個元件“之下”、“下方”、“下面”、“下”、“上”、“之上”、“上面”、“上方”、“側”或“旁邊”時，它可以直接接觸另一個元件，或者還可以在它們之間存在至少一個中間元件。因此，在此使用的諸如“之下”、“下方”、“下面”、“下”、“上”、“之上”、“上面”、“上方”、“側”或“旁邊”等的術語僅是用於描述具體實施例的目的，而不意在限制本公開的範圍。
還將理解的是，當一個元件被稱為“連接”或“耦接”到另一個元件時，它可以直接連接或耦接到另一個元件，或者可以存在中間元件。相反，當一個元件被稱為“直接連接”或“直接耦接”到另一個元件時，不存在中間元件。
圖1是圖示根據一個實施例的切換電容式DC-DC轉換器10的電路圖。參見圖1，切換電容式DC-DC轉換器10可以被配置為包括第一CMOS反相器CMOS1、第二CMOS反相器CMOS2以及電容器CAP。
第一CMOS反相器CMOS1可以包括第一P通道MOS電晶體PMOS1和第一N通道MOS電晶體NMOS1。第二CMOS反相器CMOS2可以包括第二P通道MOS電晶體PMOS2和第二N通道MOS電晶體NMOS2。第一P通道MOS電晶體PMOS1可以具有對應於P型源極區的源極端子S1和對應於P型汲極區的汲極端子D1。第二P通道MOS電晶體PMOS2可以具有對應於P型源極區的源極端子S3和對應於P型汲極區的汲極端子D3。
第一N通道MOS電晶體NMOS1可以具有對應於N型源極 區的源極端子S2和對應於N型汲極區的汲極端子D2。第二N通道MOS電晶體NMOS2可以具有對應於N型源極區的源極端子S4和對應於N型汲極區的汲極端子D4。
第一P通道MOS電晶體PMOS1的源極端子S1和汲極端子D1可以分別連接到輸入電壓端子VIN和第一N通道MOS電晶體NMOS1的汲極端子D2。第一N通道MOS電晶體NMOS1的源極端子S2可以連接到輸出電壓端子VOUT。
第二P通道MOS電晶體PMOS2的源極端子S3和汲極端子D3可以分別連接到輸出電壓端子VOUT和第二N通道MOS電晶體NMOS2的汲極端子D4。第二N通道MOS電晶體NMOS2的源極端子S4可以連接到接地端子GND。
電容器CAP的兩個端子中的第一端子可以連接到第一CMOS反相器CMOS1的第一輸出節點“a”。電容器CAP的第二端子可以連接到第二CMOS反相器CMOS2的第二輸出節點“b”。第一輸出節點“a”可以耦接到第一P通道MOS電晶體PMOS1的汲極端子D1和第一N通道MOS電晶體NMOS1的汲極端子D2。第二輸出節點“b”可以耦接到第二P通道MOS電晶體PMOS2的汲極端子D3和第二N通道MOS電晶體NMOS2的汲極端子D4。
第一P通道MOS電晶體PMOS1和第一N通道MOS電晶體NMOS1的閘極端子G1和G2以及第二P通道MOS電晶體PMOS2和第二N通道MOS電晶體NMOS2的閘極端子G3和G4可以共同連接到閘極電壓輸入端子VG。
根據本實施例的切換電容式DC-DC轉換器10可以起DC-DC轉換器的作用，該DC-DC轉換器通過兩個操作步驟(例如，充電步驟和放電步驟)而將直流源(DC)從一個電壓位準轉換到另一個電壓位準。在切換電容式DC-DC轉換器10的操作期間，時鐘信號可以通過閘極電壓輸入端子VG而被輸入到切換電容式DC-DC轉換器10。
具體地，在充電步驟中，比特定電壓位準(諸如第一N通道MOS電晶體NMOS1和第二N通道MOS電晶體NMOS2的臨界電壓)低的閘極電壓信號(例如，具有接地電壓位準的閘極電壓信號)可以被施加到閘極電壓輸入端子VG。因此，當第一P通道MOS電晶體PMOS1和第二P通道MOS電晶體PMOS2導通時，第一N通道MOS電晶體NMOS1和第二N通道MOS電晶體NMOS2可以關斷。
在此情況下，電流路徑可以通過第一輸出節點“a”、電容器CAP以及第二輸出節點“b”而形成在輸入電壓端子VIN與輸出電壓端子VOUT之間。當輸入電壓信號被施加到輸入電壓端子VIN時，電容器CAP可以充電，以將一定量的電荷儲存在其中。
在放電步驟中，比特定電壓位準(諸如第一N通道MOS電晶體NMOS1和第二N通道MOS電晶體NMOS2的臨界電壓)高的閘極電壓信號(例如，5伏的閘極電壓信號)可以被施加到閘極電壓輸入端子VG。因此，當第一N通道MOS電晶體NMOS1和第二N通道MOS電晶體NMOS2導通時，第一P通道MOS電晶體PMOS1和第二P通道MOS電晶體PMOS2可以關斷。
在此情況下，電容器CAP的兩個端子可以分別連接到接地 端子GND和輸出電壓端子VOUT。因此，充電的電容器CAP可以用作電壓源，並通過輸出電壓端子VOUT而輸出具有與輸入電壓信號不同的電位的電壓。
圖2至圖10圖示了根據一個實施例的製造切換電容式DC-DC轉換器的方法。具體地，圖2是圖示根據一個實施例的形成在切換電容式DC-DC轉換器中採用的切換元件的方法的剖視圖。參見圖2，可以提供邏輯結構。該邏輯結構可以包括集成在半導體層210中的多個切換元件。
半導體層210可以是半導體基板，或是形成在半導體基板中的接面區。在某些實施例中，半導體層210可以是單晶矽層。在某些實施例中，半導體層210可以是矽磊晶層。半導體層210可以具有大約4微米的厚度。
多個切換元件可以包括第一P通道MOS電晶體PMOS1、第一N通道MOS電晶體NMOS1、第二P通道MOS電晶體PMOS2、以及第二N通道MOS電晶體NMOS2。如參考圖1所描述的，第一P通道MOS電晶體PMOS1和第一N通道MOS電晶體NMOS1可以組成第一CMOS反相器CMOS1，而第二P通道MOS電晶體PMOS2和第二N通道MOS電晶體NMOS2可以組成第二CMOS反相器CMOS2。
為了形成多個切換元件，可以在半導體層210中形成第一N井區211和第二N井區213。在第一N井區211中，形成第一P通道MOS電晶體PMOS1。在第二N井區213中，形成第二P通道MOS電晶體PMOS2。
此外，可以在半導體層210中形成第一P井區212和第二P 井區214。在第一P井區212中，形成第一N通道MOS電晶體NMOS1。在第二P井區214中，形成第二N通道MOS電晶體NMOS2。
可以通過將N型雜質植入半導體層210中而形成第一N井區211和第二N井區213。可以通過將P型雜質植入半導體層210中而形成第一P井區212和第二P井區214。在某些實施例中，可以在第一P井區212和第二P井區214形成之後形成第一N井區211和第二N井區213。可選地，可以在第一N井區211和第二N井區213形成之後形成第一P井區212和第二P井區214。
可以在半導體層210的上部區域中形成溝槽隔離層215，以限定多個作用區。可以分別在第一N井區211、第一P井區212、第二N井區213和第二P井區214的上部區域中限定多個作用區。可以分別在作用區上形成第一閘極層疊、第二閘極層疊、第三閘極層疊和第四閘極層疊。
第一閘極層疊可以形成為包括順序地層疊在限定在第一N井區211中的作用區上的第一閘極絕緣層231和第一閘極電極241。第二閘極層疊可以形成為包括順序地層疊在限定在第一P井區212中的作用區上的第二閘極絕緣層232和第二閘極電極242。第三閘極層疊可以形成為包括順序地層疊在限定在第二N井區213中的作用區上的第三閘極絕緣層233和第三閘極電極243。第四閘極層疊可以形成為包括順序地堆疊在限定在第二P井區214中的作用區上的第四閘極絕緣層234和第四閘極電極244。
在某些實施例中，第一閘極絕緣層231至第四閘極絕緣層234可以由二氧化矽層形成。在某些實施例中，第一閘極電極241至第四閘極電極244可以由多晶矽層形成。
可以在第一至第四閘極層疊的側壁上形成閘極間隔件。在形成閘極間隔件之前，可以將P型雜質植入到第一N型井區211和第二N型井區213中，以形成具有輕摻雜汲極(LDD)結構的P型源極區/汲極區。可以將N型雜質植入到第一P型井區212和第二P型井區214中，以形成具有輕摻雜汲極(LDD)結構的N型源極區/汲極區。
在閘極間隔件形成之後，可以將P型雜質額外地植入到第一N型井區211和第二N型井區213中，以形成設置在第一N型井區211的上部區域中的P型源極區221和P型汲極區222，並且形成設置在第二N型井區213的上部區域中的P型源極區225和P型汲極區226。
此外，在P型源極區221和225以及P型汲極區222和226形成之後，可以將N型雜質額外地植入到第一P型井區212和第二P型井區214中，以形成設置在第一P型井區212的上部區域中的N型源極區224和N型汲極區223，並且形成設置在第二P型井區214的上部區域中的N型源極區228和N型汲極區227。
在某些實施例中，可以在執行用於形成P型源極區221和225以及P型汲極區222和226的離子植入製程之前，執行用於形成N型源極區224和228以及N型汲極區223和227的離子植入製程。
圖3是圖示根據一個實施例的形成切換電容式DC-DC轉換器中採用的第一互連圖案261a至261j的方法的剖視圖。參見圖3，可以在半導體層210上形成第一絕緣層251，以覆蓋MOS電晶體PMOS1、NMOS1、PMOS2和NMOS2。可以在第一絕緣層251中形成多個通路271a至2711。多個通路271a至2711可以穿透第一絕緣層251。
可以在第一絕緣層251上形成第一互連圖案261a至2611。第一互連圖案261a可以通過通路271a而電連接到第一P通道MOS電晶體PMOS1的P型源極區221。第一互連圖案261b可以通過通路271b而電連接到第一P通道MOS電晶體PMOS1的第一閘極電極241。
第一互連圖案261c可以通過通路271c和271d而電連接到第一P通道MOS電晶體PMOS1的P型汲極區222以及第一N通道MOS電晶體NMOS1的N型汲極區223。第一互連圖案261d可以通過通路271e而電連接到第一N通道MOS電晶體NMOS1的第二閘極電極242。
第一互連圖案261e可以通過通路271f和271g而電連接到第一N通道MOS電晶體NMOS1的N型源極區224以及第二P通道MOS電晶體PMOS2的P型源極區225。第一互連圖案261f可以通過通路271h而電連接到第二P通道MOS電晶體PMOS2的第三閘極電極243。
第一互連圖案261g可以通過通路271i和271j而電連接到第二P通道MOS電晶體PMOS2的P型汲極區226以及第二N通道MOS電晶體NMOS2的N型汲極區227。第一互連圖案261h可以通過通路271k而電連接到第二N通道MOS電晶體NMOS2的第四閘極電極244。
第一互連圖案261i可以通過通路2711而電連接到第二N通道MOS電晶體NMOS2的N型源極區228。第一互連圖案261j可以是用於通過在後續過程中形成的通路而使第一互連圖案261e電連接到輸出電壓端子VOUT的圖案。因此，第一互連圖案261j在此階段不連接到任何其他元件。
圖4是圖示根據一個實施例的形成切換電容式DC-DC轉換 器中採用的第二互連圖案262的方法的剖視圖。參見圖4，可以在第一絕緣層251和第一互連圖案261a至261j上形成第二絕緣層252。可以在第二絕緣層252中形成多個通路272a和272b。多個通路272ai和272b可以穿透第二絕緣層252。
可以在第二絕緣層252上形成第二互連圖案262。第二互連圖案262可以形成為通過通路272a和272b而使第一互連圖案261e電連接到第一互連圖案261j。因此，第一互連圖案261j可以通過通路271f、271g、272a和272b、第一互連圖案261e和第二互連圖案262而電連接到第一N通道MOS電晶體NMOS1的N型源極區224和第二P通道MOS電晶體PMOS2的P型源極區225。
雖然在圖4中僅圖示了第二互連圖案262，但是在沿不同部分截取的另一剖視圖中可以示出至少一個額外的第二互連圖案。例如，在第二互連圖案262形成時，也可以在第二絕緣層252上形成一對第二互連圖案，以使第一互連圖案261c和261g分別電連接到將在後續製程中形成的電容器的兩個端子上。
可以在第二絕緣層252和第二互連圖案262上形成第三絕緣層253。第一絕緣層251、第二絕緣層252和第三絕緣層253可以由相同的絕緣層(例如，氧化層)形成。然而，在某些實施例中，第一絕緣層251、第二絕緣層252和第三絕緣層253可以由與其他絕緣層不同的絕緣層形成。在某些實施例中，第一絕緣層251、第二絕緣層252和第三絕緣層253可以由單層絕緣層或多層絕緣層形成。
通過上述製程，邏輯結構200可以形成在半導體層210上。 即，邏輯結構200可以包括由第一P通道MOS電晶體PMOS1和第一N通道MOS電晶體NMOS1組成的第一CMOS反相器CMOS1以及由第二P通道MOS電晶體PMOS2和第二N通道MOS電晶體NMOS2組成的第二CMOS反相器CMOS2。根據上述方法，可以使用常規CMOS製程，而沒有任何複雜製程(諸如穿通矽通孔(TSV)技術)來形成邏輯結構200。
圖5是圖示根據一個實施例的附接處理基板300的方法的剖視圖，所述處理基板300用於製造切換電容式DC-DC轉換器。參見圖5，處理基板300可以附接到參考圖4描述的邏輯結構200。
具體地，可以將處理基板300附接到第三絕緣層253的頂表面，並且可以翻轉邏輯結構200，以使處理基板300位於邏輯結構200之下。隨後，可以將半導體層210平面化，以減小其厚度，如由虛線310表示的。可以使用化學機械拋光(CMP)技術來執行平面化製程。可以執行平面化製程使得半導體層210具有大約2.5微米的最終厚度。在某些實施例中，處理基板300可以由氧化物類材料組成。可選地，處理基板300可以具有包括基於氧化物的層的多層結構。
圖6是圖示根據一個實施例的形成切換電容式DC-DC轉換器中採用的第一至第三通孔331、332和333的方法的剖視圖。參見圖6，可以圖案化半導體層210和第一絕緣層251，以形成暴露第一互連圖案261a的第一通孔331、暴露第一互連圖案261i的第二通孔332、以及暴露第一互連圖案261j的第三通孔333。由於半導體層210與第一絕緣層251之間的蝕刻差異，在半導體層210中的第一至第三通孔331、332和333可以形成為比在第一絕緣層251中的第一至第三通孔331、332和333寬。
可以在半導體層210中的第一至第三通孔331、332和333的側壁上以及在半導體層210的頂表面上形成絕緣層340。絕緣層340可以由氧化物層或氧化物/氮化物/氧化物(ONO)層形成。雖然在圖中未示出，但如果一對額外的第二互連圖案形成為使第一互連圖案261c和261g分別電連接到在後續過程中形成的電容器的兩個端子，那麼在第一至第三通孔331、332和333形成時，也可以形成暴露所述一對額外第二互連圖案的額外的通孔。
圖7是圖示根據一個實施例的形成切換電容式DC-DC轉換器中採用的第一至第三通路351、352和353、第三互連圖案411、412和413、以及下互連圖案510的方法的剖視圖。參見圖7，第一至第三通孔331、332和333可以填充有導電材料，以形成第一通路351、第二通路352和第三通路353。
第一至第三通路351、352和353中的每一個可以具有包括阻障金屬層和金屬層的雙層結構。在某些實施例中，第一至第三通路351、352和353的金屬層可以由鎢(W)層、鋁(Al)層或鎢/鋁(W/Al)層形成。第一通路351可以電連接到第一互連圖案261a，並且第二通路352可以電連接到第一互連圖案261i。此外，第三通路353可以電連接到第一互連圖案261j。
可以分別在第一至第三通路351、352和353上形成第三互連圖案411、412和413。在第三互連圖案411、412和413形成時，還可以在絕緣層340上形成下互連圖案510。第三互連圖案411可以通過第一通路351電連接到第一互連圖案261a，並且第三互連圖案412可以通過第二通路 352電連接到第一互連圖案261i。此外，第三互連圖案413可以通過第三通路353電連接到第一互連圖案261j。
可以在絕緣層340上形成下互連圖案510，而與第三互連圖案411、412和413中的每一個間隔開。雖然在圖中未示出，但下互連圖案510可以通過穿透絕緣層340、半導體層210和第一絕緣層251的通路而電連接到第一互連圖案261c。
圖8和圖9分別是圖示根據一個實施例的形成切換電容式DC-DC轉換器中採用的電容器640的方法的剖視圖和平面圖。參見圖8，電容器640可以形成在下互連圖案510上。
在該實施例中，電容器640可以形成為與邏輯結構200豎直重疊。在此情況下，可以減少由切換電容式DC-DC轉換器佔用的平面面積。即，由於電容器640形成為與邏輯結構200豎直重疊，所以切換電容式DC-DC轉換器的電容器640每單位平面面積的電容值可以增加。
為了形成電容器640，可以在下互連圖案510上形成虛設絕緣圖案630。在某些實施例中，虛設絕緣圖案630可以由單個氧化物層或多個絕緣層形成。虛設絕緣圖案630可以形成為具有在其中的多個接觸孔644。接觸孔644可以穿透虛設絕緣圖案630，以暴露下互連圖案510的部分。
如圖9的平面圖所示，接觸孔644可以彼此間隔開一定距離。在某些實施例中，在平面圖中，接觸孔644可以位於組成蜂窩狀結構的多個六邊形的中心點和頂點處。
再次參見圖8，可以在被接觸孔644暴露的下互連圖案510的部分、被接觸孔644暴露的虛設絕緣圖案630的側壁以及虛設絕緣圖案 630的頂表面上形成下電極圖案641。在某些實施例中，下電極圖案641可以由單個金屬層或諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層形成。下電極圖案641可以形成為暴露虛設絕緣圖案630的頂表面的邊緣。虛設絕緣圖案630的暴露邊緣可以沿虛設絕緣圖案630的周邊而具有一定寬度。
可以在下電極圖案641上形成介電質圖案642。在某些實施例中，介電質圖案642可以由高k介電質層形成，例如，氮化矽(SiN)層、氧化鋁(Al2O3)層、氧化鉭(Ta2O5)層、氧化鋯(ZrO2)層或氧化鉿(HfO2)層。可選地，介電質圖案642可以由高k介電質層形成，該高k介電質層包括諸如ZrO2/Al2O3/ZrO2層的化合物層。
可以在介電質圖案642上形成上電極圖案643。上電極圖案643可以形成為填充接觸孔644。在某些實施例中，上電極圖案643可以由單個金屬層或諸如氮化鉭(TaN)層或氮化鈦(TiN)層的金屬化合物層形成。
下電極圖案641、介電質圖案642和上電極圖案643可以組成電容器640。下電極圖案641、介電質圖案642和上電極圖案643中的每一個可以形成為與虛設絕緣圖案630的頂表面、接觸孔644的側壁以及接觸孔644的底表面重疊。因此，電容器640的電容值可以增加。
圖10是圖示根據一個實施例的形成切換電容式DC-DC轉換器中採用的第四至第六通路361、362和363、上互連圖案520、以及第一至第三焊盤711、712和713的方法的剖視圖。參見圖10，可以在絕緣層340和第三互連圖案411、412和413上形成第四絕緣層254，以暴露電容器640 的上電極圖案643的頂表面。
可以圖案化第四絕緣層254，以形成暴露第三互連圖案411、412和413的通孔。通孔可以填充有諸如金屬材料的導電材料，以形成第四至第六通路361、362和363。第四通路361可以電連接到第三互連圖案411，並且第五通路362可以電連接到第三互連圖案412。此外，第六通路363可以電連接到第三互連圖案413。
可以在上電極圖案643上形成上互連圖案520。雖然在圖中未示出，但是上互連圖案520可以電連接到第一互連圖案261g。可以在第四絕緣層254、第四至第六通路361、362和363以及上互連圖案520上形成第五絕緣層255。可以在第五絕緣層255上形成鈍化層256。可以圖案化鈍化層256和第五絕緣層255，以形成暴露第四至第六通路361、362和363的通孔。通孔可以填充有金屬層，以形成連接到第四通路361的第一焊盤711、連接到第五通路362的第二焊盤712以及連接到第六通路363的第三焊盤713。
第一焊盤711可以電連接到輸入電壓端子VIN，第二焊盤712可以電連接到接地端子GND，並且第三焊盤713可以電連接到輸出電壓端子VOUT。如參考圖1所描述的，輸入電壓端子VIN可以電連接到第一P通道MOS電晶體PMOS1的源極端子S1。因此，耦接到輸入電壓端子VIN的第一焊盤711可以通過第四通路361、第三互連圖案411、第一通路351、第一互連圖案261a和通路271a而電連接到P型源極區221。
此外，接地端子GND可以電連接到第二N通道MOS電晶體NMOS2的源極端子S4。因此，耦接到接地端子GND的第二焊盤712可 以通過第五通路362、第三互連圖案412、第二通路352、第一互連圖案261i和通路2711而電連接到N型源極區228。此外，輸出電壓端子VOUT可以電連接到第一N通道MOS電晶體NMOS1的源極端子S2和第二P通道MOS電晶體PMOS2的源極端子S3。因此，耦接到輸出電壓端子VOUT的第三焊盤713可以通過第六通路363、第三互連圖案413、第三通路353、第一互連圖案261e和261j以及通路271g和271f而電連接到N型源極區224和P型源極區225。
以上已經出於說明的目的公開了本公開的實施例。本領域技術人員將理解的是，在不脫離如在所附申請專利範圍中公開的本公開的範圍和精神的情況下，各種修改、增加和替換都是可以的。
200‧‧‧邏輯結構
210‧‧‧半導體層
211‧‧‧第一N井區
212‧‧‧第一P型井區
213‧‧‧第二N井區
214‧‧‧第二P型井區
215‧‧‧溝槽隔離層
221‧‧‧P型源極區
222‧‧‧P型汲極區
223‧‧‧N型汲極區
224‧‧‧N型源極區
225‧‧‧P型源極區
226‧‧‧P型汲極區
227‧‧‧N型汲極區
228‧‧‧N型源極區
231‧‧‧第一閘極絕緣層
232‧‧‧第二閘極絕緣層
233‧‧‧第三閘極絕緣層
234‧‧‧第四閘極絕緣層
241‧‧‧第一閘極電極
242‧‧‧第二閘極電極
243‧‧‧第三閘極電極
244‧‧‧第四閘極電極
251‧‧‧第一絕緣層
252‧‧‧第二絕緣層
253‧‧‧第三絕緣層
261a-261j‧‧‧第一互連圖案
262‧‧‧第二互連圖案
271a-271j‧‧‧第二互連圖案
272a、272b‧‧‧通路
300‧‧‧基板
331‧‧‧第一通孔
332‧‧‧第二通孔
333‧‧‧第三通孔
340‧‧‧絕緣層
351‧‧‧第一通路
352‧‧‧第二通路
353‧‧‧第三通路
361‧‧‧第四通路
362‧‧‧第五通路
363‧‧‧第六通路
411-413‧‧‧第三互連圖案
510‧‧‧下互連圖案
630‧‧‧虛設絕緣圖案
640‧‧‧電容器
641‧‧‧下電極圖案
642‧‧‧介電質圖案
643‧‧‧上電極圖案
644‧‧‧接觸孔
711‧‧‧第一焊盤
712‧‧‧第二焊盤
713‧‧‧第三焊盤

Claims (18)

  1. 一種製造切換電容式DC-DC轉換器的方法，所述方法包括：提供具有頂表面和底表面的半導體層；在所述半導體層的頂表面上和半導體層的塊體區域中形成多個切換元件；在所述半導體層的頂表面之上形成第一絕緣層和第一互連圖案；在所述第一絕緣層和所述第一互連圖案之上形成第二絕緣層；形成連接到所述第一互連圖案並設置在所述第二絕緣層之上的第二互連圖案；在所述第二絕緣層和所述第二互連圖案之上形成第三絕緣層；在所述半導體層的底表面之上形成第三互連圖案和下互連圖案；在所述下互連圖案之上形成電容器；在所述半導體層的底表面之上形成第四絕緣層，以覆蓋所述第三互連圖案並暴露所述電容器的上電極圖案；在所述第四絕緣層之上形成第五絕緣層，以覆蓋所述電容器；以及在所述第五絕緣層中形成多個焊盤，其中，所述第三互連圖案和所述下互連圖案電連接到所述第一互連圖案。
  2. 如申請專利範圍第1項所述的方法，其中，形成所述多個切換元件包括：形成第一P通道MOS電晶體和第一N通道MOS電晶體以組成第一CMOS反相器；以及 形成第二P通道MOS電晶體和第二N通道MOS電晶體以組成第二CMOS反相器。
  3. 如申請專利範圍第2項所述的方法，其中，所述第一互連圖案包括一級第一互連圖案、二級第一互連圖案和三級第一互連圖案，其中，所述一級第一互連圖案電連接到所述第一P通道MOS電晶體的源極區，其中，所述二級第一互連圖案電連接到所述第二N通道MOS電晶體的源極區，以及其中，所述三級第一互連圖案電連接到所述第一N通道MOS電晶體的源極區和所述第二P通道MOS電晶體的源極區。
  4. 如申請專利範圍第3項所述的方法，其中，所述第一互連圖案還包括四級第一互連圖案，以及其中，所述四級第一互連圖案與所述第一CMOS反相器和所述第二CMOS反相器絕緣。
  5. 如申請專利範圍第4項所述的方法，其中，所述第二互連圖案電連接到所述四級第一互連圖案和所述三級第一互連圖案。
  6. 如申請專利範圍第5項所述的方法，還包括：在所述第三互連圖案和所述下互連圖案形成之前，將平面化製程應用於所述半導體層的底表面，以減小半導體層的厚度。
  7. 如申請專利範圍第6項所述的方法， 其中，使用化學機械拋光CMP技術來執行所述平面化製程。
  8. 如申請專利範圍第6項所述的方法，還包括：在將所述平面化製程應用於所述半導體層的底表面之前，將處理基板附接到所述第三絕緣層。
  9. 如申請專利範圍第8項所述的方法，其中，所述處理基板包括氧化物層。
  10. 如申請專利範圍第5項所述的方法，其中，在形成所述第三互連圖案和所述下互連圖案之前：形成穿透所述半導體層和所述第一絕緣層的第一通孔，以暴露所述一級第一互連圖案；形成穿透所述半導體層和所述第一絕緣層的第二通孔，以暴露所述二級第一互連圖案；形成穿透所述半導體層和所述第一絕緣層的第三通孔，以暴露所述四級第一互連圖案；在所述第一通孔的側壁之上、所述第二通孔的側壁之上、所述第三通孔的側壁之上以及所述半導體層的底表面之上形成絕緣層；以及分別用導電層填充所述第一通孔、所述第二通孔和所述第三通孔，以形成第一通路、第二通路和第三通路。
  11. 如申請專利範圍第10項所述的方法，其中，所述第三互連圖案包括一級第三互連圖案、二級第三互連圖案、三級第三互連圖案，其中，所述一級第三互連圖案形成在所述第一通路之上並且與所述第一 通路接觸，其中，所述二級第三互連圖案形成在所述第二通路之上並且與所述第二通路接觸，以及其中，所述三級第三互連圖案形成在所述第三通路之上並且與所述第三通路接觸。
  12. 如申請專利範圍第11項所述的方法，其中，所述下互連圖案和所述第三互連圖案形成在所述絕緣層之上，以及其中，所述下互連圖案與所述第三互連圖案間隔開。
  13. 如申請專利範圍第12項所述的方法，其中，所述第一互連圖案還包括五級第一互連圖案和六級第一互連圖案，其中，所述五級第一互連圖案連接到所述第一P通道MOS電晶體的汲極區，其中，所述六級第一互連圖案連接到所述第一N通道MOS電晶體的汲極區，以及其中，所述下互連圖案通過穿透所述絕緣層、所述半導體層和所述第一絕緣層的通路而電連接到所述五級第一互連圖案或所述六級第一互連圖案。
  14. 如申請專利範圍第13項所述的方法，其中，在所述下互連圖案之上形成所述電容器包括：在所述下互連圖案之上形成具有多個接觸孔的虛設絕緣圖案； 在由所述接觸孔暴露的所述下互連圖案之上以及在所述虛設絕緣圖案之上形成下電極圖案；在所述下電極圖案之上形成介電質層；以及在所述介電質層之上形成上電極圖案。
  15. 如申請專利範圍第14項所述的方法，其中，在形成所述第五絕緣層之前：使所述第四絕緣層圖案化，以形成暴露所述第三互連圖案的第四通孔、第五通孔和第六通孔；分別在所述第四通孔、第五通孔和第六通孔中形成第四通路、第五通路和第六通路；以及在暴露的所述上電極圖案之上形成上互連圖案。
  16. 如申請專利範圍第15項所述的方法，其中，形成所述多個焊盤包括：使所述第五絕緣層圖案化，以形成暴露所述第四通路、所述第五通路和所述第六通路的通孔；以及用金屬層填充這些通孔，以形成所述多個焊盤。
  17. 如申請專利範圍第16項所述的方法，其中，所述第一互連圖案還包括七級第一互連圖案和八級第一互連圖案，其中，所述七級第一互連圖案連接到所述第二P通道MOS電晶體的汲極區，其中，所述八級第一互連圖案連接到所述第二N通道MOS電晶體的汲極區，以及 其中，所述上互連圖案電連接到所述七級第一互連圖案或所述八級第一互連圖案。
  18. 如申請專利範圍第16項所述的方法，其中，所述多個焊盤包括第一焊盤、第二焊盤和第三焊盤，其中，所述第一焊盤電連接到輸入電壓端子，其中，所述第二焊盤電連接到接地端子，以及其中，所述第三焊盤電連接到輸出電壓端子。
TW105115161A 2015-12-16 2016-05-17 製造切換電容式直流對直流轉換器之方法 TWI684262B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150180176A KR102326820B1 (ko) 2015-12-16 2015-12-16 스위치드-커패시터 디시-디시 컨버터의 제조방법
KR10-2015-0180176 2015-12-16

Publications (2)

Publication Number Publication Date
TW201724465A TW201724465A (zh) 2017-07-01
TWI684262B true TWI684262B (zh) 2020-02-01

Family

ID=58615657

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105115161A TWI684262B (zh) 2015-12-16 2016-05-17 製造切換電容式直流對直流轉換器之方法

Country Status (4)

Country Link
US (1) US9640445B1 (zh)
KR (1) KR102326820B1 (zh)
CN (1) CN106887410B (zh)
TW (1) TWI684262B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8743553B2 (en) * 2011-10-18 2014-06-03 Arctic Sand Technologies, Inc. Power converters with integrated capacitors
CN108631583B (zh) * 2018-05-28 2020-08-25 苏州浪潮智能科技有限公司 一种多相dc-dc电源模块的布局方法及其电源模块
KR20210045226A (ko) * 2019-10-16 2021-04-26 삼성전자주식회사 개별 부품용 디커플링 커패시터 및 이를 포함하는 집적회로 칩 패키지
US20230326890A1 (en) * 2022-04-11 2023-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3d ic comprising semiconductor substrates with different bandgaps

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052352A1 (en) * 2001-09-06 2003-03-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of fabricating the same
US20090212391A1 (en) * 2008-02-25 2009-08-27 Francesco Carobolante Micromodules Including Integrated Thin Film Inductors and Methods of Making the Same
US8120413B2 (en) * 2008-08-18 2012-02-21 Semiconductor Manufacturing International (Beijing) Corporation Charge pump circuit
CN103604974A (zh) * 2013-11-11 2014-02-26 浙江工业大学 电流模式dc/dc转换器用低功耗电流检测电路
TW201411847A (zh) * 2012-07-27 2014-03-16 Semiconductor Energy Lab 半導體裝置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917683B2 (ja) * 1996-04-25 2007-05-23 株式会社ルネサステクノロジ 半導体集積回路装置
US6429070B1 (en) * 2000-08-30 2002-08-06 Micron Technology, Inc. DRAM cell constructions, and methods of forming DRAM cells
NL1021255C2 (nl) * 2002-08-12 2004-02-13 Transposafe Systems Holland B Inrichting voor het verpakken van in een kluis gedeponeerde pakketjes.
JP2004152864A (ja) * 2002-10-29 2004-05-27 Renesas Technology Corp 半導体装置
US7005329B2 (en) * 2003-11-28 2006-02-28 Hynix Semiconductor Inc. Method for manufacturing semiconductor device
KR100693249B1 (ko) * 2005-02-03 2007-03-13 삼성전자주식회사 수직한 게이트 전극의 트랜지스터들을 구비하는 반도체장치 및 그 제조 방법
KR100652298B1 (ko) * 2005-12-28 2006-11-30 동부일렉트로닉스 주식회사 반도체 소자의 ｍｉｍ 캐패시터 제조 방법
WO2007083366A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法
US8431463B2 (en) * 2008-08-08 2013-04-30 Texas Instruments Incorporated Capacitor contact formed concurrently with bond pad metallization
US8436408B2 (en) * 2008-09-17 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with decoupling capacitor design
US8222104B2 (en) 2009-07-27 2012-07-17 International Business Machines Corporation Three dimensional integrated deep trench decoupling capacitors
KR101665669B1 (ko) * 2010-03-04 2016-10-13 삼성전자주식회사 반도체 소자 및 그 형성 방법
JP5853351B2 (ja) * 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP5613033B2 (ja) * 2010-05-19 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5676368B2 (ja) * 2011-06-03 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9666262B2 (en) * 2012-03-13 2017-05-30 Samsung Electronics Co., Ltd. Semiconductor memory device including power decoupling capacitor
WO2015030150A1 (en) * 2013-08-30 2015-03-05 Semiconductor Energy Laboratory Co., Ltd. Storage circuit and semiconductor device
US20160020270A1 (en) * 2014-02-11 2016-01-21 SK Hynix Inc. Metal-insulator-metal capacitor, electronic device including the same, and method of fabricating the same
JP6448424B2 (ja) * 2015-03-17 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102345675B1 (ko) * 2015-07-13 2021-12-31 에스케이하이닉스 주식회사 스위치드-커패시터 디시-디시 컨버터 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052352A1 (en) * 2001-09-06 2003-03-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of fabricating the same
US20090212391A1 (en) * 2008-02-25 2009-08-27 Francesco Carobolante Micromodules Including Integrated Thin Film Inductors and Methods of Making the Same
US8120413B2 (en) * 2008-08-18 2012-02-21 Semiconductor Manufacturing International (Beijing) Corporation Charge pump circuit
TW201411847A (zh) * 2012-07-27 2014-03-16 Semiconductor Energy Lab 半導體裝置
CN103604974A (zh) * 2013-11-11 2014-02-26 浙江工业大学 电流模式dc/dc转换器用低功耗电流检测电路

Also Published As

Publication number Publication date
TW201724465A (zh) 2017-07-01
CN106887410B (zh) 2020-07-28
KR20170071934A (ko) 2017-06-26
CN106887410A (zh) 2017-06-23
US9640445B1 (en) 2017-05-02
KR102326820B1 (ko) 2021-11-16

Similar Documents

Publication Publication Date Title
US9853541B2 (en) Switched-capacitor DC-to-DC converters and methods of fabricating the same
US9614025B2 (en) Method of fabricating semiconductor device
JP6338631B2 (ja) スプリットゲートフラッシュ技術におけるインターディジテートキャパシタ
US8604531B2 (en) Method and apparatus for improving capacitor capacitance and compatibility
CN107204323B (zh) 半导体结构及其制造方法
US20190252399A1 (en) Nvm memory hkmg integration technology
US9847327B2 (en) Switched-capacitor DC-to-DC converters
TWI684262B (zh) 製造切換電容式直流對直流轉換器之方法
TWI625826B (zh) 半導體裝置結構及其製造方法
US8772854B2 (en) Multiple-time programming memory cells and methods for forming the same
US20160049398A1 (en) Semiconductor device
US20160020270A1 (en) Metal-insulator-metal capacitor, electronic device including the same, and method of fabricating the same
CN111769116A (zh) 半导体结构及其制备方法
CN107026158B (zh) 基于沟槽的电荷泵装置
JP2012038978A (ja) 半導体装置、及び半導体装置の製造方法
US20150357037A1 (en) High voltage generating circuit for resistive memory apparatus
KR20160105224A (ko) 금속-절연체-금속 커패시터 및 이를 포함하는 전자소자와, 금속-절연체-금속 커패시터의 제조방법
US20160027772A1 (en) Integrated capacitor in an integrated circuit