TW201411847A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201411847A
TW201411847A TW102126104A TW102126104A TW201411847A TW 201411847 A TW201411847 A TW 201411847A TW 102126104 A TW102126104 A TW 102126104A TW 102126104 A TW102126104 A TW 102126104A TW 201411847 A TW201411847 A TW 201411847A
Authority
TW
Taiwan
Prior art keywords
insulating film
film
transistor
electrode
semiconductor device
Prior art date
Application number
TW102126104A
Other languages
English (en)
Other versions
TWI588999B (zh
Inventor
Shunpei Yamazaki
Tetsuhiro Tanaka
Yoshinori Ieda
Toshiyuki Miyamoto
Masafumi Nomura
Takashi Hamochi
Kenichi Okazaki
Mitsuhiro Ichijo
Toshiya Endo
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201411847A publication Critical patent/TW201411847A/zh
Application granted granted Critical
Publication of TWI588999B publication Critical patent/TWI588999B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

本發明的一個方式提供一種在氧化物半導體的電晶體中能夠抑制氫擴散到氧化物半導體膜中的絕緣膜。另外，提供一種半導體裝置，該半導體裝置包括使用矽半導體的電晶體及使用氧化物半導體的電晶體並具有良好的電特性。在使用矽半導體的電晶體與使用氧化物半導體的電晶體之間設置具有彼此不同功能的兩個氮化絕緣膜。明確而言，在使用矽半導體的電晶體上設置含有氫的第一氮化絕緣膜，並且在該第一氮化絕緣膜與使用氧化物半導體的電晶體之間設置具有比第一氮化絕緣膜低的含氫量且用作氫障壁膜第二氮化絕緣膜。

Description

半導體裝置
本說明書等所公開的發明係關於一種包括電晶體的半導體裝置。另外，本說明書等所公開的發明係關於一種包括在該半導體裝置中的氮化絕緣膜。
近年來，對提高中央處理器(CPU：Central Processing Unit)等半導體裝置的工作速度的技術開發日益火熱。CPU包括包含邏輯電路的半導體積體電路，該半導體積體電路包括形成在半導體晶片上的電晶體、記憶體以及作為連接端子的電極等。
作為有關提高工作速度的技術開發，為了提高CPU的工作速度及積體度而進行電晶體等半導體元件的微型化。
藉由進行電晶體等半導體元件的微型化，CPU的積體度及工作速度得到提高，而電晶體的洩漏電流卻增加。其結果，導致CPU的耗電量的增加。
另外，可應用於電晶體的半導體膜除了廣泛認知的矽 半導體之外還可以使用呈現半導體特性的金屬氧化物(以下記作氧化物半導體)形成。
例如，公開了將作為氧化物半導體的氧化鋅或In-Ga-Zn類氧化物半導體用於通道形成區來製造電晶體的技術(參照專利文獻1及專利文獻2)。
此外，公開了藉由在使用單晶矽半導體的電晶體的上方設置使用氧化物半導體的電晶體來製造耗電量被降低且高度積體化了的半導體裝置的技術(參照專利文獻3)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2011-109079號公報
在使用氧化物半導體的電晶體中，有時從構成電晶體的絕緣膜等釋放的元素作為雜質擴散到構成通道形成區的氧化物半導體膜中而使電晶體的電特性(典型的為臨界電壓)發生變動，導致半導體裝置的可靠性下降。
例如，當構成電晶體的絕緣膜含有氫(包括水等氫化合物)時，該氫擴散到氧化物半導體膜中而使電晶體的電特性發生變動，導致半導體裝置的可靠性下降。
侵入到氧化物半導體膜中的氫與結合於金屬原子的氧發生反應而形成水，同時缺陷形成在氧脫離了的晶格(或者氧脫離了的部分)中。另外，氫的一部分與氧發生反應而生成作為載子的電子。因此，包含含有氫的氧化物半導 體膜的電晶體容易具有常導通(normally-on)特性。
另外，由於使用氧化物半導體的電晶體為n通道電晶體，所以在本說明書中，將可認為在閘極電壓為0V的情況下沒有流過汲極電流的電晶體定義為具有常閉特性的電晶體。
鑒於上述問題，本發明的一個方式的目的之一是提供一種能夠抑制氫擴散到氧化物半導體膜中的氮化絕緣膜。
另外，已知在包含矽半導體區的電晶體中，為了實現良好的電特性而對包含通道形成區的矽半導體區進行氫化處理。另外，在本說明書等中，矽半導體是指矽、碳化矽、矽鍺等所有的含有矽的半導體材料。
氫化處理可以利用氫氛圍下的加熱處理、離子植入法或者離子摻雜法等進行，然而，這些方法在處理時間、安全性以及成本方面仍有課題。因此，安全性及成本方面的改善是非常有助益的。
例如，即使包含邏輯電路和半導體積體電路等的半導體裝置為在使用單晶矽的電晶體上設置有使用氧化物半導體的電晶體的半導體裝置，為了改善使用單晶矽的電晶體的電特性也需要進行氫化處理。
鑒於上述問題，本發明的一個方式的目的之一是提供一種半導體裝置，該半導體裝置包括使用矽半導體的電晶體及使用氧化物半導體的電晶體並具有良好的電特性。
另外，本發明的一個方式的目的之一是提供一種半導體裝置，該半導體裝置包括使用矽半導體的電晶體及使用氧化物半導體的電晶體並具有高可靠性。
本發明的一個方式的目的是實現上述目的中的至少一個。
鑒於上述問題，本發明的一個方式是一種包括多個電晶體的半導體裝置，該多個電晶體為使用矽半導體的電晶體以及使用氧化物半導體的電晶體，其中，為了提高半導體裝置的積體度，在使用矽半導體的電晶體上層疊使用氧化物半導體的電晶體，並且，在使用矽半導體的電晶體與使用氧化物半導體的電晶體之間設置具有彼此不同功能的兩個氮化絕緣膜。明確而言，在使用矽半導體的電晶體上設置含有氫的第一氮化絕緣膜，並且在該第一氮化絕緣膜與使用氧化物半導體的電晶體之間設置具有比第一氮化絕緣膜低的含氫量且用作氫障壁膜的第二氮化絕緣膜。另外，含氫量低於第一氮化絕緣膜且用作氫障壁膜的第二氮化絕緣膜可以層疊在第一氮化絕緣膜上。
本發明的一個方式是一種半導體裝置，在該半導體裝置中層疊有多個電晶體，該半導體裝置包括：通道形成區設置在矽半導體區中的第一電晶體；設置在第一電晶體上且通道形成區設置在氧化物半導體膜中的第二電晶體；設置在第一電晶體與第二電晶體之間的第一氮化絕緣膜；以及設置在第一氮化絕緣膜與第二電晶體之間的第二氮化絕緣膜，其中，第一氮化絕緣膜包含氫，並且，第二氮化絕 緣膜為具有比第一氮化絕緣膜低的含氫量且用作氫障壁膜。另外，也可以將第二氮化絕緣膜層疊在第一氮化絕緣膜上。
在上述半導體裝置中，第一氮化絕緣膜的藉由熱脫附譜法測定出的氫分子的釋放量為5.0×1023分子/cm3以上，並且，第二氮化絕緣膜的藉由光譜橢偏儀測定出的波長為633nm的光的折射率為1.95以上且在20℃以上且25℃以下的溫度下使用0.5wt%氟化氫時的蝕刻速度為2.0nm/分以下。另外，第二氮化絕緣膜的藉由X射線反射法測定出的密度為2.75g/cm3以上。
一般來說，形成的膜越緻密，折射率越提高，形成的膜越緻密，蝕刻速度則越減慢。因此，藉由使用具有上述範圍的折射率及蝕刻速度的氮化絕緣膜，可以形成緻密的第二氮化絕緣膜，可以使其發揮氫阻擋性。另外，由於形成的膜越緻密，膜密度越增加，所以為了使第二氮化絕緣膜充分發揮氫阻擋性，較佳為使用具有上述範圍的密度的氮化絕緣膜形成第二氮化絕緣膜。
利用熱脫附譜法測定出的氫分子的釋放量為5.0×1023分子/cm3以上的第一氮化絕緣膜在被加熱時釋放氫。
另外，藉由加熱釋放氫的第一氮化絕緣膜的氫濃度為20atomic%以上且25atomic%以下，具有氫阻擋性的第二氮化絕緣膜的氫濃度為10atomic%以上且15atomic%以下，上述氫濃度是利用盧瑟福背散射分析測定的值。如此，氮化絕緣膜中的氫濃度越低，越不容易釋放氫，由此 能夠發揮氫阻擋性。例如，第一氮化絕緣膜及第二氮化絕緣膜可以使用氮化矽膜形成。
在上述半導體裝置中，第一電晶體及第二電晶體具有頂閘極結構。
另外，本發明的一個方式是一種半導體裝置，其中將具有與第二氮化絕緣膜相同結構的第三氮化絕緣膜設置在第二電晶體上。
由於第一氮化絕緣膜在被加熱時釋放氫，因此，藉由設置第一氮化絕緣膜，可以將因半導體裝置的製程中的加熱處理等而釋放的氫移動到第一電晶體的矽半導體區中，由此可以對第一電晶體的矽半導體區進行氫化處理。
第二氮化絕緣膜由不容易使擴散到氧化物半導體膜中的氫透過的絕緣膜形成，可以說其具有氫阻擋性。此外，可以說第二氮化絕緣膜是抑制氫擴散到氧化物半導體膜中的絕緣膜或者防止氫擴散到氧化物半導體膜中的絕緣膜。
上述半導體裝置還包括設置在第一氮化絕緣膜與第二氮化絕緣膜之間且與第一氮化絕緣膜及第二氮化絕緣膜接觸的氧化物絕緣膜。該氧化物絕緣膜可以為氧化矽膜或氧氮化矽膜。
第二氮化絕緣膜由具有比第一氮化絕緣膜低的氫濃度的緻密的氮化絕緣膜形成。因此，第二氮化絕緣膜用作氫障壁膜。當以與第二氮化絕緣膜接觸的方式設置由含有氫的氮化絕緣膜形成的第一氮化絕緣膜時，根據第二氮化絕緣膜的形成方法，第一氮化絕緣膜所包含的氫有可能混入 第二氮化絕緣膜而使其氫濃度增加。因此，如上所述，藉由在第一氮化絕緣膜與第二氮化絕緣膜之間設置氧化物絕緣膜，可以防止當形成第二氮化絕緣膜時第一氮化絕緣膜所包含的氫混入第二氮化絕緣膜，由此可以充分使第二氮化絕緣膜發揮氫障壁膜的功能。
另外，本發明的一個方式是一種可用作第二氮化絕緣膜的氮化絕緣膜，尤其為可用作第二氮化絕緣膜的氮化矽膜。
根據本發明的一個方式，可以提供一種可以防止氫擴散到氧化物半導體膜中的絕緣膜。
根據本發明的一個方式，可以在使用矽半導體的電晶體中安全且容易地進行氫化處理。
根據本發明的一個方式，可以提供一種半導體裝置，該半導體裝置包括使用矽半導體的電晶體及使用氧化物半導體的電晶體並具有良好的電特性。
根據本發明的一個方式，可以提供一種半導體裝置，該半導體裝置包括使用矽半導體的電晶體及使用氧化物半導體的電晶體並具有高可靠性。
101‧‧‧電晶體
103‧‧‧電晶體
105‧‧‧CMOS電路
107‧‧‧電容元件
109‧‧‧電晶體
110‧‧‧電晶體
111‧‧‧氮化絕緣膜
113‧‧‧氮化絕緣膜
115‧‧‧基板
117‧‧‧通道形成區
119‧‧‧雜質區
121‧‧‧高濃度雜質區
123‧‧‧閘極絕緣膜
125‧‧‧閘極電極
129‧‧‧側壁
131‧‧‧電極
133‧‧‧n阱
135‧‧‧通道形成區
137‧‧‧雜質區
139‧‧‧高濃度雜質區
141‧‧‧閘極絕緣膜
143‧‧‧閘極電極
145‧‧‧側壁
147‧‧‧電極
149‧‧‧電極
151‧‧‧元件分離絕緣膜
153‧‧‧絕緣膜
155‧‧‧層間絕緣膜
157‧‧‧層間絕緣膜
159‧‧‧電極
161‧‧‧層間絕緣膜
163‧‧‧電極
165‧‧‧電極
167‧‧‧電極
169‧‧‧絕緣膜
171‧‧‧絕緣膜
172‧‧‧連接電極
173‧‧‧氧化物半導體膜
174‧‧‧氧化物半導體膜
175‧‧‧源極電極
177‧‧‧汲極電極
178‧‧‧氧化物絕緣膜
179‧‧‧閘極絕緣膜
180‧‧‧氮化絕緣膜
181‧‧‧閘極電極
183‧‧‧電極
184‧‧‧絕緣膜
185‧‧‧絕緣膜
200‧‧‧基板
201‧‧‧電晶體
202‧‧‧電晶體
203‧‧‧電晶體
204‧‧‧電晶體
205‧‧‧閘極電極
211‧‧‧氮化絕緣膜
213‧‧‧氮化絕緣膜
225‧‧‧電極
230‧‧‧層間絕緣膜
231‧‧‧電極
232‧‧‧電極
233‧‧‧層間絕緣膜
234‧‧‧電極
235‧‧‧電極
236‧‧‧電極
237‧‧‧電極
238‧‧‧層間絕緣膜
239‧‧‧連接電極
242‧‧‧電極
245a‧‧‧源極電極
245b‧‧‧汲極電極
251‧‧‧電晶體
252‧‧‧電晶體
253‧‧‧電晶體
254‧‧‧電晶體
273‧‧‧氧化物半導體膜
280‧‧‧電極
285‧‧‧層間絕緣膜
286‧‧‧阻擋金屬膜
287‧‧‧阻擋金屬膜
288‧‧‧低電阻導電膜
301‧‧‧電晶體
303‧‧‧電晶體
305‧‧‧電容元件
401‧‧‧記憶單元陣列
403‧‧‧邏輯電路
405a‧‧‧記憶單元
405b‧‧‧記憶單元
991‧‧‧矽晶片
993‧‧‧氮化矽膜
995‧‧‧氮化矽膜
1141‧‧‧切換元件
1142‧‧‧記憶單元
1143‧‧‧記憶單元群
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
3401‧‧‧記憶單元陣列
8000‧‧‧電視機
8001‧‧‧外殼
8002‧‧‧顯示部
8003‧‧‧揚聲器部
8200‧‧‧室內機
8201‧‧‧外殼
8202‧‧‧送風口
8203‧‧‧CPU
8204‧‧‧室外機
8300‧‧‧電冷藏冷凍箱
8301‧‧‧外殼
8302‧‧‧冷藏室門
8303‧‧‧冷凍室門
8304‧‧‧CPU
9700‧‧‧電動汽車
9701‧‧‧二次電池
9702‧‧‧控制電路
9703‧‧‧驅動裝置
9704‧‧‧處理裝置
在圖式中：圖1A和圖1B是示出本發明的一個方式的半導體裝置的剖面圖以及其電路圖；圖2是示出本發明的一個方式的半導體裝置的俯視 圖；圖3A至圖3C是示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖4A和圖4B是示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖5A和圖5B是示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖6是示出本發明的一個方式的半導體裝置的剖面圖；圖7是示出本發明的一個方式的半導體裝置的剖面圖；圖8A至圖8C是示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖9是示出本發明的一個方式的半導體裝置的製造方法的剖面圖；圖10A和圖10B是示出本發明的一個方式的半導體裝置的剖面圖；圖11A至圖11C是示出本發明的一個方式的半導體裝置的剖面圖以及其電路圖；圖12是示出本發明的一個方式的半導體裝置的俯視圖；圖13是示出本發明的一個方式的半導體裝置的剖面圖；圖14A至圖14C是示出本發明的一個方式的半導體 裝置的剖面圖以及其電路圖；圖15A和圖15B是示出本發明的一個方式的半導體裝置的剖面圖；圖16是示出本發明的一個方式的半導體裝置的電路圖；圖17是示出本發明的一個方式的半導體裝置的透視圖；圖18是可用於本發明的一個方式的半導體裝置的電晶體的剖面圖；圖19A至圖19C是示出本發明的一個方式的半導體裝置的方塊圖；圖20A至圖20C是說明電子裝置的圖；圖21A和圖21B是示出樣本的結構的圖；圖22A和圖22B是示出熱脫附譜分析的結果的圖；圖23A和圖23B是示出折射率及膜密度的測定結果的圖；圖24是示出蝕刻速度的測定結果的圖；圖25A和圖25B是示出折射率及膜密度的測定結果的圖；圖26是示出蝕刻速度的測定結果的圖。
下面，參照圖式詳細地說明本發明的實施方式。但是，所屬技術領域的普通技術人員可以很容易地理解一個 事實，就是本發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。另外，本發明不應被看作僅限定於以下實施方式的描述內容。
在以下說明的本發明的結構中，在不同圖式之間共同使用同一符號表示同一部分或具有相同功能的部分而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
在本說明書所說明的每個圖式中，各元件的大小、膜的厚度或區域為了清晰可見而有時被誇大。因此，不一定侷限於其尺度。
在本說明書等中，為方便起見，附加了第一、第二等序數詞，這些序數詞並不表示製程順序或疊層順序。另外，這些序數詞在本說明書等中不表示用來特定發明的事項的固有名稱。
此外，在電路工作中電流方向發生變化的情況等下，本發明中的“源極”和“汲極”的功能有時互相調換。因此，在本說明書中，可以互相調換使用“源極”和“汲極”。
另外，電壓是指兩個點之間的電位差，電位是指某一點的靜電場中的單位電荷具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”理解為“電壓”，又可將“電 壓”理解為“電位”。
在本說明書中，當在進行光微影處理之後進行蝕刻處理時，去除在光微影處理中形成的遮罩。
實施方式1
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置進行說明。
〈半導體裝置的結構〉
圖1A示出本發明的一個方式的半導體裝置的剖面圖。圖1A所示的半導體裝置包含多個電晶體，並且為了提高積體度而在豎直方向上層疊有上述電晶體中的幾個。
明確而言，圖1A所示的半導體裝置包含：位於下部的使用第一半導體材料的n通道電晶體的電晶體101與p通道電晶體的電晶體103電連接而成的CMOS(Complementary Metal Oxide Semiconductor；互補金屬氧化物半導體)電路105；CMOS電路105上的電容元件107；使用第二半導體材料的n通道電晶體的電晶體109；電晶體101及電晶體103上的含有氫且藉由加熱釋放氫的第一氮化絕緣膜111；以及第一氮化絕緣膜111與電晶體109之間的具有比第一氮化絕緣膜111低的含氫量且用作氫障壁膜的第二氮化絕緣膜113。
圖1B示出相當於圖1A所示的半導體裝置的電路圖。圖1B所示的電路圖的連接關係如下：電晶體101與 電晶體103電連接而成的CMOS電路105電連接到電容元件107；CMOS電路105及電容元件107電連接到使用氧化物半導體的電晶體109。另外，電晶體109也可以電連接到其他電晶體。
第一半導體材料使用矽半導體等氧化物半導體以外的半導體材料，而第二半導體材料使用氧化物半導體。換言之，電晶體101及電晶體103為使用矽半導體的電晶體，電晶體109為使用氧化物半導體的電晶體。
電晶體101及電晶體103使用矽半導體，藉由使用單晶基板或多晶基板等，可以容易製造能夠高速工作的電晶體。
另外，在使用氧化物半導體的電晶體中，藉由從形成有通道形成區的氧化物半導體膜中充分去除氫等雜質而使其高度純化，可以容易製造洩漏電流(也被稱為關態洩漏電流(off-state leakage current)或關態電流(off-state current))小的電晶體。由此可以降低半導體裝置的耗電量。
第一氮化絕緣膜111由含有氫且藉由加熱釋放氫的氮化絕緣膜形成。明確而言，第一氮化絕緣膜111由如下氮化絕緣膜形成：藉由熱脫附譜(TDS：Thermal Desorption Spectroscopy)法(以下稱為TDS法)測定出的氫分子的釋放量為5.0×1023分子/cm3以上，並且，藉由盧瑟福背散射分析測定出的氫濃度為20atomic%以上且25atomic%以下的氮化絕緣膜。該氮化絕緣膜例如可以使用氮化矽膜或 者氮氧化矽膜等。
在使用矽半導體的電晶體101及電晶體103的製程中，為了實現良好的電特性，較佳為進行氫化處理來至少修復形成有通道形成區的矽半導體區中的缺陷(懸空鍵)(進行氫封端)。因此，藉由在電晶體101及電晶體103上設置第一氮化絕緣膜111並利用從第一氮化絕緣膜111釋放的氫，可以進行氫化處理。由此，與習知的方法不同，可以安全且容易地進行氫化處理。例如，在半導體裝置的製程中，藉由在設置第一氮化絕緣膜111之後進行加熱處理，可以進行氫化處理，由此可以縮短半導體裝置的製造所需要的時間，並且可以提高半導體裝置的生產率。
第二氮化絕緣膜113為具有比第一氮化絕緣膜111低的含氫量且用作氫障壁膜的絕緣膜。第二氮化絕緣膜113為如下絕緣膜：至少抑制從第一氮化絕緣膜111釋放的氫擴散到電晶體109的氧化物半導體膜(詳細而言，通道形成區)中或者防止氫擴散到電晶體109的氧化物半導體膜的通道形成區中。
如此，第二氮化絕緣膜113可以使用含氫量低且緻密的氮化絕緣膜。明確而言，可以使用利用光譜橢圓偏振(spectroscopic ellipsometry)得到的波長為633nm的光的折射率為1.95以上，且在20℃以上且25℃以下的溫度下使用0.5wt%氟化氫時的蝕刻速度為2.0nm/分以下的氮化絕緣膜。或者，可以使用藉由光譜橢圓偏振得到的波長為633nm的光的折射率為1.95以上，且藉由X射線反射 法測定出的膜密度為2.75g/cm3以上的氮化絕緣膜。另外，第二氮化絕緣膜113的藉由盧瑟福背散射分析測定出的氫濃度較佳為10atomic%以上且15atomic%以下。
一般來說，形成的膜越緻密，折射率越提高，形成的膜越緻密，蝕刻速度則越減慢。因此，藉由使用具有上述範圍的折射率及蝕刻速度的氮化絕緣膜，可以形成緻密的第二氮化絕緣膜113，可以使其發揮氫阻擋性。另外，由於形成的膜越緻密，膜密度越增加，所以為了使第二氮化絕緣膜113充分發揮氫阻擋性，較佳為使用具有上述範圍的密度的氮化絕緣膜形成第二氮化絕緣膜113。如此，氮化絕緣膜中的氫濃度越低，越不容易釋放氫，由此能夠發揮氫阻擋性。另外，該氮化絕緣膜例如可以使用氮化矽膜或者氮氧化矽膜等。
藉由設置第二氮化絕緣膜113，可以抑制存在於電晶體109的下方(包括第一氮化絕緣膜111)的氫作為雜質擴散到電晶體109的氧化物半導體膜(至少通道形成區)中，所以可以抑制電晶體109的電特性變動。因此，可以改善電晶體109的電特性，並且可以提高半導體裝置的可靠性。
接著，進一步說明本發明的一個方式的半導體裝置的詳細內容。
在圖1A所示的半導體裝置中，電晶體101及電晶體103的通道形成區可以形成在包含半導體材料的基板115中(塊(bulk)中)或者包含半導體材料的基板115上。 另外，在本實施方式中，說明如下情況：作為基板115使用具有p型導電型的單晶矽基板，並且電晶體101及電晶體103的通道形成區形成在基板115中的方式。
電晶體101包含：形成在基板115中的通道形成區117；以夾著通道形成區117的方式設置的雜質區119；與雜質區119電連接的高濃度雜質區121(有時將雜質區119及高濃度雜質區121簡單地稱為雜質區)；設置在通道形成區117上的閘極絕緣膜123；設置在閘極絕緣膜123上的閘極電極125；設置在閘極電極125的側面的側壁129；以與通道形成區117的一端的高濃度雜質區121接觸的方式設置的源極電極或者汲極電極(以下記作電極131)。
雜質區119用作LDD(Lightly Doped Drain：輕摻雜汲極)區或者擴展區(extension region)。高濃度雜質區121用作電晶體101的源極區或者汲極區。
電晶體103設置在藉由對基板115添加賦予n型導電型的雜質元素來形成的n阱133上。電晶體103包含：形成在n阱133中的通道形成區135；以夾著通道形成區135的方式設置的雜質區137；與雜質區137電連接的高濃度雜質區139(有時將雜質區137及高濃度雜質區139簡單地稱為雜質區)；設置在通道形成區135上的閘極絕緣膜141；設置在閘極絕緣膜141上的閘極電極143；設置在閘極電極143的側面的側壁145；以與形成於通道形成區135的一端的雜質區137電連接且與高濃度雜質區 139接觸的方式設置的源極電極或者汲極電極(以下記作電極147)。
雜質區137用作LDD區或者擴展區。高濃度雜質區139用作電晶體103的源極區或者汲極區。
此外，圖1A所示的半導體裝置還設置有電極149，該電極149與形成於電晶體101的通道形成區117的另一端的高濃度雜質區121以及形成於電晶體103的通道形成區135的另一端的高濃度雜質區139接觸。電極149用作電晶體101的源極電極或者汲極電極，還用作電晶體103的源極電極或者汲極電極。另外，電晶體101與電晶體103藉由電極149彼此電連接而構成CMOS電路105。
在基板115上以包圍電晶體101及電晶體103的方式設置有元件分離絕緣膜151。另外，以覆蓋電晶體101、電晶體103以及元件分離絕緣膜151的方式設置有絕緣膜153，並且在絕緣膜153上設置有第一氮化絕緣膜111。
在第一氮化絕緣膜111上設置有層間絕緣膜155。另外，電極131、電極147以及電極149以貫穿絕緣膜153、第一氮化絕緣膜111以及層間絕緣膜155的方式設置，都用作佈線。
在層間絕緣膜155上設置有層間絕緣膜157，並且在層間絕緣膜157上設置有電極159。電極159還用作佈線。電極159藉由形成在絕緣膜153、第一氮化絕緣膜111、層間絕緣膜155以及層間絕緣膜157中的開口與電晶體101及電晶體103(CMOS電路105)的閘極佈線 (未圖示)電連接。閘極佈線設置在閘極絕緣膜123及閘極絕緣膜141上，該閘極佈線分歧為電晶體101的閘極電極125及電晶體103的閘極電極143。因此，CMOS電路105與電容元件107電連接，電容元件107與電晶體109電連接。
在電極159及層間絕緣膜157上設置有層間絕緣膜161。電極163藉由形成在層間絕緣膜161中的開口與電極159接觸。另外，在層間絕緣膜161上設置有電極165及電極167。電極165設置在層間絕緣膜161上的與電晶體109的氧化物半導體膜173重疊的區域。電極167設置在與電晶體109的汲極電極177重疊的區域。另外，電極163、電極165以及電極167還用作佈線。
在電極163、電極165以及電極167之間設置有絕緣膜169，電極163、電極165、電極167以及絕緣膜169都被平坦化。
在電極163、電極165、電極167以及絕緣膜169上設置有第二氮化絕緣膜113，並且在第二氮化絕緣膜113上設置有絕緣膜171。
在絕緣膜171上設置有電容元件107及電晶體109。
電晶體109至少包含：設置在絕緣膜171上的氧化物半導體膜173；以與氧化物半導體膜173接觸的方式設置的源極電極175及汲極電極177；設置在氧化物半導體膜173、源極電極175以及汲極電極177上的閘極絕緣膜179；以與氧化物半導體膜173重疊的方式設置在閘極絕 緣膜179上的閘極電極181。
源極電極175藉由設置在形成在第二氮化絕緣膜113及絕緣膜171中的開口中的連接電極172與電極163接觸。因此，源極電極175與電晶體101的閘極電極125及電晶體103的閘極電極143電連接。
汲極電極177藉由設置在形成在第二氮化絕緣膜113及絕緣膜171中的開口中的連接電極172與電極167接觸。
電極183設置在閘極絕緣膜179上的與源極電極175重疊的區域。在電容元件107中，源極電極175用作一個電極，閘極絕緣膜179用作電介質，電極183用作另一個電極。另外，電極183還用作佈線。
藉由作為電容元件107的一個電極使用電晶體109的源極電極175，可以提高半導體裝置的積體度。
在閘極絕緣膜179、閘極電極181以及電極183上設置有絕緣膜185。
在電晶體109中，氧化物半導體膜173由非晶氧化物半導體、單晶氧化物半導體或者多晶氧化物半導體構成。
另外，較佳為從氧化物半導體膜173中充分去除氫等雜質而使其高度純化。明確而言，藉由二次離子質譜分析(SIMS：Secondary Ion Mass Spectrometry)得到的氧化物半導體膜173的氫濃度較佳為低於5×1018atoms/cm3，較佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步較佳為1×1016atoms/cm3以下。當氧化物半導 體膜173含有氫時，該氫與結合於金屬原子的氧發生反應而形成水，同時缺陷形成在氧脫離了的晶格(或者氧脫離了的部分)中。另外，氫的一部分有時與氧結合而生成載子，導致電晶體109的關態電流的增大。
另外，將藉由二次離子質譜分析得到的氧化物半導體膜173的鹼金屬或者鹼土金屬的濃度設定為1×1018atoms/cm3以下，較佳為設定為2×1016atoms/cm3以下。鹼金屬和鹼土金屬有時與氧化物半導體結合而生成載子，導致電晶體109的關態電流的增大。另外，較佳為將氧化物半導體膜173的氮濃度設定為5×1018atoms/cm3以下。
如此，藉由儘量降低氧化物半導體膜173中的雜質使其高度純化，可以大幅度降低電晶體109的洩漏電流。另外，可以降低電晶體109的臨界電壓的變動(負漂移)。因此，可以製造具有良好電特性的半導體裝置。此外，可以製造可靠性高的半導體裝置。
另外，根據各種實驗可以證明：通道形成區形成在被高度純化了的氧化物半導體膜中的電晶體的關態電流低。例如，即便是通道寬度為1×106μm且通道長度L為10μm的元件，在源極電極和汲極電極之間的電壓(汲極電壓)為1V至10V的範圍內，也可以使關態電流為半導體參數分析儀的測量界限以下，即1×10-13A以下。在此情況下，可知：相當於關態電流除以電晶體的通道寬度的數值的關態電流為100zA/μm以下。此外，藉由使用使電容元 件和電晶體連接，並由該電晶體控制流入到電容元件的電荷或從電容元件流出的電荷的電路，來進行關態電流的測量。在該測量中，使用上述電晶體並根據電容元件的每單位時間的電荷量的推移而測量該電晶體的關態電流。由此可知：當電晶體的源極電極與汲極電極之間的電壓為3V時，可以獲得更低的關態電流，即幾十yA/μm。由此，使用通道形成區形成在被高度純化了的氧化物半導體膜中的電晶體的關態電流顯著低。
包含在氧化物半導體中的氧缺陷有時生成載子，有可能導致電晶體的電特性及可靠性的下降。因此，在氧化物半導體膜173中，較佳為儘量減少氧缺陷。例如，在氧化物半導體膜173中，利用在平行於膜表面的方向上施加磁場的電子自旋共振法的g值為1.93的自旋密度(相當於氧化物半導體膜173中的氧缺陷密度)較佳為降低到檢測器的檢測下限以下。藉由儘量減少氧缺陷，可以抑制電晶體109的臨界電壓的變動(負漂移)，由此可以提高半導體裝置的電特性及可靠性。
另外，圖2示出本發明的一個方式的半導體裝置的一部分的俯視圖。圖1A所示的剖面圖相當於圖2所示的俯視圖的鎖鏈線XY之間的剖面圖。在圖2所示的俯視圖中，為了容易理解，未圖示構成要素的一部分(CMOS電路105、第一氮化絕緣膜111、第二氮化絕緣膜113、其他閘極絕緣膜以及層間絕緣膜等)。
<半導體裝置的製造方法>
接著，參照圖式對本發明的一個方式的半導體裝置的製造方法進行說明。下面，首先對構成下部的CMOS電路的電晶體的製造方法進行說明，然後對上部的使用氧化物半導體的電晶體的製造方法進行說明。
用作半導體裝置的基板115為含有矽半導體的基板。
首先，準備含有半導體材料的基板115。作為基板115可以使用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽)基板等，電晶體101及電晶體103的通道形成區可以形成在半導體基板中(塊中)或在半導體基板上。
在本實施方式所示的半導體裝置中，作為基板115使用單晶矽基板，並且在該單晶矽基板上設置電晶體101及電晶體103。換言之，在本實施方式中，作為第一半導體材料的矽半導體為單晶矽，並且電晶體101及電晶體103的通道形成區由單晶矽構成。另外，本實施方式示出作為基板115使用具有p型導電型的單晶基板的例子。
藉由對基板115的形成電晶體103的區域添加賦予n型導電型的雜質元素來形成n阱133。電晶體103的通道形成區135形成在n阱133中。作為賦予n型導電型的雜質元素可以使用磷(P)或砷(As)等。
另外，不對作為n通道電晶體的電晶體101的形成區域添加賦予p型導電型的雜質元素，但是也可以藉由添加 賦予p型導電型的雜質元素來形成p阱。作為賦予p型導電型的雜質元素，可以使用硼(B)、鋁(Al)或鎵(Ga)等。
另一方面，在具有n型導電型的單晶矽基板的情況下，也可以藉由添加賦予p型導電型的雜質元素形成p阱，並將電晶體101的通道形成區135形成在p阱中。
n阱133或p阱可以藉由利用離子摻雜法或離子植入法等添加上述雜質元素來形成。
在基板115上形成元件分離絕緣膜151。元件分離絕緣膜151可以利用公知的方法形成。例如，在基板115上形成保護膜，並以該保護膜為遮罩進行蝕刻處理，去除基板115的不被該保護絕緣膜覆蓋的區域(露出的區域)來形成凹部。作為該蝕刻處理較佳為使用乾蝕刻，但是也可以使用濕蝕刻。可以根據被蝕刻的材料適當地選擇蝕刻氣體和蝕刻劑。然後，以覆蓋基板115的方式形成絕緣膜，選擇性地去除形成在凹部以外的區域上的絕緣膜，可以形成元件分離絕緣膜151。該絕緣膜使用氧化矽膜、氮化矽膜、氮氧化矽膜等形成。作為該絕緣膜的去除方法，可以使用CMP(Chemical Mechanical Polishing：化學機械拋光)等拋光處理或蝕刻處理等，可以使用其中任何方法。另外，上述保護膜在形成凹部之後或者在形成元件分離絕緣膜151之後去除。另外，在進行CMP等拋光處理或蝕刻處理之後，進行洗滌處理以及用來去除附著於被處理表面上的水分的加熱處理。
另外，在形成元件分離絕緣膜151之後的半導體裝置的製程中，在進行CMP等拋光處理或蝕刻處理之後，進行上述洗滌處理以及加熱處理。
另外，元件分離絕緣膜151也可以利用LOCOS(Local Oxidation of Silicon：矽的局部氧化)等元件分離法形成。
接著，在形成有元件分離絕緣膜151的基板115上形成在後面加工為閘極絕緣膜123及閘極絕緣膜141的絕緣膜，在該絕緣膜上形成含有導電材料的膜(導電膜)，並且對該導電膜進行加工來形成閘極電極125及閘極電極143。加工為閘極絕緣膜123及閘極絕緣膜141的絕緣膜利用CVD法或濺射法等形成氧化矽膜、氧化鉿膜、氧化鋁膜、氧化鉭膜、氮化矽膜或者氮氧化矽膜等的單層或者疊層。另外，也可以藉由高密度電漿處理或熱氧化處理使基板115的表面氧化或氮化，形成加工為閘極絕緣膜123及閘極絕緣膜141的絕緣膜。例如，可以使用He、Ar、Kr、Xe等稀有氣體與氧、氧化氮、氨、氮、氫等混合氣體進行高密度電漿處理。另外，對該絕緣膜的厚度沒有特別的限制，例如其厚度可以設定為1nm以上且100nm以下。
對加工為閘極電極125及閘極電極143的導電膜的材料沒有特別的限制，可以使用各種導電材料，諸如鋁、銅、鈦、鉭、鎢等的金屬材料。此外，也可以使用含有導電材料的多晶矽等半導體材料形成含有導電材料的膜。對 形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法、旋塗法等各種成膜方法。另外，在本實施方式中，使用金屬材料形成導電膜。可以利用乾蝕刻或濕蝕刻對絕緣膜及導電膜進行加工。另外，對上述導電膜的厚度沒有特別的限制，可以根據形成時間及所希望的電阻率等而決定。
接著，在形成電晶體101的區域形成保護膜，並以閘極電極143為遮罩對形成電晶體103的區域添加賦予p型導電型的雜質元素來形成雜質區。另外，在形成電晶體103的區域形成保護膜，並以閘極電極125為遮罩對形成電晶體101的區域添加賦予n型導電型的雜質元素來形成雜質區。藉由形成上述雜質區，基板115中的位於閘極電極125之下的區域成為電晶體101的通道形成區117(參照圖3A)。此處，所添加的雜質的濃度可以適當地設定，但是較佳為根據半導體元件的微型化的程度而提高該濃度。另外，也可以形成覆蓋閘極電極125及閘極電極143的絕緣膜並經由該絕緣膜添加雜質元素。
接著，形成側壁129及側壁145。側壁129及側壁145可以藉由在形成覆蓋閘極電極125及閘極電極143的絕緣膜之後對該絕緣膜進行各向異性高的蝕刻處理來以自對準的方式形成。另外，當形成側壁129及側壁145時，同時閘極絕緣膜123及閘極絕緣膜141也就形成了。
接著，以覆蓋閘極電極125、閘極電極143、雜質區、側壁129及側壁145等的方式形成絕緣膜153。然 後，在絕緣膜153上的形成電晶體103的區域上形成保護膜，以閘極電極125及側壁129為遮罩對雜質區添加賦予n型導電型的雜質元素來形成雜質區119及高濃度雜質區121。另外，在絕緣膜153的形成電晶體101的區域上形成保護膜，以閘極電極143及側壁145為遮罩對雜質區添加賦予p型導電型的雜質元素來形成雜質區137及高濃度雜質區139。另外，也可以先添加雜質元素再形成絕緣膜153。
另外，本發明的一個方式的半導體裝置不侷限於圖1A和圖1B所示的結構。例如，可以使用包含矽化物的電晶體或不包含側壁的電晶體作為電晶體101及電晶體103。當具有包含矽化物的結構時，可以進一步使源極區及汲極區低電阻化，並可以實現半導體裝置的工作速度的高速化。此外，由於可以以低電壓進行工作，所以可以降低半導體裝置的耗電量。能夠形成矽化物的金屬材料例如可以舉出鈦、鉭、鎢、鎳、鈷、鉑等。
接著，在上述絕緣膜153上形成第一氮化絕緣膜111。將第一氮化絕緣膜111的厚度設定為如下：其含氫量足以至少能夠充分對電晶體101的通道形成區117及電晶體103的通道形成區135進行氫化處理的厚度。例如，將其設定為50nm以上且1000nm以下，較佳為設定為100nm以上且500nm以下。圖3A示出藉由到此為止的製程而得到的結構。
在此，對第一氮化絕緣膜111的形成方法進行說明。 第一氮化絕緣膜111由含有氫且藉由加熱釋放氫的氮化絕緣膜形成。可用於第一氮化絕緣膜111的氮化矽膜或氮氧化矽膜可以以如下條件形成。在電漿CVD設備的抽成真空的處理室中設置基板，將該基板的溫度保持為300℃以上且400℃以下，較佳為設定為320℃以上且370℃以下，對該處理室引入原料氣體，將處理室內的壓力設定為40Pa以上且600Pa以下，較佳為設定為100Pa以上且500Pa以下，對設置在處理室內的電極施加高頻功率。作為原料氣體使用含有矽的沉積氣體及氮。另外，作為原料氣體也可以使用氨。含有矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。為了使形成的氮化絕緣膜含有氫，較佳為使用含有氫的氨作為原料氣體形成第一氮化絕緣膜111。例如，當使用電漿CVD設備形成第一氮化絕緣膜111時，將供應到抽成真空的處理室內的氮的流量設定為含有矽的沉積氣體的20倍以上且1000倍以下，較佳為設定為150倍以上且750倍以下。另外，當作為原料氣體使用氨時，將氨的流量設定為含有矽的沉積氣體的1倍以上且100倍以下，較佳為設定為1倍以上且50倍以下。
在形成第一氮化絕緣膜111之後進行加熱處理來至少修復電晶體101的通道形成區117及電晶體103的通道形成區135中的缺陷(進行氫封端)。藉由上述加熱處理，還可以修復閘極絕緣膜123及閘極絕緣膜141中的缺陷、閘極絕緣膜123與矽之間的介面的缺陷等。因此，在本發 明的一個方式的半導體裝置中，藉由利用第一氮化絕緣膜111及加熱處理可以進行氫化處理。
當進行上述加熱處理時，加熱處理裝置不侷限於電爐，也可以利用被加熱的氣體等媒體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。另外，當進行上述加熱處理時，可以適當地選擇處理時間或處理氛圍。另外，只要在形成第一氮化絕緣膜111之後就可以任何時序進行加熱處理，可以適當地選擇進行加熱處理的時機。另外，例如可以將上述加熱處理兼作形成層間絕緣膜或電晶體109時進行的加熱處理等其他加熱處理。
接著，在第一氮化絕緣膜111上形成層間絕緣膜155、電極131、電極147以及電極149(參照圖3B)。藉由對絕緣膜153、第一氮化絕緣膜111以及層間絕緣膜155進行加工來形成到達高濃度雜質區121以及高濃度雜質區139的開口，在該開口中形成導電膜，然後對該導電膜進行蝕刻處理等加工來可以形成電極131、電極147以及電極149。注意，在形成上述開口之前利用CMP等拋 光處理或蝕刻處理等使層間絕緣膜155的表面平坦化。
層間絕緣膜155藉由形成無機絕緣膜或有機絕緣膜並對其進行加工來形成。無機絕緣膜可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜等，有機絕緣膜可以使用丙烯酸樹脂、聚醯亞胺樹脂、苯並環丁烯樹脂、聚醯胺樹脂、環氧樹脂、矽氧烷基樹脂等。另外，層間絕緣膜155也可以具有層疊有多個上述絕緣膜的疊層結構。對無機絕緣膜及有機絕緣膜的形成方法沒有特別的限制，根據使用的材料適當地選擇。例如可以使用CVD法、濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法)、絲網印刷、膠版印刷等。
當進行半導體裝置中的電晶體等半導體元件的微型化時，由於佈線之間的寄生電容變為明顯而信號延遲增大，所以氧化矽的相對介電常數(k=4.0至4.5)高，因此較佳為使用k為3.0以下的材料形成層間絕緣膜155。另外，層間絕緣膜155用來平坦化，所以需要機械強度。只要確保層間絕緣膜155的機械強度，就可以使其多孔(porous)化而低介電常數化。
電極131、電極147以及電極149較佳為具有如鑲嵌結構那樣的其一部分埋入在層間絕緣膜155、第一氮化絕緣膜111以及絕緣膜153中的結構。對電極131、電極147以及電極149的材料沒有特別的限制，可以使用各種導電材料，諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等金屬材料。
另外，當形成電極131、電極147以及電極149時，較佳為對其表面進行加工來使其平坦。例如，當在包含開口的區域形成薄的鈦膜或氮化鈦膜，並以填埋該開口的方式形成鎢膜時，藉由此後進行CMP可以在去除鎢膜、鈦膜、氮化鈦膜等的不需要的部分的同時提高表面的平坦性。
接著，在層間絕緣膜155、電極131、電極147以及電極149上形成層間絕緣膜157，在層間絕緣膜157中形成到達閘極電極125及閘極電極143的開口(未圖示)，並且在該開口中形成電極159。然後，在層間絕緣膜157及電極159上形成層間絕緣膜161(參照圖3C)。
層間絕緣膜157及層間絕緣膜161可以使用可用於層間絕緣膜155的材料利用與層間絕緣膜155同樣的方法形成。電極159可以使用可用於電極131等的材料利用與電極131等同樣的方法形成。
接著，在層間絕緣膜161中形成到達電極159的開口，並且在該開口中形成電極163。可以在形成電極163的同時形成電極165及電極167。然後，以填埋電極163、電極165以及電極167之間的空間的方式形成絕緣膜169。接著，在電極163、電極165、電極167以及絕緣膜169上形成第二氮化絕緣膜113(參照圖4A)。
電極163、電極165以及電極167可以使用可用於電極131等的材料利用與電極131等同樣的方法形成。絕緣膜169可以藉由如下方法形成：使用可用於層間絕緣膜 155的材料利用與層間絕緣膜155同樣的方法形成，並且直到電極163、電極165以及電極167的表面露出為止進行CMP等拋光處理或蝕刻處理。
在此，對本發明的一個方式的第二氮化絕緣膜的形成方法進行說明。第二氮化絕緣膜113由含氫量低且緻密的氮化絕緣膜形成。可用於第二氮化絕緣膜113的氮化矽膜或氮氧化矽膜可以以如下條件形成。在電漿CVD設備的抽成真空的處理室中設置基板，將該基板的溫度保持為300℃以上且400℃以下，較佳為設定為320℃以上且370℃以下，對該處理室引入原料氣體，將處理室內的壓力設定為20Pa以上且200Pa以下，較佳為設定為30Pa以上且100Pa以下，對設置在處理室內的電極施加高頻功率。作為第二氮化絕緣膜113的原料氣體較佳為至少使用含有矽的沉積氣體及氮。含有矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。為了儘量不使形成的氮化絕緣膜含有氫，不使用含有氫的氨或者使用少量的氨作為原料氣體來形成第二氮化絕緣膜113。例如，當使用電漿CVD設備形成第二氮化絕緣膜113時，將供應到抽成真空的處理室內的氮的流量設定為含有矽的沉積氣體的10倍以上且100倍以下，較佳為設定為15倍以上且40倍以下。另外，將氨的流量設定為含有矽的沉積氣體的0.1倍以上且小於1倍，較佳為設定為0.2倍以上且0.75倍以下。
藉由作為原料氣體使用氨，可以促進含有矽的沉積氣 體及氮的分解。這是因為如下緣故：氨因電漿能或熱能而離解，離解時產生的能量有助於含有矽的沉積氣體分子的結合及氮分子的結合的分解。由此可以形成不容易使氫透過且用作氫障壁膜的氮化矽膜。
較佳為將第二氮化絕緣膜113的厚度設定為足以充分能夠防止氫從電晶體109的下方擴散到電晶體109中的氧化物半導體膜173中的厚度。例如，將其設定為5nm以上且100nm以下，較佳為設定為15nm以上且50nm以下。
另外，當第二氮化絕緣膜113為作為原料氣體使用矽烷、氮以及氨而形成的氮化矽膜時，藉由加厚第二氮化絕緣膜113的厚度，可以提高耐ESD性能。例如，藉由將第二氮化絕緣膜113的厚度設定為300nm以上且400nm以下，可以將耐受電壓提高到300V以上。藉由提高耐ESD性能，可以提高半導體裝置的良率。
在半導體裝置中，當將鎢用於電極163、電極165以及電極167時，在後面形成的絕緣膜171所包含的氧有可能擴散到電極163、電極165以及電極167而不能充分減少在後面形成的氧化物半導體膜173中的氧缺陷。第二氮化絕緣膜113用作氫障壁膜，所以不容易使氫透過。另外，第二氮化絕緣膜113還不容易使具有比氫大的原子半徑的元素的氧透過。因此，第二氮化絕緣膜113可以抑制絕緣膜171所包含的氧擴散到電極163、電極165以及電極167中，由此可以充分減少氧化物半導體膜173中的氧 缺陷。
藉由施加電壓，可以將電極165用作背閘極電極。例如，藉由對電極165施加GND(或者固定電位)，可以控制在後面形成的電晶體109的電特性。另外，電極165還具有靜電遮蔽功能。注意，當不需要利用電極165控制電晶體109的臨界值而使電晶體109具有常閉特性時，也可以不設置電極165。另外，如果當將電晶體109用於某個電路的一部分且設置電極165時產生問題，則也可以在該電路中不設置電極165。
接著，在第二氮化絕緣膜113上形成絕緣膜171及連接電極172。然後，在絕緣膜171及連接電極172上形成氧化物半導體膜174(參照圖4B)。
另外，為了將絕緣膜171用作電晶體109的基底絕緣膜，並減少氧化物半導體膜173中的氧缺陷，作為絕緣膜171較佳為使用含有氧的絕緣膜。例如，作為絕緣膜171利用CVD法或濺射法等形成氧化矽膜、氧化鎵膜、氧化鉿膜、氧化釔膜、氧化鋁膜等氧化物絕緣膜、氧氮化矽膜、氧氮化鋁膜等氧氮化絕緣膜或者氮氧化矽膜等氮化物絕緣膜的單層或者層疊有多個上述絕緣膜的疊層。
連接電極172可以使用可用於電極131的材料利用與電極131同樣的方法形成。另外，當對形成的層間絕緣膜進行CMP等拋光處理或蝕刻處理形成絕緣膜171時，直到連接電極172的表面露出為止進行拋光處理或蝕刻處理。
尤其是，絕緣膜171較佳為包含其含氧量超過化學計量組成的區域(氧過剩區)。在絕緣膜171中，當與在後面形成的氧化物半導體膜173接觸的區域至少包含氧過剩區時，可以對氧化物半導體膜174(或者氧化物半導體膜173)供應氧，將絕緣膜171所包含的氧移動到氧化物半導體膜174中，由此可以填補氧缺陷。例如，可以藉由利用CVD法或濺射法在氧氛圍下形成氧化物絕緣膜，可以在絕緣膜171中形成氧過剩區。或者，也可以在形成絕緣膜171之後引入氧來形成氧過剩區。
另外，絕緣膜171也可以為其含氧量超過化學計量組成的氧化物絕緣膜。例如，藉由使用利用TDS法測定出的氧分子的釋放量為1.0×1018分子/cm3以上的氧化物絕緣膜，可以填補氧化物半導體膜174中的氧缺陷的至少一部分。
氧化物半導體膜174較佳為至少包含銦(In)或鋅(Zn)。尤其較佳為包含In及Zn。另外，作為用來減少使用該氧化物半導體的電晶體的電特性偏差的穩定劑，較佳為除了包含上述元素以外，還包含選自鎵(Ga)、錫(Sn)、鉿(Hf)、鋯(Zr)、鈦(Ti)、鈧(Sc)、釔(Y)、鑭系元素(例如，鈰(Ce)、釹(Nd)、釓(Gd))中的一種或多種。
例如，作為氧化物半導體可以使用氧化銦、氧化錫、氧化鋅；含有兩種金屬的氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg 類氧化物、In-Mg類氧化物、In-Ga類氧化物；含有三種金屬的氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-Zr-Zn類氧化物、In-Ti-Zn類氧化物、In-Sc-Zn類氧化物、In-Y-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；含有四種金屬的氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
在此，“In-Ga-Zn類氧化物”是指以In、Ga以及Zn為主要成分的氧化物，對In、Ga以及Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，也可以使用表示為InMO3(ZnO)m(m>0且m不是整數)的材料。另外，M表示選自Ga、Fe、Mn和Co中的一種或多種金屬元素或者用作上述穩定劑的元素。另外，作為氧化物半導體，也可以使用表示為In2SnO5(ZnO)n(n>0且n是整數)的材料。
例如，可以使用原子數比為In：Ga：Zn=1：1：1、 In：Ga：Zn=3：1：2或In：Ga：Zn=2：1：3的In-Ga-Zn類氧化物或具有與其相似的原子數比的氧化物作為靶材。
可以利用濺射法、塗敷法、脈衝雷射蒸鍍法、雷射燒蝕法等形成氧化物半導體膜174。另外，藉由印刷法形成氧化物半導體膜174，可以直接形成經過元件分離的氧化物半導體膜。在藉由濺射法形成氧化物半導體膜的情況下，作為用來產生電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置或DC電源裝置等。另外，作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧氣體、稀有氣體和氧的混合氣體。此外，當採用稀有氣體和氧的混合氣體時，較佳為增高氧氣體對稀有氣體的比例。
接著，在氧化物半導體膜174上形成遮罩，利用該遮罩進行蝕刻處理來形成氧化物半導體膜173(參照圖5A)。上述蝕刻處理可以使用乾蝕刻或濕蝕刻。或者，也可以組合乾蝕刻和濕蝕刻而使用。根據材料適當地設定蝕刻條件(蝕刻氣體、蝕刻劑、蝕刻時間、溫度等)，來將其蝕刻成所希望的形狀。
氧化物半導體膜173的厚度為1nm以上且100nm以下，較佳為1nm以上且30nm以下，更佳為1nm以上且50nm以下，進一步較佳為3nm以上且20nm以下。
較佳為至少在形成氧化物半導體膜173之前(即，在形成氧化物半導體膜174之後)或者在形成氧化物半導體膜173之後進行加熱處理使氧化物半導體膜173(或氧化物半導體膜174)脫氫化或者脫水化。該加熱處理的溫度 典型地為150℃以上且低於基板的應變點，較佳為200℃以上且450℃以下，更佳為300℃以上且450℃以下。
上述加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。另外，上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫或水等。或者，也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。注意，處理時間為3分鐘至24小時。
作為用於上述加熱處理的加熱裝置，可以使用可用於形成第一氮化絕緣膜111之後的加熱處理的加熱裝置。藉由使用RTA裝置，只在短時間內可以以基板的應變點以上的溫度進行加熱處理。由此可以縮短加熱處理時間。
藉由進行上述加熱處理，可以使氧化物半導體膜173(或氧化物半導體膜174)脫氫化或脫水化，還可以將絕緣膜171所包含的氧移動到氧化物半導體膜173(或氧化物半導體膜174)中來減少氧化物半導體膜173(或氧化物半導體膜174)中的氧缺陷。
作為減少氧化物半導體膜173中的氧缺陷的方法，可以採用至少在形成氧化物半導體膜173之前(即，在形成氧化物半導體膜174之後)或者在形成氧化物半導體膜173之後將其暴露於在氧化氛圍下產生的電漿的方法。作為氧化氛圍，可以舉出氧、臭氧、一氧化二氮、二氧化氮等氛圍。再者，在電漿處理中，較佳為將氧化物半導體膜173暴露於在對基板115一側不施加偏壓的狀態下產生的 電漿。其結果，可以不使氧化物半導體膜173受損傷並對氧化物半導體膜173供應氧，由此可以減少氧化物半導體膜173所包含的氧缺陷。另外，藉由蝕刻處理可以去除殘留在氧化物半導體膜173的表面的雜質，諸如氟、氯等鹵素。另外，也可以在氧化物半導體膜173上設置有在後面形成的閘極絕緣膜179的狀態下將其暴露於上述電漿。
例如，對電漿CVD設備的反應室導入一氧化二氮，使用27.12MHz的高頻電源向設置在反應室中的上部電極供應2.5×10-2W/cm2的高頻功率來形成氧電漿，並將氧化物半導體膜173暴露於該氧電漿。
接著，以至少與氧化物半導體膜173及連接電極172接觸的方式形成導電膜，在該導電膜上形成遮罩，利用該遮罩進行蝕刻處理，由此形成源極電極175及汲極電極177。接著，以至少與氧化物半導體膜173、源極電極175以及汲極電極177接觸的方式形成閘極絕緣膜179(參照圖5B)。
源極電極175及汲極電極177具有由鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢構成的金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如，可以舉出如下結構：包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；在鎢膜上層疊鈦膜的兩層結構；在銅-鎂-鋁合金膜上層疊銅膜的兩層結構；在鈦膜或氮化鈦膜上層疊鋁膜或銅膜，在其上還形成鈦膜或氮化鈦膜的三層結構；以及在鉬膜或氮化鉬膜上層疊鋁膜或銅膜，在其上 還形成鉬膜或氮化鉬膜的三層結構等。另外，還可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。此外，也可以使用以摻雜了磷等雜質元素的多晶矽膜為代表的半導體膜、矽化鎳等矽化膜。上述導電膜可以使用濺射法、CVD法、蒸鍍法、電鍍法、印刷法或者噴墨法等形成。另外，對上述導電膜的厚度沒有特別的限制，可以根據形成時間及所希望的電阻率等而決定。
源極電極175與汲極電極177之間的間隔為電晶體109的通道長度L。當使電晶體109的通道長度L短於50nm，例如為30nm左右時，較佳為將使用電子束對抗蝕劑進行曝光並顯影而成的遮罩用作導電膜的蝕刻遮罩。電子束的加速電壓越高，可以得到越微細的圖案。另外，藉由使用多電子束(multiple electron beams)可以縮減每個基板的處理時間。在能夠照射電子束的電子束掃描裝置中，例如加速電壓較佳為5kV至50kV。電流強度較佳為5×10-12A至1×10-11A。最小光束徑較佳為2nm以下。另外，能夠製造的圖案的最小線寬度較佳為8nm以下。根據上述條件，例如可以將圖案的寬度設定為30nm以下，較佳為20nm以下，更佳為8nm以下。
閘極絕緣膜179可以具有氧化矽膜、氧化鎵膜、氧化鎵鋅膜、Ga2O3(Gd2O3)膜、氧化鋅膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或者氮氧化矽膜的單層結構或疊層結構。此外，還可以使用具有絕緣性的In-Ga-Zn類氧化物膜。例如，具有絕緣性的In-Ga-Zn類氧化物膜 在如下條件下形成即可：使用In：Ga：Zn=1：3：2[原子數比]的氧化物靶材；將基板溫度設定為室溫；作為濺射氣體使用氬或氬及氧的混合氣體。另外，閘極絕緣膜179與絕緣膜171同樣地較佳為包含其含氧量超過化學計量組成的區域(氧過剩區)。另外，閘極絕緣膜179與絕緣膜171同樣地也可以使用其含氧量超過化學計量組成的氧化物絕緣膜形成。另外，也可以使用可用於第二氮化絕緣膜113的氮化絕緣膜形成閘極絕緣膜179。另外，當作為閘極絕緣膜179使用氧化鎵形成時，可以利用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬氣相沉積)法形成。
此外，藉由作為閘極絕緣膜179使用矽酸鉿(HfSiOx)膜、添加有氮的矽酸鉿(HfSixOyNz)膜、添加有氮的鋁酸鉿(HfAlxOyNz)膜、氧化鉿膜、氧化釔膜等high-k材料的絕緣膜，可以降低電晶體109的閘極漏電流。
閘極絕緣膜179可以藉由濺射法、CVD法、蒸鍍法等形成。較佳為將閘極絕緣膜179的厚度設定為5nm以上且400nm以下，較佳為設定為10nm以上且300nm以下，更佳為設定為50nm以上且250nm以下。
也可以在形成閘極絕緣膜179之後進行加熱處理。該加熱處理可以與用來使氧化物半導體膜173脫氫化或脫水化的加熱處理同樣地進行。藉由進行上述加熱處理，可以將閘極絕緣膜179所包含的氧移動到氧化物半導體膜173 中來減少氧化物半導體膜173中的氧缺陷。
另外，在形成源極電極175及汲極電極177之後，為了去除蝕刻殘渣，較佳為進行洗滌處理。藉由進行上述洗滌處理，可以抑制源極電極175與汲極電極177之間的短路。該洗滌處理可以藉由使用TMAH(Tetramethylammonium Hydroxide：四甲基氫氧化銨)溶液等鹼性溶液、氫氟酸、草酸等酸性的溶液或者水進行。
接著，在閘極絕緣膜179的與氧化物半導體膜173重疊的區域上形成閘極電極181，在閘極絕緣膜179的與源極電極175重疊的區域上形成電極183。可以藉由在閘極絕緣膜179上形成導電膜，在該導電膜上形成遮罩，利用該遮罩進行蝕刻處理來形成閘極電極181及電極183(參照圖1A)。
閘極電極181及電極183可以使用可用於源極電極175及汲極電極177的導電材料利用同樣的方法形成。
此外，為了實現常閉的切換元件，較佳為將由具有5eV(電子伏特)以上，較佳為5.5eV(電子伏特)以上的功函數的材料形成的膜設置在閘極電極181與閘極絕緣膜179之間，使電晶體的臨界電壓為正值。明確而言，較佳為將由具有In-N鍵且固有電阻為1×10-1Ω．cm至1×10-4Ω．cm，較佳為5×10-2Ω．cm至1×10-4Ω．cm的固有電阻的材料形成的膜設置在閘極電極181與閘極絕緣膜179之間。作為上述材料的一個例子，可以舉出包含氮的In-Ga-Zn類氧化物膜、包含氮的In-Sn-O膜、包含氮的In- Ga-O膜、包含氮的In-Zn-O膜、包含氮的In-O膜、金屬氮化膜(InN等)等。
在本發明的一個方式的半導體裝置中，也可以在閘極絕緣膜179、閘極電極181及電極183上形成絕緣膜185。當將電晶體109設置在半導體裝置的最上部時，較佳為使用可用於第二氮化絕緣膜113的氮化絕緣膜形成絕緣膜185。藉由採用上述結構，可以抑制大氣中的氫(包括水等氫化合物)侵入半導體裝置內部，由此可以改善半導體裝置的電特性。此外，可以提高半導體裝置的可靠性。
也可以在形成絕緣膜185之後進行加熱處理。該加熱處理可以與用來使氧化物半導體膜173脫氫化或脫水化的加熱處理同樣地進行。藉由進行上述加熱處理，可以減少氧化物半導體膜173中的氧缺陷。
藉由上述製程，可以製造本發明的一個方式的半導體裝置。由於在半導體裝置中，可以將電極165用作電晶體109的背閘極電極，所以可以說電晶體109具有雙閘極結構。另外，第二氮化絕緣膜113及絕緣膜171用作背閘極電極的閘極絕緣膜。
另外，當不設置電極165時，電晶體109具有頂閘極結構。換言之，藉由改變佈局，可以在同一基板上製造雙閘極結構的電晶體及頂閘極結構的電晶體，而不改變製程數。
另外，在本發明的一個方式的半導體裝置中，電晶體 109如電晶體101及電晶體103那樣可以設置有側壁。另外，氧化物半導體膜173也可以形成有具有比通道形成區高的導電率的區域。例如，可以藉由對氧化物半導體膜173的與源極電極175或汲極電極177接觸的區域添加雜質來形成導電率高的區域。作為上述雜質，可以使用硼、氮、氟、鋁、磷、砷、銦、錫、銻、氦、氖、氬、氪、氙等。另外，該導電率高的區域也可以形成有用作LDD的區域。
另外，本實施方式所示的半導體裝置中的電晶體109具有源極電極175及汲極電極177與氧化物半導體膜173的頂面接觸的結構，但是還可以具有源極電極175及汲極電極177與氧化物半導體膜173的底面接觸的結構。
另外，也可以適當地決定本發明的一個方式的半導體裝置中的電晶體的位置關係(平面佈局圖)。例如，也可以以電晶體101及電晶體103的通道形成區與電晶體109的通道形成區正交的方式設置各電晶體。
另外，不一定必須使所有的構成本發明的一個方式的半導體裝置的層間絕緣膜平坦化。換言之，適當地決定是否對層間絕緣膜進行CMP等拋光處理或蝕刻處理。
另外，本發明的一個方式的半導體裝置中的電晶體可以具有鰭型結構。鰭型結構是指半導體基板的一部分被加工為板狀的突起形狀，並且閘極電極以與突起形狀的長邊方向交叉的方式設置。該閘極電極隔著閘極絕緣膜覆蓋突起結構的頂面及側面。藉由使本發明的一個方式的半導體 裝置中的電晶體具有鰭型結構，可以縮小通道寬度W由此實現電晶體的積體化。此外，可以增大通態電流。再者，可以提高控制效率，由此可以降低電晶體的關態電流及臨界電壓的變動。
本發明的一個方式的半導體裝置採用電晶體101及電晶體103藉由電極159及電極163與電晶體109電連接的結構，但是也可以採用電晶體101的閘極電極125及電晶體103的閘極電極143直接與電晶體109的源極電極175接觸的結構。在此情況下，可以適當地不設置層間絕緣膜。
在本發明的一個方式的半導體裝置中，還可以在電晶體109上設置電晶體等半導體元件。在此情況下，適當地設置層間絕緣膜，以對應於電路的連接關係的方式在該層間絕緣膜中形成開口，在該開口中形成電極來使該半導體元件與電晶體101、電晶體103或者電晶體109電連接，即可。
另外，本發明的一個方式的半導體裝置不侷限於相當於圖1B所示的電路圖的半導體裝置，只要是如下半導體裝置即可：相當於至少包含使用矽半導體的電晶體及使用氧化物半導體的電晶體的電路，並且具有在使用矽半導體的電晶體與使用氧化物半導體的電晶體之間設置有第一氮化絕緣膜及第二氮化絕緣膜的疊層結構。
如上所述，在本發明的一個方式的半導體裝置中，在使用矽半導體的電晶體上設置有含有氫且藉由加熱釋放氫 的第一氮化絕緣膜，並且在第一氮化絕緣膜與使用氧化物半導體的電晶體之間設置有具有比第一氮化絕緣膜低的含氫量且用作氫障壁膜的第二氮化絕緣膜。藉由設置第一氮化絕緣膜，可以利用半導體裝置的製程中的加熱處理安全且容易地對矽半導體進行氫化處理。另外，藉由設置第二氮化絕緣膜，可以抑制因半導體裝置的製程中的加熱處理而被釋放的氫擴散到氧化物半導體中。因此，根據本發明的一個方式，可以製造具有良好的電特性及高可靠性的半導體裝置。
〈半導體裝置的變形例子1〉
參照圖6對實施方式1所示的半導體裝置的變形例子進行說明。當使用不容易使氧透過的導電膜形成電極163、電極165以及電極167時，或者當層疊具有氧阻擋性的氧化物膜(釕氧化物等)而形成電極163、電極165以及電極167時，可以將第二氮化絕緣膜113設置在層間絕緣膜161與電極163、電極165以及電極167之間(參照圖6)。
〈半導體裝置的變形例子2〉
參照圖7對實施方式1所示的半導體裝置的變形例子進行說明。圖7所示的半導體裝置與圖1A和圖1B所示的半導體裝置的不同點為第一氮化絕緣膜111與第二氮化絕緣膜113接觸。
明確而言，圖7所示的半導體裝置包含：位於下部的使用第一半導體材料的n通道電晶體的電晶體101與p通道電晶體的電晶體103電連接而成的CMOS電路105；CMOS電路105上的電容元件107；使用第二半導體材料的n通道電晶體的電晶體109；電晶體101及電晶體103與電晶體109之間的含有氫且藉由加熱釋放氫的第一氮化絕緣膜111；以及層疊在第一氮化絕緣膜111上的具有比第一氮化絕緣膜111低的含氫量且用作氫障壁膜的第二氮化絕緣膜113。
在基板115上以包圍電晶體101及電晶體103的方式設置有元件分離絕緣膜151。另外，以覆蓋電晶體101、電晶體103以及元件分離絕緣膜151的方式設置有絕緣膜153。
在絕緣膜153上設置有層間絕緣膜155。
在電極163、電極165、電極167以及絕緣膜169上設置有第一氮化絕緣膜111。以與第一氮化絕緣膜111接觸的方式設置有第二氮化絕緣膜113，並且在第二氮化絕緣膜113上設置有絕緣膜171。
源極電極175藉由設置在形成在第一氮化絕緣膜111、第二氮化絕緣膜113及絕緣膜171中的開口中的連接電極172與電極163接觸。源極電極175與電晶體101的閘極電極125及電晶體103的閘極電極143電連接。
汲極電極177藉由設置在形成在第一氮化絕緣膜111、第二氮化絕緣膜113及絕緣膜171中的開口中的連 接電極172與電極167接觸。
其他結構與實施方式1同樣。
〈半導體裝置的的變形例子2的製造方法〉
接著，參照圖4A至圖6、圖8A、圖8B、圖8C以及圖9對上述半導體裝置的變形例子的製造方法進行說明。
如圖8A所示，利用與實施方式1同樣的製程製造電晶體101及電晶體103。接著，在電晶體101及電晶體103上形成絕緣膜153。
接著，在絕緣膜153上形成層間絕緣膜155。然後，形成電極131、電極147以及電極149(參照圖8B)。
接著，在層間絕緣膜155、電極131、電極147以及電極149上形成層間絕緣膜157，在層間絕緣膜157中形成到達閘極電極125及閘極電極143的開口(未圖示)，並且在該開口中形成電極159。然後，在層間絕緣膜157及電極159上形成層間絕緣膜161(參照圖8C)。
接著，在層間絕緣膜161中形成到達電極159的開口，並且在該開口中形成電極163。可以在形成電極163的同時形成電極165及電極167。然後，以填埋電極163、電極165以及電極167之間的空間的方式形成絕緣膜169。接著，在電極163、電極165、電極167以及絕緣膜169上形成第一氮化絕緣膜111，並且在第一氮化絕緣膜111上形成第二氮化絕緣膜113(參照圖9)。
將第一氮化絕緣膜111的厚度設定為如下：其含氫量 足以至少能夠充分對電晶體101的通道形成區117及電晶體103的通道形成區135進行氫化處理的厚度。例如，將其設定為50nm以上且1000nm以下，較佳為設定為100nm以上且500nm以下。
第一氮化絕緣膜111可以利用與實施方式1所示的氮化絕緣膜111同樣的方法形成。
較佳為將第二氮化絕緣膜113的厚度設定為充分能夠防止從電晶體109的下方擴散到電晶體109中的氧化物半導體膜173中的氫的厚度。例如，將其設定為5nm以上且100nm以下，較佳為設定為15nm以上且50nm以下。
第二氮化絕緣膜113可以利用與實施方式1所示的氮化絕緣膜113同樣的方法形成。
此後，藉由與實施方式1同樣地進行圖4B至圖6的製程，可以製造絕緣膜171、連接電極172、電晶體109、電容元件107以及絕緣膜185。
〈半導體裝置的變形例子3〉
另外，本發明的一個方式的半導體裝置可以具有如下結構：在半導體裝置的變形例子2中的第一氮化絕緣膜111與第二氮化絕緣膜113之間設置有與第一氮化絕緣膜111及第二氮化絕緣膜113接觸的氧化物絕緣膜。該氧化物絕緣膜可以為氧化矽膜或氧氮化矽膜。
在本發明的一個方式的半導體裝置中，第二氮化絕緣膜113由具有比第一氮化絕緣膜111低的氫濃度的緻密的 氮化絕緣膜形成。因此，第二氮化絕緣膜113用作氫障壁膜。當以與第二氮化絕緣膜113接觸的方式設置由含有氫的氮化絕緣膜形成的第一氮化絕緣膜111時，根據第二氮化絕緣膜113的形成方法，第一氮化絕緣膜111所包含的氫有可能混入第二氮化絕緣膜113而使其氫濃度增加。因此，如上所述，藉由在第一氮化絕緣膜111與第二氮化絕緣膜113之間設置氧化物絕緣膜，可以防止當形成第二氮化絕緣膜113時第一氮化絕緣膜111所包含的氫混入第二氮化絕緣膜113，由此可以充分使第二氮化絕緣膜113發揮作為氫障壁膜的功能。
〈半導體裝置的變形例子4〉
半導體裝置的變形例子2及變形例子3的結構不侷限於圖7所示的結構。例如，當使用不容易使氧透過的導電膜形成電極163、電極165以及電極167時，或者當層疊具有氧阻擋性的氧化物膜(釕氧化物等)而構成電極163、電極165以及電極167時，可以將第一氮化絕緣膜111及第二氮化絕緣膜113設置在層間絕緣膜161與電極163、電極165以及電極167之間(參照圖10A)。另外，也可以採用在第一氮化絕緣膜111與第二氮化絕緣膜113之間設置有電極163、電極165以及電極167的結構(參照圖10B)。藉由採用上述結構，可以防止電極163、電極165以及電極167的氧化，所以可以防止電極163、電極165以及電極167的電阻值的上升。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式2
作為本發明的一個方式的半導體裝置的其他例子，圖11A示出邏輯電路的NOR電路的剖面圖的一個例子。圖11B是對應於圖11A的NOR型電路的電路圖，圖11C是NAND電路的電路圖。
圖11A是NOR電路的一部分的剖面圖，明確而言，是p通道電晶體的電晶體202與n通道電晶體的電晶體203的剖面圖。此外，圖12示出該NOR電路的一部分的俯視圖。圖11A所示的剖面圖相當於圖12所示的俯視圖的鎖鏈線XY之間的剖面。在圖12所示的俯視圖中，為了容易理解，未圖示構成要素的一部分(電晶體202、第一氮化絕緣膜211、第二氮化絕緣膜213、其他閘極絕緣膜以及層間絕緣膜等)。
本實施方式的半導體裝置的一部分的結構與實施方式1所說明的半導體裝置不同，可以藉由適當地使用實施方式1所說明的半導體裝置的製造方法而製造該半導體裝置。
換言之，本實施方式的半導體裝置包含多個電晶體，並且為了提高積體度在水平方向上層疊有上述電晶體中的幾個。另外，相當於圖11B所示的NOR電路圖的圖11A 的半導體裝置在p通道電晶體的電晶體201及p通道電晶體的電晶體202上包含含有氫且藉由加熱釋放氫的第一氮化絕緣膜211，並在第一氮化絕緣膜211與電晶體203及電晶體204之間包含具有比第一氮化絕緣膜211低的含氫量且用作氫障壁膜的第二氮化絕緣膜213。
圖11A所示的半導體裝置具有如下結構：基板200使用單晶矽基板，在該單晶矽基板上形成電晶體202，在電晶體202上層疊使用氧化物半導體的電晶體203。雖然未圖示，但可以將電晶體201設置在形成有電晶體202的基板200上。此外，雖然未圖示，但也可以將使用氧化物半導體的電晶體204設置在電晶體202上。
設置在電晶體202上的第一氮化絕緣膜211的結構與實施方式1所說明的半導體裝置的第一氮化絕緣膜111相同。因此，在本實施方式所說明的半導體裝置中，也可以藉由加熱處理修復至少包含在形成有電晶體201及電晶體202的通道形成區的單晶矽基板中的缺陷(懸空鍵)。
設置在第一氮化絕緣膜211與電晶體203之間的第二氮化絕緣膜213的結構與實施方式1所說明的半導體裝置的第二氮化絕緣膜113相同。因此，在本實施方式所說明的半導體裝置中，也可以抑制存在於電晶體203的下方(包括第一氮化絕緣膜211)的氫作為雜質擴散到電晶體203的氧化物半導體膜(至少通道形成區)中。
在圖11A中，電晶體202的結構與實施方式1所說明的半導體裝置的電晶體103相同。此外，電晶體203的結 構與實施方式1所說明的半導體裝置的電晶體109相同。因此，電晶體202及電晶體203的詳細內容可以參照實施方式1。在此，對與實施方式1所說明的半導體裝置的結構不同的部分進行說明。另外，電晶體201及電晶體204的結構也與實施方式1所說明的半導體裝置的電晶體103及電晶體109相同。
藉由電極231、電極234及連接電極239，電晶體202的電極225與電晶體203的源極電極245a電連接。電極231設置在形成在層間絕緣膜230中的開口中，電極234設置在形成在層間絕緣膜233中的開口中。此外，藉由連接電極239，電晶體203的汲極電極245b與電極236電連接。
電極232設置在形成在層間絕緣膜230中的開口(未圖示)中，電極235設置在形成在層間絕緣膜233中的開口中。
電晶體203的閘極電極205藉由電極235與電極232電連接，並且藉由上述電極與電晶體202的閘極電極電連接。此外，電晶體203的閘極電極205與電極280電連接，電極280與電極242電連接。另外，電極280包括第一阻擋金屬膜286、第二阻擋金屬膜287以及由第一阻擋金屬膜286與第二阻擋金屬膜287圍繞的低電阻導電膜288。
電極280可以藉由如下方法形成。首先，形成層間絕緣膜285，在層間絕緣膜285中形成到達電極242的開 口，形成第一阻擋金屬膜286，在其上形成低電阻導電膜288。其次，為了平坦化進行拋光處理，至少使低電阻導電膜288的表面露出。為了保護露出的低電阻導電膜288，形成第二阻擋金屬膜287。
低電阻導電膜288可以使用銅膜或銅合金膜。第一阻擋金屬膜286及第二阻擋金屬膜287使用用來抑制包含在低電阻導電膜288中的銅的擴散的導電材料即可，例如，使用氮化鉭膜、氮化鉬膜、氮化鎢膜等形成。
另外，藉由施加電壓，可以將電極237用作電晶體203的背閘極電極。該電極237設置在層間絕緣膜233上且可以使用與電極234、電極235及電極236相同的製程形成。
當為了減少電晶體203的氧化物半導體膜273中的氧缺陷而使用含有氧的絕緣膜作為層間絕緣膜238時，由於第二氮化絕緣膜213不容易使氫及氧透過，因而可以抑制層間絕緣膜238所包含的氧擴散到層間絕緣膜238的下方(例如，電極234、電極235、電極236以及電極237)，由此可以充分減少氧化物半導體膜273中的氧缺陷。因此，可以得到具有良好的電特性以及高可靠性的電晶體203，並且可以得到具有良好的電特性以及高可靠性的半導體裝置。
因為圖11A所示的半導體裝置包含將通道形成區形成於矽半導體區中且高速工作的電晶體與將通道形成區形成於氧化物半導體膜中且關態電流極小的電晶體，所以可以 進行高速工作，由此可以充分降低耗電量。
此外，圖11A至圖12所示的半導體裝置與實施方式1所說明的半導體裝置同樣，不侷限於圖11A至圖12所示的結構。例如，當使用不容易使氧透過的導電膜形成電極234、電極235、電極236以及電極237時，或者當層疊具有氧阻擋性的氧化物膜(釕氧化物等)而形成電極234、電極235、電極236以及電極237時，可以將第二氮化絕緣膜213設置在層間絕緣膜233與電極234、電極235、電極236以及電極237之間(參照圖13)。
在圖11C所示的NAND電路中，p通道電晶體的電晶體251及p通道電晶體的電晶體254的結構與圖1A所示的電晶體103相同，上述電晶體251及電晶體254是將通道形成區形成於矽半導體區中的電晶體。另外，n通道電晶體的電晶體252及n通道電晶體的電晶體253的結構與圖1A所示的電晶體109相同，使用將通道形成區形成於氧化物半導體膜中的電晶體。此外，電晶體103及電晶體109的詳細內容可以參照實施方式1。另外，由於圖11C所示的NAND電路與圖11B所示的NOR電路的不同點僅在於連接關係，因此該NAND電路的剖面結構或該NAND電路中的電晶體的疊層結構可以參照上述記載。
〈半導體裝置的變形例子1〉
圖14A和圖14B示出本實施方式所示的半導體裝置的變形例子。相當於圖14A所示的NOR電路圖的半導體 裝置包括：設置在p通道電晶體的電晶體201及p通道電晶體的電晶體202與電晶體203及電晶體204之間的第一氮化絕緣膜211，該第一氮化絕緣膜211含有氫且藉由加熱釋放氫；層疊在第一氮化絕緣膜211上的第二氮化絕緣膜213，該第二氮化絕緣膜213具有比第一氮化絕緣膜211低的含氫量且用作氫障壁膜。
此外，在圖14A至圖14C所示的半導體裝置中，當使用不容易使氧透過的導電膜形成電極234、電極235、電極236以及電極237時，或者當層疊具有氧阻擋性的導電膜形成電極234、電極235、電極236以及電極237時，可以將第二氮化絕緣膜213設置在層間絕緣膜233與電極234、電極235、電極236以及電極237之間(參照圖15A)。另外，也可以採用將電極234、電極235以及電極236設置在第一氮絕緣膜211與第二氮化絕緣膜213之間的結構(參照圖15B)。
〈半導體裝置的變形例子2〉
另外，在本實施方式中示出使用NOR電路及NAND電路的例子，但不侷限於此，也可以利用使用矽半導體的電晶體及使用氧化物半導體的電晶體而形成AND電路或OR電路等。例如，藉由利用使用矽半導體的電晶體及使用氧化物半導體的電晶體，可以製造如下半導體裝置(記憶體裝置)，該半導體裝置即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖16示出該半導體裝置(也稱為記憶元件或記憶單元)的電路圖。
在圖16中，第一佈線(1st Line)與n通道電晶體的電晶體301的源極電極電連接，第二佈線(2nd Line)與電晶體301的汲極電極電連接。電晶體301可以使用實施方式1所說明的電晶體101或電晶體103。
另外，第三佈線(3rd Line)與電晶體303的源極電極和汲極電極中的一方電連接，第四佈線(4th Line)與電晶體303的閘極電極電連接。並且，電晶體301的閘極電極以及電晶體303的源極電極和汲極電極中的一方與電容元件305的電極中的一方電連接，第五佈線(5th Line)與電容元件305的電極中的另一方電連接。
電晶體303可以使用實施方式1所說明的電晶體109。此外，電容元件305可以使用實施方式1所說明的電容元件107。
在具有圖16所示的電路結構的半導體裝置中，藉由有效地利用能夠保持電晶體301的閘極電極的電位的特徵，可以如下所示那樣進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線的電位設定為使電晶體303成為導通狀態的電位，使電晶體303成為導通狀態。由此，對電晶體301的閘極電極與電容元件305施加第三佈線的電位。換言之，對電晶體301的閘極電極施加規定的電荷(寫入)。在此，施加賦予兩種不同電位位準的電荷(以下，稱為Low位準電荷、 High位準電荷)中的任一種。其次，藉由將第四佈線的電位設定為使電晶體303成為關閉狀態的電位，使電晶體303成為關閉狀態，保持對電晶體301的閘極電極施加的電荷(保持)。
因為電晶體303的關態電流極小，所以電晶體301的閘極電極的電荷被長時間地保持。
接下來，對資訊的讀出進行說明。當在對第一佈線施加規定的電位(恆電位)的狀態下，對第五佈線施加適當的電位(讀出電位)時，第二佈線根據保持在電晶體301的閘極電極的電荷量具有不同的電位。這是因為一般而言，在電晶體301為n通道電晶體的情況下，對電晶體301的閘極電極施加High位準電荷時的外觀上的臨界值Vth_H低於對電晶體301的閘極電極施加Low位準電荷時的外觀上的臨界值Vth_L的緣故。在此，外觀上的臨界電壓是指為了使電晶體301成為“導通狀態”所需要的第五佈線的電位。因此，藉由將第五佈線的電位設定為Vth_H和Vth_L之間的電位V0，可以辨別施加到電晶體301的閘極電極的電荷。例如，在寫入中，當被供應High位準電荷時，如果第五佈線的電位為V0(>Vth_H)，則電晶體301成為“導通狀態”。當被供應Low位準電荷時，即使第五佈線的電位為V0(<Vth_L)，電晶體301也維持“關閉狀態”。因此，根據第二佈線的電位可以讀出所保持的資訊。
注意，當將記憶單元配置為陣列狀時，需要唯讀出所 希望的記憶單元的資訊。在如此不讀出資訊的情況下，對第五佈線施加不管閘極電極的狀態如何都使電晶體301成為“關閉狀態”的電位，即小於Vth_H的電位，即可。或者，對第五佈線施加不管閘極電極的狀態如何都使電晶體301成為“導通狀態”的電位，即大於Vth_L的電位，即可。
圖17示出與圖16所示的半導體裝置不同的半導體裝置的一個方式的例子。
圖17是該半導體裝置的透視圖。在圖17所示的半導體裝置中，上部作為記憶體電路具有包括多個記憶單元的多個層的記憶單元陣列(記憶單元陣列401(1)至記憶單元陣列401(n)，n是2以上的整數)，下部具有用來使記憶單元陣列401(1)至記憶單元陣列401(n)工作所需要的邏輯電路403。
在圖17中示出邏輯電路403、記憶單元陣列401(1)及記憶單元陣列401(2)，作為典型例子示出記憶單元陣列401(1)或記憶單元陣列401(2)所包含的多個記憶單元中的記憶單元405a和記憶單元405b。作為記憶單元405a和記憶單元405b，例如也可以採用與本實施方式所說明的圖16的電路結構相同的結構。
此外，包括在記憶單元405a和記憶單元405b中的電晶體使用將通道形成區形成於氧化物半導體膜中的電晶體。將通道形成區形成於氧化物半導體膜中的電晶體的結構與實施方式1所說明的結構相同。
另外，邏輯電路403包含將通道形成區形成於氧化物半導體以外的半導體材料中的電晶體。例如，可以使用實施方式1所說明的使用矽半導體的電晶體(電晶體101或電晶體103)。
記憶單元陣列401(1)至記憶單元陣列401(n)及邏輯電路403其間隔著層間絕緣膜層疊，藉由貫穿層間絕緣膜的電極(包括佈線)適當地彼此電連接。
在本實施方式所示的半導體裝置中，藉由使用將通道形成區形成於氧化物半導體膜中的關態電流極小的電晶體，可以在極長期間保持儲存資料。換言之，因為不需要進行更新工作，或者，可以將更新工作的頻率降低到極低，所以可以充分降低耗電量。另外，即使在沒有電力供給的情況下(注意，較佳為固定電位)，也可以在長期間保持儲存資料。
另外，在本實施方式所示的半導體裝置中，資訊的寫入不需要高電壓，而且也沒有元件劣化的問題。例如，由於不像習知的非揮發性記憶體的情況那樣，不需要對浮動閘極注入電子或從浮動閘極抽出電子，因此根本不會發生閘極絕緣膜的劣化等的問題。換言之，在根據所公開的發明的半導體裝置中，對習知的非揮發性記憶體的問題的能夠重寫的次數沒有限制，而使可靠性得到顯著提高。再者，因為根據電晶體的導通狀態或關閉狀態而進行資訊寫入，所以也可以容易實現高速工作。
如上所述，本實施方式所示的半導體裝置因為使用在 矽半導體膜中包括通道形成區且高速工作的電晶體與在氧化物半導體膜中包括通道形成區且關態電流極小的電晶體，所以可以進行高速工作，由此可以充分降低耗電量。此外，由於該半導體裝置包含含有氫且藉由加熱釋放氫的第一氮化絕緣膜，也包含具有比第一氮化絕緣膜低的含氫量且用作氫障壁膜的第二氮化絕緣膜，因此可以得到具有良好的電特性及高可靠性的半導體裝置。
另外，本實施方式所示的結構、方法等可以與其他實施方式及實施例所示的結構、方法等適當地組合而使用。
實施方式3
在本實施方式中，說明在可以應用於上述實施方式所說明的半導體裝置且在使用氧化物半導體的電晶體中可以應用於氧化物半導體膜的一個方式。
在使用氧化物半導體的電晶體中，氧化物半導體膜較佳為由如下半導體構成：非晶氧化物半導體、單晶氧化物半導體、多晶氧化物半導體以及包括結晶部的氧化物半導體(C Axis Aligned Crystalline Oxide Semiconductor：CAAC-OS)。
CAAC-OS是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部為能夠容納在一邊短於100nm的立方體的尺寸。因此，有時包括在CAAC-OS膜中的結晶部為能夠容納在一邊短於10nm、短於5nm或短於3nm的立方體的尺寸。CAAC-OS膜的缺陷態密度低於微晶氧化物 半導體膜。下面，詳細說明CAAC-OS膜。
在利用透射電子顯微鏡(TEM：Transmission Electron Microscope)所得到的CAAC-OS膜的影像中，不能明確地觀察到結晶部與結晶部之間的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易產生起因於晶界的電子遷移率的降低。
由從大致平行於樣本面的方向利用TEM所得到的CAAC-OS膜的影像(剖面TEM影像)可知，在結晶部中金屬原子排列為層狀。各金屬原子層具有反映被形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。在本說明書中，“平行”是指在-10°以上且10°以下的角度的範圍中配置兩條直線的狀態，因此也包括-5°以上且5°以下的角度的狀態。另外，“垂直”是指在80°以上且100°以下的角度的範圍中配置兩條直線的狀態，因此也包括85°以上且95°以下的角度的狀態。
另一方面，由從大致垂直於樣本面的方向利用TEM所得到的CAAC-OS膜的影像(平面TEM影像)可知，在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間沒有確認到金屬原子的排列的有序性。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，在藉由out-of-plane法 分析包括InGaZnO4的結晶的CAAC-OS膜的情況下，在繞射角度(2θ)為31°附近有時出現峰值。由於該峰值歸屬於InGaZnO4結晶的(009)面，所以可以確認到CAAC-OS膜的結晶具有c軸配向性並且c軸在大致垂直於CAAC-OS膜的被形成面或頂面的方向上配向。
另一方面，在藉由從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜的情況下，在2θ為56°附近有時出現峰值。該峰值歸屬於InGaZnO4結晶的(110)面。在此，假設樣本是InGaZnO4的單晶氧化物半導體膜，在將2θ固定為56°附近的狀態下，一邊以樣本面的法線向量為軸(軸)旋轉樣本一邊進行分析(掃描)，此時觀察到六個歸屬於等價於(110)面的結晶面的峰值。另一方面，在該樣本是CAAC-OS膜的情況下，即使在將2θ固定為56°附近的狀態下進行φ掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸在平行於被形成面或頂面的法線向量的方向上配向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於平行於結晶的ab面的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸在平行於CAAC-OS膜的被形成面或頂面的法線向量的方向上配向。由此，例如，在藉由蝕刻等改變CAAC-OS膜的形狀的情況 下，有時結晶的c軸未必平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的晶化度未必均勻。例如，在CAAC-OS膜的結晶部藉由從CAAC-OS膜的頂面近旁產生的結晶生長而形成的情況下，有時頂面附近的區域的晶化度高於被形成面附近的區域。另外，在對CAAC-OS膜添加雜質時，被添加雜質的區域的晶化度變化，有時部分性地形成晶化度不同的區域。
注意，在藉由out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜的情況下，除了2θ為31°附近的峰值之外，有時還觀察到2θ為36°附近的峰值。2θ為36°附近的峰值示出不具有c軸配向性的結晶包括在CAAC-OS膜的一部分中。較佳的是，CAAC-OS膜在2θ為31°附近出現峰值並在2θ為36°附近不出現峰值。
另外，作為形成CAAC-OS膜的方法可以舉出如下三個方法。
第一個方法是：藉由在100℃以上且450℃以下的成膜溫度下形成氧化物半導體膜，形成包括在氧化物半導體膜中的結晶部的c軸在平行於被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
第二個方法是：藉由在以薄厚度形成氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理，形成包括在氧化物半導體膜中的結晶部的c軸在平行於被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
第三個方法是：藉由在以薄厚度形成第一層氧化物半導體膜之後進行200℃以上且700℃以下的加熱處理，並形成第二層氧化物半導體膜，來形成包括在氧化物半導體膜中的結晶部的c軸在平行於被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
在使用氧化物半導體的電晶體中，當將CAAC-OS應用於氧化物半導體膜的電晶體時，起因於可見光或紫外光的照射的電特性的變動小。因此，將CAAC-OS應用於氧化物半導體膜的電晶體具有高可靠性。
此外，CAAC-OS膜較佳為使用多晶的氧化物半導體濺射靶材且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域沿著a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子有時剝離。此時，藉由使該平板狀或顆粒狀的濺射粒子在保持結晶狀態的情況下到達被形成面，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳為採用如下條件。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，可以降低成膜氣體中的雜質濃度即可。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的被形成面加熱溫度(例如， 基板加熱溫度)，在濺射粒子到達被形成面之後發生濺射粒子的遷移。明確而言，在將被形成面加熱溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的被形成面的溫度，當平板狀或顆粒狀的濺射粒子到達被形成面時，在該被形成面上發生遷移，濺射粒子的平坦的面附著到被形成面。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
以下，作為濺射靶材的一個例子示出In-Ga-Zn-O化合物靶材。
藉由將InOX粉末、GaOY粉末及ZnOZ粉末以規定的莫耳比混合，並進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到多晶的In-Ga-Zn類金屬氧化物靶材。此外，也可以在冷卻或加熱的同時進行該加壓處理。另外，X、Y及Z為任意正數。在此，InOX粉末、GaOY粉末及ZnOZ粉末的規定的莫耳比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及混合粉末時的莫耳比可以根據所製造的濺射靶材適當地改變即可。
另外，在使用氧化物半導體的電晶體中，當將單晶氧化物半導體用作氧化物半導體膜時，也可以藉由形成CAAC-OS並對該CAAC-OS進行雷射照射處理而加熱，來形成單晶氧化物半導體。另外，可以使用連續波或脈衝振 盪的氣體雷射器或者固體雷射器進行雷射照射處理。氣體雷射器可以使用受激準分子雷射器、YAG雷射器、YVO4雷射器、YLF雷射器、YAlO3雷射器、玻璃雷射器、紅寶石雷射器、Ti：藍寶石雷射器等。固體雷射器可以使用利用如摻雜有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG、YVO4、YLF以及YAlO3等結晶的雷射器。
另外，在使用氧化物半導體的電晶體中，氧化物半導體膜可以採用層疊有多個氧化物半導體膜的結構。例如，也可以作為氧化物半導體膜使用第一氧化物半導體膜與第二氧化物半導體膜的疊層結構，並且第一氧化物半導體膜所包含的金屬氧化物的組成與第二氧化物半導體膜不同。例如，第一氧化物半導體膜所包含的金屬原子的原子數比可以與第二氧化物半導體膜不同。或者，也可以作為氧化物半導體膜使用第一氧化物半導體膜與第二氧化物半導體膜的疊層結構，並且第一氧化物半導體膜所包含的金屬元素與第二氧化物半導體膜不同。另外，可以作為第一氧化物半導體膜及第二氧化物半導體膜適當地使用包含兩種金屬的氧化物、包含三種金屬的氧化物或者包含四種金屬的氧化物。
此外，也可以使第一氧化物半導體膜與第二氧化物半導體膜的構成元素相同，並使兩者的組成不同。例如，也可以將第一氧化物半導體膜的原子數比設定為In：Ga：Zn=1：1：1，將第二氧化物半導體膜的原子數比設定為In：Ga：Zn=3：1：2。另外，也可以將第一氧化物半導體 膜的原子數比設定為In：Ga：Zn=1：3：2，將第二氧化物半導體膜的原子數比設定為In：Ga：Zn=2：1：3。此外，各氧化物半導體膜的原子數比作為誤差包括上述原子數比的±20%的變動。
此時，較佳為將第一氧化物半導體膜與第二氧化物半導體膜中的離閘極電極近的一側(通道一側)的氧化物半導體膜的In與Ga的含量比設定為In>Ga。另外，較佳為將離閘極電極遠的一側(背通道一側)的氧化物半導體膜的In與Ga的含量比設定為InGa。
此外，在使用氧化物半導體的電晶體中，氧化物半導體膜也可以具有三層結構，使第一氧化物半導體膜至第三氧化物半導體膜的構成元素相同，並使各組成不同。例如，也可以將第一氧化物半導體膜的原子數比設定為In：Ga：Zn=1：3：2，將第二氧化物半導體膜的原子數比設定為In：Ga：Zn=3：1：2，將第三氧化物半導體膜的原子數比設定為In：Ga：Zn=1：1：1。
In的原子數比比Ga及Zn小的氧化物半導體膜(典型為原子數比為In：Ga：Zn=1：3：2的第一氧化物半導體膜)與In的原子數比比Ga及Zn大的氧化物半導體膜(典型為第二氧化物半導體膜)以及Ga、Zn和In的原子數比相同的氧化物半導體膜(典型為第三氧化物半導體膜)相比，由於不易發生氧缺陷，因此可以抑制載子密度增加。此外，當原子數比為In：Ga：Zn=1：3：2的第一氧化物半導體膜具有非晶結構時，第二氧化物半導體膜容 易成為CAAC-OS膜。
另外，因為第一氧化物半導體膜至第三氧化物半導體膜的構成元素相同，所以第一氧化物半導體膜與第二氧化物半導體膜的介面的缺陷能階(陷阱能階)少。因此，藉由採用上述結構的氧化物半導體膜，可以減少因電晶體的隨時間變化或光BT壓力測試而發生的臨界電壓變動。
在氧化物半導體中，由於重金屬的s軌道主要有助於載子傳導，且藉由增加In的含率增加s軌道的重疊率，因此具有In>Ga的組成的氧化物的遷移率比具有InGa的組成的氧化物高。另外，由於Ga的氧缺陷的形成能量比In大且Ga不易產生氧缺陷，因此具有InGa的組成的氧化物與具有In>Ga的組成的氧化物相比具有穩定的特性。
層疊有多個氧化物半導體膜的電晶體藉由在通道一側使用具有In>Ga的組成的氧化物半導體膜，並在背通道一側使用具有InGa的組成的氧化物半導體膜，可以進一步提高電晶體的場效應遷移率及可靠性。
另外，第一氧化物半導體膜至第三氧化物半導體膜也可以使用結晶性不同的氧化物半導體。換言之，也可以採用適當地組合單晶氧化物半導體、多晶氧化物半導體、非晶氧化物半導體及CAAC-OS的結構。此外，在第一氧化物半導體膜至第三氧化物半導體膜中的任一個使用非晶氧化物半導體時，可以緩和氧化物半導體膜的內部應力或外部應力，可以降低電晶體的特性不均勻，並可以進一步提 高電晶體的可靠性。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式4
在本實施方式中，說明可以應用於包括在本發明的一個方式的半導體裝置中的使用氧化物半導體的電晶體的一個方式。
圖18示出其結構的一部分與上述實施方式所說明的使用氧化物半導體的電晶體不同的電晶體110。另外，圖18只示出使用氧化物半導體的電晶體110，省略使用矽半導體的電晶體及電容元件等，並對本實施方式所說明的電晶體110使用當說明圖1A所示的半導體裝置時使用的元件符號。
電晶體110包括具有基底絕緣膜的功能的絕緣膜171、氧化物半導體膜173、接觸於氧化物半導體膜173的源極電極175及汲極電極177、層疊氧化物絕緣膜178與氮化絕緣膜180而形成的閘極絕緣膜179、設置在閘極絕緣膜179上的閘極電極181、覆蓋絕緣膜171、源極電極175、汲極電極177、閘極絕緣膜179及閘極電極181的絕緣膜184及絕緣膜185。
電晶體110與電晶體109的不同點如下。在源極電極175及汲極電極177的端部具有步階。閘極絕緣膜179在 與氧化物半導體膜173接觸的一側的表面設置有氧化物絕緣膜178，並在氧化物絕緣膜178上層疊有氮化絕緣膜180。此外，對閘極絕緣膜179進行蝕刻處理，並使源極電極175及汲極電極177的一部分露出。另外，層疊有絕緣膜184及絕緣膜185。
由於電晶體110的和電晶體109的結構只有一部分不同，因此電晶體110可以適當地使用電晶體109的製造方法來製造。例如，加熱處理的時機等可以與電晶體109的製造方法相同。
在電晶體110中，絕緣膜171及氧化物半導體膜173可以與電晶體109同樣地形成。
在電晶體110中，源極電極175及汲極電極177可以使用可以應用於電晶體109的源極電極175及汲極電極177的導電膜來形成，藉由使用形成於該導電膜上的遮罩以得到所希望的通道長度L的方式對該導電膜進行加工形成導電膜，然後，藉由進行灰化處理等而縮小該遮罩，並使用縮小的遮罩進行加工，使該導電膜的端部具有步階。由此，可以提高絕緣膜對源極電極175及汲極電極177的端部的覆蓋性。
在電晶體110中，閘極絕緣膜179是氧化物絕緣膜178與氮化絕緣膜180的疊層，接觸於氧化物半導體膜173的氧化物絕緣膜178較佳為包括多於化學計量組成的量的氧的區域(氧過剩區)，例如可以為包括多於化學計量組成的量的氧的區域(氧過剩區)的氧化矽膜或氧氮化 矽膜。另外，氮化絕緣膜180較佳為使用可以應用於第二氮化絕緣膜113的氮化絕緣膜形成。
可用作氧化物絕緣膜178的氧化矽膜或氧氮化矽膜可以採用如下形成條件形成。該形成條件是將安裝在電漿CVD設備的抽成真空的處理室內的基板的溫度保持為180℃以上且250℃以下，更佳為180℃以上且230℃以下，將原料氣體導入處理室並將處理室內的壓力設定為100Pa以上且250Pa以下，更佳為設定為100Pa以上且200Pa以下，對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，更佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。此外，原料氣體使用包含矽的沉積氣體及氧化性氣體。
由於氮化絕緣膜180可以與第二氮化絕緣膜113同樣地形成，因此可以參照上述實施方式。
將加工為閘極電極181的導電膜形成於使用上述形成方法形成的氧化物絕緣膜及氮化絕緣膜上，將遮罩形成於該導電膜上，藉由使用該遮罩對該氧化物絕緣膜、氮化絕緣膜及該導電膜進行乾蝕刻等而同時進行加工，可以形成電晶體110的閘極絕緣膜179及閘極電極181。
此外，當使用氮化矽膜形成閘極絕緣膜179中的氮化絕緣膜180時可以得到如下效果。由於氮化矽膜與氧化矽膜相比，相對介電常數高，且為了得到相等的靜電容量所需要的厚度大，因而可以在物理上加厚閘極絕緣膜。因此，可以抑制電晶體110的耐受電壓下降，進而可以藉由 提高耐受電壓來提高半導體裝置的耐ESD性能。因此，可以提高電晶體110的良率，由此可以提高半導體裝置的良率。
絕緣膜184可以與氧化物絕緣膜178同樣地形成，尤其是包括多於化學計量組成的量的氧的區域(氧過剩區)的氧化物絕緣膜是較佳的，例如可以為包括多於化學計量組成的量的氧的區域(氧過剩區)的氧化矽膜或氧氮化矽膜。
在電晶體110中，當氧化物絕緣膜178及絕緣膜184包括多於化學計量組成的量的氧的區域(氧過剩區)時，藉由在電晶體110的製程中進行加熱，可以減少氧化物半導體膜173中的氧缺陷。例如，當製造本實施方式所說明的電晶體110時，較佳為在形成絕緣膜185之後進行加熱處理。藉由減少氧缺陷，可以提高電晶體110的電特性及可靠性。由此，可以提高半導體裝置的電特性及可靠性。
由於絕緣膜185可以與第二氮化絕緣膜113同樣地形成，因此可以參照上述實施方式。因為可以應用於絕緣膜185的氮化矽膜不容易使氫透過，所以可以抑制來自外部的氫的侵入，並可以提高電晶體110的電特性及可靠性。由此，可以提高半導體裝置的電特性及可靠性。
此外，本實施方式所說明的電晶體110除了可應用於實施方式1及其變形例子所說明的半導體裝置所包含的電晶體之外，還可應用於包括在實施方式2及其變形例子所說明的半導體裝置中的使用氧化物半導體的電晶體。另 外，電晶體110設置在使用矽半導體的電晶體上，當與具有佈線的功能的電極電連接時，可以適當地改變電晶體110的源極電極175及汲極電極177的形狀。
注意，本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式5
在本實施方式中，作為本發明的一個方式的半導體裝置的一個例子，說明至少在其一部分中使用上述實施方式所說明的半導體裝置的CPU(Central Processing Unit：中央處理單元)。
圖19A是示出CPU的具體結構的方塊圖。圖19A所示的CPU在基板1190上包含具有ALU1191(ALU：Arithmetic logic unit：算術電路)、ALU控制器1192、指令解碼器1193、中斷控制器1194、定時控制器1195、暫存器1196、暫存器控制器1197、匯流排介面(Bus I/F)1198、能夠重寫的ROM1199以及ROM介面(ROM I/F)1189。作為基板1190使用半導體基板、SOI基板、玻璃基板等。ROM1199及ROM介面1189也可以設置在不同的晶片上。當然，圖19A所示的CPU只不過是簡化其結構而所示的一個例子，所以實際的CPU根據其用途具有各種各樣的結構。
藉由匯流排介面1198輸入到CPU的指令在輸入到指 令解碼器1193並被解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197、定時控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、定時控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在進行CPU的程式時，根據其優先度或遮罩的狀態來判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求而對該要求進行處理。暫存器控制器1197生成暫存器1196的位址，並對應於CPU的狀態來進行暫存器1196的讀出或寫入。
另外，定時控制器1195生成用來控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作定時的信號。例如，定時控制器1195具有根據基準時脈信號CLK1來生成內部時脈信號CLK2的內部時脈發生器，並將該內部時脈信號CLK2供應到上述各種電路。
在圖19A所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元可以使用上述實施方式所說明的記憶單元。
在圖19A所示的CPU中，暫存器控制器1197根據ALU1191的指令進行暫存器1196中的保持工作的選擇。換言之，暫存器控制器1197在暫存器1196所具有的記憶單元中選擇由正反器保持資料還是由電容元件保持資料。 在選擇由正反器保持資料的情況下，對暫存器1196中的記憶單元供應電源電壓。在選擇由電容元件保持資料的情況下，對電容元件進行資料的重寫，而可以停止對暫存器1196中的記憶單元供應電源電壓。
如圖19B或圖19C所示，可以藉由在記憶單元群和施加有電源電位VDD或電源電位VSS的節點之間設置切換元件來進行電源的停止。以下對圖19B和圖19C的電路進行說明。
圖19B和圖19C示出作為用來控制對記憶單元供應電源電位的切換元件採用使用包含在上述實施方式所說明的半導體裝置中的氧化物半導體的電晶體的結構的一個例子。
圖19B所示的記憶體裝置包括切換元件1141以及包含多個記憶單元1142的記憶單元群1143。明確而言，作為各記憶單元1142可以使用上述實施方式所說明的記憶單元。記憶單元群1143所包含的各記憶單元1142藉由切換元件1141被施加高位準的電源電位VDD。並且，記憶單元群1143所包含的各記憶單元1142被施加有信號IN的電位和低位準的電源電位VSS。
在圖19B中，作為切換元件1141可以採用使用包含在上述實施方式所說明的半導體裝置中的使用氧化物半導體的電晶體，並且該電晶體的開關被施加到其閘極電極的信號SigA控制。
雖然在圖19B中示出切換元件1141只包含一個電晶 體的結構，但是對其沒有特別的限制，也可以包含多個電晶體。當切換元件1141具有多個用作切換元件的電晶體時，既可以將上述多個電晶體並聯，又可以將上述多個電晶體串聯，還可以組合並聯和串聯。
此外，在圖19B中，由切換元件1141控制對記憶單元群1143所包含的各記憶單元1142供應高位準的電源電位VDD，但是也可以由切換元件1141控制供應低位準的電源電位VSS。
另外，圖19C示出記憶體裝置的一個例子，其中藉由切換元件1141對記憶單元群1143所包含的各記憶單元1142供應低位準的電源電位VSS。可以由切換元件1141控制對記憶單元群1143所包含的各記憶單元1142供應低位準的電源電位VSS。
即使在記憶單元群和施加有電源電位VDD或電源電位VSS的節點之間設置切換元件來暫時停止CPU的工作而停止供應電源電壓，也能夠保持資料，從而可以降低耗電量。明確地說，例如，在個人電腦的使用者停止對鍵盤等輸入裝置輸入資料時，可以停止CPU的工作，由此可以降低耗電量。
在此，雖然以CPU為例子來說明，但是也可以將上述電晶體應用於DSP(Digital Signal Processor：數位信號處理器)、定製LSI、FPGA(Field Programmable Gate Array：現場可程式邏輯閘陣列)等的LSI。
以上，本實施方式所示的結構、方法等可以與其他實 施方式及實施例所示的結構、方法等適當地組合而使用。
實施方式6
在本實施方式中，參照圖20A至圖20C對設置有上述實施方式所說明的半導體裝置的電子裝置的例子進行說明。上述實施方式所說明的半導體裝置包括使用具有良好開關特性的氧化物半導體的電晶體，因此可以降低電子裝置的耗電量。此外，利用氧化物半導體的特性的新穎的半導體裝置(例如，記憶元件或者記憶單元等記憶體裝置)允許具有新結構的電子裝置的實現。注意，根據上述實施方式所說明的半導體裝置可被單獨或與其他元件相結合地安裝在電路基板等上，並安裝在電子裝置中。
在很多情況下，結合了上述實施方式所說明的半導體裝置的積體電路，除了包括上述實施方式所說明的半導體裝置的構成要素之外，還包括諸如電阻器、電容器和線圈之類的多種電路元件。作為積體電路的例子可以舉出被高度積體的算術電路、轉換電路、放大電路、記憶體電路以及涉及這些電路中的任意的電路。
上述半導體裝置可被應用於電視機或顯示器等顯示裝置中的切換元件等。在這個情況下，較佳為在同一個基板上設置半導體裝置和驅動器電路。當然，還可以僅對顯示裝置的驅動器電路使用半導體裝置。
明確而言，作為電子裝置，可以舉出電視機或顯示器等顯示裝置、照明設備、臺式或膝上型個人電腦、文字處 理器、再現儲存在藍光光碟或DVD(Digital Versatile Disc：數位影音光碟)等儲存介質中的靜態影像或動態影像的影像再現裝置、可攜式CD播放器、收音機、磁帶答錄機、頭戴式耳機、音響、無繩電話子機、步話機、便攜無線設備、手機、車載電話、可攜式遊戲機、計算器、可攜式資訊終端、電子筆記本、電子書閱讀器、電子翻譯器、聲音輸入器、攝影機、數位靜態照相機、電動剃鬚刀、微波爐等高頻加熱裝置、電鍋、洗衣機、吸塵器、空調設備諸如空調器、洗碗機、烘碗機、乾衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冰凍器、煙探測器、輻射計數器(radiation counters)、透析裝置等醫療設備等。再者，還可以舉出工業設備諸如引導燈、信號機、傳送帶、電梯、自動扶梯、工業機器人、蓄電系統等。另外，利用使用石油的引擎或使用來自非水類二次電池的電力藉由電動機推進的移動體等也包括在電子裝置的範疇內。作為上述移動體，例如可以舉出電動汽車(EV)、兼具內燃機和電動機的混合動力汽車(HEV)、插電式混合動力汽車(PHEV)、使用履帶代替這些的車輪的履帶式車輛、包括電動輔助自行車的電動自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船。圖20A至圖20C示出上述電子裝置的具體例子。
在圖20A的電視機8000中外殼8001組裝有顯示部 8002，利用顯示部8002可以顯示影像，並且從揚聲器部8003可以輸出聲音。
作為顯示部8002，可以使用液晶顯示裝置、在各個像素中具備有機EL元件等發光元件的發光裝置、電泳顯示裝置、DMD(Digital Micromirror Device：數位微鏡裝置)、PDP(Plasma Display Panel：電漿顯示面板)等半導體顯示裝置。
電視機8000也可以具備接收機及數據機等。電視機8000可以藉由利用接收機，接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
此外，電視機8000也可以具備用來進行資訊通信的CPU、記憶體等。電視機8000也可以使用上述實施方式所說明的記憶體及CPU。
在圖20A中，包括室內機8200和室外機8204的空調器是使用上述實施方式所說明的CPU的電子裝置的一個例子。明確地說，室內機8200包括外殼8201、送風口8202、CPU8203等。在圖20A中，例示出CPU8203設置在室內機8200中的情況，但是CPU8203也可以設置在室外機8204中。或者，在室內機8200和室外機8204的兩者中設置CPU8203。藉由將上述實施方式所說明的CPU用於空調器的CPU，可以實現低耗電量化。
在圖20A中，電冷藏冷凍箱8300是具備上述實施方 式所說明的CPU的電子裝置的一個例子。明確地說，電冷藏冷凍箱8300包括外殼8301、冷藏室門8302、冷凍室門8303及CPU8304等。在圖20A中，CPU8304設置在外殼8301的內部。藉由將上述實施方式所說明的CPU用於電冷藏冷凍箱8300的CPU8304，可以實現低耗電量化。
在圖20B中，示出電子裝置的一個例子的電動汽車的例子。電動汽車9700安裝有二次電池9701。二次電池9701的電力由控制電路9702調整輸出而供應到驅動裝置9703。控制電路9702由包含ROM、RAM、CPU(未圖示)等的處理裝置9704控制。藉由將上述實施方式所說明的CPU用於電動汽車9700的CPU，可以實現低耗電量化。
驅動裝置9703是單獨利用直流電動機或交流電動機，或者將電動機和內燃機組合而構成。處理裝置9704根據電動汽車9700的駕駛員的運算元據(加速、減速、停止等)、行車資料(爬坡、下坡等資料或者行車中的車輪受到的負載等)等的輸入資料，向控制電路9702輸出控制信號。控制電路9702利用處理裝置9704的控制信號調整從二次電池9701供應的電能控制驅動裝置9703的輸出。當安裝有交流電動機時，雖然未圖示，但是還安裝有將直流轉換為交流的反相器。
本實施方式所示的結構、方法等可以與其他實施方式及實施例所示的結構、方法等適當地組合而使用。
實施例1
在本實施例中，說明可用作包含在本發明的一個方式的半導體裝置中且含有氫的第一氮化絕緣膜的氮化絕緣膜的評估結果。在此，說明可用作第一氮化絕緣膜的含有氫且釋放氫的氮化絕緣膜。
首先，對用來評估的樣本的製造方法進行說明。在本實施例中製造的樣本的結構為結構1。在結構1中，在矽晶片991上設置有氮化矽膜993(參照圖21A)。
氮化矽膜993利用電漿CVD法以四個條件(條件1至條件4)形成。以各個條件形成的樣本分別為樣本A1至樣本A4。另外，在樣本A1至樣本A4中，將氮化矽膜993的厚度都設定為50nm。
條件1為如下條件：將保持矽晶片991的溫度設定為350℃，作為原料氣體使用10sccm的矽烷及5000sccm的氮，將處理室內的壓力設定為260Pa，以27.12MHz對平行平板電極施加100W(功率密度為1.8W/cm2)的高頻功率。另外，氮的流量為矽烷的流量的500倍。
條件2為如下條件：將保持矽晶片991的溫度設定為350℃，作為原料氣體使用20sccm的矽烷及500sccm的氮，將處理室內的壓力設定為40Pa，以27.12MHz對平行平板電極施加900W(功率密度為1.8W/cm2)的高頻功率。另外，氮的流量為矽烷的流量的25倍。
除了作為原料氣體使用氨之外，條件3與條件2相同。將保持矽晶片991的溫度設定為350℃，作為原料氣 體使用20sccm的矽烷、500sccm的氮以及10sccm的氨，將處理室內的壓力設定為40Pa，以27.12MHz對平行平板電極施加900W(功率密度為1.93W/cm2)的高頻功率。另外，氮的流量為矽烷的流量的25倍，並且氨的流量為矽烷的流量的0.5倍。
條件4為改變條件3的氨流量的條件。在條件4中，將氨流量設定為15sccm，其他條件與條件3相同。另外，氮的流量為矽烷的流量的25倍，並且氨的流量為矽烷的流量的0.75倍。
對樣本A1至樣本A4進行TDS分析。
下面，對利用TDS分析的氫分子的釋放量的測量方法進行說明。
利用TDS分析測定的氣體的釋放量與質譜的積分值成正比。因此，根據絕緣膜的質譜的積分值以及在標準樣本的基準值所占的比例，可以計算出氣體的釋放量。標準樣本的基準值是指包含規定的原子的樣本的在質譜的積分值中原子密度所占的比例。
例如，根據作為標準樣本的包含規定密度的氫的矽晶片的TDS分析結果及絕緣膜的TDS分析結果，使用算式1可以算出絕緣膜中的氫分子的釋放量(NH2)。在此，假定利用TDS分析來得到的被檢出為質量數2的所有質譜都來源於氫分子。另外，因為質量數為1以外的氫原子的同位素在自然界中的存在比例極低，所以不加考慮。
NH2是氫分子的釋放量。NH2(s)為以密度換算從標準樣本釋放的氫分子的值。SH2(s)是當對標準樣本進行TDS分析時的質譜的積分值。在此，將標準樣本的基準值設定為NH2(s)/SH2(s)。SH2是當對絕緣膜進行TDS分析時的質譜的積分值。α是影響到TDS分析中的質譜強度的係數。關於算式1的詳細情況，可以參照日本專利申請公開平第6-275697號公報。
另外，在本實施例中，樣本A1至樣本A4的氫的釋放量是使用電子科學株式會社製造的熱脫附分析裝置EMD-WA1000S/W以包含1×1016atoms/cm2的氫原子的矽晶片為標準樣本來測定的。
圖22A示出具有結構1的樣本A1至樣本A4的TDS分析結果。在圖22A中，橫軸表示基板溫度，縱軸表示對應於氫分子的釋放量的TDS強度。注意，本TDS分析中的氫分子的檢測下限為1.0×1021分子/cm3。
在樣本A1至樣本A4中，雖然在基板溫度為300℃以上且600℃以下的範圍內都確認到示出氫分子的釋放的峰值，但是，每個樣本的TDS強度都不一樣。換言之，每個樣本的氫的釋放量不同。
樣本A1的氫分子的釋放量為6.6×1023分子/cm3，樣本A2的氫分子的釋放量為1.1×1023分子/cm3，樣本A3的氫分子的釋放量為7.4×1022分子/cm3，樣本A4的氫分 子的釋放量為8.4×1022分子/cm3。
由圖22A確認到樣本A1的氫分子的TDS強度比樣本A2至樣本A4高。換言之，確認到樣本A1中的氮化矽膜993的含氫量比樣本A2至樣本A4多。由此可知，如作為樣本A1的條件的條件1那樣，藉由增加氮對矽烷的流量比，可以形成含有氫且藉由加熱能夠釋放氫的氮化絕緣膜。
如上所述，以條件1形成的氮化矽膜適用於包含在本發明的一個方式的半導體裝置中的第一氮化絕緣膜。
實施例2
在本實施例中，說明可用作包含在本發明的一個方式的半導體裝置中且用作氫障壁膜的第二氮化絕緣膜的氮化絕緣膜的評估結果。在此，說明可用作第二氮化絕緣膜的不容易使氫透過且具有氫阻擋性的氮化絕緣膜。
對製造的樣本進行說明。在本實施例中製造的樣本的結構的一部分與實施例1所示的結構1不同，該結構為結構2。在結構2中，在矽晶片991上設置有氮化矽膜995，並且在氮化矽膜995上設置有氮化矽膜993(參照圖21B)。
氮化矽膜995可以以可用於第一氮化絕緣膜的形成條件利用電漿CVD法形成。明確而言，以實施例1所示的條件1形成氮化矽膜995。氮化矽膜993以可用於第二氮化絕緣膜的形成條件利用電漿CVD法形成。
氮化矽膜993以四個條件(條件5至條件8)形成。以各個條件形成的樣本分別為樣本B1至樣本B4。另外，在樣本B1至樣本B4中，將氮化矽膜993及氮化矽膜995的厚度都設定為50nm。
條件5為與實施例1所說明的條件2相同的條件。氮的流量為矽烷的流量的25倍。
條件6為與實施例1所說明的條件3相同的條件。另外，氮的流量為矽烷的流量的25倍，並且氨的流量為矽烷的流量的0.50倍。
條件7為與實施例1所說明的條件4相同的條件。即，條件7為改變條件3的氨流量的條件。另外，氮的流量為矽烷的流量的25倍，並且氨的流量為矽烷的流量的0.75倍。
條件8為改變實施例1所說明的條件4的氨流量的條件。明確而言，將條件4的氨流量設定為20sccm。另外，氮的流量為矽烷的流量的25倍，並且氨的流量為矽烷的流量的1.0倍。
與實施例1同樣地對樣本B1至樣本B4進行TDS分析。
在結構2中，由於氮化矽膜995為以條件1形成的釋放氫的氮化矽膜，所以藉由比較樣本B1至樣本B4的對應於氫的釋放的TDS強度，可以評估氮化矽膜993是否用作氫障壁膜。
圖22B示出樣本B1至樣本B4的TDS分析結果。
從圖22B確認到樣本B4的TDS強度比樣本B1至樣本B3的TDS強度高。另外，用作氮化矽膜993的原料氣體的氨的流量越多，TDS強度越高。
另外，雖然在樣本B1至樣本B3中設置有釋放氫的氮化矽膜995，但是圖22B所示的TDS強度與實施例1所示的樣本A2至樣本A4的TDS強度大致相同。換言之，樣本B1至樣本B3的氮化矽膜993為不容易使氫透過的氮化矽膜。因此，如實施方式1所說明，藉由將用作原料氣體的氮的流量設定為矽烷的10倍以上且100倍以下(較佳為15倍以上且40倍以下)，並將氨的流量設定為矽烷的0.1倍以上且小於1倍(較佳為0.2倍以上且0.75倍以下)來形成氮化矽膜，可以形成不容易使氫透過且具有氫阻擋性的氮化矽膜。
如上所述，藉由本發明的一個方式的形成方法形成的氮化矽膜適用於包含在本發明的一個方式的半導體裝置中且用作氫障壁膜的第二氮化絕緣膜。
實施例3
由實施例2可知，以條件5、條件6或條件7形成的氮化矽膜993為不容易使氫透過且具有氫阻擋性的氮化矽膜。在本實施例中，說明這種氮化矽膜的折射率、膜密度、蝕刻速度以及膜中的氫濃度的評估結果。
所製造的樣本的結構為實施例1所說明的結構1(參照圖21A)。氮化矽膜993以實施例2所說明的條件5至 條件8利用電漿CVD法形成。在本實施例中，以條件5至條件8製造的樣本分別為樣本C1至樣本C4。另外，在樣本C1至樣本C4中，將氮化矽膜993的厚度都設定為50nm。
利用光譜橢圓偏振測定樣本C1至樣本C4的氮化矽膜993的波長為633nm的光的折射率。膜密度藉由X射線反射法測定。並且，測定在20℃以上且25℃以下的溫度下使用0.5wt%氟化氫時的蝕刻速度。
對樣本C1至樣本C4進行上述各種測定。圖23A示出樣本C1至樣本C4的氮化矽膜993的折射率。圖23B示出樣本C1至樣本C4的氮化矽膜993的膜密度。圖24示出樣本C1至樣本C4的氮化矽膜993的蝕刻速度。
圖23A為示出當形成氮化矽膜993時供應的矽烷及氨的流量比與各樣本的折射率之間的關係的圖表。圖23B為示出當形成氮化矽膜993時供應的矽烷及氨的流量比與各樣本的膜密度之間的關係的圖表。圖24為示出當形成氮化矽膜993時供應的矽烷及氨的流量比與各樣本的蝕刻速度之間的關係的圖表。另外，在圖23A、圖23B以及圖24中，當形成樣本C1時不供應氨。
不容易使氫透過的氮化矽膜(樣本C1至樣本C3)的折射率為1.95以上(參照圖23A)，膜密度為2.75g/cm3以上(參照圖23B)，蝕刻速度大致慢於2.0nm/分(參照圖24)。
接著，說明改變結構1的樣本中的氮化矽膜993的形 成條件製造的樣本的評估結果。評估專案為折射率、膜密度、蝕刻速度以及氮化矽膜993中的氫濃度。
在此，以四個條件(條件9至條件12)形成氮化矽膜993。以條件9至條件12製造的樣本分別為樣本D1至樣本D4。
條件9為如下條件：將保持矽晶片991的溫度設定為350℃，作為原料氣體使用200sccm的矽烷及5000sccm的氮，將處理室內的壓力設定為100Pa，以27.12MHz對平行平板電極施加2000W(功率密度為3.0×10-1W/cm2)的高頻功率。另外，氮的流量為矽烷的流量的25倍。
條件10為如下條件：將保持矽晶片991的溫度設定為350℃，作為原料氣體使用200sccm的矽烷、2000sccm的氮以及100sccm的氨，將處理室內的壓力設定為100Pa，以27.12MHz對平行平板電極施加2000W(功率密度為3.0×10-1W/cm2)的高頻功率。另外，氮的流量為流量的矽烷的10倍，並且氨的流量為矽烷的流量的0.5倍。
條件11為將條件10的氨流量設定為500sccm的條件。另外，氮的流量為矽烷的流量的10倍，並且氨的流量為矽烷的流量的2.5倍。
條件12為將條件10的氨流量設定為2000sccm的條件。另外，氮的流量為矽烷的流量的10倍，並且氨的流量為矽烷的流量的10倍。
對樣本D1至樣本D4進行各種測定。利用光譜橢圓 偏振測定樣本D1至樣本D4的氮化矽膜993的波長為633nm的光的折射率。膜密度藉由X射線反射法測定。並且，測定在20℃以上且25℃以下的溫度下使用0.5wt%氟化氫時的蝕刻速度。
圖25A示出樣本D1至樣本D4的折射率。圖25B示出各樣本的膜密度。圖26示出各樣本的蝕刻速度。
確認到樣本D1及樣本D2的折射率為1.95以上(參照圖25A)，膜密度為2.75g/cm3以上(參照圖25B)，蝕刻速度大致慢於2.0nm/分(參照圖26)。
接著，製造具有結構1的樣本，其中以條件9、條件10以及條件12形成300nm厚的氮化矽膜993。以條件9、條件10以及條件12製造的樣本分別為樣本E1、樣本E2以及樣本E3。
利用盧瑟福背散射分析測定樣本E1至樣本E3中的氮化矽膜993中的氫濃度。表1示出其結果。
由表1可知，包含不容易使氫透過的氮化矽膜的樣本E1及樣本E2中的氮化矽膜中的氫濃度為15atomic%以下。另外，由於原料氣體中的氨對矽烷的流量比多(明確 而言，氨的流量為矽烷的流量的10倍)，所以包含釋放氫的氮化矽膜的樣本E3中的氮化矽膜中的氫濃度為20atomic%以上。
如上所述，適用於包含在本發明的一個方式的半導體裝置中的第一氮化絕緣膜的氮化矽膜的氫濃度為10atomic%以上且15atomic%以下。另外，適用於包含在本發明的一個方式的半導體裝置中且用作氫障壁膜的第二氮化絕緣膜的氮化矽膜的氫濃度為20atomic%以上且25atomic%以下，上述氫濃度是利用盧瑟福背散射分析測定的值。
101‧‧‧電晶體
103‧‧‧電晶體
105‧‧‧CMOS電路
107‧‧‧電容元件
109‧‧‧電晶體
111‧‧‧氮化絕緣膜
113‧‧‧氮化絕緣膜
115‧‧‧基板
117‧‧‧通道形成區
119‧‧‧雜質區
121‧‧‧高濃度雜質區
123‧‧‧閘極絕緣膜
125‧‧‧閘極電極
129‧‧‧側壁
131‧‧‧電極
133‧‧‧n阱
135‧‧‧通道形成區
137‧‧‧雜質區
139‧‧‧高濃度雜質區
141‧‧‧閘極絕緣膜
143‧‧‧閘極電極
145‧‧‧側壁
147‧‧‧電極
149‧‧‧電極
151‧‧‧元件分離絕緣膜
153‧‧‧絕緣膜
155‧‧‧層間絕緣膜
157‧‧‧層間絕緣膜
159‧‧‧電極
161‧‧‧層間絕緣膜
163‧‧‧電極
165‧‧‧電極
167‧‧‧電極
169‧‧‧絕緣膜
171‧‧‧絕緣膜
172‧‧‧連接電極
173‧‧‧氧化物半導體膜
175‧‧‧源極電極
177‧‧‧汲極電極
179‧‧‧閘極絕緣膜
181‧‧‧閘極電極
183‧‧‧電極
185‧‧‧絕緣膜

Claims (20)

  1. 一種半導體裝置，包括：包括包含第一通道形成區的矽半導體膜的第一電晶體；該第一電晶體上的包括第一氮化絕緣膜及第二氮化絕緣膜的絕緣膜；以及該絕緣膜上的包括包含第二通道形成區的氧化物半導體膜的第二電晶體，其中，該第二氮化絕緣膜設置在該第一氮化絕緣膜與該氧化物半導體膜之間，並且，該第二氮化絕緣膜的氫濃度低於該第一氮化絕緣膜的氫濃度。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第二氮化絕緣膜的密度為2.75g/cm3以上。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第一氮化絕緣膜的氫濃度為20atomic%以上且25atomic%以下。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第二氮化絕緣膜的氫濃度為10atomic%以上且15atomic%以下。
  5. 根據申請專利範圍第1項之半導體裝置，其中該第二氮化絕緣膜的在20℃以上且25℃以下的溫度下使用0.5wt%氟化氫時的蝕刻速度為2.0nm/分以下。
  6. 根據申請專利範圍第1項之半導體裝置，其中該 第二氮化絕緣膜與該第一氮化絕緣膜接觸。
  7. 根據申請專利範圍第1項之半導體裝置，其中該第一電晶體及該第二電晶體都具有頂閘極結構。
  8. 根據申請專利範圍第1項之半導體裝置，其中該絕緣膜還包括氧化物絕緣膜，該氧化物絕緣膜在該第一氮化絕緣膜與該第二氮化絕緣膜之間且接觸於該第一氮化絕緣膜及該第二氮化絕緣膜。
  9. 根據申請專利範圍第1項之半導體裝置，其中在該第二電晶體上還包括第三氮化絕緣膜。
  10. 根據申請專利範圍第9項之半導體裝置，其中該第三氮化絕緣膜的密度為2.75g/cm3以上。
  11. 根據申請專利範圍第9項之半導體裝置，其中該第三氮化絕緣膜的氫濃度為10atomic%以上且15atomic%以下。
  12. 根據申請專利範圍第9項之半導體裝置，其中該第三氮化絕緣膜的在20℃以上且25℃以下的溫度下使用0.5wt%氟化氫時的蝕刻速度為2.0nm/分以下。
  13. 一種半導體裝置，包括：包括包含第一通道形成區的矽半導體膜的第一電晶體；該第一電晶體上的絕緣膜，該絕緣膜包括第一氮化絕緣膜及該第一氮化絕緣膜上的第二氮化絕緣膜；以及該絕緣膜上的第二電晶體，該第二電晶體包括第一電極、第二電極及包含第二通道形成區的氧化物半導體膜， 其中，該第一電極和該第二電極都與該第二通道形成區重疊，該第一電極與該第二氮化絕緣膜接觸，並且，該第二氮化絕緣膜的氫濃度低於該第一氮化絕緣膜的氫濃度。
  14. 根據申請專利範圍第13項之半導體裝置，其中該第二氮化絕緣膜的密度為2.75g/cm3以上。
  15. 根據申請專利範圍第13項之半導體裝置，其中該第二氮化絕緣膜的氫濃度為10atomic%以上且15atomic%以下。
  16. 根據申請專利範圍第13項之半導體裝置，其中該第二氮化絕緣膜的在20℃以上且25℃以下的溫度下使用0.5wt%氟化氫時的蝕刻速度為2.0nm/分以下。
  17. 一種半導體裝置，包括：包括包含第一通道形成區的矽半導體膜的第一電晶體；該第一電晶體上的絕緣膜，該絕緣膜包括第一氮化絕緣膜及該第一氮化絕緣膜上且接觸於該第一氮化絕緣膜的第二氮化絕緣膜；以及該絕緣膜上的第二電晶體，該第二電晶體包括第一電極、第二電極及包含第二通道形成區的氧化物半導體膜，其中，該第一電極和該第二電極都與該第二通道形成區重疊，該第一電極與該第一氮化絕緣膜接觸， 並且，該第二氮化絕緣膜的氫濃度低於該第一氮化絕緣膜的氫濃度。
  18. 根據申請專利範圍第17項之半導體裝置，其中該第二氮化絕緣膜的密度為2.75g/cm3以上。
  19. 根據申請專利範圍第17項之半導體裝置，其中該第二氮化絕緣膜的氫濃度為10atomic%以上且15atomic%以下。
  20. 根據申請專利範圍第17項之半導體裝置，其中該第二氮化絕緣膜的在20℃以上且25℃以下的溫度下使用0.5wt%氟化氫時的蝕刻速度為2.0nm/分以下。
TW102126104A 2012-07-27 2013-07-22 半導體裝置 TWI588999B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012167615 2012-07-27
JP2012167614 2012-07-27

Publications (2)

Publication Number Publication Date
TW201411847A true TW201411847A (zh) 2014-03-16
TWI588999B TWI588999B (zh) 2017-06-21

Family

ID=49994024

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102126104A TWI588999B (zh) 2012-07-27 2013-07-22 半導體裝置
TW106111746A TWI617035B (zh) 2012-07-27 2013-07-22 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106111746A TWI617035B (zh) 2012-07-27 2013-07-22 半導體裝置

Country Status (4)

Country Link
US (3) US9437594B2 (zh)
JP (2) JP6224931B2 (zh)
KR (5) KR20140013972A (zh)
TW (2) TWI588999B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947801B2 (en) 2014-03-28 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
TWI657288B (zh) * 2014-03-18 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI684262B (zh) * 2015-12-16 2020-02-01 南韓商愛思開海力士有限公司 製造切換電容式直流對直流轉換器之方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6224931B2 (ja) 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
KR102346544B1 (ko) * 2014-02-24 2022-01-05 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9443872B2 (en) * 2014-03-07 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102528615B1 (ko) * 2014-03-13 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US9716100B2 (en) * 2014-03-14 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and electronic device
JP2016027608A (ja) * 2014-03-14 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP6541398B2 (ja) * 2014-04-11 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US20160155849A1 (en) * 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
US9281305B1 (en) * 2014-12-05 2016-03-08 National Applied Research Laboratories Transistor device structure
KR102314738B1 (ko) 2015-05-04 2021-10-20 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102374537B1 (ko) 2015-08-21 2022-03-15 삼성디스플레이 주식회사 표시 장치
US9847406B2 (en) * 2015-08-27 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, resistor circuit, display device, and electronic device
US10948441B2 (en) * 2015-10-02 2021-03-16 Georgetown University High-resolution in situ electrochemical NMR with interdigitated electrodes
US10741587B2 (en) 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
CN106298956A (zh) * 2016-09-08 2017-01-04 武汉华星光电技术有限公司 氧化物薄膜晶体管的制备方法
WO2018092003A1 (en) * 2016-11-17 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6856398B2 (ja) * 2017-02-10 2021-04-07 株式会社半導体エネルギー研究所 表示装置の作製方法
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
US10446681B2 (en) * 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
US10340267B1 (en) 2017-12-29 2019-07-02 Micron Technology, Inc. Semiconductor devices including control logic levels, and related memory devices, control logic assemblies, electronic systems, and methods
US10366983B2 (en) 2017-12-29 2019-07-30 Micron Technology, Inc. Semiconductor devices including control logic structures, electronic systems, and related methods
US10297290B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Semiconductor devices, and related control logic assemblies, control logic devices, electronic systems, and methods
US10930763B2 (en) * 2018-09-25 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method and device for forming metal gate electrodes for transistors
US11935964B2 (en) 2018-10-12 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102294027B1 (ko) 2018-10-26 2021-08-27 주식회사 엘지화학 배리어 필름
KR20220051549A (ko) * 2020-10-19 2022-04-26 에스케이하이닉스 주식회사 수직형 반도체 장치 및 그 제조 방법
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US11764213B2 (en) * 2021-03-26 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Amphi-FET structure, method of making and method of designing
CN113299668B (zh) * 2021-05-24 2023-09-26 厦门天马微电子有限公司 显示面板及显示装置

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH02109359A (ja) * 1988-10-19 1990-04-23 Hitachi Ltd 半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
TWI360702B (en) 2003-03-07 2012-03-21 Semiconductor Energy Lab Liquid crystal display device and method for manuf
JP4954447B2 (ja) * 2003-03-07 2012-06-13 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4498840B2 (ja) * 2003-06-30 2010-07-07 株式会社半導体エネルギー研究所 窒化ケイ素膜の作製方法および発光装置の作製方法
US7274038B2 (en) 2003-06-30 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, a semiconductor device, a display device and a method for manufacturing a silicon nitride film
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7202504B2 (en) * 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP2008085251A (ja) * 2006-09-29 2008-04-10 Sony Corp 薄膜半導体装置、表示装置、および薄膜半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
US8044464B2 (en) * 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4719210B2 (ja) 2007-12-28 2011-07-06 富士通株式会社 半導体装置及びその製造方法
JP2010050347A (ja) * 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
US20120153442A1 (en) * 2008-09-30 2012-06-21 Tokyo Electron Limited Silicon nitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
JPWO2010038885A1 (ja) * 2008-09-30 2012-03-01 東京エレクトロン株式会社 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN105070715B (zh) * 2009-10-21 2018-10-19 株式会社半导体能源研究所 半导体装置
KR101835300B1 (ko) * 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102046308B1 (ko) * 2009-12-11 2019-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101811203B1 (ko) * 2009-12-25 2017-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제작하기 위한 방법
CN102804360B (zh) 2009-12-25 2014-12-17 株式会社半导体能源研究所 半导体装置
KR101675113B1 (ko) * 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
US8415731B2 (en) * 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
KR102114012B1 (ko) * 2010-03-05 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2011210780A (ja) 2010-03-29 2011-10-20 Oki Electric Industry Co Ltd ＧａＮ−ＭＩＳトランジスタ、ＧａＮ−ＩＧＢＴ、およびこれらの製造方法
US8692243B2 (en) 2010-04-20 2014-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5923248B2 (ja) 2010-05-20 2016-05-24 株式会社半導体エネルギー研究所 半導体装置
KR101763052B1 (ko) * 2010-12-03 2017-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5981157B2 (ja) * 2012-02-09 2016-08-31 株式会社半導体エネルギー研究所 半導体装置
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI596778B (zh) * 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6224931B2 (ja) * 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
JP6456598B2 (ja) * 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657288B (zh) * 2014-03-18 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
US10388797B2 (en) 2014-03-18 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9947801B2 (en) 2014-03-28 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
TWI650868B (zh) * 2014-03-28 2019-02-11 日商半導體能源研究所股份有限公司 電晶體和半導體裝置
US10236392B2 (en) 2014-03-28 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US10566460B2 (en) 2014-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US10833203B2 (en) 2014-03-28 2020-11-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US11177392B2 (en) 2014-03-28 2021-11-16 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US11581440B2 (en) 2014-03-28 2023-02-14 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US11888073B2 (en) 2014-03-28 2024-01-30 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
TWI684262B (zh) * 2015-12-16 2020-02-01 南韓商愛思開海力士有限公司 製造切換電容式直流對直流轉換器之方法

Also Published As

Publication number Publication date
KR20210148044A (ko) 2021-12-07
US20160372492A1 (en) 2016-12-22
KR20210040917A (ko) 2021-04-14
KR20220123206A (ko) 2022-09-06
US20140027764A1 (en) 2014-01-30
US9793295B2 (en) 2017-10-17
TWI588999B (zh) 2017-06-21
US10141337B2 (en) 2018-11-27
JP2014042005A (ja) 2014-03-06
KR20140013972A (ko) 2014-02-05
KR20230149794A (ko) 2023-10-27
US20180047753A1 (en) 2018-02-15
JP6224931B2 (ja) 2017-11-01
TWI617035B (zh) 2018-03-01
TW201733127A (zh) 2017-09-16
US9437594B2 (en) 2016-09-06
KR102439046B1 (ko) 2022-08-31
JP6542857B2 (ja) 2019-07-10
JP2018011086A (ja) 2018-01-18

Similar Documents

Publication Publication Date Title
TWI588999B (zh) 半導體裝置
KR102392732B1 (ko) 반도체 장치
US9755083B2 (en) Semiconductor device and method for manufacturing the same
KR102086697B1 (ko) 절연막, 반도체 장치의 제작 방법, 및 반도체 장치
JP2023123693A (ja) 半導体装置
JP2022141913A (ja) 半導体装置
TWI631711B (zh) 半導體裝置
KR102107255B1 (ko) 반도체 장치
TWI642190B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees