JP2014042005A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014042005A
JP2014042005A JP2013146063A JP2013146063A JP2014042005A JP 2014042005 A JP2014042005 A JP 2014042005A JP 2013146063 A JP2013146063 A JP 2013146063A JP 2013146063 A JP2013146063 A JP 2013146063A JP 2014042005 A JP2014042005 A JP 2014042005A
Authority
JP
Japan
Prior art keywords
insulating film
film
transistor
electrode
nitride insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013146063A
Other languages
English (en)
Other versions
JP2014042005A5 (ja
JP6224931B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Tetsuhiro Tanaka
哲弘 田中
Yoshinori Ieda
義紀 家田
Toshiyuki Miyamoto
敏行 宮本
Masashi Nomura
昌史 野村
Takashi Hamochi
貴士 羽持
Kenichi Okazaki
健一 岡崎
Mitsuhiro Ichijo
充弘 一條
Toshiya Endo
俊弥 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013146063A priority Critical patent/JP6224931B2/ja
Publication of JP2014042005A publication Critical patent/JP2014042005A/ja
Publication of JP2014042005A5 publication Critical patent/JP2014042005A5/ja
Application granted granted Critical
Publication of JP6224931B2 publication Critical patent/JP6224931B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Noodles (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】酸化物半導体を用いたトランジスタにおいて、水素が酸化物半導体膜に拡散することを抑制できる絶縁膜を提供する。また、シリコン半導体を用いたトランジスタと、酸化物半導体を用いたトランジスタとを用い、良好な電気特性を有する半導体装置を提供する。
【解決手段】シリコン半導体を用いたトランジスタ及び酸化物半導体を用いたトランジスタの間に異なる機能を有する２つの窒化絶縁膜を設ける。具体的には、シリコン半導体を用いたトランジスタ上に水素を含む第１の窒化絶縁膜を設けて、第１の窒化絶縁膜と酸化物半導体を用いたトランジスタとの間に、第１の窒化絶縁膜よりも水素含有量が低く、水素に対するバリア膜として機能する第２の窒化絶縁膜を設けることである。
【選択図】図１

Description

本明細書などで開示する発明は、トランジスタを有する半導体装置に関する。また、当該半導体装置に含まれる窒化絶縁膜に関する。
近年、中央演算処理装置（ＣＰＵともいう。）などの半導体装置において、動作の高速化に関する技術開発が活発に行われている。ＣＰＵは、論理回路を有する半導体集積回路を含み、半導体集積回路は半導体ウェハに形成されたトランジスタ、メモリ及び接続端子である電極などで構成されている。
動作の高速化に関する技術開発として、ＣＰＵの動作速度及び集積度を向上させるためにトランジスタなどの半導体素子の微細化が行われている。
トランジスタなどの半導体素子の微細化によって、ＣＰＵの集積度は向上し、動作速度も向上するが、その反面、トランジスタのリーク電流が増加してしまう。この結果、ＣＰＵの消費電力が増加している。
また、トランジスタに適用できる半導体膜は、広く知られているシリコン半導体だけではなく、半導体特性を示す金属酸化物（以下、酸化物半導体と記す。）を用いて作製することができる。
例えば、チャネル形成領域に酸化物半導体として、酸化亜鉛又はＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いて、トランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
また、単結晶シリコン半導体を用いたトランジスタの上部に、酸化物半導体を用いたトランジスタを設けることで、消費電力を低減し、高度に集積化した半導体装置を作製する技術が開示されている（特許文献３参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１０９０７９号公報
酸化物半導体を用いたトランジスタにおいて、トランジスタを構成する絶縁膜などから放出された元素が、チャネル形成領域を構成する酸化物半導体膜に不純物として拡散することで、トランジスタの電気特性（代表的にはしきい値電圧）変動が生じてしまい、半導体装置の信頼性が低下する場合がある。
例えば、トランジスタを構成する絶縁膜に水素（水などの水素化合物を含む。）が含まれている場合、これらが酸化物半導体膜に拡散することで、トランジスタの電気特性変動が生じ、半導体装置の信頼性が低下してしまう。
酸化物半導体膜に侵入した水素が、金属原子と結合する酸素と反応して水となると共に、酸素が脱離した格子（あるいは酸素が脱離した部分）に欠損が形成される。また、水素の一部が酸素と反応することで、キャリアである電子が生成される。従って、水素が侵入した酸化物半導体膜を有するトランジスタはノーマリーオン特性となりやすい。
なお、酸化物半導体を用いたトランジスタはｎチャネル型トランジスタであるため、本明細書において、ゲート電圧が０Ｖの場合、ドレイン電流が流れていないとみなすことができるトランジスタを、ノーマリーオフ特性を有するトランジスタと定義する。
そこで、本発明の一態様は、水素が酸化物半導体膜に拡散することを抑制できる窒化絶縁膜を提供することを課題の１つとする。
ところで、シリコン半導体領域を用いたトランジスタは、良好な電気特性を実現するためにチャネル形成領域を含むシリコン半導体領域を水素化処理することが知られている。なお、本明細書などにおいて、シリコン半導体はシリコン、炭化シリコン、シリコンゲルマニウムなど、シリコンを含む半導体材料全般をいう。
水素化処理は、水素雰囲気下での熱処理や、イオン注入法又はイオンドーピング法などで行われるが、処理時間、安全性及びコストの面などに課題がある。このため、水素化処理を容易に行うことができれば、安全性及びコストの面などにおいて非常に有意なことである。
例えば、論理回路や半導体集積回路などを有する半導体装置が、単結晶シリコンを用いたトランジスタの上に、酸化物半導体を用いたトランジスタを設けた半導体装置であっても、単結晶シリコンを用いたトランジスタの電気特性を良好にするために、水素化処理は必要である。
そこで、本発明の一態様は、シリコン半導体を用いたトランジスタと、酸化物半導体を用いたトランジスタとを用い、良好な電気特性を有する半導体装置を提供することを課題の１つとする。
また、本発明の一態様は、シリコン半導体を用いたトランジスタと、酸化物半導体を用いたトランジスタとを用い、良好な信頼性を有する半導体装置を提供することを課題の１つとする。
また、本発明の一態様は、上記課題の少なくとも一を解決することを課題とする。
上記課題に鑑みて、本発明の一態様は、シリコン半導体を用いたトランジスタと、酸化物半導体を用いたトランジスタと、を含む複数のトランジスタを有する半導体装置であって、半導体装置における集積度を高めるために、シリコン半導体を用いたトランジスタ上に酸化物半導体を用いたトランジスタを積層して設けて、シリコン半導体を用いたトランジスタ及び酸化物半導体を用いたトランジスタの間に異なる機能を有する２つの窒化絶縁膜を設ける。具体的には、シリコン半導体を用いたトランジスタ上に水素を含む第１の窒化絶縁膜を設けて、当該第１の窒化絶縁膜と酸化物半導体を用いたトランジスタとの間に、当該第１の窒化絶縁膜よりも水素含有量が低く、水素に対するバリア膜として機能する第２の窒化絶縁膜を設けることである。なお、第１の窒化絶縁膜よりも水素含有量が低く、水素に対するバリア膜として機能する第２の窒化絶縁膜を、第１の窒化絶縁膜に積層して設けてもよい。
本発明の一態様は、複数のトランジスタが積層された半導体装置であって、シリコン半導体領域にチャネル形成領域が設けられた第１のトランジスタと、第１のトランジスタ上に設けられ、酸化物半導体膜にチャネル形成領域が設けられた第２のトランジスタと、第１のトランジスタ及び第２のトランジスタの間に設けられた第１の窒化絶縁膜と、第１の窒化絶縁膜及び第２のトランジスタの間に設けられた第２の窒化絶縁膜と、を有し、第１の窒化絶縁膜は、水素を含んでおり、第２の窒化絶縁膜は、第１の窒化絶縁膜よりも水素含有量が低く、水素に対するバリア膜であることを特徴とする半導体装置である。なお、第２の窒化絶縁膜は、第１の窒化絶縁膜に積層して設けられてもよい。
本発明の一態様は、上記において、第１の窒化絶縁膜は、昇温脱離ガス分光法によって測定される水素分子の放出量が５．０×１０２３分子／ｃｍ３以上であり、第２の窒化絶縁膜は、分光エリプソメトリーで測定され、波長６３３ｎｍの光に対する屈折率が１．９５以上であり、且つ２０℃以上２５℃以下において０．５重量％のフッ酸に対するエッチング速度が２．０ｎｍ／分以下である。さらに、第２の窒化絶縁膜は、Ｘ線反射率法によって測定される膜密度が２．７５ｇ／ｃｍ３以上である。
一般に、形成した膜が緻密であるほど屈折率は高くなり、形成した膜が緻密であるほどエッチング速度は遅くなる。このことから、第２の窒化絶縁膜を上記範囲の屈折率、及び上記範囲のエッチング速度を有する窒化絶縁膜で形成することで、第２の窒化絶縁膜を緻密なものにすることができ、水素に対するバリア性を発揮することができる。また、形成した膜が緻密であるほど膜密度が高くなることから、第２の窒化絶縁膜が水素に対するバリア性を十分に発揮するためには、上記範囲の膜密度を有する窒化絶縁膜で第２の窒化絶縁膜を形成することが好ましい。
また、昇温脱離ガス分光法によって測定される水素分子の放出量が５．０×１０２３分子／ｃｍ３以上である第１の窒化絶縁膜は、加熱されることで水素が脱離する。
また、加熱されることによって水素が脱離する第１の窒化絶縁膜は、ラザフォード後方散乱分析によって測定される水素濃度が２０原子％以上２５原子％以下である。水素に対するバリア性を有する第２の窒化絶縁膜は、ラザフォード後方散乱分析によって測定される水素濃度が１０原子％以上１５原子％以下である。このように、窒化絶縁膜に含まれる水素濃度が低いほど、水素を放出しにくく水素に対するバリア性を発揮できる。例えば、第１の窒化絶縁膜及び第２の窒化絶縁膜は窒化シリコン膜で形成することができる。
上記において、第１のトランジスタ及び第２のトランジスタは、トップゲート構造である。
また、本発明の一態様は、第２のトランジスタ上に第２の窒化絶縁膜と同じ構成の第３の窒化絶縁膜を設けた半導体装置である。
第１の窒化絶縁膜は加熱されることで水素が放出されるため、第１の窒化絶縁膜を設けることで、半導体装置の作製工程における加熱処理などにより放出された水素を第１のトランジスタのシリコン半導体領域に移動させ、第１のトランジスタのシリコン半導体領域を水素化処理することができる。
第２の窒化絶縁膜は、酸化物半導体膜に拡散する水素を透過させにくい絶縁膜で形成されており、水素に対してバリア性を有するといえる。また、第２の窒化絶縁膜は、水素が酸化物半導体膜に拡散することを抑制する絶縁膜、又は酸化物半導体膜に拡散する水素から酸化物半導体膜を保護する絶縁膜ともいえる。
また、本発明の一態様は、上記において、第１の窒化絶縁膜と第２の窒化絶縁膜との間に設けられ、且つ第１の窒化絶縁膜及び第２の窒化絶縁膜に接して設けられた酸化絶縁膜を有する、半導体装置である。当該酸化絶縁膜は、酸化シリコン膜又は酸化窒化シリコン膜とすることができる。
第２の窒化絶縁膜は、第１の窒化絶縁膜より水素濃度が低く、緻密な窒化絶縁膜によって形成されている。それゆえ、第２の窒化絶縁膜は水素に対するバリア膜として機能する。水素を含む窒化絶縁膜によって形成されている第１の窒化絶縁膜を第２の窒化絶縁膜に接して設ける場合、第２の窒化絶縁膜の形成方法によっては、第１の窒化絶縁膜に含まれている水素が第２の窒化絶縁膜に混入し、第２の窒化絶縁膜の水素濃度が増大してしまう可能性がある。そこで、上記のように、第１の窒化絶縁膜と第２の窒化絶縁膜との間に酸化絶縁膜を設けることで、第２の窒化絶縁膜を形成する際に、第１の窒化絶縁膜に含まれている水素が第２の窒化絶縁膜に混入することを抑制することができ、第２の窒化絶縁膜を水素に対するバリア膜として十分に機能させることができる。
また、本発明の一態様は、第２の窒化絶縁膜に適用できる窒化絶縁膜であり、特に第２の窒化絶縁膜に適用できる窒化シリコン膜である。
本発明の一態様により、水素が酸化物半導体膜に拡散することを抑制できる絶縁膜を提供できる。
本発明の一態様により、シリコン半導体を用いたトランジスタにおいて、安全かつ容易に水素化処理を行うことができる。
本発明の一態様により、シリコン半導体を用いたトランジスタと、酸化物半導体を用いたトランジスタとを用い、良好な電気特性を有する半導体装置を提供することができる。
本発明の一態様により、シリコン半導体を用いたトランジスタと、酸化物半導体を用いたトランジスタとを用い、良好な信頼性を有する半導体装置を提供することができる。
本発明の一態様である半導体装置を示す断面図、及びその回路図。 本発明の一態様である半導体装置を示す上面図。 本発明の一態様である半導体装置の作製方法を示す断面図。 本発明の一態様である半導体装置の作製方法を示す断面図。 本発明の一態様である半導体装置の作製方法を示す断面図。 本発明の一態様である半導体装置を示す断面図。 本発明の一態様である半導体装置を示す断面図。 本発明の一態様である半導体装置の作製方法を示す断面図。 本発明の一態様である半導体装置の作製方法を示す断面図。 本発明の一態様である半導体装置を示す断面図。 本発明の一態様である半導体装置を示す断面図、及びその回路図。 本発明の一態様である半導体装置を示す上面図。 本発明の一態様である半導体装置を示す断面図。 本発明の一態様である半導体装置を示す断面図、及びその回路図。 本発明の一態様である半導体装置を示す断面図。 本発明の一態様である半導体装置を示す回路図。 本発明の一態様である半導体装置を示す斜視図。 本発明の一態様である半導体装置に適用できるトランジスタの断面図。 本発明の一態様である半導体装置を示すブロック図。 電子機器を説明する図。 試料の構造を示す図。 昇温脱離ガス分析の結果を示す図。 屈折率及び膜密度の測定結果を示す図。 エッチング速度の測定結果を示す図。 屈折率及び膜密度の測定結果を示す図。 エッチング速度の測定結果を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
また、本発明における「ソース」及び「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」及び「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ処理を行った後にエッチング処理を行う場合は、フォトリソグラフィ処理で形成したマスクは除去するものとする。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。
＜半導体装置の構成＞
図１（Ａ）に、本発明の一態様である半導体装置の断面図を示す。図１（Ａ）に示す半導体装置は、複数のトランジスタを有する半導体装置であって、集積化度を高めるために複数のトランジスタの一部が縦方向に積層されている。
具体的には、下部に、第１の半導体材料を用いたｎチャネル型トランジスタであるトランジスタ１０１と、ｐチャネル型トランジスタであるトランジスタ１０３とが電気的に接続されたＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路１０５を有し、ＣＭＯＳ回路１０５上に容量素子１０７と、第２の半導体材料を用いたｎチャネル型トランジスタであるトランジスタ１０９とを有し、トランジスタ１０１及びトランジスタ１０３上に、水素を含み、加熱によって水素を放出する第１の窒化絶縁膜１１１を有し、第１の窒化絶縁膜１１１とトランジスタ１０９の間に、第１の窒化絶縁膜１１１よりも低い水素含有量を有し、水素に対するバリア膜として機能する第２の窒化絶縁膜１１３を有する。
図１（Ｂ）に図１（Ａ）に示した半導体装置に相当する回路図を示す。図１（Ｂ）に示した回路図の接続関係は以下の通りである。トランジスタ１０１と、トランジスタ１０３とが電気的に接続されたＣＭＯＳ回路１０５に容量素子１０７が電気的に接続されており、ＣＭＯＳ回路１０５と容量素子１０７とに酸化物半導体を用いたトランジスタ１０９が電気的に接続されている。なお、トランジスタ１０９に他のトランジスタが電気的に接続されていてもよい。
第１の半導体材料として、シリコン半導体などの酸化物半導体以外の半導体材料を用い、第２の半導体材料として酸化物半導体を用いる。つまり、トランジスタ１０１及びトランジスタ１０３はシリコン半導体を用いたトランジスタであり、トランジスタ１０９は酸化物半導体を用いたトランジスタである。
トランジスタ１０１及びトランジスタ１０３は、シリコン半導体を用いており、単結晶基板や多結晶基板などを用いることで高速に動作するトランジスタを容易に作製することができる。
一方で、酸化物半導体を用いたトランジスタは、チャネル形成領域が形成される酸化物半導体膜から、水素などの不純物を十分に除去し、高純度化することによってリーク電流（オフリーク電流又はオフ電流ともいう。）が低減したトランジスタを容易に作製することができる。これにより、半導体装置の消費電力を低減することができる。
第１の窒化絶縁膜１１１は、水素を含み、加熱により水素を放出する窒化絶縁膜で形成されている。具体的には、昇温脱離ガス分光法（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ、以下、ＴＤＳ法と記す。）で測定される水素分子の放出量が５．０×１０２３分子／ｃｍ３以上である窒化絶縁膜で形成されている。また、ラザフォード後方散乱分析によって測定される水素濃度が２０原子％以上２５原子％以下である窒化絶縁膜で形成されている。当該窒化絶縁膜としては、例えば、窒化シリコン膜又は窒化酸化シリコン膜などが挙げられる。
シリコン半導体を用いるトランジスタ１０１及びトランジスタ１０３は、良好な電気特性を実現するために、トランジスタの作製工程において水素化処理を行い、少なくとも、チャネル形成領域が形成されるシリコン半導体領域に含まれる欠陥（ダングリングボンド）を修復させる（水素終端させる）ことが好ましい。そこで、トランジスタ１０１及びトランジスタ１０３上に第１の窒化絶縁膜１１１を設けて、第１の窒化絶縁膜１１１より放出される水素により、水素化処理を行うことができる。このようにすることで、従来の方法とは異なり、安全かつ容易に水素化処理を行うことができる。例えば、第１の窒化絶縁膜１１１を設けた後の半導体装置の作製工程で行う加熱処理によって水素化処理を行うことができ、半導体装置の作製にかかる時間を短縮することができ、半導体装置の生産性を向上させることができる。
第２の窒化絶縁膜１１３は、第１の窒化絶縁膜１１１よりも水素含有量が低く、水素に対するバリア膜として機能する絶縁膜である。また、第２の窒化絶縁膜１１３は、少なくとも第１の窒化絶縁膜１１１から放出される水素がトランジスタ１０９の酸化物半導体膜（詳細にはチャネル形成領域）に拡散することを抑制する絶縁膜、又はトランジスタ１０９の酸化物半導体膜に拡散する水素からチャネル形成領域を保護する絶縁膜である。
上記より、第２の窒化絶縁膜１１３は、水素含有量が低く、緻密な窒化絶縁膜を適用できる。具体的には、分光エリプソメトリーで測定され、波長６３３ｎｍの光に対する屈折率が１．９５以上であり、且つ２０℃以上２５℃以下において０．５重量％のフッ酸に対するエッチング速度が２．０ｎｍ／分以下である窒化絶縁膜を適用できる。又は、分光エリプソメトリーで測定され、波長６３３ｎｍの光に対する屈折率が１．９５以上であり、且つＸ線反射率法によって測定される膜密度が２．７５ｇ／ｃｍ３以上である窒化絶縁膜が適用できる。そして、第２の窒化絶縁膜１１３は、ラザフォード後方散乱分析によって測定される水素濃度が１０原子％以上１５原子％以下であることが好ましい。
一般に、形成した膜が緻密であるほど屈折率は高くなり、形成した膜が緻密であるほどエッチング速度は遅くなる。このことから、第２の窒化絶縁膜１１３を上記範囲の屈折率、及び上記範囲のエッチング速度を有する窒化絶縁膜で形成することで、第２の窒化絶縁膜１１３を緻密なものにすることができ、水素に対するバリア性を発揮することができる。また、形成した膜が緻密であるほど膜密度が高くなることから、第２の窒化絶縁膜１１３が水素に対するバリア性を十分に発揮するためには、上記範囲の膜密度を有する窒化絶縁膜で第２の窒化絶縁膜１１３を形成することが好ましい。このように、窒化絶縁膜に含まれる水素濃度が低いほど、水素を放出しにくく水素に対するバリア性を発揮される。また、当該窒化絶縁膜として、例えば窒化シリコン膜又は窒化酸化シリコン膜などが挙げられる。
第２の窒化絶縁膜１１３が設けられていることで、第１の窒化絶縁膜１１１を含め、トランジスタ１０９よりも下部に存在する水素がトランジスタ１０９の酸化物半導体膜（少なくともチャネル形成領域）に不純物として拡散することを抑制できるため、トランジスタ１０９の電気特性の変動を抑制することができる。従って、トランジスタ１０９の電気特性を良好にすることができ、半導体装置の信頼性を向上させることができる。
次に、本発明の一態様である半導体装置の詳細についてさらに記載する。
図１（Ａ）に示す半導体装置において、トランジスタ１０１及びトランジスタ１０３のチャネル形成領域は、半導体材料を含む基板１１５中（バルク中）、又は半導体材料を含む基板１１５上に形成することができる。なお、本実施の形態では、基板１１５として、ｐ型の導電型を有する単結晶シリコン基板を用い、トランジスタ１０１及びトランジスタ１０３のチャネル形成領域が基板１１５中に形成される形態について説明する。
トランジスタ１０１は、基板１１５に設けられたチャネル形成領域１１７と、チャネル形成領域１１７を挟むように設けられた不純物領域１１９及び不純物領域１１９と電気的に接続された高濃度不純物領域１２１（これらをあわせて単に不純物領域とも呼ぶ。）と、チャネル形成領域１１７上に設けられたゲート絶縁膜１２３と、ゲート絶縁膜１２３上に設けられたゲート電極１２５と、ゲート電極１２５の側面に設けられたサイドウォール１２９と、チャネル形成領域１１７の一方に形成された高濃度不純物領域１２１に接して設けられたソース電極又はドレイン電極（以下、電極１３１と記す。）と、を有する。
不純物領域１１９は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域やエクステンション領域として機能する。高濃度不純物領域１２１は、トランジスタ１０１のソース領域又はドレイン領域として機能する。
トランジスタ１０３は、基板１１５にｎ型の導電型を付与する不純物元素を添加して形成されたｎウェル１３３に設けられる。トランジスタ１０３は、ｎウェル１３３に設けられたチャネル形成領域１３５と、チャネル形成領域１３５を挟むように設けられた不純物領域１３７及び不純物領域１３７と電気的に接続された高濃度不純物領域１３９（これらをあわせて単に不純物領域とも呼ぶ。）と、チャネル形成領域１３５上に設けられたゲート絶縁膜１４１と、ゲート絶縁膜１４１上に設けられたゲート電極１４３と、ゲート電極１４３の側面に設けられたサイドウォール１４５と、チャネル形成領域１３５の一方に形成された不純物領域１３７と電気的に接続され、高濃度不純物領域１３９に接して設けられたソース電極又はドレイン電極（以下、電極１４７と記す。）と、を有する。
不純物領域１３７は、ＬＤＤ領域やエクステンション領域として機能する。高濃度不純物領域１３９は、トランジスタ１０３のソース領域又はドレイン領域として機能する。
また、図１（Ａ）に示す半導体装置には、トランジスタ１０１のチャネル形成領域１１７の他方に形成された高濃度不純物領域１２１と、トランジスタ１０３のチャネル形成領域１３５の他方に形成された高濃度不純物領域１３９と、に接して電極１４９が設けられている。電極１４９は、トランジスタ１０１のソース電極又はドレイン電極として機能し、トランジスタ１０３のソース電極又はドレイン電極として機能する。また、電極１４９によって、トランジスタ１０１及びトランジスタ１０３は電気的に接続され、ＣＭＯＳ回路１０５が形成される。
基板１１５上にはトランジスタ１０１及びトランジスタ１０３をそれぞれ囲むように素子分離絶縁膜１５１が設けられている。そして、トランジスタ１０１及びトランジスタ１０３並びに素子分離絶縁膜１５１を覆うように絶縁膜１５３が設けられており、絶縁膜１５３上に第１の窒化絶縁膜１１１が設けられている。
第１の窒化絶縁膜１１１上には層間絶縁膜１５５が設けられている。なお、電極１３１、電極１４７、及び電極１４９は、絶縁膜１５３、第１の窒化絶縁膜１１１、及び層間絶縁膜１５５を貫通して設けられており、それぞれ配線として機能する。
層間絶縁膜１５５上に層間絶縁膜１５７が設けられており、層間絶縁膜１５７上に電極１５９が設けられている。電極１５９は、配線としても機能する。電極１５９は、絶縁膜１５３、第１の窒化絶縁膜１１１、層間絶縁膜１５５、及び層間絶縁膜１５７に形成された開口を通じてトランジスタ１０１及びトランジスタ１０３（ＣＭＯＳ回路１０５）のゲート配線（図示せず）と電気的に接続されている。ゲート配線は、ゲート絶縁膜１２３、及びゲート絶縁膜１４１上に設けられており、トランジスタ１０１のゲート電極１２５及びトランジスタ１０３のゲート電極１４３は当該ゲート配線が分岐して構成されている。従って、ＣＭＯＳ回路１０５及び容量素子１０７は電気的に接続され、容量素子１０７及びトランジスタ１０９は電気的に接続されている。
電極１５９及び層間絶縁膜１５７上に層間絶縁膜１６１が設けられている。電極１６３は、層間絶縁膜１６１に形成された開口を通じて電極１５９と接して設けられている。また、層間絶縁膜１６１上には、電極１６５及び電極１６７が設けられている。電極１６５は、層間絶縁膜１６１のトランジスタ１０９の酸化物半導体膜１７３と重畳する領域に設けられている。電極１６７は、トランジスタ１０９のドレイン電極１７７と重畳する領域に設けられている。なお、電極１６３、電極１６５及び電極１６７は、配線としても機能する。
電極１６３、電極１６５及び電極１６７の間には絶縁膜１６９が設けられており、電極１６３、電極１６５及び電極１６７並びに絶縁膜１６９は平坦化されている。
電極１６３、電極１６５及び電極１６７並びに絶縁膜１６９上には第２の窒化絶縁膜１１３が設けられており、第２の窒化絶縁膜１１３上には絶縁膜１７１が設けられている。
絶縁膜１７１上には、容量素子１０７及びトランジスタ１０９が設けられている。
トランジスタ１０９は、少なくとも、絶縁膜１７１上に設けられた酸化物半導体膜１７３と、酸化物半導体膜１７３に接して設けられたソース電極１７５及びドレイン電極１７７と、酸化物半導体膜１７３、ソース電極１７５及びドレイン電極１７７上に設けられたゲート絶縁膜１７９と、酸化物半導体膜１７３と重畳してゲート絶縁膜１７９上に設けられたゲート電極１８１とを有する。
ソース電極１７５は、第２の窒化絶縁膜１１３及び絶縁膜１７１に形成された開口に設けられた接続電極１７２を通じて電極１６３と接している。従って、ソース電極１７５は、トランジスタ１０１のゲート電極１２５及びトランジスタ１０３のゲート電極１４３と電気的に接続されている。
ドレイン電極１７７は、第２の窒化絶縁膜１１３及び絶縁膜１７１に形成された開口に設けられた接続電極１７２を通じて電極１６７と接している。
電極１８３は、ゲート絶縁膜１７９のソース電極１７５と重畳する領域に設けられている。容量素子１０７は、ソース電極１７５を一方の電極とし、ゲート絶縁膜１７９を誘電体とし、電極１８３を他方の電極とすることで構成されている。なお、電極１８３は配線としても機能する。
容量素子１０７の一方の電極としてトランジスタ１０９のソース電極１７５を用いることで、半導体装置の集積度を高めることができる。
ゲート絶縁膜１７９、ゲート電極１８１、及び電極１８３上に絶縁膜１８５が設けられている。
トランジスタ１０９において、酸化物半導体膜１７３は、非晶質酸化物半導体、単結晶酸化物半導体、又は多結晶酸化物半導体で構成されている。
また、酸化物半導体膜１７３は、水素などの不純物が十分に除去され、高純度化されていることが望ましい。具体的には、酸化物半導体膜１７３において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３未満、望ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに望ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。酸化物半導体膜１７３に水素が含まれていると、当該水素は、金属原子と結合する酸素と反応して水となると共に、酸素が脱離した格子（あるいは酸素が脱理した部分）には欠損が形成されてしまう。また、水素の一部が酸素と結合することで、キャリアを生成する場合があり、トランジスタ１０９のオフ電流が増大することがある。
そして、酸化物半導体膜１７３において、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、望ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタ１０９のオフ電流を増大させることがある。また、酸化物半導体膜１７３の窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが望ましい。
このように、酸化物半導体膜１７３における不純物をできる限り低減させ、酸化物半導体膜１７３を高純度化させることで、トランジスタ１０９のリーク電流を極めて低減することができる。また、トランジスタ１０９のしきい値電圧の変動（マイナスシフト）を低減することができる。従って、良好な電気特性に有する半導体装置を作製できる。また、信頼性を向上させた半導体装置を作製することができる。
なお、チャネル形成領域が高純度化された酸化物半導体膜に形成されるトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で除した数値に相当するオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入又は容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタを用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。従って、チャネル形成領域が高純度化された酸化物半導体膜に形成されるトランジスタは、オフ電流が著しく小さい。
酸化物半導体に含まれる酸素欠損はキャリアを生成することがあり、トランジスタの電気特性及び信頼性を低下させる恐れがある。そこで、酸化物半導体膜１７３において、酸素欠損はできる限り低減されていることが好ましい。例えば、酸化物半導体膜１７３において、磁場の向きを膜面に対して平行に印加した電子スピン共鳴法によるｇ値＝１．９３のスピン密度（酸化物半導体膜１７３に含まれる酸素欠損密度に相当する。）は、測定器の検出下限以下まで低減されていることが好ましい。酸素欠損をできる限り低減することで、トランジスタ１０９のしきい値電圧の変動（マイナスシフト）を低減することができ、半導体装置の電気特性及び信頼性を向上させることができる。
また、本発明の一態様である半導体装置の一部の上面図を図２に示す。図１（Ａ）に示した断面図は、図２に示した上面図の１点鎖線ＸＹ間の断面図である。図２に示した上面図において、図面の明瞭化のため構成要素の一部（ＣＭＯＳ回路１０５、第１の窒化絶縁膜１１１、第２の窒化絶縁膜１１３、その他ゲート絶縁膜や層間絶縁膜など）を図示していない。
＜半導体装置の作製方法＞
次に、本発明の一態様である半導体装置及び作製方法について図面を用いて説明する。以下では、はじめに下部のＣＭＯＳ回路を構成するトランジスタの作製方法について説明し、その後、上部の酸化物半導体を用いたトランジスタの作製方法について説明する。
半導体装置に用いる基板１１５は、シリコン半導体を含む基板である。
まず、半導体材料を含む基板１１５を用意する。基板１１５は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることができ、トランジスタ１０１及びトランジスタ１０３のチャネル形成領域は、半導体基板中（バルク中）、又は半導体基板上に形成することができる。
本実施の形態に示す半導体装置は、基板１１５に単結晶シリコン基板を用いて、該単結晶シリコン基板にトランジスタ１０１及びトランジスタ１０３を設けた構成である。つまり、本実施の形態において、第１の半導体材料として用いるシリコン半導体は、単結晶シリコンであり、トランジスタ１０１及びトランジスタ１０３のチャネル形成領域は、単結晶シリコンで構成されている。なお、本実施の形態では、基板１１５としてｐ型の導電型を有する単結晶シリコン基板を用いる例を示す。
基板１１５のトランジスタ１０３を形成する領域に、ｎ型の導電型を付与する不純物元素を添加し、ｎウェル１３３を形成する。トランジスタ１０３のチャネル形成領域１３５はｎウェル１３３に形成される。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）などを用いることができる。
なお、ｎチャネル型トランジスタであるトランジスタ１０１の形成領域に、ｐ型の導電型を付与する不純物元素の添加を行っていないが、ｐ型の導電型を付与する不純物元素を添加することによりｐウェルを形成してもよい。ｐ型の導電型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）などを用いることができる。
一方、ｎ型の導電型を有する単結晶シリコン基板を用いる場合には、ｐ型の導電型を付与する不純物元素を添加してｐウェルを形成してもよく、トランジスタ１０１のチャネル形成領域１３５をｐウェルに形成することができる。
ｎウェル１３３又はｐウェルは、上記した不純物元素をイオンドーピング法、又はイオン注入法などで添加して形成することができる。
基板１１５上に素子分離絶縁膜１５１を形成する。素子分離絶縁膜１５１は公知の方法で形成することができる。例えば、基板１１５上に保護膜を形成し、当該保護膜をマスクとしてエッチング処理を行い、当該保護膜に覆われていない領域（露出している領域）の基板１１５の一部を除去して、凹部を形成する。当該エッチング処理には、ドライエッチングを用いることが好適であるが、ウェットエッチングを用いてもよい。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。そして、基板１１５を覆うように絶縁膜を形成し、凹部以外の領域に形成された絶縁膜を選択的に除去することで、素子分離絶縁膜１５１を形成することができる。当該絶縁膜は酸化シリコン膜や窒化シリコン膜、窒化酸化シリコン膜などを用いて形成される。当該絶縁膜の除去方法としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの研磨処理やエッチング処理などがあるがいずれの方法を用いてもよい。なお、当該保護膜は、凹部を形成した後、又は素子分離絶縁膜１５１を形成した後に除去する。また、ＣＭＰなどの研磨処理やエッチング処理を行った後は洗浄処理を行い、被処理表面に付着している水分を除去する加熱処理を行う。
なお、半導体装置の作製工程において、素子分離絶縁膜１５１を形成した後の作製工程においてもＣＭＰなどの研磨処理やエッチング処理を行った後は、当該洗浄処理及び当該加熱処理を行う。
なお、素子分離絶縁膜１５１は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）などの素子分離手段を用いて形成することもできる。
次に、素子分離絶縁膜１５１を形成した基板１１５上に、後にゲート絶縁膜１２３及びゲート絶縁膜１４１に加工される絶縁膜を形成し、当該絶縁膜上に導電材料を含む膜（導電膜）を形成し、当該導電膜を加工して、ゲート電極１２５及びゲート電極１４３を形成する。ゲート絶縁膜１２３及びゲート絶縁膜１４１に加工される絶縁膜は、ＣＶＤ法又はスパッタリング法などを用いて得られる酸化シリコン膜、酸化ハフニウム膜、酸化アルミニウム膜、酸化タンタル膜、窒化シリコン膜、又は窒化酸化シリコン膜などを含む膜の単層構造又は積層構造として形成する。他に、高密度プラズマ処理や熱酸化処理によって、基板１１５の表面を酸化、窒化させることにより、ゲート絶縁膜１２３及びゲート絶縁膜１４１に加工される絶縁膜を形成してもよい。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを用いて行うことができる。また、当該絶縁膜の厚さは特に限定されないが、例えば、１ｎｍ以上１００ｎｍ以下とすることができる。
ゲート電極１２５及びゲート電極１４３に加工される導電膜は、特に限定はなく、各種導電材料を用いることができ、例えば、アルミニウムや銅、チタン、タンタル、タングステンなどの金属材料を用いることができる。また、導電材料を含む多結晶シリコンなどの半導体材料を用いて、導電材料を含む膜を形成しても良い。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施の形態では、金属材料を用いて導電膜を形成する。絶縁膜及び導電膜はドライエッチング又はウェットエッチングにより加工することができる。なお、当該導電膜の厚さは特に限定されず、形成する時間や所望の抵抗率などを考慮して決めることができる。
次に、トランジスタ１０１を形成する領域に保護膜を形成し、トランジスタ１０３を形成する領域に、ゲート電極１４３をマスクとして用いて、ｐ型を付与する不純物元素を添加して、不純物領域を形成する。また、トランジスタ１０３を形成する領域に保護膜を形成し、トランジスタ１０１を形成する領域に、ゲート電極１２５をマスクとして用いて、ｎ型を付与する不純物元素を添加し、不純物領域を形成する。なお、当該不純物領域の形成により、基板１１５において、ゲート電極１２５の下部の領域はトランジスタ１０１のチャネル形成領域１１７となる（図３（Ａ）参照）。添加する不純物の濃度は適宜設定することができるが、半導体素子の微細化の程度に合わせてその濃度を高くすることが望ましい。また、ゲート電極１２５及びゲート電極１４３を覆う絶縁膜を形成し、当該絶縁膜を通過させて不純物元素を添加してもよい。
次に、サイドウォール１２９及びサイドウォール１４５を形成する。サイドウォール１２９及びサイドウォール１４５は、ゲート電極１２５及びゲート電極１４３を覆う絶縁膜を形成した後に、当該絶縁膜に異方性の高いエッチング処理を適用することで、自己整合的に形成することができる。なお、サイドウォール１２９及びサイドウォール１４５を形成すると同時にゲート絶縁膜１２３及びゲート絶縁膜１４１が形成される。
次に、ゲート電極１２５及びゲート電極１４３、不純物領域、並びにサイドウォール１２９及びサイドウォール１４５などを覆うように、絶縁膜１５３を形成する。そして、絶縁膜１５３のトランジスタ１０３が形成される領域上に保護膜を形成し、ゲート電極１２５及びサイドウォール１２９をマスクとして用いて、ｎ型を付与する不純物元素を不純物領域に添加して、不純物領域１１９及び高濃度不純物領域１２１を形成する。また、絶縁膜１５３のトランジスタ１０１が形成される領域上に保護膜を形成し、ゲート電極１４３及びサイドウォール１４５をマスクとして用いて、ｐ型を付与する不純物元素を添加して、不純物領域１３７及び高濃度不純物領域１３９を形成する。なお、絶縁膜１５３を形成する前に不純物元素を添加し、その後、絶縁膜１５３を形成してもよい。
なお、本発明の一態様である半導体装置は、図１に示した半導体装置に限定されない。例えば、トランジスタ１０１、トランジスタ１０３としてシリサイドを有するトランジスタや、サイドウォールを有さないトランジスタを用いてもよい。シリサイドを有する構造であると、ソース領域及びドレイン領域がより低抵抗化でき、半導体装置の高速化が可能である。また、低電圧で動作できるため、半導体装置の消費電力を低減することが可能である。シリサイドを形成できる金属材料としては、例えば、チタン、タンタル、タングステン、ニッケル、コバルト、白金などがある。
次に、上記絶縁膜１５３上に第１の窒化絶縁膜１１１を形成する。第１の窒化絶縁膜１１１の厚さは、少なくともトランジスタ１０１のチャネル形成領域１１７及びトランジスタ１０３のチャネル形成領域１３５を十分に水素化処理できるだけの水素を含むことができる厚さとすることが好ましい。例えば、５０ｎｍ以上１０００ｎｍ以下、好ましくは１００ｎｍ以上５００ｎｍ以下である。なお、ここまでの工程で得られた構成を図３（Ａ）に示す。
ここで、第１の窒化絶縁膜１１１の形成方法について説明する。第１の窒化絶縁膜１１１は、水素を含み、加熱により水素を放出する窒化絶縁膜で形成されている。第１の窒化絶縁膜１１１として適用できる窒化シリコン膜又は窒化酸化シリコン膜は、以下の条件を用いて形成することができる。プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を４０Ｐａ以上６００Ｐａ以下とし、好ましくは１００Ｐａ以上５００Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する。また、原料ガスとしては、シリコンを含む堆積性気体、及び窒素を用いる。また、原料ガスとしてアンモニアを用いてもよい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。第１の窒化絶縁膜１１１は、形成する窒化絶縁膜に水素が含まれるように構成元素に水素を有するアンモニアを原料ガスとして用いることが好ましい。例えば、プラズマＣＶＤ装置を用いて第１の窒化絶縁膜１１１を形成する際、真空排気された処理室内に供給する窒素のシリコンを含む堆積性気体に対する流量は、２０倍以上１０００倍以下とし、好ましくは１５０倍以上７５０倍以下とする。そして、アンモニアを原料ガスとして用いる際は、シリコンを含む堆積性気体に対して１倍以上１００倍以下とし、好ましくは１倍以上５０倍以下とする。
第１の窒化絶縁膜１１１を形成した後に、加熱処理を行い、少なくとも、トランジスタ１０１のチャネル形成領域１１７及びトランジスタ１０３のチャネル形成領域１３５に含まれる欠陥を修復（水素終端）させる。当該加熱処理によって、ゲート絶縁膜１２３及びゲート絶縁膜１４１に含まれる欠陥や、ゲート絶縁膜１２３とシリコンとの界面に含まれる欠陥なども修復することができる。つまり、本発明の一態様である半導体装置は、第１の窒化絶縁膜１１１及び加熱処理によって水素化処理することができる。
当該加熱処理において、加熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置であっても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。また、当該加熱処理において、処理時間や処理雰囲気は適宜、選択することができる。なお、当該加熱処理を行うタイミングは、第１の窒化絶縁膜１１１を形成した後であれば、どのタイミングでもよく、適宜選択することができる。また、例えば、当該加熱処理は、層間絶縁膜やトランジスタ１０９を形成する際に行う加熱処理のように他の加熱処理と兼ねさせることもできる。
次に、第１の窒化絶縁膜１１１上に層間絶縁膜１５５を形成し、電極１３１、電極１４７及び電極１４９を形成する（図３（Ｂ）参照）。電極１３１、電極１４７及び電極１４９は、絶縁膜１５３、第１の窒化絶縁膜１１１、及び層間絶縁膜１５５を加工して、高濃度不純物領域１２１及び高濃度不純物領域１３９に達する開口を形成し、当該開口に導電膜を形成し、当該導電膜をエッチング処理などで加工することによって、形成できる。なお、当該開口を形成する前にその表面を、ＣＭＰなどの研磨処理やエッチング処理などによって平坦化しておくことが望ましい。
層間絶縁膜１５５は、無機絶縁膜又は有機絶縁膜を形成し、これを加工することで形成できる。無機絶縁膜としては、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜などを用いることができ、有機絶縁膜は、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂、又はシロキサン系樹脂などを用いることができる。なお、層間絶縁膜１５５は、これらの絶縁膜を複数積層させた構造であってもよい。無機絶縁膜又は有機絶縁膜の形成方法は特に限定されず、用いる材料に応じて適宜選択する。例えば、ＣＶＤ法やスパッタリング法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷などを適用することができる。
半導体装置に含まれるトランジスタなどの半導体素子の微細化を進める場合、配線間の寄生容量が顕著になり信号遅延が増大するため、酸化シリコンの比誘電率（ｋ＝４．０〜４．５）では高く、ｋが３．０以下の材料を用いて層間絶縁膜１５５を形成することが好ましい。また、層間絶縁膜１５５は、平坦化などを行うため機械的強度が要求される。この機械的強度が確保できる限りにおいて、層間絶縁膜１５５を多孔質（ポーラス）化させて低誘電率化させることができる。
電極１３１、電極１４７及び電極１４９は、ダマシン構造のように電極の一部が層間絶縁膜１５５、第１の窒化絶縁膜１１１及び絶縁膜１５３に埋め込まれた構造とすることが好ましい。電極１３１、電極１４７及び電極１４９は、特に限定はなく、各種導電材料を用いることができる。例えば、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属材料を用いることができる。
なお、電極１３１、電極１４７及び電極１４９を形成する際には、その表面が平坦になるように加工することが望ましい。例えば、開口を含む領域にチタン膜や窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成する場合には、その後のＣＭＰによって、不要なタングステン膜、チタン膜、窒化チタン膜などを除去すると共に、その表面の平坦性を向上させることができる。
次に、層間絶縁膜１５５、電極１３１、電極１４７及び電極１４９上に層間絶縁膜１５７を形成し、ゲート電極１２５及びゲート電極１４３に達する開口を層間絶縁膜１５７に形成し（図示せず）、当該開口に電極１５９を形成する。そして、層間絶縁膜１５７及び電極１５９上に層間絶縁膜１６１を形成する（図３（Ｃ）参照）。
層間絶縁膜１５７及び層間絶縁膜１６１は、層間絶縁膜１５５に適用できる材料を用いて、層間絶縁膜１５５と同じようにして形成できる。電極１５９は、電極１３１などに適用できる材料を用いて、電極１３１などと同じようにして形成できる。
次に、電極１５９に達する開口を層間絶縁膜１６１に形成し、当該開口に電極１６３を形成する。電極１６３を形成すると同時に電極１６５及び電極１６７を形成することができる。そして、電極１６３、電極１６５及び電極１６７の間を埋めるように絶縁膜１６９を形成する。そして、電極１６３、電極１６５及び電極１６７、並びに絶縁膜１６９上に第２の窒化絶縁膜１１３を形成する（図４（Ａ）参照）。
電極１６３、電極１６５及び電極１６７は、電極１３１などに適用できる材料を用いて、電極１３１などと同じようにして形成できる。絶縁膜１６９は、層間絶縁膜１５５に適用できる材料を用いて、層間絶縁膜１５５と同じようにして形成し、ＣＭＰなどの研磨処理やエッチング処理を電極１６３、電極１６５及び電極１６７の表面が露出するまで行うことで形成できる。
ここで、本発明の一態様である第２の窒化絶縁膜の形成方法について説明する。第２の窒化絶縁膜１１３は、水素含有量が低く、緻密な窒化絶縁膜で形成されている。第２の窒化絶縁膜１１３として適用できる窒化シリコン膜又は窒化酸化シリコン膜は、以下の条件を用いて形成することができる。プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２００Ｐａ以下とし、好ましくは３０Ｐａ以上１００Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する。また、第２の窒化絶縁膜１１３の原料ガスとしては、少なくとも、シリコンを含む堆積性気体及び窒素を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。第２の窒化絶縁膜１１３は、形成する窒化絶縁膜に水素ができる限り含まれないように構成元素に水素を有するアンモニアを原料ガスとして用いない、又は少量用いる。例えば、プラズマＣＶＤ装置を用いて第２の窒化絶縁膜１１３を形成する際、真空排気された処理室内に供給する窒素のシリコンを含む堆積性気体に対する流量比は１０倍以上１００倍以下、好ましくは１５倍以上４０倍以下とする。そして、アンモニアのシリコンを含む堆積性気体に対する流量比は、０．１倍以上１倍未満、好ましくは０．２倍以上０．７５倍以下とする。
原料ガスとしてアンモニアを用いることで、シリコンを含む堆積性気体及び窒素の分解を促すことができる。これは、アンモニアがプラズマエネルギーや熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性気体分子の結合及び窒素分子の結合の分解に寄与するためである。このようにすることで、水素を透過させにくく、水素に対するバリア膜として機能する窒化シリコン膜を形成することができる。
第２の窒化絶縁膜１１３の厚さは、トランジスタ１０９よりも下方からトランジスタ１０９の酸化物半導体膜１７３に拡散してくる水素に対して十分なバリア性を発揮できる厚さとすることが好ましい。例えば、５ｎｍ以上１００ｎｍ以下、好ましくは１５ｎｍ以上５０ｎｍ以下である。
また、シラン、窒素及びアンモニアを原料ガスとした窒化シリコン膜を第２の窒化絶縁膜１１３とする場合、第２の窒化絶縁膜１１３の厚さを厚くすることでＥＳＤ耐性を向上させることができる。例えば、第２の窒化絶縁膜１１３の厚さを３００ｎｍ以上４００ｎｍ以下として設けることで絶縁耐圧を３００Ｖ以上とさせることができる。ＥＳＤ耐性を向上させることで、半導体装置の歩留まりを向上させることができる。
半導体装置において、電極１６３、電極１６５及び電極１６７にタングステンを用いた場合、後に形成する絶縁膜１７１に含まれている酸素が電極１６３、電極１６５及び電極１６７に拡散してしまい、後に形成する酸化物半導体膜１７３の酸素欠損を十分に低減することができない可能性がある。第２の窒化絶縁膜１１３は、水素に対するバリア膜として機能することから水素を透過させにくい。また、第２の窒化絶縁膜１１３は、水素よりも原子半径の大きな元素である酸素についても透過させにくい。それゆえ、第２の窒化絶縁膜１１３は、絶縁膜１７１に含まれている酸素が電極１６３、電極１６５及び電極１６７に拡散することを抑制でき、酸化物半導体膜１７３の酸素欠損を十分に低減することができる。
電極１６５は、電圧を印加できる構成とすることで、バックゲート電極としても機能させることができる。例えば、電位をＧＮＤ（または固定電位）とすることで、後に形成するトランジスタ１０９の電気的特性を制御することができる。なお、電極１６５は静電気に対する静電遮蔽機能も有する。ただし、電極１６５を用いてトランジスタ１０９のしきい値を制御し、ノーマリーオフ特性のトランジスタとする必要がない場合には、電極１６５を設けなくともよい。また、ある特定の回路の一部にトランジスタ１０９を用いる場合に電極１６５を設けると支障がでる恐れがある場合には、その回路には設けなくともよい。
次に、第２の窒化絶縁膜１１３上に絶縁膜１７１及び接続電極１７２を形成する。そして、絶縁膜１７１及び接続電極１７２上に酸化物半導体膜１７４を形成する（図４（Ｂ）参照）。
また、絶縁膜１７１は、トランジスタ１０９の下地絶縁膜としても機能すると共に、後に形成する酸化物半導体膜１７３に含まれる酸素欠損を低減させるために、酸素を含む絶縁膜を形成することが好ましい。例えば、絶縁膜１７１として、酸化シリコン膜、酸化ガリウム膜、酸化ハフニウム膜、酸化イットリウム膜、若しくは酸化アルミニウム膜などの酸化絶縁膜、酸化窒化シリコン膜、若しくは酸化窒化アルミニウム膜などの酸化窒化絶縁膜、又は、窒化酸化シリコン膜などの窒化酸化絶縁膜から選ばれた一の絶縁膜、又は、複数が積層された絶縁膜を用いて、ＣＶＤ法又はスパッタリング法などによって形成する。
接続電極１７２は、電極１３１に適用できる材料を用いて、電極１３１と同様に形成することができる。なお、形成した層間絶縁膜にＣＭＰなどの研磨処理やエッチング処理を行って絶縁膜１７１を形成する際、接続電極１７２の表面が露出するまで研磨処理やエッチング処理を行う。
特に、絶縁膜１７１は、化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）を有することがより好ましい。絶縁膜１７１において、少なくとも、後に形成される酸化物半導体膜１７３と接する領域に酸素過剰領域を含むことで、酸化物半導体膜１７４（又は酸化物半導体膜１７３）へ酸素を供給することが可能となり、絶縁膜１７１に含まれる酸素を酸化物半導体膜１７４に移動させ、酸素欠損を補填することが可能となるためである。絶縁膜１７１に酸素過剰領域を設けるには、例えば、ＣＶＤ法又はスパッタリング法を用いて、酸素雰囲気下にて酸化絶縁膜を形成することで絶縁膜１７１を形成すればよい。又は、絶縁膜１７１を形成した後に酸素を導入して、酸素過剰領域を形成してもよい。
なお、絶縁膜１７１は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜であってもよい。例えば、ＴＤＳ法により測定される酸素分子の放出量が、１．０×１０１８分子／ｃｍ３以上ある酸化絶縁膜を用いることで、酸化物半導体膜１７４に含まれる酸素欠損の少なくとも一部を補充することができる。
酸化物半導体膜１７４は、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））から選ばれた一種、または複数種が含まれていることが好ましい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二種類の金属を含む酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三種類の金属を含む酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四種類の金属を含む酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその原子数比の近傍の酸化物をターゲットとして用いるとよい。
酸化物半導体膜１７４は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。また、酸化物半導体膜１７４として印刷法を用いることで、素子分離された酸化物半導体膜を直接形成することができる。スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置又はＤＣ電源装置などを適宜用いることができる。スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
次に、酸化物半導体膜１７４上にマスクを形成し、当該マスクを用いてエッチング処理することで酸化物半導体膜１７３を形成する（図５（Ａ）参照）。当該エッチング処理は、ドライエッチング、ウェットエッチングのいずれを用いてもよい。または、ドライエッチング及びウェットエッチングの両方を組み合わせて用いることもできる。所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エッチング時間、温度など）を適宜設定する。
酸化物半導体膜１７３の厚さは、１ｎｍ以上１００ｎｍ以下、更に好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは１ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とすることが好ましい。
酸化物半導体膜１７３を形成する前（即ち、酸化物半導体膜１７４を形成した後）、又は、酸化物半導体膜１７３を形成した後の少なくとも一方で加熱処理し、酸化物半導体膜１７３（又は酸化物半導体膜１７４）の脱水素化又は脱水化することが好ましい。当該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
当該加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、又は希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、又は希ガスに水素、水などが含まれないことが好ましい。不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、処理時間は３分〜２４時間とする。
当該加熱処理に用いる加熱装置は、第１の窒化絶縁膜１１１を形成した後の加熱処理に適用できる加熱装置を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
当該加熱処理は、酸化物半導体膜１７３（又は酸化物半導体膜１７４）の脱水素化又は脱水化だけではなく、絶縁膜１７１に含まれている酸素を酸化物半導体膜１７３（又は酸化物半導体膜１７４）に移動させて、酸化物半導体膜１７３（又は酸化物半導体膜１７４）の酸素欠損を低減することができる。
酸化物半導体膜１７３の酸素欠損を低減させる方法として、酸化物半導体膜１７３を形成する前（即ち、酸化物半導体膜１７４を形成した後）、又は、酸化物半導体膜１７３を形成した後の少なくとも一方において、酸化雰囲気で発生させたプラズマに曝してもよい。酸化雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素などの雰囲気がある。さらに、プラズマ処理において、基板１１５側にバイアスを印加しない状態で発生したプラズマに酸化物半導体膜１７３を曝すことが好ましい。この結果、酸化物半導体膜１７３にダメージを与えず、且つ酸素を供給することが可能であり、酸化物半導体膜１７３に含まれる酸素欠損を低減することができる。また、エッチング処理により酸化物半導体膜１７３の表面に残存する不純物、例えば、フッ素、塩素等のハロゲンなどを除去することができる。また、後に形成するゲート絶縁膜１７９が酸化物半導体膜１７３上に設けられている状態で当該プラズマに曝してもよい。
例えば、プラズマＣＶＤ装置の反応室に一酸化二窒素を導入し、反応室に設けられる上部電極に２７．１２ＭＨｚの高周波電源を用いて２．５×１０−２Ｗ／ｃｍ２の高周波電力を供給して発生させた酸素プラズマに酸化物半導体膜１７３を曝す。
次に、少なくとも、酸化物半導体膜１７３及び接続電極１７２に接して導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いてエッチング処理をすることで、ソース電極１７５及びドレイン電極１７７を形成する。そして、少なくとも、酸化物半導体膜１７３、ソース電極１７５及びドレイン電極１７７に接してゲート絶縁膜１７９を形成する（図５（Ｂ）参照）。
ソース電極１７５及びドレイン電極１７７として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、若しくはタングステンからなる単体金属、又はこれらを主成分とする合金を、単層構造又は積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造などがある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。また、リンなどの不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。当該導電膜はスパッタリング法、ＣＶＤ法、蒸着法、電解メッキ法、印刷法又はインクジェット法などを用いて形成することができる。なお、当該導電膜の厚さは特に限定されず、形成する時間や所望の抵抗率などを考慮して決めることができる。
ソース電極１７５及びドレイン電極１７７の間隔は、トランジスタ１０９のチャネル長Ｌとなる。トランジスタ１０９のチャネル長Ｌを５０ｎｍ未満、例えば３０ｎｍ程度とする場合には、電子ビームを用いてレジストを露光し、現像したマスクを導電膜のエッチングマスクとして用いることが好ましい。電子ビームは、加速電圧が高いほど微細パターンを得ることができる。また、電子ビームは、マルチビームとして基板１枚あたりの処理時間を短縮することもできる。電子ビームの照射が可能な電子ビーム描画装置において、例えば、加速電圧は５ｋＶ〜５０ｋＶであることが好ましい。また、電流強度は、５×１０−１２〜１×１０−１１Ａであることが好ましい。また、最小ビーム径は、２ｎｍ以下であることが好ましい。また、作製可能なパターンの最小線幅が８ｎｍ以下であることが好ましい。上記条件により、例えばパターンの幅を３０ｎｍ以下、好ましくは２０ｎｍ以下さらに好ましくは８ｎｍ以下にすることができる。
ゲート絶縁膜１７９は、酸化シリコン膜、酸化ガリウム膜、酸化ガリウム亜鉛膜、Ｇａ２Ｏ３（Ｇｄ２Ｏ３）膜、酸化亜鉛膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は窒化酸化シリコン膜を用いて、単層構造又は積層構造として形成することができる。また、他の材料として絶縁性を有するＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いても形成することができる。例えば、絶縁性を有するＩｎ−Ｇａ−Ｚｎ系酸化物膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］の酸化物ターゲットを用い、基板温度を室温とし、スパッタリングガスにアルゴン、またはアルゴンと酸素の混合ガスを用いて形成すればよい。また、ゲート絶縁膜１７９は、絶縁膜１７１と同様に化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）を含むことがより好ましい。さらに、ゲート絶縁膜１７９は、絶縁膜１７１と同様に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜を用いて形成してもよい。また、ゲート絶縁膜１７９は、第２の窒化絶縁膜１１３に適用できる窒化絶縁膜を用いて形成してもよい。また、ゲート絶縁膜１７９を酸化ガリウム膜で形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
また、ゲート絶縁膜１７９として、ハフニウムシリケート（ＨｆＳｉＯｘ）膜、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）膜、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）膜、酸化ハフニウム膜、酸化イットリウム膜などのｈｉｇｈ−ｋ材料の絶縁膜を用いることでトランジスタ１０９のゲートリークを低減できる。
ゲート絶縁膜１７９は、スパッタリング法、ＣＶＤ法又は蒸着法などで形成することができる。ゲート絶縁膜１７９の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
ゲート絶縁膜１７９を形成した後、加熱処理を行ってもよい。当該加熱処理は酸化物半導体膜１７３を脱水素化又は脱水化するために行う加熱処理と同様にして行うことができる。当該加熱処理によって、ゲート絶縁膜１７９に含まれている酸素を酸化物半導体膜１７３に移動させ、酸化物半導体膜１７３に含まれている酸素欠損を低減させることができる。
なお、ソース電極１７５及びドレイン電極１７７を形成した後、エッチング残渣を除去するため、洗浄処理をすることが好ましい。この洗浄処理を行うことで、ソース電極１７５とドレイン電極１７７との短絡を抑制することができる。当該洗浄処理は、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、フッ酸、シュウ酸などの酸性の溶液、又は水を用いて行うことができる。
次に、ゲート絶縁膜１７９の酸化物半導体膜１７３と重畳する領域にゲート電極１８１を形成し、ゲート絶縁膜１７９のソース電極１７５と重畳する領域に電極１８３を形成する。ゲート電極１８１及び電極１８３は、ゲート絶縁膜１７９上に導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いてエッチング処理することでゲート電極１８１及び電極１８３を形成できる（図１（Ａ）参照）。
ゲート電極１８１及び電極１８３は、ソース電極１７５及びドレイン電極１７７に適用できる導電材料を用い、同様にして形成することができる。
また、ノーマリーオフのスイッチング素子を実現するために、５ｅＶ（電子ボルト）以上、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有する材料で形成される膜をゲート電極１８１とゲート絶縁膜１７９との間に設けて、トランジスタのしきい値電圧をプラスにすることが好ましい。具体的には、Ｉｎ−Ｎ結合を有し、且つ、固有抵抗が１×１０−１〜１×１０−４Ω・ｃｍ、好ましくは固有抵抗が５×１０−２〜１×１０−４Ω・ｃｍを有する材料で形成される膜をゲート電極１８１とゲート絶縁膜１７９との間に設ける。その材料の一例としては、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮなど）などが挙げられる。
本発明の一態様である半導体装置において、ゲート絶縁膜１７９、ゲート電極１８１及び電極１８３上に絶縁膜１８５を形成してもよい。トランジスタ１０９が半導体装置の最上部に設けられる場合は、絶縁膜１８５を第２の窒化絶縁膜１１３に適用できる窒化絶縁膜を用いて形成することが好ましい。このようにすることで、大気に含まれる水素（水などの水素化合物を含む。）が半導体装置の内部に侵入することを抑制でき、半導体装置の電気特性を良好にすることができる。また、半導体装置の信頼性を向上させることができる。
絶縁膜１８５を形成した後、加熱処理を行ってもよい。当該加熱処理は酸化物半導体膜１７３を脱水素化又は脱水化するために行う加熱処理と同様にして行うことができる。当該加熱処理によって、酸化物半導体膜１７３に含まれている酸素欠損を低減させることができる。
以上の工程で、本発明の一態様である半導体装置を作製することができる。半導体装置のトランジスタ１０９は、電極１６５をバックゲート電極として機能させることができることから、トランジスタ１０９は、デュアルゲート構造のトランジスタといえる。なお、第２の窒化絶縁膜１１３及び絶縁膜１７１がバックゲート電極に対するゲート絶縁膜になる。
また、電極１６５を設けなければ、トランジスタ１０９をトップゲート構造のトランジスタとすることができる。それゆえ、工程数を変更することなく、レイアウトを変更することで同一基板上にデュアルゲート構造のトランジスタとトップゲート構造のトランジスタとの両方を作製することができる。
また、本発明の一態様である半導体装置に含まれるトランジスタ１０９は、トランジスタ１０１及びトランジスタ１０３のようにサイドウォールを設ける構成であってもよい。さらに、酸化物半導体膜１７３において、チャネル形成領域よりも導電率の高い領域が設けられている構成であってもよい。例えば、酸化物半導体膜１７３と、ソース電極１７５及びドレイン電極１７７とが接する領域に、不純物を添加して導電率の高い領域を形成してもよい。当該不純物としては、ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンなどがある。なお、当該導電率の高い領域はＬＤＤとして機能する領域を形成してもよい。
また、本実施の形態で説明した半導体装置に含まれるトランジスタ１０９は、ソース電極１７５及びドレイン電極１７７が酸化物半導体膜１７３の上面と接する構成であるが、ソース電極１７５及びドレイン電極１７７が酸化物半導体膜１７３の下面と接する構成であってもよい。
また、本発明の一態様である半導体装置に含まれるトランジスタの位置関係（平面レイアウト）は、適宜決定することができる。例えば、トランジスタ１０１とトランジスタ１０３のチャネル形成領域が、トランジスタ１０９のチャネル形成領域と直交するように各トランジスタを配置することができる。
本発明の一態様である半導体装置を構成する層間絶縁膜はすべて平坦化する構成でなくてもよい。つまり、層間絶縁膜にＣＭＰなどの研磨処理やエッチング処理を行うか否かは適宜選択することができる。
なお、本発明の一態様である半導体装置に含まれるトランジスタは、フィン型構造のトランジスタとしてもよい。フィン型構造とは、半導体基板の一部を板状の突起形状に加工し、突起形状の長尺方向を交差するようにゲート電極を設けた構造である。当該ゲート電極は、ゲート絶縁膜を介して突起構造の上面及び側面を覆う。本発明の一態様である半導体装置に含まれるトランジスタをフィン型構造のトランジスタとすることで、チャネル幅Ｗを縮小してトランジスタの集積化を図ることができる。また、オン電流を大きくすることができる。さらに、制御効率を向上させることができるため、トランジスタのオフ電流及びしきい値電圧の変動を低減することができる。
本発明の一態様である半導体装置は、トランジスタ１０１及びトランジスタ１０３が、電極１５９及び電極１６３を通じて、トランジスタ１０９と電気的に接続される構成であるが、トランジスタ１０１のゲート電極１２５及びトランジスタ１０３のゲート電極１４３と、トランジスタ１０９のソース電極１７５とが、直接接する構成であってもよい。その際、層間絶縁膜を適宜、削除することができる。
本発明の一態様である半導体装置は、トランジスタ１０９の上にさらにトランジスタなどの半導体素子を設けてもよい。その場合は、適宜、層間絶縁膜を設け、回路の接続関係に対応させて当該層間絶縁膜に開口を形成し、当該開口に電極を形成し、当該半導体素子と、トランジスタ１０１、トランジスタ１０３、又はトランジスタ１０９と電気的に接続させればよい。
また、本発明の一態様である半導体装置は、図１（Ｂ）に示した回路図に相当する半導体装置に限定されず、少なくともシリコン半導体を用いたトランジスタと、酸化物半導体を用いたトランジスタとを有する回路に相当し、半導体装置の積層構造として、シリコン半導体を用いたトランジスタと、酸化物半導体を用いたトランジスタとの間に第１の窒化絶縁膜及び第２の窒化絶縁膜を有する、半導体装置であればよい。
以上より、本発明の一態様である半導体装置は、シリコン半導体を用いたトランジスタ上に水素を含み、加熱によって水素を放出する第１の窒化絶縁膜と、第１の窒化絶縁膜と酸化物半導体を用いたトランジスタとの間に、第１の窒化絶縁膜よりも水素含有量が低く、水素に対するバリア膜として機能する第２の窒化絶縁膜とが設けられた半導体装置である。そして、第１の窒化絶縁膜を設けることで、半導体装置の作製工程における加熱処理によって、安全且つ簡易にシリコン半導体を水素化処理することができる。また、第２の窒化絶縁膜を設けることで、半導体装置の作製工程における加熱処理によって放出がされる水素が、酸化物半導体に拡散することを抑制できる。従って、本発明の一態様によって、良好な電気特性を有する半導体装置を作製できる、そして、良好な信頼性を有する半導体装置を作製できる。
＜半導体装置の変形例１＞
実施の形態１に示す半導体装置の変形例について、図６を用いて説明する。酸素が拡散しにくい導電膜を用いて電極１６３、電極１６５、及び電極１６７を形成する、又は酸素に対してバリア性を有する酸化物膜（ルテニウム酸化物など）を積層して電極１６３、電極１６５、及び電極１６７を構成することで、第２の窒化絶縁膜１１３を、層間絶縁膜１６１と、電極１６３、電極１６５、及び電極１６７との間に設けることができる（図６参照）。
＜半導体装置の変形例２＞
実施の形態１に示す半導体装置の変形例について、図７を用いて説明する。図７に示す半導体装置は、第１の窒化絶縁膜１１１が第２の窒化絶縁膜１１３と接する点が図１に示す半導体装置と異なる。
具体的には、下部に、第１の半導体材料を用いたｎチャネル型トランジスタであるトランジスタ１０１と、ｐチャネル型トランジスタであるトランジスタ１０３とが電気的に接続されたＣＭＯＳ回路１０５を有し、ＣＭＯＳ回路１０５上に容量素子１０７と、第２の半導体材料を用いたｎチャネル型トランジスタであるトランジスタ１０９とを有し、トランジスタ１０１及びトランジスタ１０３と、トランジスタ１０９との間に水素を含み、加熱によって水素を放出する第１の窒化絶縁膜１１１を有し、第１の窒化絶縁膜１１１に積層され、第１の窒化絶縁膜１１１よりも低い水素含有量を有し、水素に対するバリア膜として機能する第２の窒化絶縁膜１１３を有する。
基板１１５上にはトランジスタ１０１及びトランジスタ１０３をそれぞれ囲むように素子分離絶縁膜１５１が設けられている。そして、トランジスタ１０１及びトランジスタ１０３並びに素子分離絶縁膜１５１を覆うように絶縁膜１５３が設けられている。
絶縁膜１５３上には層間絶縁膜１５５が設けられている。
電極１６３、電極１６５及び電極１６７並びに絶縁膜１６９上には、第１の窒化絶縁膜１１１が設けられている。第１の窒化絶縁膜１１１に接して第２の窒化絶縁膜１１３が設けられており、第２の窒化絶縁膜１１３上には絶縁膜１７１が設けられている。
ソース電極１７５は、第１の窒化絶縁膜１１１、第２の窒化絶縁膜１１３及び絶縁膜１７１に形成された開口に設けられた接続電極１７２を通じて電極１６３と接している。ソース電極１７５は、トランジスタ１０１のゲート電極１２５及びトランジスタ１０３のゲート電極１４３と電気的に接続されている。
ドレイン電極１７７は、第１の窒化絶縁膜１１１、第２の窒化絶縁膜１１３及び絶縁膜１７１に形成された開口に設けられた接続電極１７２を通じて電極１６７と接している。
他の構成は、実施の形態１と同様である。
＜半導体装置の変形例２の作製方法＞
次に、上記半導体装置の変形例の作製方法について、図４乃至図６、図８、及び図９を用いて説明する。
実施の形態１と同様の工程を用いて、図８（Ａ）に示すように、トランジスタ１０１及びトランジスタ１０３を作製する。次に、トランジスタ１０１及びトランジスタ１０３上に絶縁膜１５３を形成する。
次に、絶縁膜１５３上に層間絶縁膜１５５を形成する。次に、電極１３１、電極１４７及び電極１４９を形成する（図８（Ｂ）参照）
次に、層間絶縁膜１５５、電極１３１、電極１４７及び電極１４９上に層間絶縁膜１５７を形成し、ゲート電極１２５及びゲート電極１４３に達する開口を層間絶縁膜１５７に形成し（図示せず）、当該開口に電極１５９を形成する。そして、層間絶縁膜１５７及び電極１５９上に層間絶縁膜１６１を形成する（図８（Ｃ）参照）。
次に、電極１５９に達する開口を層間絶縁膜１６１に形成し、当該開口に電極１６３を形成する。電極１６３を形成すると同時に電極１６５及び電極１６７を形成することができる。そして、電極１６３、電極１６５及び電極１６７の間を埋めるように絶縁膜１６９を形成する。そして、電極１６３、電極１６５及び電極１６７、並びに絶縁膜１６９上に第１の窒化絶縁膜１１１を形成し、第１の窒化絶縁膜１１１上に第２の窒化絶縁膜１１３を形成する（図９参照）。
第１の窒化絶縁膜１１１の厚さは、少なくともトランジスタ１０１のチャネル形成領域１１７及びトランジスタ１０３のチャネル形成領域１３５を十分に水素化処理できるだけの水素を含むことができる厚さとすることが好ましい。例えば、５０ｎｍ以上１０００ｎｍ以下、好ましくは１００ｎｍ以上５００ｎｍ以下である。
第１の窒化絶縁膜１１１は、実施の形態１に示す窒化絶縁膜１１１と同様の形成方法を適宜用いることができる。
第２の窒化絶縁膜１１３の厚さは、トランジスタ１０９よりも下方からトランジスタ１０９の酸化物半導体膜１７３に拡散してくる水素に対して十分なバリア性を発揮できる厚さとすることが好ましい。例えば、５ｎｍ以上１００ｎｍ以下、好ましくは１５ｎｍ以上５０ｎｍ以下である。
また、第２の窒化絶縁膜１１３は、実施の形態１に示す窒化絶縁膜１１３の作製方法を適宜用いることができる。
この後、実施の形態１と同様に、図４（Ｂ）乃至図６の工程を経て、絶縁膜１７１、接続電極１７２、トランジスタ１０９、容量素子１０７、絶縁膜１８５を作製することができる。
＜半導体装置の変形例３＞
また、本発明の一態様である半導体装置は、半導体装置の変形例２の構成において、第１の窒化絶縁膜１１１と第２の窒化絶縁膜１１３との間に、第１の窒化絶縁膜１１１及び第２の窒化絶縁膜１１３に接して酸化絶縁膜が設けられた構成であってもよい。当該酸化絶縁膜は、酸化シリコン膜又は酸化窒化シリコン膜とすることができる。
本発明の一態様である半導体装置において、第２の窒化絶縁膜１１３は、第１の窒化絶縁膜１１１より水素濃度が低く、緻密な窒化絶縁膜によって形成されている。それゆえ、第２の窒化絶縁膜１１３は水素に対するバリア膜として機能する。水素を含む窒化絶縁膜によって形成されている第１の窒化絶縁膜１１１を第２の窒化絶縁膜１１３に接して設ける場合、第２の窒化絶縁膜１１３の形成方法によっては、第１の窒化絶縁膜１１１に含まれている水素が第２の窒化絶縁膜１１３に混入し、第２の窒化絶縁膜１１３の水素濃度が増大してしまう可能性がある。そこで、上記のように、第１の窒化絶縁膜１１１と第２の窒化絶縁膜１１３との間に酸化絶縁膜を設けることで、第２の窒化絶縁膜１１３を形成する際に、第１の窒化絶縁膜１１１に含まれている水素が第２の窒化絶縁膜１１３に混入することを抑制することができ、第２の窒化絶縁膜１１３を水素に対するバリア膜として十分に機能させることができる。
＜半導体装置の変形例４＞
半導体装置の変形例２、変形例３の構造は、図７に示した構成に限定されない。例えば、酸素が拡散しにくい導電膜を用いて電極１６３、電極１６５、及び電極１６７を形成する、又は酸素に対してバリア性を有する酸化物膜（ルテニウム酸化物など）を積層して電極１６３、電極１６５、及び電極１６７を構成することで、第１の窒化絶縁膜１１１及び第２の窒化絶縁膜１１３を、層間絶縁膜１６１と、電極１６３、電極１６５、及び電極１６７との間に設けることができる（図１０（Ａ）参照）。または、第１の窒化絶縁膜１１１と第２の窒化絶縁膜１１３との間に電極１６３、電極１６５、及び電極１６７が設けられた構成であってもよい（図１０（Ｂ）参照）。このような構造とすることで、電極１６３、１６５、１６７の酸化を防ぐことが可能であるため、電極１６３、１６５、１６７の抵抗値の上昇を防ぐことができる。
なお、本実施の形態に示す構成、方法などは、他の実施の形態及び実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本発明の一態様である半導体装置の他の例として、論理回路であるＮＯＲ型回路の断面図の一例を図１１（Ａ）に示す。図１１（Ｂ）は図１１（Ａ）に対応するＮＯＲ型回路の回路図であり、図１１（Ｃ）はＮＡＮＤ型回路の回路図である。
図１１（Ａ）は、ＮＯＲ型回路の一部の断面図であり、具体的にはｐチャネル型トランジスタであるトランジスタ２０２と、ｎチャネル型トランジスタであるトランジスタ２０３との断面図である。また、図１２に当該ＮＯＲ型回路の一部の上面図を示す。図１１（Ａ）に示した断面図は、図１２に示した上面図の１点鎖線ＸＹ間の断面に相当する。図１２に示した上面図において、図面の明瞭化のため構成要素の一部（トランジスタ２０２、第１の窒化絶縁膜２１１、第２の窒化絶縁膜２１３、その他ゲート絶縁膜や層間絶縁膜など）を図示していない。
本実施の形態の半導体装置は、実施の形態１で説明した半導体装置と一部構成が異なる半導体装置であり、実施の形態１で説明した半導体装置の作製方法を適宜用いることで作製できる。
つまり、本実施の形態の半導体装置は、複数のトランジスタを有する半導体装置であって、集積化度を高めるために複数のトランジスタの一部が縦方向に積層されている。そして、図１１（Ａ）及び図１１（Ｂ）に示すＮＯＲ型回路図に相当する半導体装置は、ｐチャネル型トランジスタであるトランジスタ２０１及びｐチャネル型トランジスタであるトランジスタ２０２の上に、水素を含み、加熱によって水素を放出する第１の窒化絶縁膜２１１を有し、第１の窒化絶縁膜２１１と、トランジスタ２０３及びトランジスタ２０４の間に、第１の窒化絶縁膜２１１よりも低い水素含有量を有し、水素に対するバリア膜として機能する第２の窒化絶縁膜２１３を有する。
図１１（Ａ）に示す半導体装置は、基板２００に単結晶シリコン基板を用いて、該単結晶シリコン基板にトランジスタ２０２を設けて、トランジスタ２０２の上に酸化物半導体を用いたトランジスタ２０３を積層した構成である。図示していないが、トランジスタ２０２が設けられる基板２００にトランジスタ２０１を設けることができる。また、図示していないが、酸化物半導体を用いたトランジスタ２０４もトランジスタ２０２上に設けることができる。
トランジスタ２０２上に設けられている第１の窒化絶縁膜２１１は、実施の形態１で説明した半導体装置の第１の窒化絶縁膜１１１と同じ構成である。それゆえ、本実施の形態で説明する半導体装置においても、少なくとも、トランジスタ２０１及びトランジスタ２０２のチャネル形成領域が形成される単結晶シリコン基板に含まれる欠陥（ダングリングボンド）を加熱処理によって修復させることができる。
第１の窒化絶縁膜２１１とトランジスタ２０３との間に設けられている第２の窒化絶縁膜２１３は、実施の形態１で説明した半導体装置の第２の窒化絶縁膜１１３と同じ構成である。それゆえ、本実施の形態で説明する半導体装置においても、第１の窒化絶縁膜２１１を含め、トランジスタ２０３よりも下部に存在する水素がトランジスタ２０３の酸化物半導体膜（少なくともチャネル形成領域）に不純物として拡散することを抑制できる。
図１１（Ａ）において、トランジスタ２０２は、実施の形態１で説明した半導体装置のトランジスタ１０３と同じ構造である。また、トランジスタ２０３は、実施の形態１で説明した半導体装置のトランジスタ１０９と同じ構造である。そこで、トランジスタ２０２及びトランジスタ２０３の詳細は実施の形態１を参酌できる。また、ここでは、実施の形態１で説明した半導体装置と構造が異なる部分について説明する。なお、トランジスタ２０１、トランジスタ２０４も実施の形態１で説明した半導体装置のトランジスタ１０３及びトランジスタ１０９と同じ構造である。
トランジスタ２０２の電極２２５は、電極２３１、電極２３４及び接続電極２３９を通じてトランジスタ２０３のソース電極２４５ａと電気的に接続する。電極２３１は層間絶縁膜２３０に形成された開口に設けられ、電極２３４は層間絶縁膜２３３に形成された開口に設けられている。なお、トランジスタ２０３のドレイン電極２４５ｂは、接続電極２３９を通じて電極２３６と電気的に接続している。
電極２３２は、層間絶縁膜２３０に形成された開口（図示せず）に設けられ、電極２３５は、層間絶縁膜２３３に形成された開口に設けられる。
トランジスタ２０３のゲート電極２０５は、電極２３５を通じて電極２３２と電気的に接続しており、これらを通じてトランジスタ２０２のゲート電極と電気的に接続している。また、トランジスタ２０３のゲート電極２０５は、電極２８０と電気的に接続し、電極２８０は、電極２４２と電気的に接続している。なお、電極２８０は、第１のバリア金属膜２８６と、第２のバリア金属膜２８７と、第１のバリア金属膜２８６と第２のバリア金属膜２８７で囲まれた低抵抗導電膜２８８とで構成される。
電極２８０は下記の方法で形成できる。まず、層間絶縁膜２８５を形成し、電極２４２に達する開口を層間絶縁膜２８５に形成し、第１のバリア金属膜２８６を形成し、その上に低抵抗導電膜２８８を形成する。そして、平坦化するために研磨処理を行い、少なくとも、低抵抗導電膜２８８の表面を露出させる。露出した低抵抗導電膜２８８を保護するため、第２のバリア金属膜２８７を形成する。
低抵抗導電膜２８８としては銅又は銅合金膜を用いることができる。第１のバリア金属膜２８６、及び第２のバリア金属膜２８７は、低抵抗導電膜２８８に含まれる銅の拡散を抑える導電材料を用いればよく、例えば窒化タンタル膜、窒化モリブデン膜、窒化タングステン膜などを用いて形成する。
また、層間絶縁膜２３３上に設けられ、電極２３４、電極２３５及び電極２３６と同一工程で形成できる電極２３７は、電圧を印加できる構成とすることで、トランジスタ２０３のバックゲート電極としても機能させることができる。
トランジスタ２０３の酸化物半導体膜２７３の酸素欠損を低減するために、層間絶縁膜２３８として酸素を含む絶縁膜を用いる場合、第２の窒化絶縁膜２１３は、水素に加えて酸素についても透過させにくいことから、層間絶縁膜２３８に含まれている酸素が層間絶縁膜２３８よりも下方（例えば電極２３４、電極２３５、電極２３６及び電極２３７）に拡散することを抑制でき、酸化物半導体膜２７３の酸素欠損を十分に低減することができる。従って、良好な電気特性、及び良好な信頼性を有するトランジスタ２０３を得ることができる。さらには、良好な電気特性、及び良好な信頼性を有する半導体装置を得ることができる。
図１１（Ａ）に示す半導体装置は、シリコン半導体領域にチャネル形成領域が形成された、高速に動作するトランジスタと、酸化物半導体膜にチャネル形成領域が形成された、オフ電流の極めて小さいトランジスタとを用いていることから、高速に動作させることができ、消費電力を十分に低減することができる。
また、図１１及び図１２に示す半導体装置は、実施の形態１で説明した半導体装置と同様に、図１１及び図１２に示した構成に限定されない。例えば、酸素が拡散しにくい導電膜を用いて電極２３４、電極２３５、電極２３６及び電極２３７を形成する、又は酸素に対してバリア性を有する酸化物膜（ルテニウム酸化物など）を積層して電極２３４、電極２３５、電極２３６及び電極２３７を構成することで、第２の窒化絶縁膜２１３を、層間絶縁膜２３３と、電極２３４、電極２３５、電極２３６及び電極２３７との間に設けることができる（図１３参照）。
図１１（Ｃ）に示すＮＡＮＤ型回路では、ｐチャネル型トランジスタであるトランジスタ２５１及びｐチャネル型トランジスタであるトランジスタ２５４は、図１（Ａ）に示すトランジスタ１０３と同様な構造を有し、シリコン半導体領域にチャネル形成領域が形成されたトランジスタである。そして、ｎチャネル型トランジスタであるトランジスタ２５２及びｎチャネル型トランジスタであるトランジスタ２５３は、図１（Ａ）に示すトランジスタ１０９と同様な構造を有し、酸化物半導体膜にチャネル形成領域が形成されたトランジスタを用いる。また、トランジスタ１０３及びトランジスタ１０９の詳細は実施の形態１を参酌できる。なお、図１１（Ｃ）に示すＮＡＮＤ型回路は、図１１（Ｂ）に示すＮＯＲ型回路と接続関係が異なるだけであることから、当該ＮＡＮＤ型回路の断面構造、又は当該ＮＡＮＤ型回路におけるトランジスタの積層構造は上記を参酌できる。
＜半導体装置の変形例１＞
本実施の形態に示す半導体装置の変形例を図１４に示す。図１４（Ａ）に示すＮＯＲ型回路図に相当する半導体装置は、ｐチャネル型トランジスタであるトランジスタ２０１及びｐチャネル型トランジスタであるトランジスタ２０２と、トランジスタ２０３及びトランジスタ２０４との間に、水素を含み、加熱によって水素を放出する第１の窒化絶縁膜２１１を有し、第１の窒化絶縁膜２１１に積層され、第１の窒化絶縁膜２１１よりも低い水素含有量を有し、水素に対するバリア膜として機能する第２の窒化絶縁膜２１３を有する。
また、図１４に示す半導体装置において、酸素が拡散しにくい導電膜を用いて電極２３４、電極２３５、電極２３６及び電極２３７を形成する、又は酸素に対してバリア性を有する導電膜を積層して電極２３４、電極２３５、電極２３６及び電極２３７を構成することで、第２の窒化絶縁膜２１３を、層間絶縁膜２３３と、電極２３４、電極２３５、電極２３６及び電極２３７との間に設けることができる（図１５（Ａ）参照）。また、第１の窒化絶縁膜２１１と第２の窒化絶縁膜２１３との間に、電極２３４、電極２３５、及び電極２３６が設けられた構成であってもよい（図１５（Ｂ）参照）。
＜半導体装置の変形例２＞
また、本実施の形態では、ＮＯＲ型回路とＮＡＮＤ型回路の例を示したが、特に限定されず、シリコン半導体を用いたトランジスタ及び酸化物半導体を用いたトランジスタを使用してＡＮＤ型回路やＯＲ型回路などを形成することができる。例えば、シリコン半導体を用いたトランジスタ及び酸化物半導体を用いたトランジスタを使用して、電力が供給されない状況でもデータの保持が可能で、且つ、書き込み回数にも制限が無い半導体装置（記憶装置）を作製することもできる。
図１６に当該半導体装置（メモリ素子又はメモリセルともいう。）の回路図を示す。
図１６において、第１の配線（１ｓｔ Ｌｉｎｅ）とｎチャネル型トランジスタであるトランジスタ３０１のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ３０１のドレイン電極とは、電気的に接続されている。トランジスタ３０１は、実施の形態１で説明したトランジスタ１０１又はトランジスタ１０３を適用することができる。
また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ３０３のソース電極又はドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ３０３のゲート電極とは、電気的に接続されている。そして、トランジスタ３０１のゲート電極と、トランジスタ３０３のソース電極又はドレイン電極の一方は、容量素子３０５の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子３０５の電極の他方は電気的に接続されている。
トランジスタ３０３は、実施の形態１で説明したトランジスタ１０９を適用することができる。なお、容量素子３０５は、実施の形態１で説明した容量素子１０７を適用することができる。
図１６に示す回路構成を有する半導体装置では、トランジスタ３０１のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ３０３がオン状態となる電位にして、トランジスタ３０３をオン状態とする。これにより、第３の配線の電位が、トランジスタ３０１のゲート電極、および容量素子３０５に与えられる。すなわち、トランジスタ３０１のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ３０３がオフ状態となる電位にして、トランジスタ３０３をオフ状態とすることにより、トランジスタ３０１のゲート電極に与えられた電荷が保持される（保持）。
トランジスタ３０３のオフ電流は極めて小さいため、トランジスタ３０１のゲート電極の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ３０１のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ３０１をｎチャネル型とすると、トランジスタ３０１のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３０１のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３０１を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ３０１のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３０１は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３０１は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ３０１が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。又は、ゲート電極の状態にかかわらずトランジスタ３０１が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
図１７に図１６に示した半導体装置とは異なる半導体装置の一形態の例を示す。
図１７は、当該半導体装置の斜視図である。図１７に示す半導体装置は上部に記憶回路としてメモリセルを複数含む、メモリセルアレイ（メモリセルアレイ４０１（１）乃至メモリセルアレイ４０１（ｎ）ｎは２以上の整数）を複数層有し、下部にメモリセルアレイ４０１（１）乃至メモリセルアレイ４０１（ｎ）を動作させるために必要な論理回路４０３を有する。
図１７では、論理回路４０３、メモリセルアレイ４０１（１）及びメモリセルアレイ４０１（２）を図示しており、メモリセルアレイ４０１（１）又はメモリセルアレイ４０１（２）に含まれる複数のメモリセルのうち、メモリセル４０５ａと、メモリセル４０５ｂを代表で示す。メモリセル４０５ａ及びメモリセル４０５ｂとしては、例えば、本実施の形態において説明した図１６の回路構成と同様の構成とすることもできる。
なお、メモリセル４０５ａ及びメモリセル４０５ｂに含まれるトランジスタは、酸化物半導体膜にチャネル形成領域が形成されたトランジスタを用いる。酸化物半導体膜にチャネル形成領域が形成されたトランジスタの構成については、実施の形態１における説明と同様である。
また、論理回路４０３は、酸化物半導体以外の半導体材料にチャネル形成領域が形成されたトランジスタを有する。例えば、実施の形態１で説明したシリコン半導体を用いたトランジスタ（トランジスタ１０１又はトランジスタ１０３）を用いることができる。
メモリセルアレイ４０１（１）乃至メモリセルアレイ４０１（ｎ）及び論理回路４０３は、層間絶縁膜を間に介して積層され、層間絶縁膜を貫通する電極（配線を含む）によって適宜、電気的に接続されている。
本実施の形態に示す半導体装置では、酸化物半導体膜にチャネル形成領域が形成されたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、又は、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
以上より、本実施の形態に示す半導体装置は、シリコン半導体膜にチャネル形成領域を有し、高速に動作するトランジスタと、酸化物半導体膜にチャネル形成領域を有するオフ電流の極めて小さいトランジスタとを用いていることから、高速に動作させることができ、消費電力を十分に低減することができる。また、水素を含み、加熱によって水素を放出する第１の窒化絶縁膜を有し、第１の窒化絶縁膜よりも低い水素含有量を有し、水素に対するバリア膜として機能する第２の窒化絶縁膜を有することから、良好な電気特性、及び良好な信頼性を有する半導体装置を得ることができる。
なお、本実施の形態に示す構成、方法などは、他の実施の形態及び実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、先の実施の形態で説明した半導体装置に適用でき、酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜は、非晶質酸化物半導体、単結晶酸化物半導体、及び多結晶酸化物半導体の他に、結晶部分を有する酸化物半導体（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＡＡＣ−ＯＳ）で構成されていることが好ましい。
ＣＡＡＣ−ＯＳは、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳの形成方法としては、三つ挙げられる。
第１の方法は、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜を成膜することで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第２の方法は、酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第３の方法は、一層目の酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜にＣＡＡＣ−ＯＳを適用したトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、酸化物半導体膜にＣＡＡＣ−ＯＳを適用したトランジスタは、良好な信頼性を有する。
また、ＣＡＡＣ−ＯＳ膜は、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することが好ましい。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状態を維持したまま被成膜面に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の被成膜面の加熱温度（例えば基板加熱温度）を高めることで、被成膜面に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被成膜面の温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の被成膜面の温度を高めることで、平板状またはペレット状のスパッタリング粒子が被成膜面に到達した場合、当該被成膜面上でマイグレーションが起こり、スパッタリング粒子の平らな面が被成膜面に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットとする。なお、当該加圧処理は、冷却しながら行ってもよいし、加熱しながら行ってもよい。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３又は３：１：２である。なお、粉末の種類、及びその混合するｍｏｌ比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
また、酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜に単結晶酸化物半導体を適用する場合、ＣＡＡＣ−ＯＳを形成し、当該ＣＡＡＣ−ＯＳにレーザ照射処理することによって加熱し、単結晶酸化物半導体を形成してもよい。なお、レーザ照射処理としては、連続発振若しくはパルス発振の気体レーザ又は固体レーザを用いることができる。気体レーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザなどを用いることができる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶を使ったレーザを用いることができる。
また、酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。一例としては、酸化物半導体膜を、第１の酸化物半導体膜及び第２の酸化物半導体膜の積層構造とし、第１の酸化物半導体膜及び第２の酸化物半導体膜に、異なる組成の金属酸化物を用いてもよい。例えば、酸化物半導体膜を、第１の酸化物半導体膜及び第２の酸化物半導体膜に含まれる金属元素の原子数比が異なる積層構造とすることができる。または、酸化物半導体膜を、第１の酸化物半導体膜及び第２の酸化物半導体膜に含まれる金属元素が異なる積層構造とすることができる。なお、第１の酸化物半導体膜及び第２の酸化物半導体膜としては、二種類の金属を含む酸化物、三種類の金属を含む酸化物、または四種類の金属を含む酸化物を適宜用いることができる。
また、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の組成を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。なお、各酸化物半導体膜の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。またゲート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。
また、酸化物半導体を用いたトランジスタにおける酸化物半導体膜を３層構造とし、第１の酸化物半導体膜乃至第３の酸化物半導体膜の構成元素を同一とし、且つそれぞれの組成を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第３の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。
Ｇａ及びＺｎよりＩｎの原子数比が小さい酸化物半導体膜、代表的には原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である第１の酸化物半導体膜は、Ｇａ及びＺｎよりＩｎの原子数比が大きい酸化物半導体膜、代表的には第２の酸化物半導体膜、並びにＧａ、Ｚｎ、及びＩｎの原子数比が同じ酸化物半導体膜、代表的には第３の酸化物半導体膜と比較して、酸素欠損が生じにくいため、キャリア密度が増加することを抑制することができる。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である第１の酸化物半導体膜が非晶質構造であると、第２の酸化物半導体膜がＣＡＡＣ−ＯＳ膜となりやすい。
また、第１の酸化物半導体膜乃至第３の酸化物半導体膜の構成元素は同一であるため、第１の酸化物半導体膜は、第２の酸化物半導体膜との界面における欠陥準位（トラップ準位）が少ない。このため、酸化物半導体膜を上記構造とすることで、トランジスタの経時変化や光ＢＴストレス試験によるしきい値電圧の変動量を低減することができる。
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌道が重なるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高いキャリア移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。
複数の酸化物半導体膜を積層したトランジスタの場合、チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体膜を適用し、バックチャネル側にＩｎ≦Ｇａの組成となる酸化物半導体膜を適用することで、トランジスタの電界効果移動度及び信頼性をさらに高めることが可能となる。
また、第１の酸化物半導体膜乃至第３の酸化物半導体膜に、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半導体、及びＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化物半導体膜乃至第３の酸化物半導体膜のいずれか一に非晶質酸化物半導体を適用すると、酸化物半導体膜の内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。
なお、本実施の形態に示す構成、方法などは、他の実施の形態及び実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様である半導体装置に含まれる酸化物半導体を用いたトランジスタに適用可能な一態様について説明する。
図１８に、先の実施の形態で説明した酸化物半導体を用いたトランジスタとは構造が一部異なるトランジスタ１１０を示す。なお、図１８は、酸化物半導体を用いたトランジスタ１１０のみを示し、シリコン半導体を用いたトランジスタ、及び容量素子などは省略しており、本実施の形態で説明するトランジスタ１１０には、図１（Ａ）に示した半導体装置を説明する際に用いた符号を付する。
トランジスタ１１０は、下地絶縁膜としても機能する絶縁膜１７１と、酸化物半導体膜１７３と、酸化物半導体膜１７３に接するソース電極１７５及びドレイン電極１７７と、酸化絶縁膜１７８及び窒化絶縁膜１８０が積層されたゲート絶縁膜１７９と、ゲート絶縁膜１７９上に設けられたゲート電極１８１と、絶縁膜１７１、ソース電極１７５、ドレイン電極１７７、ゲート絶縁膜１７９及びゲート電極１８１を覆う絶縁膜１８４及び絶縁膜１８５と、を有する。
トランジスタ１１０は、トランジスタ１０９と比較して以下の構造が異なる。ソース電極１７５及びドレイン電極１７７の端部に段差を有している。ゲート絶縁膜１７９は、酸化物半導体膜１７３と接する側に、酸化絶縁膜１７８が設けられ、酸化絶縁膜１７８上に窒化絶縁膜１８０が積層されている。また、ゲート絶縁膜１７９は、エッチング処理によってソース電極１７５及びドレイン電極１７７の一部が露出するように加工されている。また、絶縁膜１８４及び絶縁膜１８５が積層して設けられている。
トランジスタ１１０は、トランジスタ１０９と比べて構造が一部異なるだけであるため、トランジスタ１１０は、トランジスタ１０９の作製方法を適宜用いて作製することができる。例えば、加熱処理のタイミングなどはトランジスタ１０９の作製方法と同じとすることができる。
トランジスタ１１０において、絶縁膜１７１及び酸化物半導体膜１７３は、トランジスタ１０９と同様にして形成できる。
トランジスタ１１０において、ソース電極１７５及びドレイン電極１７７は、トランジスタ１０９のソース電極１７５及びドレイン電極１７７に適用できる導電膜を用いて形成でき、当該導電膜上に形成したマスクを用いて、所望のチャネル長Ｌが得られるように当該導電膜を加工して導電膜を形成し、その後、アッシングなどによって当該マスクを縮小し、縮小したマスクを用いて加工することにより、当該導電膜の端部に段差を有する形状となる。このようにすることで、ソース電極１７５及びドレイン電極１７７の端部における絶縁膜の被覆性を高めることができる。
トランジスタ１１０において、ゲート絶縁膜１７９は酸化絶縁膜１７８と窒化絶縁膜１８０とが積層されており、酸化物半導体膜１７３に接する酸化絶縁膜１７８は、化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）を含むことが好ましく、例えば、化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）を含む酸化シリコン膜又は酸化窒化シリコン膜とすることができる。また、窒化絶縁膜１８０は、第２の窒化絶縁膜１１３に適用可能な窒化絶縁膜を用いて形成することが好ましい。
酸化絶縁膜１７８として適用できる酸化シリコン膜又は酸化窒化シリコン膜は、以下の形成条件を用いて形成することができる。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２５０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する、ことである。なお、原料ガスには、シリコンを含む堆積性気体及び酸化性気体を用いる。
窒化絶縁膜１８０は、第２の窒化絶縁膜１１３と同様にして形成できるため、先の実施の形態を参照することができる。
上記の形成方法を用いて形成した酸化絶縁膜及び窒化絶縁膜上にゲート電極１８１に加工される導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いて当該酸化絶縁膜、窒化絶縁膜及び当該導電膜をドライエッチングなどで一緒に加工することによって、トランジスタ１１０のゲート絶縁膜１７９及びゲート電極１８１を形成することができる。
また、ゲート絶縁膜１７９の窒化絶縁膜１８０を、窒化シリコン膜を用いて形成することで、以下の効果を得ることができる。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、ゲート絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１１０の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、半導体装置のＥＳＤ耐性を向上させることができる。これにより、トランジスタ１１０の歩留まりを向上させることができることから、半導体装置の歩留まりを向上させることができる。
絶縁膜１８４は、酸化絶縁膜１７８と同様にして形成することができ、特に化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）を含む酸化絶縁膜が好ましく、例えば、化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）を含む酸化シリコン膜又は酸化窒化シリコン膜とすることができる。
トランジスタ１１０において、酸化絶縁膜１７８及び絶縁膜１８４が、化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）を含むことで、トランジスタ１１０の作製工程中の加熱処理によって、酸化物半導体膜１７３中の酸素欠損を低減することができる。例えば、本実施の形態で説明するトランジスタ１１０を作製する場合は、絶縁膜１８５を形成した後に加熱処理を行うことが好ましい。酸素欠損を低減することにより、トランジスタ１１０の電気特性及び信頼性を向上することができる。このことから、半導体装置の電気特性及び信頼性を向上させることができる。
絶縁膜１８５は、第２の窒化絶縁膜１１３と同様にして形成することができるため、先の実施の形態を参照することができる。絶縁膜１８５に適用できる窒化シリコン膜は水素を透過させにくいことから、外部から水素が侵入してくることを抑制することができ、トランジスタ１１０の電気特性及び信頼性を向上することができる。このことから、半導体装置の電気特性及び信頼性を向上させることができる。
なお、本実施の形態で説明したトランジスタ１１０は、実施の形態１及びその変形例で説明した半導体装置に含まれているトランジスタだけではなく、実施の形態２及びその変形例で説明した半導体装置に含まれている酸化物半導体を用いたトランジスタと置き換えることができる。また、トランジスタ１１０は、シリコン半導体を用いたトランジスタの上に設けられ、配線としても機能する電極と電気的に接続させる場合には、トランジスタ１１０のソース電極１７５及びドレイン電極１７７の形状を適宜変更することができる。
なお、本実施の形態に示す構成、方法などは、他の実施の形態及び実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様である半導体装置の一例として、先の実施の形態で説明した半導体装置を少なくとも一部に用いたＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）について説明する。
図１９（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図１９（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ：演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１９（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図１９（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルには、先の実施の形態で説明したメモリセルを用いることができる。
図１９（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
電源停止に関しては、図１９（Ｂ）または図１９（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図１９（Ｂ）及び図１９（Ｃ）の回路の説明を行う。
図１９（Ｂ）及び図１９（Ｃ）では、メモリセルへの電源電位の供給を制御するスイッチング素子に、先の実施の形態で説明した半導体装置に含まれる酸化物半導体を用いたトランジスタを適用した構成の一例を示す。
図１９（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、先の実施の形態で説明したメモリセルを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図１９（Ｂ）では、スイッチング素子１１４１として、先の実施の形態で説明した半導体装置に含まれる酸化物半導体を用いたトランジスタを適用でき、当該トランジスタは、そのゲート電極に与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図１９（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図１９（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
また、図１９（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。
なお、本実施の形態に示す構成、方法などは、他の実施の形態及び実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、先の実施の形態で説明した半導体装置を搭載した電子機器の例について図２０を用いて説明する。先の実施の形態で説明した半導体装置は、スイッチング特性の良い酸化物半導体を用いたトランジスタを有するので、各電子機器の消費電力を低減することができる。また、酸化物半導体の特性を利用した新たな半導体装置（例えば、メモリ素子又はメモリセルなどの記憶装置など）が提供されるため、新たな構成の電子機器を提供することが可能である。なお、先の実施の形態で説明した半導体装置は、単体、または集積化されて回路基板などに実装され、各電子機器の内部に搭載される。
先の実施の形態で説明した半導体装置が組み込まれ集積化された集積回路は、先の実施の形態で説明した半導体装置の構成以外に、抵抗、コンデンサ、コイルなどの各種回路素子を組み込んで構成されることが多い。集積回路の例としては、演算回路、変換回路、増幅回路、メモリ回路、これらの組み合わせに係る回路などを高度に集積化したものがある。
また、上記半導体装置を、テレビ又はモニタなどの表示装置のスイッチング素子などに用いることも可能である。この場合、同一の基板上に、駆動回路を併せて設けるのが好適である。もちろん、表示装置の駆動回路のみに対して上記半導体装置を用いることもできる。
具体的には、電子機器としては、テレビ又はモニタなどの表示装置、照明装置、デスクトップ型又はノート型のパーソナルコンピュータ、ワードプロセッサ、ブルーレイディスク及びＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、コードレス電話子機、トランシーバ、携帯無線機、携帯電話、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナーなどの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、煙感知器、放射線測定器、透析装置等の医療機器、などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、石油を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。これらの電子機器の具体例を図２０に示す。
図２０（Ａ）において、テレビジョン装置８０００は、筐体８００１に表示部８００２が組み込まれており、表示部８００２により映像を表示し、スピーカ部８００３から音声を出力することが可能である。
表示部８００２は、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光装置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの半導体表示装置を用いることができる。
テレビジョン装置８０００は、受信機やモデムなどを備えていてもよい。テレビジョン装置８０００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵや、メモリを備えていてもよい。テレビジョン装置８０００は、先の実施の形態で説明したメモリやＣＰＵを用いることが可能である。
図２０（Ａ）において、室内機８２００及び室外機８２０４を有するエアコンディショナーは、先の実施の形態のＣＰＵを用いた電子機器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３などを有する。図２０（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。或いは、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。先の実施の形態で説明したＣＰＵをエアコンディショナーのＣＰＵに用いることによって省電力化が図れる。
図２０（Ａ）において、電気冷凍冷蔵庫８３００は、先の実施の形態で説明したＣＰＵを備える電子機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図２０（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。先の実施の形態で説明したＣＰＵを電気冷凍冷蔵庫８３００のＣＰＵ８３０４に用いることによって省電力化が図れる。
図２０（Ｂ）において、電子機器の一例である電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、ＲＯＭ、ＲＡＭ、ＣＰＵ（図示せず）などを有する処理装置９７０４によって制御される。先の実施の形態で説明したＣＰＵを電気自動車９７００のＣＰＵに用いることによって省電力化が図れる。
駆動装置９７０３は、直流電動機若しくは交流電動機単体、又は電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
なお、本実施の形態に示す構成、方法などは、他の実施の形態及び実施例に示す構成、方法などと適宜組み合わせて用いることができる。
本実施例では、本発明の一態様である半導体装置に含まれ、水素を含む第１の窒化絶縁膜に適用できる窒化絶縁膜を評価した結果について説明する。ここでは、第１の窒化絶縁膜に適用できる窒化絶縁膜として、水素を含み、水素を放出する窒化絶縁膜であることを説明する。
始めに、評価した試料の作製方法を説明する。本実施例で作製した試料の構造を構造１とする。構造１は、シリコンウエハ９９１上に窒化シリコン膜９９３が設けられている（図２１（Ａ）参照）。
窒化シリコン膜９９３は、条件１〜条件４の４条件を用いてプラズマＣＶＤ法によって形成した。それぞれの条件で形成した試料を試料Ａ１〜試料Ａ４とした。なお、試料Ａ１〜試料Ａ４ともに窒化シリコン膜９９３の厚さを５０ｎｍとした。
条件１は、シリコンウエハ９９１を保持する温度を３５０℃とし、流量１０ｓｃｃｍのシランと、流量５０００ｓｃｃｍの窒素とを原料ガスとし、処理室内の圧力を２６０Ｐａとし、平行平板電極に供給する高周波電力を２７．１２ＭＨｚ、１００Ｗ（電力密度としては１．８Ｗ／ｃｍ２）とした。なお、シランの流量に対する窒素の流量比は５００倍である。
条件２は、シリコンウエハ９９１を保持する温度を３５０℃とし、流量２０ｓｃｃｍのシランと、流量５００ｓｃｃｍの窒素とを原料ガスとし、処理室内の圧力を４０Ｐａとし、平行平板電極に供給する高周波電力を２７．１２ＭＨｚ、９００Ｗ（電力密度としては１．８Ｗ／ｃｍ２）とした。なお、シランの流量に対する窒素の流量比は２５倍である。
条件３は、条件２において、原料ガスとしてアンモニアを用いた条件である。シリコンウエハ９９１を保持する温度を３５０℃とし、流量２０ｓｃｃｍのシランと、流量５００ｓｃｃｍの窒素と、流量１０ｓｃｃｍのアンモニアとを原料ガスとし、処理室内の圧力を４０Ｐａとし、平行平板電極に供給する高周波電力を２７．１２ＭＨｚ、９００Ｗ（電力密度としては１．９３Ｗ／ｃｍ２）とした。なお、シランの流量に対する窒素の流量比は２５倍であり、シランの流量に対するアンモニアの流量比は０．５倍である。
条件４は、条件３において、アンモニアの流量を変更した条件である。条件４のアンモニアの流量は１５ｓｃｃｍとし、他の条件は条件３と同じとした。なお、シランの流量に対する窒素の流量比は２５倍であり、シランの流量に対するアンモニアの流量比は０．７５倍である。
試料Ａ１〜試料Ａ４についてＴＤＳ分析を行った。
ここで、ＴＤＳ分析による水素分子の放出量の測定方法について、以下に説明する。
ＴＤＳ分析による気体の放出量は、スペクトルの積分値に比例する。このため、絶縁膜のスペクトルの積分値と、標準試料の基準値に対する比とにより、気体の放出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペクトルの積分値に対する原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウエハのＴＤＳ分析結果、及び絶縁膜のＴＤＳ分析結果から、絶縁膜の水素分子の放出量（ＮＨ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数２で検出されるスペクトルの全てが水素分子由来と仮定する。また、質量数が１以外の水素原子の同位体は、自然界における存在比率が極微量であるため考慮しない。
Figure 2014042005
ＮＨ２は水素分子の放出量である。ＮＨ２（ｓ）は、標準試料から放出された水素分子を密度で換算した値である。ＳＨ２（ｓ）は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２（ｓ）／ＳＨ２（ｓ）とする。ＳＨ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照できる。
なお、本実施例では、試料Ａ１〜試料Ａ４における水素の放出量を、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウエハを用いて測定した。
構造１の試料Ａ１〜試料Ａ４についてのＴＤＳ分析結果を図２２（Ａ）に示す。図２２（Ａ）は、横軸が基板温度を示し、縦軸が水素分子の放出量に対応するＴＤＳ強度を示したグラフである。なお、本ＴＤＳ分析における水素分子の検出下限は１．０×１０２１分子／ｃｍ３である。
試料Ａ１〜試料Ａ４のすべてにおいて、基板温度３００℃以上６００℃以下の範囲で水素分子の放出を示すピークが確認されたが、試料によってＴＤＳ強度に差があった。つまり、試料によって水素の放出量に差があった。
試料Ａ１の水素分子の放出量は６．６×１０２３分子／ｃｍ３であり、試料Ａ２の水素分子の放出量は１．１×１０２３分子／ｃｍ３であり、試料Ａ３の水素分子の放出量は７．４×１０２２分子／ｃｍ３であり、試料Ａ４の水素分子の放出量は８．４×１０２２分子／ｃｍ３であった。
図２２（Ａ）より、水素分子のＴＤＳ強度は、試料Ａ１のほうが、試料Ａ２〜試料Ａ４より高いと確認できた。つまり、試料Ａ１は、試料Ａ２〜試料Ａ４よりも窒化シリコン膜９９３に含まれる水素の量が多いと確認できた。これより、試料Ａ１の条件である条件１のように、シランに対して窒素の流量を大きくすることで、膜中に水素を含み、加熱によって水素を放出できる窒化絶縁膜を形成できることが確認された。
以上より、条件１によって形成される窒化シリコン膜は、本発明の一態様である半導体装置に含まれる第１の窒化絶縁膜に好適であると確認できた。
本実施例では、本発明の一態様である半導体装置に含まれ、水素に対するバリア膜として機能する第２の窒化絶縁膜に適用できる窒化絶縁膜を評価した結果について説明する。ここでは、第２の窒化絶縁膜に適用できる窒化絶縁膜として、水素を透過させにくく、水素に対するバリア性を有する膜であることを説明する。
作製した試料について説明する。本実施例で作製した試料の構造は、実施例１で説明した構造１とは一部異なり、当該構造を構造２とする。構造２は、シリコンウエハ９９１上に窒化シリコン膜９９５が設けられており、窒化シリコン膜９９５上に窒化シリコン膜９９３が設けられている（図２１（Ｂ）参照）。
窒化シリコン膜９９５は、第１の窒化絶縁膜に適用できる形成条件を用いてプラズマＣＶＤ法によって形成した。具体的には、実施例１で説明した条件１を用いて窒化シリコン膜９９５を形成した。窒化シリコン膜９９３は、第２の窒化絶縁膜に適用できる形成条件を用いてプラズマＣＶＤ法によって形成した。
窒化シリコン膜９９３は、条件５〜条件８の４条件を用いて形成した。それぞれの条件で形成した試料を試料Ｂ１〜試料Ｂ４とした。なお、試料Ｂ１〜試料Ｂ４ともに、窒化シリコン膜９９３及び窒化シリコン膜９９５それぞれの厚さを５０ｎｍとした。
条件５は、実施例１で説明した条件２と同じ条件とした。シランの流量に対する窒素の流量比は２５倍である。
条件６は、実施例１で説明した条件３と同じ条件とした。なお、シランの流量に対する窒素の流量比は２５倍であり、シランの流量に対するアンモニアの流量比は０．５０倍である。
条件７は、実施例１で説明した条件４と同じ条件とした。即ち、条件３において、アンモニアの流量を変化させた条件とした。なお、シランの流量に対する窒素の流量比は２５倍であり、シランの流量に対するアンモニアの流量比は０．７５倍である。
条件８は、実施例１で説明した条件４において、アンモニアの流量を変化させた条件とした。具体的には、条件４において、アンモニアの流量を２０ｓｃｃｍとした。なお、シランの流量に対する窒素の流量比は２５倍であり、シランの流量に対するアンモニアの流量比は１．０倍である。
試料Ｂ１〜試料Ｂ４について、実施例１と同様にしてＴＤＳ分析を行った。
構造２について、窒化シリコン膜９９５は条件１で形成した水素を放出する窒化シリコン膜であることから、試料Ｂ１〜試料Ｂ４における水素の放出に対応するＴＤＳ強度を比較することで、窒化シリコン膜９９３が水素に対するバリア膜として機能するか否か評価できる。
試料Ｂ１〜試料Ｂ４についてのＴＤＳ分析結果を図２２（Ｂ）に示す。
図２２（Ｂ）より、試料Ｂ４のＴＤＳ強度は、試料Ｂ１〜試料Ｂ３のＴＤＳ強度に比べて高いことが確認された。また、ＴＤＳ強度は、窒化シリコン膜９９３の原料ガスとして用いたアンモニア流量が多くなるにつれて、高くなることが確認された。
また、試料Ｂ１〜試料Ｂ３において、水素を放出する窒化シリコン膜９９５が設けられているにもかかわらず、図２２（Ｂ）に示したＴＤＳ強度は、実施例１で説明した試料Ａ２〜試料Ａ４のＴＤＳ強度と比較して概ね同じであることが確認できた。つまり、試料Ｂ１〜試料Ｂ３の窒化シリコン膜９９３は、水素を透過させにくい窒化シリコン膜であることが確認できた。従って、実施の形態１で説明したように、原料ガスとして窒素の流量をシランの流量に対して１０倍以上１００倍以下（好ましくは１５倍以上４０倍以下）とし、アンモニアの流量をシランの流量に対して０．１倍以上１倍未満（好ましくは０．２倍以上０．７５倍以下）として窒化シリコン膜を形成することで、水素を透過させにくく、水素に対するバリア性を有する窒化シリコン膜を形成できることが確認された。
以上より、本発明の一態様の形成方法を用いて形成した窒化シリコン膜は、本発明の一態様である半導体装置に含まれ、水素に対するバリア膜として機能する第２の窒化絶縁膜に適用できる。
実施例２より、条件５、条件６及び条件７で形成した窒化シリコン膜９９３は、水素を透過させにくく、水素に対するバリア性を有する窒化シリコン膜であることが確認できた。これを踏まえて、本実施例では、このような窒化シリコン膜について、屈折率、膜密度、エッチング速度、及び膜中の水素濃度を評価した結果を説明する。
まず、作製した試料の構造は、実施例１で説明した構造１とした（図２１（Ａ）参照）。窒化シリコン膜９９３は、実施例２で説明した条件５〜条件８の条件を用いて、プラズマＣＶＤ法により形成した。本実施例で作製した試料は、条件５〜条件８に対応して試料Ｃ１〜試料Ｃ４とする。なお、試料Ｃ１〜試料Ｃ４の全てにおいて窒化シリコン膜９９３の厚さは５０ｎｍとした。
試料Ｃ１〜試料Ｃ４の窒化シリコン膜９９３において、屈折率は分光エリプソメトリーを用いて、波長６３３ｎｍの光に対する屈折率を求めた。膜密度はＸ線反射率法によって求めた。エッチング速度は、２０℃以上２５℃以下において０．５重量％のフッ酸に対するエッチング速度を求めた。
試料Ｃ１〜試料Ｃ４について上記各種測定を行った。試料Ｃ１〜試料Ｃ４において、測定した窒化シリコン膜９９３の屈折率を図２３（Ａ）に示す。測定した窒化シリコン膜９９３の膜密度を図２３（Ｂ）に示す。測定した窒化シリコン膜９９３のエッチング速度を図２４に示す。
図２３（Ａ）は、窒化シリコン膜９９３を形成した際に供給したシランとアンモニアの流量比に対する、各試料の屈折率を示したグラフである。図２３（Ｂ）は、窒化シリコン膜９９３を形成した際に供給したシランとアンモニアの流量比に対する、各試料の膜密度を示したグラフである。図２４は窒化シリコン膜９９３を形成した際に供給したシランとアンモニアの流量比に対する、エッチング速度を示したグラフである。なお、図２３及び図２４ともに、試料Ｃ１はアンモニアを供給していない。
水素を透過させにくい窒化シリコン膜（試料Ｃ１〜試料Ｃ３）において、屈折率は１．９５以上であることが確認できた（図２３（Ａ）参照）。また、膜密度は２．７５ｇ／ｃｍ３以上であることが確認できた（図２３（Ｂ）参照）。また、エッチング速度は概ね２．０ｎｍ／分未満であることが確認できた（図２４参照）。
次に、構造１の試料において、窒化シリコン膜９９３の形成条件を変えて作製した試料について評価した結果を説明する。評価した項目は、屈折率、膜密度、エッチング速度、及び窒化シリコン膜９９３に含まれている水素濃度を評価した結果を説明する。
ここでの窒化シリコン膜９９３の形成条件は、条件９〜条件１２の４条件である。条件９〜条件１２に対応して作製した試料を試料Ｄ１〜試料Ｄ４とする。
条件９は、シリコンウエハ９９１を保持する温度を３５０℃とし、流量２００ｓｃｃｍのシランと、流量５０００ｓｃｃｍの窒素とを原料ガスとし、処理室内の圧力を１００Ｐａとし、平行平板電極に供給する高周波電力を２７．１２ＭＨｚ、２０００Ｗ（電力密度としては３．０×１０−１Ｗ／ｃｍ２）とした。なお、シランの流量に対する窒素の流量比は２５倍である。
条件１０は、シリコンウエハ９９１を保持する温度を３５０℃とし、流量２００ｃｃｍのシランと、流量２０００ｓｃｃｍの窒素、流量１００ｓｃｃｍのアンモニアとを原料ガスとし、処理室内の圧力を１００Ｐａとし、平行平板電極に供給する高周波電力を２７．１２ＭＨｚ、２０００Ｗ（電力密度としては３．０×１０−１Ｗ／ｃｍ２）とした。なお、シランの流量に対する窒素の流量比は１０倍であり、シランの流量に対するアンモニアの流量比は０．５倍である。
条件１１は、条件１０においてアンモニアの流量を５００ｓｃｃｍにした条件である。なお、シランの流量に対する窒素の流量比は１０倍であり、シランの流量に対するアンモニアの流量比は２．５倍である。
条件１２は、条件１０においてアンモニアの流量を２０００ｓｃｃｍにした条件である。なお、シランの流量に対する窒素の流量比は１０倍であり、シランの流量に対するアンモニアの流量比は１０倍である。
試料Ｄ１〜試料Ｄ４について各種測定を行った。なお、試料Ｄ１〜試料Ｄ４の窒化シリコン膜９９３において、分光エリプソメトリー測定を用いて波長６３３ｎｍの光に対する屈折率を求めた。膜密度はＸ線反射率法によって求めた。エッチング速度は２０℃以上２５℃以下において０．５重量％のフッ酸に対するエッチング速度を求めた。
試料Ｄ１〜試料Ｄ４において、屈折率の結果を図２５（Ａ）に示す。膜密度の結果を図２５（Ｂ）に示す。エッチング速度の結果を図２６に示す。
試料Ｄ１及び試料Ｄ２において、屈折率は１．９５以上であることが確認できた（図２５（Ａ）参照）。また、膜密度は２．７５ｇ／ｃｍ３以上であることが確認できた（図２５（Ｂ）参照）。また、エッチング速度は２．０ｎｍ／分未満であることが確認できた（図２６参照）。
次に、条件９、条件１０及び条件１２を用いて、窒化シリコン膜９９３が３００ｎｍ形成された構造１の試料を作製した。作製した試料は、条件９の試料は試料Ｅ１、条件１０の試料は試料Ｅ２、条件１２の試料は試料Ｅ３とした。
試料Ｅ１〜試料Ｅ３について、ラザフォード後方散乱分析を行い、それぞれの試料の窒化シリコン膜９９３に含まれている水素濃度を測定した。その結果を表１に示す。
Figure 2014042005
表１より、水素を透過させにくい窒化シリコン膜が形成された試料Ｅ１、試料Ｅ２は、共に窒化シリコン膜に含まれている水素濃度が１５原子％以下であることが確認された。また、原料ガスとして、シランに対するアンモニアの流量が多い（具体的にはシランの流量に対するアンモニアの流量比は１０倍）ため、水素を放出する窒化シリコン膜が形成された試料Ｅ３は、窒化シリコン膜に含まれている水素濃度が２０原子％以上であることが確認された。
以上より、本発明の一態様である半導体装置に含まれる第１の窒化絶縁膜に好適である窒化シリコン膜は、ラザフォード後方散乱分析で測定される水素濃度が１０原子％以上１５原子％以下であることが確認できた。また、本発明の一態様である半導体装置に含まれ、水素に対するバリア膜として機能する第２の窒化絶縁膜に好適である窒化シリコン膜は、ラザフォード後方散乱分析で測定される水素濃度が２０原子％以上２５原子％以下であることが確認できた。

Claims (20)

  1. 第１のチャネル形成領域を含むシリコン半導体膜を有する、第１のトランジスタと、
    前記第１のトランジスタ上に、第１の窒化絶縁膜及び第２の窒化絶縁膜を有する、絶縁膜と、
    前記絶縁膜上に、第２のチャネル形成領域を含む酸化物半導体膜を有する、第２のトランジスタと、を有し、
    前記第２の窒化絶縁膜は、前記第１の窒化絶縁膜と前記酸化物半導体膜との間に設けられ、
    前記第２の窒化絶縁膜の水素濃度は、前記第１の窒化絶縁膜の水素濃度よりも低いことを特徴とする半導体装置。
  2. 請求項１において、
    前記第２の窒化絶縁膜の密度が２．７５ｇ／ｃｍ３以上であること特徴とする半導体装置。
  3. 請求項１において、
    前記第１の窒化絶縁膜の水素濃度が２０原子％以上２５原子％以下であることを特徴とする半導体装置。
  4. 請求項１において、
    前記第２の窒化絶縁膜の水素濃度が１０原子％以上１５原子％以下であることを特徴とする半導体装置。
  5. 請求項１において、
    前記第２の窒化絶縁膜は、２０℃以上２５℃以下において０．５重量％のフッ酸に対するエッチング速度が２．０ｎｍ／分以下であることを特徴とする半導体装置。
  6. 請求項１において、
    前記第２の窒化絶縁膜は、前記第１の窒化絶縁膜に接することを特徴とする半導体装置。
  7. 請求項１において、
    前記第１のトランジスタ及び前記第２のトランジスタは、トップゲート構造であることを特徴とする半導体装置。
  8. 請求項１において、
    前記絶縁膜は、さらに、前記第１の窒化絶縁膜と前記第２の窒化絶縁膜との間に設けられ、且つ前記第１の窒化絶縁膜及び前記第２の窒化絶縁膜に接して設けられた酸化絶縁膜を有することを特徴とする半導体装置。
  9. 請求項１において、
    前記第２のトランジスタ上に第３の窒化絶縁膜を有することを特徴とする半導体装置。
  10. 請求項９において、
    前記第３の窒化絶縁膜は、Ｘ線反射率法によって測定される密度が２．７５ｇ／ｃｍ３以上であること特徴とする半導体装置。
  11. 請求項９において、
    前記第３の窒化絶縁膜の水素濃度が１０原子％以上１５原子％以下であることを特徴とする半導体装置。
  12. 請求項９において、
    前記第３の窒化絶縁膜は、２０℃以上２５℃以下において０．５重量％のフッ酸に対するエッチング速度が２．０ｎｍ／分以下であることを特徴とする半導体装置。
  13. 第１のチャネル形成領域を含むシリコン半導体膜を有する、第１のトランジスタと、
    前記第１のトランジスタ上にあって、第１の窒化絶縁膜及び前記第１の窒化絶縁膜上の第２の窒化絶縁膜を有する、絶縁膜と、
    前記絶縁膜上にあって、第１の電極、第２の電極及び第２のチャネル形成領域を含む酸化物半導体膜を有する、第２のトランジスタと、を有し、
    前記第１の電極及び前記第２の電極のそれぞれは、前記第２のチャネル形成領域と重畳し、
    前記第１の電極は、前記第２の窒化絶縁膜と接し、
    前記第２の窒化絶縁膜の水素濃度は、前記第１の窒化絶縁膜の水素濃度よりも低いことを特徴とする半導体装置。
  14. 請求項１３において、
    前記第２の窒化絶縁膜の密度が２．７５ｇ／ｃｍ３以上であること特徴とする半導体装置。
  15. 請求項１３において、
    前記第２の窒化絶縁膜の水素濃度が１０原子％以上１５原子％以下であることを特徴とする半導体装置。
  16. 請求項１３において、
    前記第２の窒化絶縁膜は、２０℃以上２５℃以下において０．５重量％のフッ酸に対するエッチング速度が２．０ｎｍ／分以下であることを特徴とする半導体装置。
  17. 第１のチャネル形成領域を含むシリコン半導体膜を有する、第１のトランジスタと、
    前記第１のトランジスタ上にあって、第１の窒化絶縁膜及び前記第１の窒化絶縁膜上に接する第２の窒化絶縁膜を有する、絶縁膜と、
    前記絶縁膜上にあって、第１の電極、第２の電極及び第２のチャネル形成領域を含む酸化物半導体膜を有する、第２のトランジスタと、を有し、
    前記第１の電極及び前記第２の電極のそれぞれは、前記第２のチャネル形成領域と重畳し、
    前記第１の電極は、前記第１の窒化絶縁膜と接し、
    前記第２の窒化絶縁膜の水素濃度は、前記第１の窒化絶縁膜の水素濃度よりも低いことを特徴とする半導体装置。
  18. 請求項１７において、
    前記第２の窒化絶縁膜の密度が２．７５ｇ／ｃｍ３以上であること特徴とする半導体装置。
  19. 請求項１７において、
    前記第２の窒化絶縁膜の水素濃度が１０原子％以上１５原子％以下であることを特徴とする半導体装置。
  20. 請求項１７において、
    前記第２の窒化絶縁膜は、２０℃以上２５℃以下において０．５重量％のフッ酸に対するエッチング速度が２．０ｎｍ／分以下であることを特徴とする半導体装置。
JP2013146063A 2012-07-27 2013-07-12 半導体装置 Expired - Fee Related JP6224931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013146063A JP6224931B2 (ja) 2012-07-27 2013-07-12 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012167614 2012-07-27
JP2012167615 2012-07-27
JP2012167614 2012-07-27
JP2012167615 2012-07-27
JP2013146063A JP6224931B2 (ja) 2012-07-27 2013-07-12 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017195679A Division JP6542857B2 (ja) 2012-07-27 2017-10-06 半導体装置

Publications (3)

Publication Number Publication Date
JP2014042005A true JP2014042005A (ja) 2014-03-06
JP2014042005A5 JP2014042005A5 (ja) 2016-07-21
JP6224931B2 JP6224931B2 (ja) 2017-11-01

Family

ID=49994024

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013146063A Expired - Fee Related JP6224931B2 (ja) 2012-07-27 2013-07-12 半導体装置
JP2017195679A Active JP6542857B2 (ja) 2012-07-27 2017-10-06 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017195679A Active JP6542857B2 (ja) 2012-07-27 2017-10-06 半導体装置

Country Status (4)

Country Link
US (3) US9437594B2 (ja)
JP (2) JP6224931B2 (ja)
KR (5) KR20140013972A (ja)
TW (2) TWI617035B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015145292A1 (en) * 2014-03-28 2015-10-01 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP2015188083A (ja) * 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 撮像装置
JP2015216369A (ja) * 2014-04-23 2015-12-03 株式会社半導体エネルギー研究所 撮像装置
JP2016027608A (ja) * 2014-03-14 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP2018129462A (ja) * 2017-02-10 2018-08-16 株式会社半導体エネルギー研究所 表示装置およびその作製方法
KR20200035335A (ko) * 2018-09-25 2020-04-03 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 트랜지스터를 위한 금속 게이트 전극들을 형성하기 위한 방법과 디바이스
JP2020191452A (ja) * 2014-03-07 2020-11-26 株式会社半導体エネルギー研究所 半導体装置
JP2022140547A (ja) * 2014-12-02 2022-09-26 株式会社半導体エネルギー研究所 半導体装置
JP7570462B2 (ja) 2014-06-18 2024-10-21 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6224931B2 (ja) * 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
KR102346544B1 (ko) * 2014-02-24 2022-01-05 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9716100B2 (en) * 2014-03-14 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and electronic device
JP6509596B2 (ja) * 2014-03-18 2019-05-08 株式会社半導体エネルギー研究所 半導体装置
JP6541398B2 (ja) * 2014-04-11 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
US9281305B1 (en) * 2014-12-05 2016-03-08 National Applied Research Laboratories Transistor device structure
KR102314738B1 (ko) 2015-05-04 2021-10-20 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102374537B1 (ko) 2015-08-21 2022-03-15 삼성디스플레이 주식회사 표시 장치
US9847406B2 (en) * 2015-08-27 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, resistor circuit, display device, and electronic device
WO2017059337A1 (en) * 2015-10-02 2017-04-06 Georgetown University High-resolution in situ electrochemical nmr with interdigitated electrodes
KR102326820B1 (ko) * 2015-12-16 2021-11-16 에스케이하이닉스 주식회사 스위치드-커패시터 디시-디시 컨버터의 제조방법
US10741587B2 (en) 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
CN106298956A (zh) * 2016-09-08 2017-01-04 武汉华星光电技术有限公司 氧化物薄膜晶体管的制备方法
US10692869B2 (en) * 2016-11-17 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
US10446681B2 (en) * 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
US10366983B2 (en) 2017-12-29 2019-07-30 Micron Technology, Inc. Semiconductor devices including control logic structures, electronic systems, and related methods
US10297290B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Semiconductor devices, and related control logic assemblies, control logic devices, electronic systems, and methods
US10340267B1 (en) 2017-12-29 2019-07-02 Micron Technology, Inc. Semiconductor devices including control logic levels, and related memory devices, control logic assemblies, electronic systems, and methods
JP7374918B2 (ja) 2018-10-12 2023-11-07 株式会社半導体エネルギー研究所 半導体装置
KR102294031B1 (ko) 2018-10-26 2021-08-27 주식회사 엘지화학 배리어 필름
KR102300537B1 (ko) 2018-10-26 2021-09-10 주식회사 엘지화학 배리어 필름
KR102294026B1 (ko) 2018-10-26 2021-08-27 주식회사 엘지화학 배리어 필름
KR102294027B1 (ko) 2018-10-26 2021-08-27 주식회사 엘지화학 배리어 필름
CN110429024B (zh) * 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
KR20220051549A (ko) * 2020-10-19 2022-04-26 에스케이하이닉스 주식회사 수직형 반도체 장치 및 그 제조 방법
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US11764213B2 (en) * 2021-03-26 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Amphi-FET structure, method of making and method of designing
CN113299668B (zh) * 2021-05-24 2023-09-26 厦门天马微电子有限公司 显示面板及显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109359A (ja) * 1988-10-19 1990-04-23 Hitachi Ltd 半導体装置
JP2004295109A (ja) * 2003-03-07 2004-10-21 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2005039262A (ja) * 2003-06-30 2005-02-10 Semiconductor Energy Lab Co Ltd 窒化ケイ素膜、半導体装置、表示装置、発光装置、発光表示装置及び窒化ケイ素膜の作製方法
JP2008085251A (ja) * 2006-09-29 2008-04-10 Sony Corp 薄膜半導体装置、表示装置、および薄膜半導体装置の製造方法
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009164300A (ja) * 2007-12-28 2009-07-23 Fujitsu Ltd 半導体装置及びその製造方法
JP2010050347A (ja) * 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011151383A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011243959A (ja) * 2010-04-20 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011258939A (ja) * 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
TWI380080B (en) 2003-03-07 2012-12-21 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7274038B2 (en) 2003-06-30 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, a semiconductor device, a display device and a method for manufacturing a silicon nitride film
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7202504B2 (en) * 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
US8044464B2 (en) * 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101254986B1 (ko) * 2008-09-30 2013-04-16 도쿄엘렉트론가부시키가이샤 질화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치
US20120153442A1 (en) * 2008-09-30 2012-06-21 Tokyo Electron Limited Silicon nitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN103794612B (zh) * 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
KR101945171B1 (ko) * 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102046308B1 (ko) * 2009-12-11 2019-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101301463B1 (ko) * 2009-12-25 2013-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제작하기 위한 방법
KR101675113B1 (ko) * 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
KR102114012B1 (ko) * 2010-03-05 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2011210780A (ja) 2010-03-29 2011-10-20 Oki Electric Industry Co Ltd ＧａＮ−ＭＩＳトランジスタ、ＧａＮ−ＩＧＢＴ、およびこれらの製造方法
US8416622B2 (en) 2010-05-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor
CN105336791B (zh) * 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
US8916424B2 (en) * 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5981157B2 (ja) * 2012-02-09 2016-08-31 株式会社半導体エネルギー研究所 半導体装置
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI596778B (zh) * 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6224931B2 (ja) * 2012-07-27 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
JP6456598B2 (ja) * 2013-04-19 2019-01-23 株式会社半導体エネルギー研究所 表示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109359A (ja) * 1988-10-19 1990-04-23 Hitachi Ltd 半導体装置
JP2004295109A (ja) * 2003-03-07 2004-10-21 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2005039262A (ja) * 2003-06-30 2005-02-10 Semiconductor Energy Lab Co Ltd 窒化ケイ素膜、半導体装置、表示装置、発光装置、発光表示装置及び窒化ケイ素膜の作製方法
JP2008085251A (ja) * 2006-09-29 2008-04-10 Sony Corp 薄膜半導体装置、表示装置、および薄膜半導体装置の製造方法
JP2009135350A (ja) * 2007-12-03 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009164300A (ja) * 2007-12-28 2009-07-23 Fujitsu Ltd 半導体装置及びその製造方法
JP2010050347A (ja) * 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011151383A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011243959A (ja) * 2010-04-20 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011258939A (ja) * 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020191452A (ja) * 2014-03-07 2020-11-26 株式会社半導体エネルギー研究所 半導体装置
JP7144483B2 (ja) 2014-03-07 2022-09-29 株式会社半導体エネルギー研究所 半導体装置
JP2015188083A (ja) * 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 撮像装置
JP2016027608A (ja) * 2014-03-14 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US10833203B2 (en) 2014-03-28 2020-11-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR20160138131A (ko) * 2014-03-28 2016-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
US11581440B2 (en) 2014-03-28 2023-02-14 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US10236392B2 (en) 2014-03-28 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US10566460B2 (en) 2014-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US9947801B2 (en) 2014-03-28 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
WO2015145292A1 (en) * 2014-03-28 2015-10-01 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US11888073B2 (en) 2014-03-28 2024-01-30 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR102332469B1 (ko) * 2014-03-28 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
US11177392B2 (en) 2014-03-28 2021-11-16 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP2015216369A (ja) * 2014-04-23 2015-12-03 株式会社半導体エネルギー研究所 撮像装置
JP7570462B2 (ja) 2014-06-18 2024-10-21 株式会社半導体エネルギー研究所 半導体装置
JP2022140547A (ja) * 2014-12-02 2022-09-26 株式会社半導体エネルギー研究所 半導体装置
US12087866B2 (en) 2014-12-02 2024-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
JP2018129462A (ja) * 2017-02-10 2018-08-16 株式会社半導体エネルギー研究所 表示装置およびその作製方法
KR20200035335A (ko) * 2018-09-25 2020-04-03 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 트랜지스터를 위한 금속 게이트 전극들을 형성하기 위한 방법과 디바이스
US11521858B2 (en) 2018-09-25 2022-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method and device for forming metal gate electrodes for transistors
KR102249699B1 (ko) * 2018-09-25 2021-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 트랜지스터를 위한 금속 게이트 전극들을 형성하기 위한 방법과 디바이스

Also Published As

Publication number Publication date
US20140027764A1 (en) 2014-01-30
TWI588999B (zh) 2017-06-21
US9793295B2 (en) 2017-10-17
KR102439046B1 (ko) 2022-08-31
US20180047753A1 (en) 2018-02-15
TW201733127A (zh) 2017-09-16
US9437594B2 (en) 2016-09-06
KR20210040917A (ko) 2021-04-14
KR20210148044A (ko) 2021-12-07
KR20140013972A (ko) 2014-02-05
JP2018011086A (ja) 2018-01-18
JP6224931B2 (ja) 2017-11-01
TW201411847A (zh) 2014-03-16
TWI617035B (zh) 2018-03-01
US10141337B2 (en) 2018-11-27
KR20230149794A (ko) 2023-10-27
KR20220123206A (ko) 2022-09-06
JP6542857B2 (ja) 2019-07-10
US20160372492A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
KR102439046B1 (ko) 반도체 장치
US11437523B2 (en) Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP2023123693A (ja) 半導体装置
JP6401483B2 (ja) 半導体装置の作製方法
KR102107255B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171006

R150 Certificate of patent or registration of utility model

Ref document number: 6224931

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees