TWI657288B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI657288B
TWI657288B TW104108492A TW104108492A TWI657288B TW I657288 B TWI657288 B TW I657288B TW 104108492 A TW104108492 A TW 104108492A TW 104108492 A TW104108492 A TW 104108492A TW I657288 B TWI657288 B TW I657288B
Authority
TW
Taiwan
Prior art keywords
semiconductor
insulator
transistor
conductor
oxygen
Prior art date
Application number
TW104108492A
Other languages
English (en)
Other versions
TW201537256A (zh
Inventor
山崎舜平
須澤英臣
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201537256A publication Critical patent/TW201537256A/zh
Application granted granted Critical
Publication of TWI657288B publication Critical patent/TWI657288B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明提供一種高度整合式半導體裝置、一種具有相對於由一電容器佔據之一面積的大儲存容量之半導體裝置、一種能夠高速寫入之半導體裝置、一種能夠高速讀取之半導體裝置、一種具有低功率消耗之半導體裝置或一種高度可靠之半導體裝置。該半導體裝置包括一第一電晶體、一第二電晶體及一電容器。一導體穿透且連接該第一電晶體、該電容器及該第二電晶體。一絕緣體提供於穿透該電容器的該導體之一側表面上。

Description

半導體裝置
本發明係關於一種物件、一種方法或一種製造方法。此外，本發明係關於一種製程、一種機器、製造或一種物質組成。詳言之，本發明係關於(例如)一種半導體、一種半導體裝置、一種顯示裝置、一種發光裝置、一種照明裝置、一種電力儲存裝置、一種記憶體裝置或一種處理器。本發明係關於一種用於製造半導體、半導體裝置、顯示裝置、發光裝置、照明裝置、電力儲存裝置、記憶體裝置或處理器之方法。本發明係關於一種用於驅動半導體裝置、顯示裝置、發光裝置、照明裝置、電力儲存裝置、記憶體裝置或處理器之方法。
在本說明書及類似者中，半導體裝置大體意謂可藉由利用半導體特性起作用之裝置。在一些情況下，顯示裝置、發光裝置、照明裝置、電光裝置、半導體電路及電子裝置包括一半導體裝置。
用於藉由在具有絕緣表面之基板上使用一半導體來形成電晶體的技術已吸引了關注。電晶體應用於廣泛範圍之半導體裝置，諸如，積體電路及顯示裝置。矽被稱為適用於電晶體之半導體。
將非晶矽、多晶矽、單晶矽或是類似者用作電晶體中之半導體取決於用途。舉例而言，在包括於大顯示裝置中之電晶體之情況下，較佳地使用可使用用於在大型基板上形成膜之已確立技術形成的非晶矽。另一方面，在包括於顯示裝置及驅動器電路形成於同一基板上之高效能顯示裝置中的電晶體之情況下，較佳地使用可形成具有高場效遷移率之電晶體。在使用包括於積體電路或類似者中之電晶體之情況下，較佳地使用具有較高場效遷移率之單晶矽。作為用於形成多晶矽之方法，對非晶矽執行之高溫熱處理或雷射光處理已為已知的。
近年來，氧化物半導體已吸引了關注。氧化物半導體可藉由濺鍍法或類似者來形成，且因此，可用於大型顯示裝置中的電晶體之半導體。包括氧化物半導體之電晶體具有高場效遷移率；因此，可獲得顯示裝置及驅動器電路形成於同一基板上之高效能顯示裝置。此外，存在以下優勢：因為可改造及利用用於包括非晶矽之電晶體的生產設備之部分，所以可減少資本投資。
作為用於提供包括具有穩定電特性之氧化物半導體的電晶體之方法，揭示了與氧化物半導體接觸之絕緣體摻雜氧之技術(見專利文獻1)。專利文獻1中揭示之技術使氧化物半導體中之氧空位能夠被減小。結果，可減少包括氧化物半導體之電晶體之電特性的變化，且可改良可靠性。
已知包括氧化物半導體之電晶體在關斷狀態下具有極低洩漏電流。舉例而言，揭示了利用包括氧化物半導體的電晶體之低洩漏電流之特性的低功率CPU及類似者(見 專利文獻2)。
專利文獻3揭露可藉由使用由半導體形成之活性層形成良好電位來獲得具有高場效遷移率之電晶體。
[參考] [專利文獻]
[專利文獻1]日本公開專利申請案第2011-243974號
[專利文獻2]日本公開專利申請案第2012-257187號
[專利文獻3]日本公開專利申請案第2012-59860號
一目標為提供一種高度整合式半導體裝置。另一目標為提供一種具有相對於由一電容器佔據之一面積的大儲存容量之半導體裝置。另一目標為提供一種能夠高速寫入之半導體裝置。另一目標為提供一種能夠高速讀取之半導體裝置。另一目標為提供一種具有低功率消耗之半導體裝置。另一目標為提供一種高度可靠之半導體裝置。另一目標為提供一種新穎半導體裝置。
注意，此等目標之描述不干擾其他目標之存在。在本發明之一個具體實例中，不需要達成所有目標。其他目標將自說明書、圖式、申請專利範圍及類似者之描述而顯而易見，且可自該描述導出。
(1)本發明之一個具體實例為一種半導體裝置，其包括一第一電晶體、一第二電晶體、一電容器、一第一絕緣體及一第二絕緣體。該第一電晶體包括一第一半導體、一第三絕緣體及一第一導體。該第二電晶體包括一第二半導 體、一第四絕緣體及一第二導體。該電容器包括一第三導體、一第四導體及一第五絕緣體。該第一絕緣體經安置於該第一電晶體上。該電容器經安置於該第一絕緣體上。該第二絕緣體經安置於該電容器上。該第二電晶體經安置於該第二絕緣體上。該第一半導體包括與該第一導體重疊之一區域，其中該第三絕緣體插入於其間。該第二半導體包括與該第二導體重疊之一區域，其中該第四絕緣體插入於其間。該第三導體包括面向該第四導體之一區域，其中該第五絕緣體插入於其間。該第三導體包括經由該第一絕緣體中之一開口與該第一導體接觸之一區域。該第三導體包括經由該第二絕緣體中之一開口與該第二半導體接觸之一區域。
(2)本發明之一個具體實例為(1)中描述之半導體裝置，其中該第五絕緣體包括一包括於該第四導體中之元件。
(3)本發明之一個具體實例為(1)或(2)中描述之半導體裝置，其中該第一半導體包括矽。
(4)本發明之一個具體實例為(1)至(3)中之任一者中描述之半導體裝置，其中該第二半導體包括銦。
可提供一種高度整合式半導體裝置。可提供一種具有相對於由一電容器佔據之一面積的大儲存容量之半導體裝置。可提供一種能夠高速寫入之半導體裝置。可提供一種能夠高速讀取之半導體裝置。可提供一種具有低功率消耗之半導體裝置。可提供一種高度可靠半導體裝置。可提供一種新穎半導體裝置。
注意，此等效應之描述不干擾其他效應之存在。 本發明之一個具體實例未必達成以上列出之所有效應。其他效應將自說明書、圖式、申請專利範圍及類似者之描述而顯而易見，且可自該描述導出。
400‧‧‧半導體基板
401‧‧‧絕緣體
402‧‧‧絕緣體
404‧‧‧導體
406a‧‧‧半導體
406b‧‧‧半導體
406c‧‧‧半導體
408‧‧‧絕緣體
412‧‧‧絕緣體
413‧‧‧導體
415‧‧‧導體
416‧‧‧導體
416a‧‧‧導體
416b‧‧‧導體
417‧‧‧導體
418‧‧‧絕緣體
419‧‧‧絕緣體
421a‧‧‧導體
421b‧‧‧導體
424a‧‧‧導體
424b‧‧‧導體
442‧‧‧絕緣體
444a‧‧‧區域
444b‧‧‧區域
445‧‧‧導體
446a‧‧‧區域
446b‧‧‧區域
454‧‧‧導體
462‧‧‧絕緣體
469a‧‧‧導體
469b‧‧‧導體
470‧‧‧絕緣體
474a‧‧‧導體
474b‧‧‧導體
478‧‧‧絕緣體
480‧‧‧絕緣體
482‧‧‧絕緣體
484‧‧‧絕緣體
486‧‧‧絕緣體
491‧‧‧電晶體
492‧‧‧電晶體
493‧‧‧電容器
494‧‧‧電容器
800‧‧‧RFIC標籤
801‧‧‧通信裝置
802‧‧‧天線
803‧‧‧無線電信號
804‧‧‧天線
805‧‧‧整流電路
806‧‧‧恆定電壓電路
807‧‧‧解調變電路
808‧‧‧調變電路
809‧‧‧邏輯電路
810‧‧‧記憶體電路
811‧‧‧ROM
901‧‧‧外殼
902‧‧‧外殼
903‧‧‧顯示器部分
904‧‧‧顯示器部分
905‧‧‧麥克風
906‧‧‧揚聲器
907‧‧‧操作鍵
908‧‧‧觸控筆
911‧‧‧第一外殼
912‧‧‧第二外殼
913‧‧‧第一顯示器部分
914‧‧‧第二顯示器部分
915‧‧‧接合部
916‧‧‧操作鍵
921‧‧‧外殼
922‧‧‧顯示器部分
923‧‧‧鍵盤
924‧‧‧指標器件
931‧‧‧外殼
932‧‧‧用於冰箱之門
933‧‧‧用於冷凍機之門
941‧‧‧第一外殼
942‧‧‧第二外殼
943‧‧‧顯示器部分
944‧‧‧操作鍵
945‧‧‧透鏡
946‧‧‧接合部
951‧‧‧汽車主體
952‧‧‧車輪
953‧‧‧儀錶盤
954‧‧‧燈
1189‧‧‧ROM介面(ROM I/F)
1190‧‧‧基板
1191‧‧‧算術邏輯單元(ALU)
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面(匯流排I/F)
1199‧‧‧可重寫ROM
1200‧‧‧記憶體元件
1201‧‧‧電路
1202‧‧‧電路
1203‧‧‧開關
1204‧‧‧開關
1206‧‧‧邏輯元件
1207‧‧‧電容器
1208‧‧‧電容器
1209‧‧‧電晶體
1210‧‧‧電晶體
1213‧‧‧電晶體
1214‧‧‧電晶體
1220‧‧‧電路
1300A‧‧‧攜帶型裝置
1300B‧‧‧攜帶型裝置
1300C‧‧‧攜帶型裝置
1310‧‧‧外殼
1311‧‧‧第一區域
1312‧‧‧第二區域
2100‧‧‧n通道電晶體
2200‧‧‧p通道電晶體
3001‧‧‧第一佈線
3002‧‧‧第二佈線
3003‧‧‧第三佈線
3004‧‧‧第四佈線
3005‧‧‧第五佈線
3200‧‧‧電晶體
3300‧‧‧電晶體
3400‧‧‧電容器
4000‧‧‧RFIC標籤
5000‧‧‧基板
5001‧‧‧像素部分
5002‧‧‧第一掃描線驅動器電路
5003‧‧‧第二掃描線驅動器電路
5004‧‧‧信號線驅動器電路
5010‧‧‧電容器佈線
5012‧‧‧閘極佈線
5013‧‧‧閘極佈線
5014‧‧‧源或汲電極
5016‧‧‧電晶體
5017‧‧‧電晶體
5018‧‧‧第一液晶元件
5019‧‧‧第二液晶元件
5020‧‧‧像素
5021‧‧‧開關電晶體
5022‧‧‧驅動器電晶體
5023‧‧‧電容器
5024‧‧‧發光元件
5025‧‧‧信號線
5026‧‧‧掃描線
5027‧‧‧電力供應線
5028‧‧‧共同電極
5100‧‧‧集結粒
5120‧‧‧基板
5161‧‧‧區域
8000‧‧‧顯示模組
8001‧‧‧上部蓋
8002‧‧‧下部蓋
8003‧‧‧觸控面板
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧電池
8007‧‧‧背光單元
8008‧‧‧光源
8009‧‧‧框
8010‧‧‧印刷板
8011‧‧‧電池組
圖1為說明本發明之一個具體實例之半導體裝置之橫截面圖。
圖2為說明本發明之一個具體實例之半導體裝置之橫截面圖。
圖3為說明本發明之一個具體實例之半導體裝置之橫截面圖。
圖4為說明本發明之一個具體實例之半導體裝置之橫截面圖。
圖5A至圖5D為CAAC-OS之橫截面之經Cs校正高解析度TEM影像及CAAC-OS之橫截面示意圖。
圖6A至圖6D為CAAC-OS之平面之經Cs校正高解析度TEM影像。
圖7A至圖7C展示藉由XRD進行的CAAC-OS及單晶氧化物半導體之結構分析。
圖8A及圖8B展示CAAC-OS之電子繞射圖案。
圖9展示藉由電子輻射誘發的In-Ga-Zn氧化物之晶體部分之改變。
圖10A至圖10C為堆疊之半導體層之橫截面圖及其能帶圖。
圖11A至圖11C為說明本發明之一個具體實例的製造電 晶體之方法之橫截面圖。
圖12A及圖12B為說明本發明之一個具體實例的製造電晶體之方法之橫截面圖。
圖13為說明本發明之一個具體實例的製造電晶體之方法之橫截面圖。
圖14為說明本發明之一個具體實例的製造電晶體之方法之橫截面圖。
圖15為說明本發明之一個具體實例的製造電晶體之方法之橫截面圖。
圖16為說明本發明之一個具體實例的製造電晶體之方法之橫截面圖。
圖17為說明本發明之一個具體實例的製造電晶體之方法之橫截面圖。
圖18A及圖18B各為本發明之一個具體實例之半導體裝置之電路圖。
圖19A及圖19B各為本發明之一個具體實例之記憶體裝置之電路圖。
圖20為本發明之一個具體實例的RFIC標籤之方塊圖。
圖21A至圖21F說明本發明之一個具體實例的RFIC標籤之應用實例。
圖22為說明本發明之一個具體實例之CPU之方塊圖。
圖23為本發明之一個具體實例之記憶體元件之電路圖。
圖24A至圖24C為本發明之一個具體實例的顯示裝置之俯視圖及電路圖。
圖25說明本發明之一個具體實例之顯示模組。
圖26A至圖26F說明本發明之一個具體實例之電子裝置。
圖27A1、圖27A2、圖27A3、圖27B1、圖27B2、圖27C1及圖27C2說明本發明之一個具體實例之電子裝置。
下文，將參看圖式詳細描述本發明之具體實例。然而，本發明不限於以下描述，且熟習此項技術者易於理解，本文中揭示之模式及細節可以各種方式修改。此外，不要將本發明解釋為限於具體實例之描述。在參看圖式描述本發明之結構過程中，將共同參考數字用於不同圖式中之相同部分。注意，將相同陰影圖案應用於類似部分，且在一些情況下，類似部分並不特別由參考編號來表示。
注意，為了清晰起見，可誇大圖中的膜(層)或區域之大小、厚度。
電壓通常指給定電位與參考電位(例如，源電位或地面電位(GND))之間的電位差。電壓可被稱作電位，且反之亦然。
注意，本說明書中諸如「第一」及「第二」之序數係為了方便起見而使用，且不表示步驟之次序或層之堆疊次序。因此，舉例而言，術語「第一」可由術語「第二」、「第三」或類似者恰當地替換。此外，本說明書及類似者中之序數未必與用以指定本發明之一個具體實例的序數相同。
注意，舉例而言，當導電率足夠低時，在一些情況下，「半導體」包括「絕緣體」之特性。此外，在一些情況下，「半導體」與「絕緣體」不能嚴格地相互區分，此係因為「半導體」與「絕緣體」之間的邊界並不清晰。因此，在一些 情況下，本說明書中之「半導體」可叫作「絕緣體」。類似地，在一些情況下，本說明書中之「絕緣體」可叫作「半導體」。
此外，舉例而言，當導電率足夠高時，在一些情況下，「半導體」包括「導體」之特性。此外，在一些情況下，「半導體」與「導體」不能嚴格地相互區分，此係因為「半導體」與「導體」之間的邊界並不清晰。因此，在一些情況下，本說明書中之「半導體」可叫作「導體」。類似地，在一些情況下，本說明書中之「導體」可叫作「半導體」。
注意，半導體中之雜質指(例如)不同於半導體之主要組分的元素。舉例而言，具有低於0.1原子%之濃度的元素為雜質。舉例而言，當含有雜質時，能態密度(DOS)可形成於半導體中，載體遷移率可降低，或結晶度可減小。當半導體為氧化物半導體時，改變半導體之特性的雜質之實例包括第1族元素、第2族元素、第14族元素、第15族元素及不同於主要組分之過渡金屬；具體言之，存在(例如)氫(包括水)、鋰、鈉、矽、硼、磷、碳及氮。舉例而言，當半導體為氧化物半導體時，氧空位可因諸如氫之雜質之進入而形成。此外，當半導體為矽時，改變半導體之特性的雜質之實例包括氧、除氫外之第1族元素、第2族元素、第13族元素及第15族元素。
注意，在以下描述之具體實例中，絕緣體可經形成以具有(例如)單層結構或堆疊層結構，包括含有以下各者中之一或多者的絕緣體：硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿及鉭，除非另有指定。可將樹脂用作絕緣體。舉例而言，可使用含有聚 醯亞胺、聚醯胺、丙烯酸、矽酮或類似者之樹脂。在一些情況下，樹脂之用途不需要對絕緣體之頂表面執行的平坦化處理。藉由使用樹脂，可在短時間中形成厚膜；因此，可增加生產率。絕緣體可較佳地經形成以具有單層結構或堆疊層結構，包括含有以下各者之絕緣體：氧化鋁、氮氧化矽、氮化矽、氧化鎵、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭。
此外，在以下描述之具體實例中，導體可經形成以具有(例如)單層結構或堆疊層結構，包括含有以下各者中之一或多者的導體：硼、氮、氧、氟、矽、磷、鋁、鈦、鉻、錳、鈷、鎳、銅、鋅、鎵、釔、鋯、鉬、釕、銀、銦、錫、鉭及鎢，除非另有指定。替代地，可使用含有以上元素的合金或化合物之膜，可使用：含有鋁之導體；含有銅及鈦之導體；含有銅及錳之導體；含有銦、錫及氧之導體；含有鈦及氮之導體；或類似者。
在本說明書中，片語「A具有具濃度B之區域」包括(例如)「在深度方向中A之區域中之整個區域之濃度為B」、「在深度方向中A之區域中之平均濃度為B」、「在深度方向中A之區域中之濃度之中位值為B」、「在深度方向中A之區域中之濃度之最大值為B」、「在深度方向中A之區域中之濃度之最小值為B」、「在深度方向中A之區域中之濃度之收斂值為B」及「在量測中獲得可能值的A之區域中之濃度為B」。
在本說明書中，片語「A具有具大小B、長度B、厚度B、寬度B或距離B之區域」包括(例如)「在A之區域 中的整個區域之大小、長度、厚度、寬度或距離為B」、「A之區域之大小、長度、厚度、寬度或距離的平均值為B」、「A之區域之大小、長度、厚度、寬度或距離的中位值為B」、「A之區域之大小、長度、厚度、寬度或距離的最大值為B」、「A之區域之大小、長度、厚度、寬度或距離的最小值為B」、「A之區域之大小、長度、厚度、寬度或距離的收斂值為B」及「在量測中獲得可能值的A之區域之大小、長度、厚度、寬度或距離為B」。
在本說明書中，術語「平行」指示兩個直線之間形成的角度大於或等於-10°且小於或等於10°，且因此，亦包括角度大於或等於-5°且小於或等於5°之情況。術語「實質上平行」指示兩個直線之間形成的角度大於或等於-30°且小於或等於30°。術語「垂直」指示兩個直線之間形成的角度大於或等於80°且小於或等於100°，且因此包括角度大於或等於85°且小於或等於95°之情況。術語「實質上垂直」指示兩個直線之間形成的角度大於或等於60°且小於或等於120°。
<半導體裝置之結構>
圖1為本發明之一個具體實例之半導體裝置之橫截面圖。圖1中之左視圖說明在頻道長度方向上的電晶體491及電晶體492之橫截面。圖1中之右視圖說明沿著圖1中之左視圖中的點劃線(a-a')截取之橫截面。亦即，右視圖為在電晶體492之通道寬度方向上的橫截面圖，其跨導體404之中心。
圖1中說明之半導體裝置包括電晶體491；在電晶體491上之絕緣體478、導體469a及導體469b；在絕緣體 478上且與導體469a接觸之導體474a；在絕緣體478上且與導體469b接觸之導體474b；在絕緣體478、導體474a及導體474b上之絕緣體480；在絕緣體480上之絕緣體482及電容器493；在絕緣體482及電容器493上之絕緣體484、導體413及導體415；在絕緣體484、導體413及導體415上之絕緣體401；在絕緣體401上之絕緣體402；在絕緣體402上之電晶體492；在電晶體492上之絕緣體408；在絕緣體408上之絕緣體418；及在絕緣體418上之導體424a及導體424b。絕緣體401具有阻擋氧及氫之功能。注意，導體413、絕緣體401及絕緣體402可包括於電晶體492中。
圖3說明本發明之一個具體實例之半導體裝置之一實例，其不同於圖1中之實例。圖3中所說明之半導體裝置包括電晶體491；在電晶體491上之絕緣體478、導體469a及導體469b；在絕緣體478上且與導體469a接觸之導體474a；在絕緣體478上且與導體469b接觸之導體474b；在絕緣體478、導體474a及導體474b上之絕緣體480；在絕緣體480上之絕緣體484、導體413及導體415；在絕緣體484、導體413及導體415上之絕緣體401；在絕緣體401上之絕緣體402；在絕緣體402上之電晶體492；在電晶體492上之絕緣體408；在絕緣體408上之絕緣體418；在絕緣體418上之絕緣體486及電容器494；及在絕緣體486及電容器494上之導體424a及導體424b。注意，絕緣體401具有阻擋氧及氫之功能。注意，導體413、絕緣體401及絕緣體402可包括於電晶體492中。
圖4說明本發明之一個具體實例之半導體裝置之 一實例，其不同於圖1及圖3中之實例。圖4中所說明之半導體裝置包括電晶體491；在電晶體491上之絕緣體478、導體469a及導體469b；在絕緣體478上且與導體469a接觸之導體474a；在絕緣體478上且與導體469b接觸之導體474b；在絕緣體478、導體474a及導體474b上之絕緣體480；在絕緣體480上之絕緣體482及電容器493；在絕緣體482及電容器493上之絕緣體484、導體413及導體415；在絕緣體484、導體413及導體415上之絕緣體401；在絕緣體401上之絕緣體402；在絕緣體402上之電晶體492；在電晶體492上之絕緣體408；在絕緣體408上之絕緣體418；在絕緣體418上之絕緣體486及電容器494；及在絕緣體486及電容器494上之導體424a及導體424b。絕緣體401具有阻擋氧及氫之功能。注意，導體413、絕緣體401及絕緣體402可包括於電晶體492中。
以下描述圖1中所說明之半導體裝置。關於圖1中所說明之半導體裝置的描述可應用於圖3及圖4中所說明之半導體裝置。電晶體491包括一半導體基板400；在半導體基板400上之絕緣體462；在絕緣體462上之導體454；及與導體454之側表面接觸的絕緣體470。半導體基板400包括區域446a、區域446b、區域444a及區域444b。區域446a及區域446b為半導體基板400中既不與導體454、亦不與絕緣體470重疊之區域。區域444a及區域444b為半導體基板400中與絕緣體470重疊之區域。
對於半導體基板400，舉例而言，可使用矽、鍺或類似者之單一材料半導體，或碳化矽、矽鍺、砷化鎵、氮 化鎵、磷化銦、氧化鋅、氧化鎵或類似者之合成半導體。對於半導體基板400，可使用非晶形半導體或結晶半導體，且結晶半導體之實例包括單晶半導體、多晶半導體及微晶半導體。
絕緣體462充當電晶體491之閘極絕緣體。導體454充當電晶體491之閘電極。絕緣體470充當導體454之側壁絕緣體(亦被稱作側壁)。區域446a及446b充當電晶體491之源極區域及汲極區域。區域444a及444b充當電晶體491之經輕微摻雜之汲極(LDD)區域。
區域444a及444b可藉由將導體454用作遮罩添加雜質來形成。在此之後，形成絕緣體470，且將導體454及絕緣體470用作遮罩來添加雜質，使得可形成區域446a及446b。因此，當使用同一種類之雜質形成區域444a及444b及區域446a及446b時，區域及444b具有比區域446a及446b低的雜質濃度。
當電晶體491包括區域444a及444b時，可抑制短通道效應。因此，此結構適合於小型化。
電晶體491由絕緣體442或類似者保持為遠離半導體基板400中提供之另一電晶體。雖然圖1展示絕緣體442係藉由淺槽隔離(STI)方法形成之一實例，但本發明之一個具體實例不限於此。舉例而言，替代絕緣體442，可使用由矽之局部氧化(LOCOS)方法形成的絕緣體，使得將電晶體彼此分開。
注意，電晶體491之結構不限於圖1中所說明之結構。舉例而言，可使用半導體基板400具有突出(亦被稱作突起或鰭)之結構，如圖2中所說明之電晶體491。在圖2 中所說明之電晶體491之結構中，如與圖1中所說明之有效通道寬度相比，關於佔據面積之有效通道寬度可增大。因此，可增大電晶體491之接通狀態電流。
圖1中所說明之電晶體492包括：在絕緣體402上之半導體406a；在半導體406a上之半導體406b；與半導體406b之頂表面接觸之導體416a及導體416b；與半導體406a之側表面、半導體406b之頂表面及側表面、導體416a之頂表面及側表面及導體416b之頂表面及側表面接觸的半導體406c；在半導體406c上之絕緣體412；及在絕緣體412上之導體404。雖然導體413、絕緣體401及絕緣體402此處為獨立於電晶體492之組件，但本發明之一個具體實例不限於此。舉例而言，導體413、絕緣體401及絕緣體402可包括於電晶體492中。
當導體413、絕緣體401及絕緣體402包括於電晶體492中時，導體413充當電晶體492之閘電極。絕緣體402充當電晶體492之閘極絕緣體。導體416a及導體416b充當電晶體492之源電極及汲電極。絕緣體412充當電晶體492之閘極絕緣體。導體404充當電晶體492之閘電極。
導體413及導體404充當電晶體492之閘電極，且可供應有不同電位。舉例而言，藉由將負或正閘極電壓施加至導體413，可控制電晶體492之臨限電壓。藉由導體413，可將電場亦供應至在僅使用導體404之情況下電場難以到達之區域；因此，電晶體492之亞臨限擺動值(亦被稱作S值)可為小的。因此，電晶體492之關斷狀態電流可為低的。替代地，電晶體492未必包括導體413。
在圖1中所說明之電晶體中，導體416a及導體416b並不與半導體406b之側表面接觸。因此，自充當閘電極之導體404施加至半導體406b之側表面的電場不太可能受到導體416a及導體416b阻擋。導體416a及導體416b不與絕緣體402之頂表面接觸。因此，未消耗自絕緣體402釋放之過多氧(氧)來氧化導體416a及導體416b。因此，在圖1中所說明之電晶體中，自絕緣體402釋放之過多氧(氧)可有效率地用以減小半導體406b中之氧空位。換言之，具有圖1中所說明之結構的電晶體具有優異電特性，諸如，高接通狀態電流、高場效遷移率、小亞臨限擺動值及高可靠性。
雖然圖1及類似者展示充當源電極及汲電極之導體416a及導體416b僅與半導體406b之頂表面接觸的一實例，但本發明之一個具體實例之電晶體結構不限於此。舉例而言，導體416a及導體416b可與半導體406b之頂表面及側表面、絕緣體402之頂表面及類似者接觸。
絕緣體402較佳地為含有過多氧之絕緣體。
含有過多氧之絕緣體意謂藉由(例如)熱處理自其釋放氧之絕緣體。含有過多氧之氧化矽意謂可藉由(例如)熱處理或類似者釋放氧之氧化矽。因此，絕緣體402為可移動氧之絕緣體。換言之，絕緣體402可為具有氧傳輸性質之絕緣體。舉例而言，絕緣體402可為具有比半導體406a高的氧傳輸性質之絕緣體。
在一些情況下，含有過多氧之絕緣體具有減小半導體406b中之氧空位的功能。此氧空位形成半導體406b中之DOS，且充當電洞陷阱或類似者。此外，氫來到此等氧空 位之位點，且形成充當載流子之電子。因此，藉由減小半導體406b中之氧空位，電晶體492可具有穩定的電特性。
此處，藉由熱處理自其釋放氧之絕緣體可釋放氧，在100℃至700℃或100℃至500℃之表面溫度範圍中，在熱脫附譜(TDS)分析中，其量高於或等於1×1018個原子/立方公分、高於或等於1×1019個原子/立方公分或高於或等於1×1020個原子/立方公分(轉換成氧原子之數目)。
此處，以下描述使用TDS分析來量測釋放的氧之量之方法。
在TDS分析中來自量測樣本的釋放之氣體之總量與釋放之氣體的離子強度之整數值成比例。接著，進行與參考樣品之比較，藉以可計算釋放之氣體的總量。
舉例而言，可使用含有預定密度之氫的矽基板(其為參考樣品)之TDS結果及量測樣本之TDS結果，根據以下式計算來自量測樣本的釋放之氧分子之數目(No2)。此處，假定在TDS分析中獲得的具有32之質量對電荷比之所有氣體源自氧分子。注意，不考慮為具有32之質量對電荷比之CH3OH，此係因為其不大可能存在。此外，亦不考慮包括為氧原子之同位素的具有17或18之質量對電荷比之氧原子的氧分子，此係因為在天然界中，此分子之比例微乎其微。
此處，使用式NO2=NH2/SH2×SO2×α。
藉由將自參考樣品解吸附的氫分子之數目轉換成密度來獲得值NH2。在使參考樣品經受TDS分析之情況下，值SH2為離子強度之整數值。此處，參考樣品之參考值經設定至NH2/SH2。值So2為當藉由TDS分析量測樣本時的離子強度 之整數值。值α為在TDS分析中影響離子強度之係數。上式之細節，請參考日本公開專利申請案第H6-275697號。將含有一定量之氫原子的矽基板用作參考樣品，藉由由ESCO Ltd.生產之熱脫附譜設備EMD-WA1000S/W來量測釋放之氧的量。
此外，在TDS分析中，將氧部分地偵測為氧原子。可自氧分子之電離速率計算氧分子與氧原子之間的比率。注意，由於以上α包括氧分子之電離速率，因此亦可經由釋放之氧分子之量的評估來估計釋放之氧原子的量。
注意，No2為釋放之氧分子的量。釋放之氧的量在經轉換成氧原子之情況下為釋放之氧分子的量之兩倍。
此外，藉由熱處理自其釋放氧之絕緣體可含有過氧化氫自由基。具體言之，歸因於過氧化氫自由基之自旋密度大於或等於5×1017轉/立方公分。注意，含有過氧化氫自由基之絕緣體可具有不對稱信號，其中在ESR中，g因數大致為2.01。
可使用氧過多氧化矽(SiOx(X>2))來形成含有過多氧之絕緣體。在氧過多氧化矽(SiOx(X>2))中，每單位體積的氧原子之數目超過根據單位體積的矽原子之數目之兩倍。每單位體積的矽原子之數目及氧原子之數目係藉由拉塞福背向散射光譜法(RBS)量測。
半導體406b可由導體404(半導體由被稱作包圍通道(s通道)結構的導體之電場電包圍之結構)之電場電包圍。因此，在一些情況下，通道形成於整個半導體406b(塊體)中。在s通道結構中，大量電流可在電晶體之源極與汲 極之間流動，使得可獲得高接通狀態電流。
s通道結構適合於小型化電晶體，此係因為可獲得高接通狀態電流。包括小型化電晶體之半導體裝置可具有高整合程度及高密度。舉例而言，電晶體之通道長度較佳地小於或等於40nm、更佳地小於或等於30nm、再更佳地小於或等於20nm，且電晶體之通道寬度較佳地小於或等於40nm、更佳地小於或等於30nm、再更佳地小於或等於20nm。
注意，通道長度指(例如)在半導體(或當電晶體開時電流在半導體中流動之一部分)與閘電極相互重疊之區域或通道形成於電晶體之俯視圖中之區域中的源極(源極區域或源電極)與汲極(汲極區域或汲電極)之間的距離。在一個電晶體中，在所有區域中之通道長度未必相同。換言之，在一些情況下，一個電晶體之通道長度不限於一個值。因此，在本說明書中，通道長度為在形成通道之區域中的值、最大值、最小值或平均值中之任一者。
通道寬度指(例如)源極與汲極在半導體(或當電晶體開時電流在半導體中流動之一部分)與閘電極相互重疊之區域或通道形成於電晶體之俯視圖中之區域中面向彼此的一部分之長度。在一個電晶體中，所有區域中之通道寬度未必具有相同值。換言之，在一些情況下，一個電晶體之通道寬度不固定至一個值。因此，在本說明書中，通道寬度為在形成通道之區域中的值、最大值、最小值或平均值中之任一者。
注意，取決於電晶體結構，在一些情況下，在實際上形成通道之區域中的通道寬度(下文被稱作有效通道寬 度)不同於在電晶體之俯視圖中展示之通道寬度(下文被稱作表觀通道寬度)。舉例而言，在具有三維結構之電晶體中，有效通道寬度大於電晶體之俯視圖中展示的表觀通道寬度，且在一些情況下，不能忽略其影響。舉例而言，在具有三維結構之小型化電晶體中，在一些情況下，在半導體之側表面中形成的通道區域之比例高於在半導體之頂表面中形成的通道區域之比例。在彼情況下，當實際上形成通道時獲得的有效通道寬度大於俯視圖中展示之表觀通道寬度。
在具有三維結構之電晶體中，在一些情況下，有效通道寬度難以量測。舉例而言，為了自設計值估計有效通道寬度，有必要假定半導體之形狀係已知的。因此，在並不準確已知半導體之形狀的情況下，難以準確地量測有效通道寬度。
因此，在本說明書中，在電晶體之俯視圖中，在一些情況下，為在半導體與閘電極相互重疊之區域中源極與汲極面向彼此的一部分之長度之表觀通道寬度被稱作包圍通道寬度(SCW)。此外，在本說明書中，在僅使用術語「通道寬度」之情況下，其可表示包圍通道寬度及表觀通道寬度。替代地，在本說明書中，在一些情況下，在僅使用術語「通道寬度」之情況下，其可表示有效通道寬度。注意，可藉由獲得且分析橫截面TEM影像及類似者來判定通道長度、通道寬度、有效通道寬度、表觀通道寬度、包圍通道寬度及類似者之值。
注意，在電晶體的場效遷移率、每通道寬度之電流值及類似者係藉由計算獲得之情況下，可將包圍通道寬度 用於計算。在彼情況下，在一些情況下獲得與在將有效通道寬度用於計算之情況下的值不同的值。
以下描述可用作半導體406a、半導體406b、半導體406c或類似者的氧化物半導體之結構。在本說明書中，三方及菱形晶體系統包括於六邊形晶體系統中。
<氧化物半導體結構>
以下描述氧化物半導體之結構。
將氧化物半導體分類成單晶氧化物半導體及非單晶氧化物半導體。非單晶氧化物半導體之實例包括c軸對準之結晶氧化物半導體(CAAC-OS)、多晶氧化物半導體、奈米晶氧化物半導體(nc-OS)、非晶狀氧化物半導體(非晶狀OS)及非晶形氧化物半導體。
自另一視角，將氧化物半導體分類成非晶形氧化物半導體及結晶氧化物半導體。結晶氧化物半導體之實例包括單晶氧化物半導體、CAAC-OS、多晶氧化物半導體及nc-OS。
已知通常將非晶形結構定義為亞穩定且不固定，且為各向同性且不具有不均勻結構。換言之，非晶形結構具有靈活結合角及短程規則，但不具有長程規則。
此意謂不能將固有穩定氧化物半導體看作完全非晶形氧化物半導體。此外，不能將並非各向同性之氧化物半導體(例如，在微觀區域中具有週期性結構之氧化物半導體)看作完全非晶形氧化物半導體。注意，非晶狀OS在微觀區域中具有週期性結構，但同時，具有空隙且具有不穩定結構。出於此原因，非晶狀OS具有類似於非晶形氧化物半導體 之物理性質的物理性質。
<CAAC-OS>
首先，描述CAAC-OS。
CAAC-OS為具有複數個c軸對準之晶體部分(亦被稱作集結粒)的氧化物半導體中之一者。
在使用透射電子顯微鏡(TEM)獲得的CAAC-OS之亮場影像與繞射圖案之組合分析影像(亦被稱作高解析度TEM影像)中，可觀測到複數個集結粒。然而，在高解析度TEM影像中，並不明顯地觀測到集結粒之間的邊界(亦即，晶界)。因此，在CAAC-OS中，不太可能發生歸因於晶界的電子遷移率之減小。
以下描述藉由TEM觀測到之CAAC-OS。圖5A展示自實質上平行於樣本表面之方向觀測的CAAC-OS之橫截面之高解析度TEM影像。藉由球體偏差校正器功能獲得高解析度TEM影像。藉由球體偏差校正器功能獲得之高解析度TEM影像特定地被稱作經Cs校正高解析度TEM影像。可藉由(例如)由JEOL Ltd.製造之原子解析度分析電子顯微鏡JEM-ARM200F獲得經Cs校正高解析度TEM影像。
圖5B為圖5A中之區域(1)之放大的經Cs校正高解析度TEM影像。圖5B展示以分層方式排列於集結粒中的金屬原子。每一金屬原子層具有反映其上形成CAAC-OS之表面(下文，該表面被稱作形成表面)或CAAC-OS之頂表面的不均勻性之組態，且平行於該形成表面或CAAC-OS之頂表面排列。
如圖5B中所展示，CAAC-OS具有特性原子排 列。特性原子排列由圖5C中之輔助線表示。圖5B及圖5C證明，集結粒之大小大於或等於1nm，或大於或等於3nm，且由集結粒之傾斜造成的空間之大小大致為0.8nm。因此，集結粒也可被稱作奈米晶體(nc)。CAAC-OS可被稱作包括c軸對準之奈米晶體(CANC)的氧化物半導體。
此處，根據經Cs校正高解析度TEM影像，在基板5120上的CAAC-OS之集結粒5100之示意性排列由磚塊或塊經堆疊之此結構說明(見圖5D)。集結粒如在圖5C中所觀測傾斜之部分對應於圖5D中展示之區域5161。
圖6A展示自實質上垂直於樣本表面之方向觀測的CAAC-OS之平面之經Cs校正高解析度TEM影像。圖6B、圖6C及圖6D分別為圖6A中之區域(1)、(2)及(3)的放大之經Cs校正高解析度TEM影像。圖6B、圖6C及圖6D指示按三角形、四邊形或六邊形組態排列於集結粒中之金屬原子。然而，在不同集結粒之間不存在金屬原子之排列的規則性。
接下來，描述藉由X射線繞射(XRD)分析之CAAC-OS。舉例而言，當藉由平面外方法分析包括InGaZnO4晶體的CAAC-OS之結構時，峰值呈現在大約31°之繞射角(2θ)處，如圖7A中所展示。此峰值自InGaZnO4晶體之(009)平面得到，其指示CAAC-OS中之晶體具有c軸對準，且c軸在實質上垂直於形成表面或CAAC-OS之頂表面的方向上對準。
注意，在藉由平面外方法進行的CAAC-OS之結構分析中，除了在大約31°之2θ處的峰值之外，當2θ為大約 36°時，另一峰值亦可出現。在大約36°之2θ處的峰值指示不具有c軸對準之晶體包括於CAAC-OS之部分中。較佳地，在藉由平面外方法分析之CAAC-OS中，當2θ為大約31°時，峰值出現，且當2θ為大約36°時，峰值不出現。
另一方面，在藉由X射線在實質上垂直於c軸之方向上入射於樣本上的平面內方法進行的CAAC-OS之結構分析中，當2θ為大約56°時，峰值出現。此峰值係歸因於InGaZnO4晶體之(110)平面。在CAAC-OS之情況下，當按固定在大約56°之2θ執行分析(Φ掃描)且其中將樣本表面之法線向量用作軸線(Φ軸線)來旋轉樣本(如圖7B中所展示)，並不明顯地觀測到峰值。相比之下，在InGaZnO4之單晶氧化物半導體之情況下，當按大約56°之2θ執行Φ掃描(如圖7C中所展示)時，觀測到自等效於(110)平面之晶體平面得到的六個峰值。因此，使用XRD之結構分析展示a軸及b軸之方向不規則地定向於CAAC-OS中。
接下來，描述藉由電子繞射分析之CAAC-OS。舉例而言，當具有300nm之探針直徑的電子束在平行於樣本表面之方向上入射於包括InGaZnO4晶體之CAAC-OS上時，可獲得圖8A中所展示之繞射圖案(亦被稱作選定面積傳輸電子繞射圖案)。在此繞射圖案中，包括自InGaZnO4晶體之(009)平面得到的光點。因此，電子繞射亦指示CAAC-OS中包括之集結粒具有c軸對準，且在實質上垂直於形成表面或CAAC-OS之頂表面之方向上對準c軸。同時，圖8B展示按以下方式獲得之繞射圖案：具有300nm之探針直徑的電子束在垂直於樣本表面之方向上入射於同一樣本上。如圖8B中所 展示，觀測環狀繞射圖案。因此，電子繞射亦指示包括於CAAC-OS中的集結粒之a軸及b軸不具有規則對準。圖8B中之第一環被考慮為自InGaZnO4晶體之(010)平面、(100)平面及類似者得到。圖8B中之第二環被考慮為自(110)平面及類似者得到。
如上所述，CAAC-OS為具有高結晶度之氧化物半導體。雜質之進入、缺陷之產生或類似者可降低氧化物半導體之結晶度。此意謂CAAC-OS具有少量雜質及缺陷(例如，氧空位)。
注意，雜質意謂不同於氧化物半導體之主要組分的元素，諸如，氫、碳、矽或過渡金屬元素。舉例而言，具有比氧化物半導體中包括之金屬元素高的結合至氧之強度的元素(具體言之，矽或類似者)自氧化物半導體提取氧，此導致原子排列之無序及減小的氧化物半導體之結晶度。諸如鐵或鎳之重金屬、氬、二氧化碳或類似者具有大在原子半徑(或分子半徑)，且因此干擾氧化物半導體之原子排列，且降低結晶度。
具有雜質或缺陷的氧化物半導體之特性可因光、熱量或類似者而改變。氧化物半導體中含有之雜質可充當載流子陷阱或充當載流子產生源。此外，氧化物半導體中之氧空位充當載流子陷阱或充當載流子產生源(當氫俘獲於其中時)。
具有少量雜質及氧空位之CAAC-OS為具有低載流子密度(具體言之，低於8×1011/cm3、較佳地低於1×1011/cm3、更佳地低於1×1010/cm3，且高於或等於 1×10-9/cm3)的氧化物半導體。此氧化物半導體被稱作高純化之純質或實質上高純化之純質氧化物半導體。CAAC-OS具有低雜質濃度及低密度之缺陷狀態。因此，CAAC-OS可被稱作具有穩定特性之氧化物半導體。
<nc-OS>
接下來，描述nc-OS。
nc-OS具有觀測到晶體部分之區域及在高解析度TEM影像中並未明顯地觀測到晶體部分之區域。在多數情況下，nc-OS中包括的晶體部分之大小大於或等於1nm且小於或等於10nm，或大於或等於1nm且小於或等於3nm。注意，在一些情況下，包括具有大於或等於10nm且小於或等於100nm之大小之晶體部分的氧化物半導體被稱作微晶氧化物半導體。舉例而言，在nc-OS之高解析度TEM影像中，在一些情況下，並未明顯地觀測到晶界。注意，奈米晶體之來源與CAAC-OS中的集結粒之來源相同係有可能的。因此，在以下描述中，nc-OS之晶體部分可被稱作集結粒。
在nc-OS中，微觀區域(例如，具有大於或等於1nm且小於或等於10nm之大小的區域，詳言之，具有大於或等於1nm且小於或等於3nm之大小的區域)具有週期性原子排列。在nc-OS中之不同集結粒之間不存在晶體定向之規則性。因此，未觀測到整個膜之定向。因此，取決於分析方法，不能將nc-OS與非晶狀OS或非晶形氧化物半導體區分開來。舉例而言，當使用具有大於集結粒之大小之直徑的X射線藉由平面外方法分析nc-OS時，展示晶體平面之峰值不出現。此外，當使用具有大於集結粒之大小之探針直徑(例 如，50nm或更大)的電子束使nc-OS經受電子繞射時，觀測到如暈圈圖案之繞射圖案。同時，當使用具有靠近或小於集結粒之大小之探針直徑的電子束時，光點出現在nc-OS之非光束電子繞射圖案中。此外，在nc-OS之非光束電子繞射圖案中，在一些情況中展示呈圓形(環形)圖案的具有高亮度之區域。亦，在nc-OS之非光束電子繞射圖案中，在一些情況下，在環狀區域中展示複數個光點。
由於如上所提到在集結粒(奈米晶)之間不存在晶體定向之規則性，因此nc-OS亦可被稱作包括隨機對準之奈米晶(RANC)的氧化物半導體或包括未對準之奈米晶(NANC)的氧化物半導體。
nc-OS為如與非晶形氧化物半導體相比具有高規則性之氧化物半導體。因此，nc-OS有可能具有比非晶形氧化物半導體低的密度之缺陷狀態。注意，在nc-OS中之不同集結粒之間不存在晶體定向之規則性。因此，nc-OS具有比非晶狀OS及CAAC-OS高的密度之缺陷狀態。
<非晶狀OS>
非晶狀OS為具有在nc-OS與非晶形氧化物半導體之間的中間結構之氧化物半導體。
在非晶狀OS之高解析度TEM影像中，可觀測到空隙。此外，在高解析度TEM影像中，存在明顯地觀測到晶體部分之區域及未觀測到晶體部分之區域。
非晶狀OS具有不穩定結構，此係因為其含有空隙。為了驗證與CAAC-OS及nc-OS相比，非晶狀OS具有不穩定結構，以下描述由電子輻射引起的結構之改變。
將非晶狀OS(樣本A)、nc-OS(樣本B)及CAAC-OS(樣本C)製備為經受電子輻射之樣本。樣本中之每一者為In-Ga-Zn氧化物。
首先，獲得每一樣本之高解析度橫截面TEM影像。高解析度橫截面TEM影像展示所有樣本具有晶體部分。
注意，如下判定將哪一部分視為晶體部分。已知，InGaZnO4晶體之單位晶胞具有在c軸方向上堆疊包括三個In-O層及六個Ga-Zn-O層之九個層的結構。鄰近層之間的距離等效於(009)平面上之晶格間距(亦被稱作d值)。自晶體結構分析將該值計算為0.29nm。因此，晶格條紋之間的晶格間距大於或等於0.28nm且小於或等於0.30nm之一部分被視為InGaZnO4之晶體部分。晶格條紋中之每一者對應於InGaZnO4晶體之a-b平面。
圖9展示每一樣本中的晶體部分(在22個點至45個點處)之平均大小之改變。注意，晶體部分大小對應於晶格條紋之長度。圖9指示在非晶狀OS中之晶體部分大小隨累積的電子劑量之增大而增大。具體言之，如由圖9中之(1)展示，在TEM觀測開始時大致1.2nm之晶體部分生長至在4.2 x 108e-/nm2之累積電子劑量下大致2.6nm之大小。相比之下，在nc-OS及CAAC-OS中之晶體部分大小展示自電子輻射之開始至4.2 x 108e-/nm2之累積電子劑量的極小改變。具體言之，如由圖9中之(2)及(3)展示，nc-OS及CAAC-OS中之平均晶體大小分別大致1.4nm及大致2.1nm，與累積電子劑量無關。
以此方式，非晶狀OS中的晶體部分之生長由電 子輻射誘發。相比之下，在nc-OS及CAAC-OS中，晶體部分之生長幾乎不由電子輻射誘發。因此，如與nc-OS及CAAC-OS相比，非晶狀OS具有不穩定結構。
非晶狀OS具有比nc-OS及CAAC-OS低的密度，此係因為其含有空隙。具體言之，非晶狀OS之密度高於或等於具有相同組成物的單晶氧化物半導體之密度之78.6%且低於92.3%。nc-OS及CAAC-OS中之每一者之密度高於或等於具有相同組成物的單晶氧化物半導體之密度之92.3%且低於100%。注意，難以沈積物具有低於單晶氧化物半導體之密度之78%的密度之氧化物半導體。
舉例而言，在氧化物半導體具有In：Ga：Zn=1：1：1之原子比率的情況下，具有菱形晶體結構的單晶InGaZnO4之密度為g/cm3。因此，在氧化物半導體具有In：Ga：Zn=1：1：1之原子比率的情況下，非晶狀OS之密度高於或等於5.0g/cm3且低於5.9g/cm3。舉例而言，在氧化物半導體具有In：Ga：Zn=1：1：1之原子比率的情況下，nc-OS及CAAC-OS中之每一者之密度高於或等於5.9g/cm3且低於6.3g/cm3。
注意，存在具有某一組成物之氧化物半導體不能存在於單晶結構中的可能性。在彼情況下，具有不同組成物之單晶氧化物半導體按充分比率組合，其使計算等效於具有所要的組成物之單晶氧化物半導體之密度的密度成為可能。可根據具有不同組成物之單晶氧化物半導體的組合比，使用經加權平均值來計算具有所要的組成物之單晶氧化物半導體之密度。注意，較佳地使用儘可能少種類之單晶氧化物半導體來計算密度。
如上所述，氧化物半導體具有各種結構及各種性質。注意，舉例而言，氧化物半導體可為包括非晶形氧化物半導體、非晶狀OS、nc-OS及CAAC-OS之兩個或兩個以上膜的堆疊層。
可將以上氧化物半導體用作半導體406a、半導體406b、半導體406c或類似者。
接下來，描述可用作半導體406a、半導體406b、半導體406c或類似者的半導體之其他組分。
舉例而言，半導體406b為含有銦之氧化物半導體。舉例而言，氧化物半導體可藉由含有銦而具有高載流子遷移率(電子遷移率)。半導體406b較佳地含有元素M。元素M較佳地為鋁、鎵、釔、錫或類似者。可用作元素M之其他元素為硼、矽、鈦、鐵、鎳、鍺、釔、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢及類似者。注意，可將以上元素中之兩個或兩個以上組合地用作元素M。舉例而言，元素M為具有與氧之高結合能量的元素。元素M為其與氧之結合能量高於銦之結合能量的元素。舉例而言，元素M為可增大氧化物半導體之能隙的元素。此外，半導體406b較佳地含有鋅。舉例而言，當氧化物半導體含有鋅時，氧化物半導體易於結晶。
注意，半導體406b不限於含有銦之氧化物半導體。半導體406b可為(例如)不含有銦且含有鋅之氧化物半導體、不含有銦且含有鎵之氧化物半導體或不含有銦且含有錫之氧化物半導體，例如，氧化鋅錫或氧化鎵錫。
對於半導體406b，可使用具有寬能隙之氧化物。舉例而言，半導體406b之能隙大於或等於2.5eV且小於或等 於4.2eV，較佳地大於或等於2.8eV且小於或等於3.8eV，更佳地大於或等於3eV且小於或等於3.5eV。
舉例而言，半導體406a及半導體406c包括不同於半導體406b中包括之氧的一或多個元素。由於半導體406a及半導體406c各包括不同於半導體406b中包括之氧的一或多個元素，因此界面狀態不太有可能形成於半導體406a與半導體406b之間的界面及半導體406b與半導體406c之間的界面處。
半導體406a、半導體406b及半導體406c較佳地至少包括銦。在將In-M-Zn氧化物用作半導體406a之情況下，當將In與M之總和假定為100原子%時，In與M之比例較佳地設定至分別小於50原子%及大於50原子%，更佳地分別小於25原子%及大於75原子%。在將In-M-Zn氧化物用作半導體406b之情況下，當將In與M之總和假定為100原子%時，In與M之比例較佳地設定至分別大於5 25原子%及小於75原子%，更佳地分別大於34原子%及小於66原子%。在將In-M-Zn氧化物用作半導體406c之情況下，當將In與M之總和假定為100原子%時，In與M之比例較佳地設定至分別小於50原子%及大於50原子%，更佳地分別小於25原子%及大於75原子%。注意，半導體406c可為係與半導體406a之類型相同的類型之氧化物。
作為半導體406b，使用具有比半導體406a及406c之電子親和力高的電子親和力之氧化物。舉例而言，作為半導體406b，使用具有比半導體406a及406c之電子親和力高出0.07eV或0.07eV以上及1.3eV或1.3eV以下、較 佳地高出0.1eV或0.1eV以上及0.7eV或0.7eV以下、更佳地高出0.15eV或0.15eV以上及0.4eV或0.4eV以下之電子親和力的氧化物。注意，電子親和力指真空能階與傳導帶之底部之間的能量差。
氧化銦鎵具有小的電子親和力及高的阻氧性質。因此，半導體406c較佳地包括氧化銦鎵。鎵原子比率[Ga/(In+Ga)]為(例如)高於或等於70%，較佳地高於或等於80%，更佳地高於或等於90%。
此時，當施加閘極電壓時，通道形成於半導體406a、半導體406b及半導體406c中具有最高電子親和力之半導體406b中。
此處，在一些情況下，在半導體406a與半導體406b之間存在半導體406a與半導體406b之混合區域。此外，在一些情況下，在半導體406b與半導體406c之間存在半導體406b與半導體406c之混合區域。混合區域具有低界面狀態密度。出於彼原因，半導體406a、半導體406b及半導體406c之堆疊具有在每一界面處及在界面附近之能量連續地改變(連續接面)之能帶圖。注意，圖10A為半導體406a、半導體406b及半導體406c以此順序堆疊之橫截面圖。圖10B展示當半導體406c具有比半導體406a高之電子親和力時對應於圖10A中之點劃線P1-P2的傳導帶之底部之能量(Ec)。圖10C展示當半導體406c具有比半導體406a低之電子親和力時對應於圖10A中之點劃線P1-P2的傳導帶之底部之能量(Ec)。
此時，電子主要在半導體406b中、不在半導體 406a及半導體406c中移動。如上所述，當在半導體406a與半導體406b之間的界面之界面狀態密度及在半導體406b與半導體406c之間的界面之界面狀態密度減小時，半導體406b中之電子移動不太可能受到抑制，且電晶體492之接通狀態電流可增大。
隨著抑制電子移動之因素減少，電晶體492之接通狀態電流可增大。舉例而言，在不存在抑制電子移動之因素之情況下，假定有效率地移動電子。電子移動受到抑制，例如，在通道形成區域之實體不均勻性大之情況下。
因此，為了增大電晶體492之接通狀態電流，例如，具有半導體406b之頂表面或底表面(形成表面；此處，半導體406a)為1μm×1μm之量測面積的均方根(RMS)粗糙度小於1nm、較佳地小於0.6nm、更佳地小於0.5nm、再更佳地小於0.4nm。具有1μm×1μm之量測面積的平均表面粗糙度(亦被稱作Ra)小於1nm、較佳地小於0.6nm、更佳地小於0.5nm、再更佳地小於0.4nm。具有1μm×1μm之量測面積的最大差(峰值-谷值(P-V))小於10nm、較佳地小於9nm、更佳地小於8nm、再更佳地小於7nm。可使用由SII Nano Technology Inc.製造之掃描探針顯微鏡SPA-500來量測RMS粗糙度、Ra及P-V。
電子移動亦受到抑制，例如，在缺陷狀態之密度在形成通道之區域中高的情況下。
舉例而言，在半導體406b含有氧空位(亦由Vo表示)之情況下，在一些情況下，施體能階係藉由氫進入至氧空位之位點內而形成。在一些情況下，在以下描述中，氫 進入氧空位之位點之狀態由VoH表示。VoH為減小電晶體492之接通狀態電流的因素，此係因為VoH散射電子。注意，氧空位之位點因氧之進入比因氫之進入變得更穩定。因此，在一些情況下，藉由減小半導體406b中之氧空位，電晶體492之接通狀態電流可增大。
舉例而言，為了減小半導體406b中之氧空位，存在經由半導體406a將絕緣體402中之過多氧移動至半導體406b之方法。在此情況下，半導體406a較佳地為具有氧傳輸性質之層(氧穿過或傳輸所經由之層)。
藉由熱處理或類似者將氧自絕緣體402釋放且採集至半導體406a內。在一些情況下，氧存在，且與半導體406a中之原子分離，或存在且結合至氧或類似者。隨著密度變得較低(亦即，原子之間的空隔之數目變得較大)，半導體406a具有較高的氧傳輸性質。舉例而言，在半導體406a具有分層晶體結構且氧與層交叉之氧移動不太可能發生之情況下，半導體406a較佳地為具有適當的低結晶度之層。
半導體406a較佳地具有結晶度，使得傳輸過多氧(氧)，使得自絕緣體402釋放之過多氧(氧)到達半導體406b。舉例而言，在半導體406a為CAAC-OS之情況下，較佳地使用在層中部分地提供空間之結構，此係因為整個層變為CAAC，過多氧(氧)之傳輸係困難的。
在電晶體492具有s通道結構之情況下，通道形成於整個半導體406b中，如圖1中所展示。因此，隨著半導體406b具有的厚度愈大，通道區域變得愈大。換言之，半導體406b愈厚，電晶體492之接通狀態電流愈大。半導體406b 具有具大於或等於20nm、較佳地大於或等於40nm、更佳地大於或等於60nm、再更佳地大於或等於100nm之厚度的區域。注意，半導體406b具有具(例如)小於或等於300nm、較佳地小於或等於200nm、更佳地小於或等於150nm之厚度的區域，此係因為半導體裝置之生產率可降低。
此外，半導體406c之厚度較佳地儘可能地小以增大電晶體492之接通狀態電流。舉例而言，半導體406c之厚度小於10nm、較佳地小於或等於5nm、更佳地小於或等於3nm。同時，半導體406c具有阻擋鄰近絕緣體中包括的不同於氧之元素(諸如，氫及矽)進入至形成通道之半導體406b內的功能。出於此原因，較佳地，半導體406c具有某一厚度。舉例而言，半導體406c之厚度大於或等於0.3nm、較佳地大於或等於1nm、更佳地大於或等於2nm。半導體406c較佳地具有阻氧性質以抑止自絕緣體402及類似者釋放之氧向外擴散。
為了改良可靠性，較佳地，半導體406a之厚度大，且半導體406c之厚度小。舉例而言，半導體406a具有具(例如)大於或等於10nm、較佳地大於或等於20nm、更佳地大於或等於40nm、再更佳地大於或等於60nm之厚度的區域。當使半導體406a之厚度大時，自鄰近絕緣體與半導體406a之間的界面至形成通道之半導體406b的距離可為大的。由於半導體裝置之生產率可降低，半導體406a具有具(例如)小於或等於200nm、較佳地小於或等於120nm、更佳地小於或等於80nm之厚度的區域。
在形成通道之半導體406b與鄰近半導體406b之 半導體406a之間的界面處之矽濃度顯著地影響電晶體492之電特性；因此，較佳地，在該界面處之矽濃度足夠低。
舉例而言，具有低於1×1019原子/立方公分、較佳地低於5×1018原子/立方公分、更佳地低於2×1018原子/立方公分之矽濃度(其藉由次級離子質譜分析(SIMS)量測)的區域提供於半導體406b與半導體406a之間。具有低於1×1019原子/立方公分、較佳地低於5×1018原子/立方公分、更佳地低於2×1018原子/立方公分之矽濃度(其藉由SIMS量測)的區域提供於半導體406b與半導體406c之間。
較佳地，減小半導體406a及半導體406c中的氫之濃度以便減小半導體406b中的氫之濃度。半導體406a及半導體406c各具有藉由SIMS量測的氫之濃度低於或等於2×1020原子/立方公分、較佳地低於或等於5×1019原子/立方公分、更佳地低於或等於1×1019原子/立方公分、再更佳地低於或等於5×1018原子/立方公分之區域。較佳地，減小半導體406a及半導體406c中的氮之濃度以便減小半導體406b中的氮之濃度。半導體406a及半導體406c各具有藉由SIMS量測的氮之濃度低於5×1019原子/立方公分、較佳地低於或等於5×1018原子/立方公分、更佳地低於或等於1×1018原子/立方公分、再更佳地低於或等於5×1017原子/立方公分之區域。
以上三層結構為一實例。舉例而言，可使用無半導體406a或半導體406c之兩層結構。可使用將描述為半導體406a、半導體406b及半導體406c之實例的半導體中之任一者提供於半導體406a下方或上或半導體406c下方或上之四層結構。將描述為半導體406a、半導體406b及半導體406c 之實例的半導體中之任一者提供於以下位置中之兩者或兩者以上處的n層結構(n為5或以上之整數)：在半導體406a上、在半導體406a下方、在半導體406c上及在半導體406c下方。
將導體416a(及/或導體416b)之至少部分(或全部)提供於一半導體(例如，半導體406b)之一表面、側表面、頂表面及/或底表面之至少部分(或全部)上。
替代地，導體416a(及/或導體416b)之至少部分(或全部)與半導體(例如，半導體406b)之一表面、側表面、頂表面及/或底表面之至少部分(或全部)接觸。替代地，導體416a(及/或導體416b)之至少部分(或全部)與半導體(例如，半導體406b)之至少部分(或全部)接觸。
替代地，導體416a(及/或導體416b)之至少部分(或全部)電連接至半導體(例如，半導體406b)之一表面、側表面、頂表面及/或底表面之至少部分(或全部)。替代地，導體416a(及/或導體416b)之至少部分(或全部)電連接至半導體(例如，半導體406b)之至少部分(或全部)。
替代地，將導體416a(及/或導體416b)之至少部分(或全部)提供於半導體(例如，半導體406b)之一表面、側表面、頂表面及/或底表面之至少部分(或全部)附近。替代地，將導體416a(及/或導體416b)之至少部分(或全部)提供於半導體(例如，半導體406b)之至少部分(或全部)附近。
替代地，將導體416a(及/或導體416b)之至少部分(或全部)鄰近半導體(例如，半導體406b)之一表面、側表面、頂表面及/或底表面之至少部分(或全部)提供。替 代地，將導體416a(及/或導體416b)之至少部分(或全部)鄰近半導體(例如，半導體406b)之至少部分(或全部)提供。
替代地，將導體416a(及/或導體416b)之至少部分(或全部)傾斜地提供於半導體(例如，半導體406b)之一表面、側表面、頂表面及/或底表面之至少部分(或全部)上方。替代地，將導體416a(及/或導體416b)之至少部分(或全部)傾斜地提供於半導體(例如，半導體406b)之至少部分(或全部)上方。
替代地，將導體416a(及/或導體416b)之至少部分(或全部)提供於半導體(例如，半導體406b)之一表面、側表面、頂表面及/或底表面之至少部分(或全部)上方。替代地，將導體416a(及/或導體416b)之至少部分(或全部)提供於半導體(例如，半導體406b)之至少部分(或全部)上方。
雖然圖1及類似者展示充當源電極及汲電極之導體416a及導體416b僅與半導體406b之頂表面接觸的一實例，但本發明之一個具體實例之電晶體結構不限於此。舉例而言，導體416a及導體416b可與半導體406b之頂表面及側表面、絕緣體402之頂表面及類似者接觸。
在圖1中所說明之電晶體中，導體416a及導體416b並不與半導體406b之側表面接觸。因此，自充當閘電極之導體404施加至半導體406b之側表面的電場不太可能受到導體416a及導體416b阻擋。導體416a及導體416b不與絕緣體402之頂表面接觸。因此，未消耗自絕緣體402釋放之 過多氧(氧)來氧化導體416a及導體416b。因此，在圖1中所說明之電晶體中，自絕緣體402釋放之過多氧(氧)可有效率地用以減小半導體406b中之氧空位。換言之，具有圖1中所說明之結構的電晶體具有優異電特性，諸如，高接通狀態電流、高場效遷移率、小亞臨限擺動值及高可靠性。
圖1及類似者中所說明之絕緣體401及類似者提供於電晶體491與492及類似者之間。作為絕緣體401，使用含鋁氧化物，例如，氧化鋁。絕緣體401阻擋氧及氫，且其密度低於3.2g/cm3之氧化鋁係較佳的，因為其具有特別高的阻擋氫之功能。替代地，具有低結晶度之氧化鋁係較佳的，因為其阻擋氫之功能特別高。
舉例而言，在電晶體491為矽電晶體之情況下，可改良電晶體之電特性，此係因為可藉由自外部供應氫來減小矽之懸空鍵。舉例而言，可在含有氫之氣氛下藉由熱處理來執行氫之供應。替代地，舉例而言，將含有氫之絕緣體提供於電晶體491附近且執行熱處理，使得氫可擴散且供應至電晶體491。具體言之，在電晶體491上之絕緣體478較佳地為含有氫之絕緣體。注意，絕緣體478可具有單層結構或堆疊層結構。舉例而言，可使用包括氮氧化矽或氧化矽及氮化矽氧化物或氮化矽之堆疊層結構。
在100℃至700℃或100℃至500℃之表面溫度範圍中，在TDS分析(轉換成氫原子之數目)中，含有氫之絕緣體可釋放氫，其量大於或等於1×1018原子/立方公分、大於或等於1×1019原子/立方公分或大於或等於1×1020原子/立方公分。
自絕緣體478擴散之氫可穿過提供於絕緣體478之開口中的導體469、在絕緣體478上之導體474a及導體474b、在導體474上之導體421及類似者，到達電晶體492附近。然而，到達電晶體492的氫之量小，此係因為絕緣體401具有阻擋氫之功能。氫充當氧化物半導體中之載流子陷阱或載流子產生源，且在一些情況下，造成電晶體492之電特性的惡化。因此，由絕緣體401阻擋氫對於改良半導體裝置之效能及可靠性係重要的。注意，開口中嵌入之導體(例如，導體469)具有電連接諸如電晶體及電容器之元件的功能。
另一方面，舉例而言，藉由自外部將氧供應至電晶體492，可減小氧化物半導體中之氧空位；因此，在一些情況下，電晶體之電特性得以改良。舉例而言，可在含有氧之氣氛下藉由熱處理執行氧之供應。替代地，舉例而言，將含有過多氧(氧)之絕緣體提供於電晶體492附近，且執行熱處理，使得氧可擴散及供應至電晶體492。此處，作為電晶體492之絕緣體402，使用含有過多氧之絕緣體。
擴散之氧可經由層到達電晶體491；然而，由於絕緣體401具有阻擋氧之功能，因此到達電晶體491的氧之量小。在電晶體491為矽電晶體之情況下，氧至矽內之進入可為降低矽之結晶度或抑制載流子移動的因素。因此，由絕緣體401阻擋氧對改良半導體裝置之效能及可靠性係重要的。
在圖1及類似者中，半導體裝置較佳地包括在電晶體492上之絕緣體408。絕緣體408具有阻擋氧及氫之功能。對於絕緣體408，參考(例如)絕緣體401之描述。絕緣體408具有(例如)比半導體406a及/或半導體406c高的阻 擋氧及氫之功能。
當半導體裝置包括絕緣體408時，可抑制氧自電晶體492之向外擴散。因此，絕緣體402及類似者中含有之過多氧(氧)可有效地供應至電晶體492。由於絕緣體408阻擋包括氫之雜質自絕緣體408上方之層或半導體裝置外部進入，因此，可抑制歸因於雜質之進入的電晶體492之電特性之惡化。
雖然在以上描述中，為方便起見，將絕緣體401及/或絕緣體408與電晶體492分開來描述，但絕緣體401及/或絕緣體408可為電晶體492之部分。
導體421a及導體417充當電容器493之電極。絕緣體419提供於導體421a與導體417之間。
半導體裝置可包括在絕緣體408上之絕緣體418。此外，半導體裝置可包括分別經由提供於絕緣體418之開口中之導體421a及導體421b電連接至電晶體492的導體424a及導體424b。
<製造半導體裝置之方法>
接下來，參看圖11A至圖11C、圖12A及圖12B、圖13、圖14、圖15、圖16及圖17描述製造圖1中所說明之半導體裝置之方法。圖1中之左視圖說明電晶體491及電晶體492在通道長度方向上之橫截面。圖1中之右視圖說明沿著圖1中之左視圖中的點劃線(a-a')截取之橫截面。亦即，右視圖為在電晶體492之通道寬度方向上的跨導體404之中心之橫截面圖。
首先，電晶體491形成於半導體基板400上。絕 緣體478形成於電晶體491上，且經受化學機械拋光(CMP)處理以使其絕緣表面平坦化。雖然此處使用CMP處理，但可將其他處理用作平坦化處理。替代地，可將CMP處理與蝕刻(乾式蝕刻或濕式蝕刻)處理或電漿處理組合(見圖11A)。
作為半導體基板400，可使用以下各者：由矽或碳化矽製成之單晶半導體基板或多晶半導體基板；由矽鍺及類似者製成之合成半導體基板；絕緣層上矽(SOI)基板；或類似者。
藉由光微影及乾式蝕刻使接觸孔形成於絕緣體478中。接下來，用導體469填充接觸孔，且執行CMP處理以移除絕緣體478上之導體。藉由(例如)濺鍍法、化學氣相沈積(CVD)方法或原子層沈積(ALD)方法形成導體。雖然CMP處理此處用以移除絕緣體478上之導體，但可使用其他處理。替代地，可將CMP處理與蝕刻(乾式蝕刻或濕式蝕刻)處理或電漿處理組合。接著，將導體474沈積於絕緣體478上，且藉由光微影及乾式蝕刻形成導體474a及474b。藉由濺鍍法、CVD方法、ALD方法或類似者形成導體474。絕緣體480形成於導體474上，且經受CMP處理以使其絕緣表面平坦化。雖然CMP處理此處用作平坦化處理，但可使用其他處理。替代地，可將CMP處理與蝕刻(乾式蝕刻或濕式蝕刻)處理或電漿處理組合(見圖11B)。
接下來，將導體沈積於絕緣體480上，且藉由光微影及乾式蝕刻形成導體417。導體417係藉由濺鍍法、CVD方法、ALD方法或類似者形成。接著，絕緣體482經形成，且經受CMP處理以使其絕緣表面平坦化。導體417之頂表面 部分地因平坦化處理或類似者而暴露。具體言之，執行平坦化處理，使得導體417之頂表面及絕緣體482之頂表面處於同一平面中。在一些情況下，以此方式暴露導體之頂表面之部分(例如，移除絕緣體及類似者使得導體之頂表面平行於參考表面(例如，基板之後表面))叫作「頂表面暴露」。雖然此處使用CMP處理，但可將其他處理用作平坦化處理。替代地，可將CMP處理與蝕刻(乾式蝕刻或濕式蝕刻)處理或電漿處理組合(見圖11C)。
接下來，將一導體沈積於絕緣體482上，且藉由光微影及乾式蝕刻形成導體413及導體445。可藉由濺鍍、CVD、ALD及類似者沈積導體。接著，絕緣體484被形成且經受CMP處理以使其絕緣表面平坦化。此時，導體413及導體445之頂表面被暴露，使得該等頂表面與絕緣體484之頂表面處於同一平面中。導體417與導體445相互電連接。雖然此處使用CMP處理，但可將其他處理用作平坦化處理。替代地，可將CMP處理與蝕刻(乾式蝕刻或濕式蝕刻)處理或電漿處理組合(見圖12A)。
接下來，形成絕緣體401及絕緣體402。可藉由濺鍍法、CVD方法、MBE方法、PLD方法、ALD方法或類似者來形成絕緣體401及絕緣體402。注意，此處，描述藉由CMP處理或類似者來使絕緣體402之頂表面平坦化的一實例。藉由使絕緣體402之頂表面平坦化，可易於執行隨後步驟，且可增大電晶體492之良率。舉例而言，藉由CMP方法，絕緣體402之RMS粗糙度小於或等於1nm，較佳地小於或等於0.5nm，更較佳地小於或等於0.3nm。具有1μm×1μm之 量測面積的Ra小於1nm、較佳地小於0.6nm、更佳地小於0.5nm、再更佳地小於0.4nm。具有1μm×1μm之量測面積的P-V小於10nm、較佳地小於9nm、更佳地小於8nm、再更佳地小於7nm。本發明之一個具體實例之電晶體492不限於絕緣體402之頂表面被平坦化之電晶體。
絕緣體402可經形成以含有過多氧。替代地，可在形成絕緣體402後添加氧。舉例而言，可在高於或等於2kV且低於或等於100kV之加速電壓下且在大於或等於5×1014離子/平方公分且小於或等於5×1016離子/平方公分之劑量下藉由離子植入方法來執行氧之添加。
注意，在絕緣體402為堆疊層膜之情況下，可使用諸如以上形成方法之不同形成方法來形成在堆疊層膜中之膜。舉例而言，第一膜可藉由CVD方法形成，且第二膜可藉由ALD方法形成。替代地，第一膜可藉由濺鍍法形成，且第二膜可藉由ALD方法形成。當藉由如上所述之不同形成方法來形成膜時，膜可具有不同功能或不同性質。此外，藉由堆疊膜，可使更適當之膜形成為堆疊層膜。
換言之，第n個膜(n為自然數)係藉由濺鍍法、CVD方法、MBE方法、PLD方法、ALD方法及類似者中之至少一者形成，且第n+1個膜係藉由濺鍍法、CVD方法、MBE方法、PLD方法、ALD方法及類似者中之至少一者形成。注意，第n個膜與第n+1個膜可藉由相同形成方法或不同形成方法形成。注意，第n個膜與第n+2個膜可藉由相同形成方法形成。替代地，所有膜可藉由相同形成方法形成(見圖12B)。
接下來，半導體406a及半導體406b按此次序形成。可藉由濺鍍法、CVD方法、MBE方法、PLD方法、ALD方法或類似者形成半導體406a及半導體406b。
在藉由MOCVD方法使In-Ga-Zn氧化物層形成為半導體406a及半導體406b之情況下，可將三甲基銦、三甲基鎵、二甲基鋅及類似者用作源氣體。源氣體不限於此等氣體之組合，可使用三乙基銦或類似者替代三甲基銦。可使用三乙基鎵或類似者替代三甲基鎵。可使用二乙基鋅或類似者替代二甲基鋅。
接下來，較佳地執行第一熱處理。在高於或等於250℃且低於或等於650℃、較佳地高於或等於300℃且低於或等於500℃之溫度下執行第一熱處理。在惰性氣體氣氛或含有10ppm或以上、1%或以上或10%或以上之氧化氣體的氣氛中執行第一熱處理。可在減壓下執行第一熱處理。替代地，可按以下方式執行第一熱處理：在惰性氣體氣氛中執行熱處理，且接著在含有10ppm或以上、1%或以上或10%或以上之氧化氣體的氣氛中執行另一熱處理以便補償解吸附之氧。藉由第一熱處理，可增大半導體406a之結晶度及半導體406b之結晶度，且可移除諸如氫及水之雜質。
接下來，形成導體416。可藉由濺鍍法、CVD方法、MBE方法、PLD方法、ALD方法或類似者形成導體416。
導體416a及導體416b係按導體416經形成且接著部分蝕刻之此方式形成。因此，較佳地，使用當形成導體416時半導體406b不受損壞所藉之形成方法。換言之，導體416較佳地藉由MCVD方法或類似者形成。
注意，在導體416經形成以具有堆疊層結構之情況下，堆疊層膜中之膜可藉由諸如濺鍍法、CVD方法(電漿CVD方法、熱CVD方法、MCVD方法、MOCVD方法或類似者)、MBE方法、PLD方法及ALD方法之不同形成方法形成。舉例而言，第一膜可藉由MOCVD方法形成，且第二膜可藉由濺鍍法形成。替代地，第一膜可藉由ALD方法形成，且第二膜可藉由MOCVD方法形成。替代地，第一膜可藉由ALD方法形成，且第二膜可藉由濺鍍法形成。替代地，第一膜可藉由ALD方法形成，第二膜可藉由濺鍍法形成，且第三膜可藉由ALD方法形成。當藉由如上所述之不同形成方法來形成膜時，膜可具有不同功能或不同性質。此外，藉由堆疊膜，可使更適當之膜形成為堆疊層膜。
換言之，在導體416為堆疊層膜之情況下，舉例而言，第n個膜(n為自然數)係藉由濺鍍法、CVD方法(電漿CVD方法、熱CVD方法、MCVD方法、MOCVD方法或類似者)、MBE方法、PLD方法、ALD方法及類似者中之至少一者形成，且第n+1個膜係藉由濺鍍法、CVD方法(電漿CVD方法、熱CVD方法、MCVD方法、MOCVD方法或類似者)、MBE方法、PLD方法、ALD方法及類似者中之至少一者形成。注意，第n個膜與第n+1個膜可藉由不同形成方法形成。注意，第n個膜與第n+2個膜可藉由相同形成方法形成。替代地，所有膜可藉由相同形成方法形成。
注意，導體416或導體416之堆疊層膜中的膜中之至少一者及待為半導體406a之半導體或待為半導體406b之半導體可藉由相同形成方法形成。舉例而言，其中之兩者 可藉由ALD方法形成。因此，其可在不暴露於空氣之情況下形成。結果，可防止雜質之進入。
注意，導體416或導體416之堆疊層膜中的膜中之至少一者、待為半導體406a之半導體或待為半導體406b之半導體及絕緣體402或絕緣體402之堆疊層膜中的膜中之至少一者可藉由相同形成方法形成。舉例而言，其中之所有者皆可藉由濺鍍法形成。因此，其可在不暴露於空氣之情況下形成。結果，可防止雜質之進入。注意，本發明之一個具體實例的用於製造半導體裝置之方法不限於此。
接下來，藉由光微影及乾式蝕刻來蝕刻導體以形成導體416。由於導體416變為充當電晶體492之源電極及汲電極的導體416a及導體416b，因此導體416較佳地具有某一厚度，使得電晶體492之接通狀態電流高。因此，導體416包括具有具(例如)大於或等於5nm且小於或等於30nm、較佳地大於或等於5nm且小於或等於20nm、更佳地大於或等於5nm且小於或等於15nm之厚度的區域。
接下來，將導體416用作遮罩蝕刻半導體406a及半導體406b，使得形成半導體406a及半導體406b。此時，當蝕刻絕緣體402時，有可能形成s通道結構(見圖13)。
接下來，蝕刻導體416之部分，使得形成導體416a及導體416b。如上所述，形成為用於蝕刻半導體406a及半導體406b之遮罩的導體416變為充當電晶體492之源電極及汲電極的導體416a及導體416b。由於亦將待為導體416a及導體416b之導體用作遮罩，因此，可減少用於製造電晶體492的步驟之數目。電晶體492具有適合於小型化半導體裝置 之結構，此係因為由導體416a及導體416b佔據之面積可較小。
接下來，形成待為半導體406c之半導體。可藉由濺鍍法、CVD方法、MBE方法、PLD方法、ALD方法或類似者形成待為半導體406c之半導體。
在藉由MOCVD方法使In-Ga-Zn氧化物層形成為待為半導體406c之半導體之情況下，可將三甲基銦、三甲基鎵、二甲基鋅或類似者用作源氣體。源氣體不限於此等氣體之以上組合，可使用三乙基銦或類似者替代三甲基銦。可使用三乙基鎵或類似者替代三甲基鎵。可使用二乙基鋅或類似者替代二甲基鋅。
接下來，可執行第二熱處理。舉例而言，作為半導體406a，選擇其氧傳輸性質高於待為半導體406c之半導體的氧傳輸性質之半導體。亦即，作為待為半導體406c之半導體，選擇其氧傳輸性質低於半導體406a之氧傳輸性質的半導體。換言之，作為半導體406a，選擇具有使氧通過之功能的半導體。作為待為半導體406c之半導體，選擇具有阻擋氧之功能的半導體。在此情況下，藉由第二熱處理，經由半導體406a將絕緣體402中之過多氧移動至半導體406b。半導體406b覆蓋有待為半導體406c之半導體；因此，過多氧之向外擴散不太可能發生。因此，藉由此時執行第二熱處理，可有效率地減少半導體406b中之缺陷(氧空位)。注意，可在一溫度下執行第二熱處理，使得絕緣體402中之過多氧(氧)擴散至半導體406b。舉例而言，對於第二熱處理，可參考第一熱處理之描述。較佳地，在比第一熱處理之溫度低的溫度 下執行第二熱處理。第一熱處理之溫度與第二熱處理之溫度之間的差高於或等於20℃且低於或等於150℃，較佳地高於或等於40℃且低於或等於100℃。因此，可抑制過多氧(氧)自絕緣體402之多餘釋放。
接下來，形成待為絕緣體412之絕緣體。可藉由濺鍍法、CVD方法、MBE方法、PLD方法、ALD方法或類似者形成待為絕緣體412之絕緣體。
注意，在待為絕緣體412之絕緣體經形成以具有堆疊層結構之情況下，堆疊層膜中之膜可藉由諸如濺鍍法、CVD方法(電漿CVD方法、熱CVD方法、MCVD方法、MOCVD方法或類似者)、MBE方法、PLD方法及ALD方法之不同形成方法形成。舉例而言，第一膜可藉由MOCVD方法形成，且第二膜可藉由濺鍍法形成。替代地，第一膜可藉由ALD方法形成，且第二膜可藉由MOCVD方法形成。替代地，第一膜可藉由ALD方法形成，且第二膜可藉由濺鍍法形成。替代地，第一膜可藉由ALD方法形成，第二膜可藉由濺鍍法形成，且第三膜可藉由ALD方法形成。因此，當膜藉由不同形成方法形成時，該等膜可具有不同功能或不同性質。此外，藉由堆疊膜，可使更適當之膜形成為堆疊層膜。
換言之，在待為絕緣體412之絕緣體為堆疊層膜之情況下，舉例而言，第n個膜(n為自然數)係藉由濺鍍法、CVD方法(電漿CVD方法、熱CVD方法、MCVD方法、MOCVD方法或類似者)、MBE方法、PLD方法、ALD方法及類似者中之至少一者形成，且第n+1個膜係藉由濺鍍法、CVD方法(電漿CVD方法、熱CVD方法、MCVD方法、MOCVD方法 或類似者)、MBE方法、PLD方法、ALD方法及類似者中之至少一者形成。注意，第n個膜與第n+1個膜可藉由不同形成方法形成。注意，第n個膜與第n+2個膜可藉由相同形成方法形成。替代地，所有膜可藉由相同形成方法形成。
接下來，可執行第三熱處理。舉例而言，作為半導體406a，選擇其氧傳輸性質高於待為半導體406c之半導體的氧傳輸性質之半導體。亦即，作為待為半導體406c之半導體，其氧傳輸性質低於半導體406a之氧傳輸性質的半導體。作為待為半導體406c之半導體，選擇具有阻擋氧之功能的半導體。舉例而言，作為半導體406a，選擇其氧傳輸性質高於待為絕緣體412之絕緣體的氧傳輸性質之半導體。亦即，作為待為絕緣體412之絕緣體，選擇其氧傳輸性質低於半導體406a之氧傳輸性質的半導體。換言之，作為半導體406a，選擇具有使氧通過之功能的半導體。作為待為絕緣體412之絕緣體，選擇具有阻擋氧之功能的絕緣體。在此情況下，藉由第三熱處理，經由半導體406a將絕緣體402中之過多氧移動至半導體406b。半導體406b覆蓋有待為半導體406c之半導體及待為絕緣體412之絕緣體；因此，過多氧之向外擴散不太可能發生。因此，藉由此時執行第三熱處理，可有效率地減少半導體406b中之缺陷(氧空位)。注意，可在一溫度下執行第三熱處理，使得絕緣體402中之過多氧(氧)擴散至半導體406b。舉例而言，對於第三熱處理，可參考第一熱處理之描述。較佳地，在比第一熱處理之溫度低的溫度下執行第三熱處理。第一熱處理之溫度與第三熱處理之溫度之間的差高於或等於20℃且低於或等於150℃，較佳地高於或等於 40℃且低於或等於100℃。因此，可抑制過多氧(氧)自絕緣體402之多餘釋放。注意，在待為絕緣體412之絕緣體具有阻擋氧之功能的情況下，待為半導體406c之半導體未必具有阻擋氧之功能。
接下來，形成待為導體404之導體。可藉由濺鍍法、CVD方法、MBE方法、PLD方法、ALD方法或類似者形成待為導體404之導體。
待為絕緣體412之絕緣體充當電晶體492之閘極絕緣體。因此，待為導體404之導體較佳地藉由當形成待為導體404之導體時待為絕緣體412之絕緣體不受損壞所藉之形成方法而形成。換言之，導體較佳地藉由MCVD方法或類似者形成。
注意，在待為導體404之導體經形成以具有堆疊層結構之情況下，堆疊層膜中之膜可藉由諸如濺鍍法、CVD方法(電漿CVD方法、熱CVD方法、MCVD方法、MOCVD方法或類似者)、MBE方法、PLD方法及ALD方法之不同形成方法形成。舉例而言，第一膜可藉由MOCVD方法形成，且第二膜可藉由濺鍍法形成。替代地，第一膜可藉由ALD方法形成，且第二膜可藉由MOCVD方法形成。替代地，第一膜可藉由ALD方法形成，且第二膜可藉由濺鍍法形成。替代地，第一膜可藉由ALD方法形成，第二膜可藉由濺鍍法形成，且第三膜可藉由ALD方法形成。因此，當膜藉由不同形成方法形成時，該等膜可具有不同功能或不同性質。此外，藉由堆疊膜，可使更適當之膜形成為堆疊層膜。
換言之，在待為導體404之導體為堆疊層膜之情 況下，舉例而言，第n個膜(n為自然數)係藉由濺鍍法、CVD方法(電漿CVD方法、熱CVD方法、MCVD方法、MOCVD方法或類似者)、MBE方法、PLD方法、ALD方法及類似者中之至少一者形成，且第n+1個膜係藉由濺鍍法、CVD方法(電漿CVD方法、熱CVD方法、MCVD方法、MOCVD方法或類似者)、MBE方法、PLD方法、ALD方法及類似者中之至少一者形成。注意，第n個膜與第n+1個膜可藉由不同形成方法形成。注意，第n個膜與第n+2個膜可藉由相同形成方法形成。替代地，所有膜可藉由相同形成方法形成。
注意，待為導體404之導體或待為導體404之導體之堆疊層膜中的膜中之至少一者及待為絕緣體412之絕緣體或待為絕緣體412之絕緣體之堆疊層膜中的膜中之至少一者可藉由相同形成方法形成。舉例而言，其中之兩者可藉由ALD方法形成。因此，其可在不暴露於空氣之情況下形成。結果，可防止雜質之進入。相互接觸的待為導體404之導體與待為絕緣體412之絕緣體可藉由相同形成方法形成。因此，可在同一腔室中執行形成。結果，可防止雜質之進入。
注意，待為導體404之導體或待為導體404之導體之堆疊層膜中的膜中之至少一者及待為絕緣體412之絕緣體或待為絕緣體412之絕緣體之堆疊層膜中的膜中之至少一者可藉由相同形成方法形成。舉例而言，其中之所有者皆可藉由濺鍍法形成。因此，其可在不暴露於空氣之情況下形成。結果，可防止雜質之進入。
接下來，部分蝕刻待為導體404之導體，使得形成導體404。導體404經形成以與半導體406b之至少部分重疊。
接下來，以類似於待為導體404之導體的方式之方式，待為絕緣體412之絕緣體經部分蝕刻，使得形成絕緣體412。
接下來，以類似於待為導體404之導體及待為絕緣體412之絕緣體的方式之方式，待為半導體406c之半導體經部分蝕刻，使得形成半導體406c。
舉例而言，可經由相同光微影過程部分蝕刻待為導體404之導體、待為絕緣體412之絕緣體及待為半導體406c之半導體。替代地，可將導體404用作遮罩來蝕刻待為絕緣體412之絕緣體及待為半導體406c之半導體。因此，導體404、絕緣體412與半導體406c在俯視圖中具有類似形狀。如與導體404相比，絕緣體412及/或半導體406c可突出，或如與絕緣體412及/或半導體406c相比，導體404可突出。藉由此形狀，減少了形狀缺陷，且在一些情況下，可減少閘極洩漏電流。
接下來，形成絕緣體408。可藉由濺鍍法、CVD方法、MBE方法、PLD方法、ALD方法或類似者形成絕緣體408。
接下來，可執行第四熱處理。舉例而言，作為半導體406a，選擇其氧傳輸性質高於半導體406c之氧傳輸性質的半導體。換言之，作為半導體406c，選擇其氧傳輸性質低於半導體406a之氧傳輸性質的半導體。作為半導體406c，選擇具有阻擋氧之功能的半導體。舉例而言，作為半導體406a，選擇其氧傳輸性質高於絕緣體412之氧傳輸性質的半導體。換言之，作為絕緣體412，選擇其氧傳輸性質低於半導體406a 之氧傳輸性質的半導體。舉例而言，作為半導體406a，選擇其氧傳輸性質高於絕緣體408之氧傳輸性質的半導體。亦即，作為絕緣體408，選擇其氧傳輸性質低於半導體406a之氧傳輸性質的半導體。換言之，作為半導體406a，選擇具有使氧通過之功能的半導體。作為絕緣體408，選擇具有阻擋氧之功能的絕緣體。在此情況下，藉由第四熱處理，經由半導體406a將絕緣體402中之過多氧移動至半導體406b。半導體406b覆蓋有半導體406c、絕緣體412及絕緣體408中之任何者；因此，過多氧之向外擴散不太可能發生。因此，藉由此時執行第四熱處理，可有效率地減少半導體406b中之缺陷(氧空位)。注意，可在一溫度下執行第四熱處理，使得絕緣體402中之過多氧(氧)擴散至半導體406b。舉例而言，對於第四熱處理，可參考第一熱處理之描述。較佳地，在比第一熱處理之溫度低的溫度下執行第四熱處理。第一熱處理之溫度與第四熱處理之溫度之間的差高於或等於20℃且低於或等於150℃，較佳地高於或等於40℃且低於或等於100℃。因此，可抑制過多氧(氧)自絕緣體402之多餘釋放。注意，在絕緣體408具有阻擋氧之功能的情況下，半導體406c及/或絕緣體412未必具有阻擋氧之功能。
並非必要地去執行第一熱處理、第二熱處理、第三熱處理及第四熱處理中之一或多者。
接下來，形成絕緣體418。可藉由濺鍍法、CVD方法、MBE方法、PLD方法、ALD方法或類似者形成絕緣體418(見圖14)。
藉由光微影及乾式蝕刻形成接觸孔。接觸孔穿透 絕緣體418、絕緣體408、絕緣體412、半導體406c、導體416a、半導體406b、半導體406a、絕緣體402、絕緣體401、絕緣體484、導體417及絕緣體480，且到達導體454之頂表面。同時，形成另一接觸孔。該接觸孔穿透絕緣體418、絕緣體408、絕緣體412、半導體406c、導體416b、半導體406b、半導體406a、絕緣體402、絕緣體401、絕緣體484、絕緣體482及絕緣體480，且到達導體474之頂表面。同時形成接觸孔可減少遮罩及製造步驟之數目。取決於電路組態，在一些情況下，藉由不同遮罩分開來形成接觸孔係有利的，因為可抑制歸因於乾式蝕刻的接觸孔之充電損壞。雖未說明，但對於每一絕緣體及每一導體，接觸孔可藉由光微影及乾式蝕刻形成。此外，絕緣體及導體中之接觸孔未必線性地形成，只要元件(電晶體及電容器)藉由接觸孔中之導體相互電連接(見圖15)。
接下來，形成電容器493。藉由氧化接觸孔之側表面，絕緣體419形成於穿透導體417的接觸孔之側表面上。舉例而言，作為氧化方法，可使用熱氧化方法或自由基氧化方法。當絕緣體之厚度及氧化膜之厚度恆定時，藉由控制接觸孔之直徑來控制電容值。當接觸孔之直徑及氧化膜之厚度恆定時，可藉由控制絕緣體482之厚度來控制電容器493之電容值。為了獲得較高電容，可增大絕緣體482之厚度。藉由控制電容器493之電容值，可提供高度整合式半導體裝置。替代地，可提供具有相對於由電容器493佔據之面積的大儲存容量之半導體裝置(見圖16)。
接下來，用導體421填充接觸孔，且執行CMP 處理以移除絕緣體418上之導體。該導體係藉由(例如)濺鍍法、CVD方法或ALD方法形成。雖然CMP處理此處用以移除絕緣體418上之導體，但可使用其他處理。替代地，可將CMP處理與蝕刻(乾式蝕刻或濕式蝕刻)處理或電漿處理組合。接著，將導體424沈積於絕緣體418上，且藉由光微影及乾式蝕刻形成導體424a及424b。藉由濺鍍法、CVD方法、ALD方法或類似者形成導體424(見圖17)。經由以上步驟，可製造圖1中所說明之半導體裝置。
電容器可形成於電晶體492上(見圖3)。替代地，電容器可形成於電晶體492上及下(見圖4)。
<半導體裝置>
以下展示本發明之一個具體實例之半導體裝置之一實例。
圖18A中之電路圖展示所謂的CMOS電路之組態，其中p通道電晶體2200與n通道電晶體2100相互串聯地連接且其中其閘極相互連接。
圖18B中之電路圖展示電晶體2100與2200之源極相互連接且電晶體2100與2200之汲極相互連接之組態。藉由此組態，電晶體可充當類比開關。
舉例而言，作為電晶體2100，可使用電晶體492或類似者。舉例而言，作為電晶體2200，可使用電晶體491或類似者。可甚至在未供電時仍保留儲存之資料且具有無限數目個寫入循環的半導體裝置(記憶體裝置)之一實例展示於圖19A及圖19B中。
圖19A中說明之半導體裝置包括使用第一半導 體之一電晶體3200、使用第二半導體之一電晶體3300及一電容器3400。注意，可將電晶體492或類似者用作電晶體3300。作為電晶體3200，可使用電晶體491或類似者。作為電容器3400，可使用電容器493、電容器494或類似者。
在電晶體3300為使用氧化物半導體之電晶體的情況下，由於電晶體3300之關斷狀態電流低，因此可在半導體裝置之預定節點處將儲存之資料保留一段長的週期。換言之，可減少半導體裝置之功率消耗，此係因為再新操作變得不必要或再新操作之頻率可極其低。
在圖19A中，第一佈線3001電連接至電晶體3200之源極。第二佈線3002電連接至電晶體3200之汲極。第三佈線3003電連接至電晶體3300之源極及汲極中之一者。第四佈線3004電連接至電晶體3300之閘極。電晶體3200之閘極及電晶體3300之源極及汲極中的另一者電連接至電容器3400之第一端子。第五佈線3005電連接至電容器3400之第二端子。
圖19A中之半導體裝置具有可保留電晶體3200之閘極之電位的特徵，且因此實現資料之寫入、保留及讀取，如下。
描述資料之寫入及保留。首先，將第四佈線3004之電位設定至接通電晶體3300之電位，使得接通電晶體3300。因此，將第三佈線3003之電位供應至電晶體3200之閘極與電容器3400之第一端子相互電連接之節點FG。亦即，將預定電荷供應至電晶體3200之閘極(寫入)。此處，供應提供不同電位位準的兩個種類之電荷(下文被稱作低電位電 荷及高電位電荷)中之一者。在此之後，將第四佈線3004之電位設定至斷開電晶體3300之電位。因此，在節點FG處保持電荷(保留)。
由於電晶體3300之關斷狀態電流極其低，因此在一段長時間內保留節點FG之電荷。
接下來，描述資料之讀取。將適當電位(讀取電位)供應至第五佈線3005，同時將預定電位(恆定電位)供應至第一佈線3001，藉以第二佈線3002之電位取決於保留於節點FG中的電荷之量而變化。此係因為在將n通道電晶體用作電晶體3200之情況下，在將高電位電荷給至電晶體3200之閘極時的顯而易見之臨限電壓Vth_H比在將低電位電荷給至電晶體3200之閘極時的顯而易見之臨限電壓Vth_L低。此處，顯而易見之臨限電壓指接通電晶體3200所需要的第五佈線3005之電位。因此，將第五佈線3005之電位設定至在Vth_H與Vth_L之間的電位Vo，藉以可判定供應至節點FG之電荷。舉例而言，在於寫入中將高電位電荷供應至節點FG且第五佈線3005之電位為Vo(>Vth_H)之情況下，接通電晶體3200。另一方面，在於寫入中將低電位電荷供應至節點FG之情況下，甚至在第五佈線3005之電位為Vo(<Vth_H)時，電晶體3200仍保持斷開。因此，可藉由判定第二佈線3002之電位來讀取節點FG中保留之資料。
注意，在記憶體胞元陣列排列之情況下，在讀取操作中讀取所要的記憶體胞元之資料係必要的。在未讀取其他記憶體胞元之資料之情況下，可對第五佈線3005供應與供應至節點FG之電荷無關而斷開電晶體3200的電位，亦即， 低於Vth_H之電位。替代地，可對第五佈線3005供應與供應至節點FG之電荷無關而接通電晶體3200的電位，亦即，高於Vth_L之電位。
圖19B中之半導體裝置與圖19A中之半導體裝置不同之處在於，並不提供電晶體3200。又，在此情況下，可以類似於圖19A中之半導體裝置的方式之方式執行資料之寫入及保留操作。
描述圖19B中的半導體裝置中之資料之讀取。當接通電晶體3300時，處於浮動狀態中之第三佈線3003與電容器3400相互電連接，且在第三佈線3003與電容器3400之間重新分配電荷。結果，改變第三佈線3003之電位。第三佈線3003之電位之改變量取決於電容器3400之第一端子之電位(或電容器3400中累積的電荷)而變化。
在電荷重新分配後的第三佈線3003之電位為(CB×V B0 +C×V)/(CB+C)，其中V為電容器3400之第一端子之電位，C為電容器3400之電容，C B 為第三佈線3003之電容分量，且V B0 為在電荷重新分配前的第三佈線3003之電位。因此，可發現，假定記憶體胞元在電容器3400之第一端子之電位為V 1 及V 0 (V 1 >V 0 )的兩個狀態中之任一者中，則在保留電位V 1 (=(C B ×V B0 +C×V 1 )/(C B +C))之情況下的第三佈線3003之電位高於在保留電位Vo((C B ×V B0 +C×V 0 )/(C B +C))之情況下的第三佈線3003之電位。
接著，藉由比較第三佈線3003之電位與預定電位，可讀取資料。
在此情況下，可將包括第一半導體之電晶體用於 驅動器電路來驅動記憶體胞元，且可將包括第二半導體之電晶體堆疊於驅動器電路上，作為電晶體3300。
當包括使用氧化物半導體之電晶體且具有極其低關斷狀態電流時，以上描述之半導體裝置可在一段長的時間內保留儲存之資料。換言之，再新操作變得不必要，且再新操作之頻率可極其低，此導致功率消耗之充分減少。此外，可將儲存之資料保留達長的時間，甚至在未供電時(注意，電位較佳地為固定的)。
在半導體裝置中，不需要高電壓來寫入資料，且元件之惡化不太可能發生。不同於在習知非揮發性記憶體中，舉例而言，不必要將電子注入至浮動閘極內及自浮動閘極提取電子；因此，不造成諸如絕緣體之惡化的問題。亦即，本發明之一個具體實例之半導體裝置不具有關於可重寫資料之次數的限制，而此為習知非揮發性記憶體之問題，且其可靠性得以大幅度改良。此外，取決於電晶體之狀態(開或關)寫入資料，藉以可易於達成高速操作。
<RFIC標籤>
以下參看圖20描述包括電晶體或記憶體裝置之RFIC標籤。
本發明之一個具體實例之RFIC標籤包括一記憶體電路，將資料儲存於記憶體電路中，且藉由使用無接觸方式(例如，無線通信)將資料傳輸至外部及自外部接收資料。藉由此等特徵，可將RFIC標籤用於個別鑑認系統，其中藉由(例如)讀取個別資訊來辨識目標或類似者。注意，需要RFIC標籤具有高可靠性，以便用於此目的。
將參看圖20描述RFIC標籤之組態。圖20為說明RFIC標籤之組態實例之方塊圖。
如在圖20中所展示，RFIC標籤800包括一天線804，其接收自連接至通信裝置801(亦被稱作詢問機、讀取器/寫入器或類似者)之天線802傳輸的無線電信號803。RFIC標籤800包括一整流電路805、一恆定電壓電路806、一解調變電路807、一調變電路808、一邏輯電路809、一記憶體電路810及一ROM 811。解調變電路807中包括的具有整流功能之電晶體之半導體可為使逆向電流足夠低之材料，例如，氧化物半導體。此可抑止歸因於逆向電流之產生整流功能變得較弱之現象，且防止來自解調變電路的輸出之飽和。換言之，至解調變電路之輸入及自解調變電路之輸出可具有較靠近線性關係之關係。注意，粗略地將資料傳輸方法分類成以下三個方法：電磁耦合方法，其中提供一對線圈以便面向彼此且藉由互感應相互通信；電磁感應方法，其中使用感應場執行通信；及無線電波方法，其中使用無線電波執行通信。可將此等方法中之任一者用於RFIC標籤800中。
接下來，將描述每一電路之結構。天線804與連接至通信裝置801之天線802交換無線電信號803。整流電路805產生輸入電位係藉由整流(例如，藉由在天線804處的無線電信號之接收而產生的輸入交變信號之半波倍壓器整流)及藉由在整流電路805中於後期提供之電容器進行的經整流信號之平滑化。注意，可將一限制器電路提供於整流電路805之輸入側或輸出側上。限制器電路控制電功率使得若輸入交變信號之幅度高且內部產生電壓高，則高於或等於某一電功 率之電功率在後期未輸入至電路。
恆定電壓電路806自輸入電位產生穩定的電力供應器電壓，且將其供應至每一電路。注意，恆定電壓電路806可包括一重設信號產生電路。重設信號產生電路為藉由利用穩定的電力供應器電壓產生邏輯電路809之重設信號的電路。
解調變電路807藉由包絡偵測解調變輸入交變信號且產生經解調變信號。此外，調變電路808根據待自天線804輸出之資料執行調變。
邏輯電路809分析且處理經解調變信號。記憶體電路810保持輸入資料，且包括一列解碼器、一行解碼器、一記憶體區域及類似者。此外，ROM 811儲存識別號(ID)或類似者，且根據處理將其輸出。
注意，可按需要適當地作出是否提供以上描述之每一電路的決策。
此處，可將上述記憶體裝置用作記憶體電路810。由於本發明之一個具體實例之記憶體裝置可甚至在未供電時仍保留資料，因此該記憶體裝置適合於RFIC標籤。此外，本發明之一個具體實例之記憶體裝置需要對於資料寫入所需要的比在習知非揮發性記憶體中所需要之功率(電壓)低的功率(電壓)；因此，有可能防止在資料讀取中之最大通信範圍與在資料寫入中之最大通信範圍之間的差異。此外，有可能抑止由資料寫入中之功率不足引起的故障或不正確寫入。
由於可將本發明之一個具體實例之記憶體裝置用作非揮發性記憶體，因此其亦可用作ROM 811。在此情況 下，較佳地，製造商分開來準備用於將資料寫入至ROM 811之命令，使得使用者不能自由地重寫資料。由於製造商在裝運前給出識別號且接著開始產品之裝運，因此替代將識別號置於所有製造之RFIC標籤，將識別號僅置於待裝運之良好產程係可能的。因此，裝運之產品的識別號係連續成串的，且易於執行對應於裝運之產品的客戶管理。
<RFIC標籤之應用實例>
以下參看圖21A至圖21F展示本發明之一個具體實例之RFIC標籤之應用實例。RFIC標籤被廣泛地使用且可針對(例如)諸如以下之產品而提供：鈔票、硬幣、證券、不記名債券、文件(例如，駕照或居住卡，見圖21A)、封裝容器(包裝紙或瓶，見圖21C)、記錄媒體(例如，DVD或錄影帶，見圖21B)、車輛(例如，腳踏車，見圖21D)、個人隨身物(例如，包或眼鏡)、食物、植物、動物、人體、衣物、家用物品、諸如藥物及化學品之醫療用品及電子裝置(例如，液晶顯示器裝置、EL顯示器裝置、電視機或蜂巢式電話)或產品上之標籤(見圖21E和圖21F)。
本發明之一個具體實例之RFIC標籤4000藉由(例如)附著至產品之表面或嵌入於其中而固定於產品上。舉例而言，RFIC標籤4000藉由嵌入於書籍之紙中或嵌入於包裝物之有機樹脂中來固定至每一產品。本發明之一個具體實例之RFIC標籤4000小、薄且輕，使得甚至在將本發明之一個具體實例之RFIC標籤4000固定至產品後，產品之設計仍不受損。此外，鈔票、硬幣、證券、不記名債券、文件或類似者可藉由具備本發明之一個具體實例之RFIC標籤4000而 具有識別功能，且可利用識別功能防止造假。此外，可藉由提供本發明之一個具體實例之RFIC標籤4000用於封裝容器、記錄媒體、個人隨身物、食物、衣物、家用物品、電子裝置或類似者來改良諸如檢驗系統的系統之效率。車輛亦可藉由具備本發明之一個具體實例之RFIC標籤4000而具有較高的防盜或類似者之安全性。
如上所述，本發明之一個具體實例之RFIC標籤可用於上述用途。
<CPU>
以下描述包括諸如上述電晶體或上述記憶體裝置之半導體裝置的CPU。
圖22為說明包括上述電晶體中之任一者作為組件的CPU之一組態實例之方塊圖。
圖22中說明之CPU在基板1190上包括一算術邏輯單元(ALU)1191、一ALU控制器1192、一指令解碼器1193、一中斷控制器1194、一時序控制器1195、一暫存器1196、一暫存器控制器1197、一匯流排介面(匯流排I/F)1198、一可重寫ROM 1199及一ROM介面(ROMI/F)1189。將半導體基板、SOI基板、玻璃基板或類似者用作基板1190。可將ROM 1199及ROM介面1189提供於分開的晶片上。不言而喻，圖22中之CPU僅為組態已簡化之一實例，且取決於應用，實際CPU可具有多種組態。舉例而言，CPU可具有以下組態：將包括圖22中所說明之CPU或算術電路的結構視為一核心；包括複數個核心；及該等核心並行地操作。內部算術電路中或資料匯流排中的CPU可處理之位元之數目可為 (例如)8、16、32或64。
將經由匯流排介面1198輸入至CPU之指令輸入至指令解碼器1193且於其中解碼，且接著，輸入至ALU控制器1192、中斷控制器1194、暫存器控制器1197及時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197及時序控制器1195根據經解碼指令進行各種控制。具體言之，ALU控制器1192產生用於控制ALU 1191之操作的信號。在CPU正執行程式時，中斷控制器1194基於其優先權或遮罩狀態判斷來自外部輸入/輸出裝置或外圍電路之中斷請求，且處理該請求。暫存器控制器1197產生暫存器1196之地址，且根據CPU之狀態自暫存器1196讀取資料/將資料寫入至暫存器1196。
時序控制器1195產生用於控制ALU 1191、ALU控制器1192、指令解碼器1193、中斷控制器1194及暫存器控制器1197之操作時序的信號。舉例而言，時序控制器1195包括一內部時脈產生器，用於基於參考時脈信號CLK1產生內部時脈信號CLK2，且將內部時脈信號CLK2供應至以上電路。
在圖22中所說明之CPU中，將一記憶體胞元提供於暫存器1196中。對於暫存器1196之記憶體胞元，可使用上述電晶體、上述記憶體裝置或類似者中之任何者。
在圖22中所說明之CPU中，暫存器控制器1197根據來自ALU 1191之指令選擇將資料保留於暫存器1196中之操作。亦即，暫存器控制器1197選擇資料由正反器或是由 包括於暫存器1196中的記憶體胞元中之電容器保留。當選擇藉由正反器進行資料保留時，將電力供應器電壓供應至暫存器1196中之記憶體胞元。當選擇藉由電容器進行資料保留時，在電容器中重寫資料，且可停止將電力供應器電壓供應至暫存器1196中之記憶體胞元。
圖23為可用作暫存器1196的記憶體元件之電路圖之一實例。記憶體元件1200包括當停止電力供應時儲存之資料為揮發性的一電路1201、甚至在停止電力供應時儲存之資料仍為非揮發性的一電路1202、一開關1203、一開關1204、一邏輯元件1206、一電容器1207及具有選擇功能之一電路1220。電路1202包括一電容器1208、一電晶體1209及一電晶體1210。注意，記憶體元件1200可按需要進一步包括另一元件，諸如，二極體、電阻器或電感器。
此處，可將上述記憶體裝置用作電路1202。當停止將電力供應器電壓供應至記憶體元件1200時，GND(0V)或斷開電路1202中之電晶體1209的電位繼續被輸入至電晶體1209之閘極。舉例而言，經由諸如電阻器之負載將電晶體1209之閘極接地。
此處所展示為開關1203為具有一種傳導類型(例如n通道電晶體)之電晶體1213且開關1204為具有與該一種傳導類型相反之傳導類型之電晶體1214(例如，p通道電晶體)的一實例。開關1203之第一端子對應於電晶體1213之源極及汲極中之一者，開關1203之第二端子對應於電晶體1213之源極及汲極中之另一者，且開關1203之第一端子與第二端子之間的傳導或非傳導(亦即，電晶體1213之開/關狀態) 藉由輸入至電晶體1213之閘極的控制信號RD來選擇。開關1204之第一端子對應於電晶體1214之源極及汲極中之一者，開關1204之第二端子對應於電晶體1214之源極及汲極中之另一者，且開關1204之第一端子與第二端子之間的傳導或非傳導(亦即，電晶體1214之開/關狀態)藉由輸入至電晶體1214之閘極的控制信號RD來選擇。
電晶體1209之源極及汲極中之一者電連接至電容器1208之一對電極及電晶體1210之閘極中的一者。此處，連接部分被稱作節點M2。電晶體1210之源極及汲極中之一者電連接至可供應低功率供應電位的線(例如，GND線)，且其中之另一者電連接至開關1203之第一端子(電晶體1213之源極及汲極中之一者)。開關1203之第二端子(電晶體1213之源極及汲極中之另一者)電連接至開關1204之第一端子(電晶體1214之源極及汲極中之一者)。開關1204之第二端子(電晶體1214之源極及汲極中之另一者)電連接至可供應電力供應器電位VDD的線。開關1203之第二端子(電晶體1213之源極及汲極中之另一者)、開關1204之第一端子(電晶體1214之源極及汲極中之一者)、邏輯元件1206之輸入端子及電容器1207之一對電極中之一者相互電連接。此處，連接部分被稱作節點M1。可對電容器1207的該對電極中之另一者供應恆定電位。舉例而言，可對電容器1207的該對電極中之另一者供應低功率供應電位(例如，GND)或大功率供應電位(例如，VDD)。電容器1207的該對電極中之另一者電連接至可供應低功率供應電位(例如，GND線)之線。可對電容器1208的該對電極中之另一者供應恆定電位。舉例而言，可對電容 器1208的該對電極中之另一者供應低功率供應電位(例如，GND)或大功率供應電位(例如，VDD)。電容器1208的該對電極中之另一者電連接至可供應低功率供應電位(例如，GND線)之線。
只要積極地利用電晶體之寄生電容、佈線或類似者，則未必提供電容器1207及電容器1208。
將控制信號WE輸入至電晶體1209之第一閘極(第一閘電極)。對於開關1203及開關1204中之每一者，藉由不同於控制信號WE之控制信號RD選擇第一端子與第二端子之間的傳導狀態或非傳導狀態。當開關中之一者的第一端子及第二端子處於傳導狀態中時，開關中之另一者的第一端子及第二端子處於非傳導狀態中。
將對應於電路1201中保留之資料的信號輸入至電晶體1209之源極及汲極中之另一者。圖23說明將自電路1201輸出之信號輸入至電晶體1209之源極及汲極中之另一者的一實例。藉由邏輯元件1206將自開關1203之第二端子(電晶體1213之源極及汲極中之另一者)輸出的信號之邏輯值反轉，且經由電路1220將經反轉信號輸入至電路1201。
在圖23之實例中，經由邏輯元件1206及電路1220將自開關1203之第二端子(電晶體1213之源極及汲極中之另一者)輸出的信號輸入至電路1201；然而，本發明之一個具體實例不限於此。自開關1203之第二端子(電晶體1213之源極及汲極中之另一者)輸出的信號可在其邏輯值未反轉之情況下輸入至電路1201。舉例而言，在電路1201包括保留藉由自輸入端子輸入的信號之邏輯值之反轉獲得的信號 之一節點，可將自開關1203之第二端子(電晶體1213之源極及汲極中之另一者)輸出的信號輸入至節點。
在圖23中，在記憶體元件1200中使用之電晶體當中，可將(例如)電晶體492或類似者用作電晶體1209。作為不同於電晶體1209之電晶體，可使用(例如)電晶體491或類似者。
舉例而言，作為圖23中之電路1201，可使用正反器電路。舉例而言，作為邏輯元件1206，可使用反相器或時控反相器。
在未對記憶體元件1200供應電力供應器電壓之週期中，本發明之一個具體實例之半導體裝置可藉由提供於電路1202中之電容器1208保留儲存於電路1201中之資料。
氧化物半導體中形成通道的電晶體之關斷狀態電流極其低。舉例而言，氧化物半導體中形成通道的電晶體之關斷狀態電流顯著低於具有結晶度之矽中形成通道的電晶體之關斷狀態電流。因此，當將該電晶體用作電晶體1209時，在亦處於未將電力供應器電壓供應至記憶體元件1200之週期中的長時間內保留電容器1208中保持之信號。記憶體元件1200可因此亦在停止電力供應器電壓之供應的週期中保留儲存之內容(資料)。
由於記憶體元件藉由開關1203及開關1204執行預先充電操作，因此可縮短對於電路1201在重新開始電力供應器電壓之供應後再次保留原始資料所需之時間。
在電路1202中，將由電容器1208保留之信號輸入至電晶體1210之閘極。因此，在重新開始電力供應器電壓 至記憶體元件1200之供應後，可將由電容器1208保留之信號轉換成對應於待自電路1202讀取的電晶體1210之狀態(開狀態或關狀態)。因此，可準確地讀取原始信號，甚至當對應於由電容器1208保留之信號的電位變化一定程度時。
藉由將上述記憶體元件1200應用於諸如處理器中包括之暫存器或快取記憶體之記憶體裝置，可防止記憶體裝置中之資料歸因於電力供應器電壓之供應的停止而丟失。此外，在重新開始電力供應器電壓之供應不久之後，可使記憶體裝置返回至與在停止電力供應前的狀態相同之狀態。因此，可在處理器或處理器中包括之一或複數個邏輯電路中甚至在短時間內停止電力供應，從而導致較低功率消耗。
雖然記憶體元件1200用於CPU中，但記憶體元件1200亦可用於諸如數位信號處理器(DSP)之LSI、定製LSI或可程式化邏輯裝置(PLD)及射頻積體電路(RF-IC)中。
<顯示裝置>
以下展示本發明之一個具體實例之顯示裝置之實例。
[組態實例]
圖24A為本發明之一個具體實例之顯示裝置之俯視圖。圖24B說明將液晶元件用於本發明之一個具體實例之顯示裝置的像素之一像素電路。圖24C說明將有機EL元件用於本發明之一個具體實例之顯示裝置的像素之一像素電路。
可將電晶體492或類似者用作用於像素之電晶 體。此處，展示使用n通道電晶體之一實例。注意，經由與用於像素之電晶體相同的步驟製造之電晶體可用於驅動器電路。因此，藉由將上述電晶體用於像素或驅動器電路，顯示裝置可具有高的顯示品質及/或高可靠性。
圖24A主動矩陣顯示裝置之俯視圖之一實例。將像素部分5001、第一掃描線驅動器電路5002、第二掃描線驅動器電路5003及信號線驅動器電路5004提供於顯示裝置中之基板5000上。像素部分5001經由複數個信號線電連接至信號線驅動器電路5004，且經由複數個掃描線電連接至第一掃描線驅動器電路5002及第二掃描線驅動器電路5003。包括顯示元件之像素提供於由掃描線及信號線劃分之各別區域中。顯示裝置之基板5000經由諸如可撓性印刷電路(FPC)之連接部分電連接至時序控制電路(亦被稱作控制器或控制IC)。
第一掃描線驅動器電路5002、第二掃描線驅動器電路5003及信號線驅動器電路5004形成於形成像素部分5001之基板5000上。因此，以比在分開來形成驅動器電路之情況下的成本低之成本製造顯示裝置。此外，在分開來形成驅動器電路之情況下，增加佈線連接之數目。藉由在基板5000上提供驅動器電路，可減少佈線連接之數目。因此，可改良可靠性及/或良率。
[液晶顯示裝置]
圖24B說明像素之電路組態之一實例。此處，說明適用於液晶顯示裝置或類似者之像素的像素電路。
此像素電路可應用於一個像素包括複數個像素 電極之結構。像素電極連接至不同電晶體，且可藉由不同閘極信號驅動電晶體。因此，應用於多域像素中之個別像素電極的信號可獨立地控制。
將電晶體5016之閘極佈線5012與電晶體5017之閘極佈線5013分開，使得可將不同閘極信號供應至其。相比之下，充當資料線之源或汲電極5014由電晶體5016及5017共用。可將上述電晶體中之任一者適當地用作電晶體5016及5017中之每一者。因此，液晶顯示裝置可具有高顯示品質及/或高可靠性。
第一像素電極電連接至電晶體5016，且第二像素電極電連接至電晶體5017。第一像素電極與第二像素電極分開。第一像素電極及第二像素電極之形狀不受特別限制。舉例而言，第一像素電極可為V狀。
電晶體5016之閘電極電連接至閘極佈線5012，電晶體5017閘電極閘電極電連接至閘極佈線5013。當將不同閘極信號供應至閘極佈線5012及閘極佈線5013時，可變化電晶體5016及電晶體5017之操作時序。結果，可控制液晶之對準。
此外，可使用電容器佈線5010、充當介電質之閘極絕緣體及電連接至第一像素電極或第二像素電極之電容器電極形成電容器。
多域像素包括第一液晶元件5018及第二液晶元件5019。第一液晶元件5018包括第一像素電極、相對電極及其間之液晶層。第二液晶元件5019包括第二像素電極、相對電極及其間之液晶層。
注意，本發明之一個具體實例之顯示裝置中的像素電路不限於圖24B中所展示之像素電路。舉例而言，可將開關、電阻器、電容器、電晶體、感測器、邏輯電路或類似者添加至圖24B中所展示之像素電路。
[有機EL顯示裝置]
圖24C說明像素之電路組態之另一實例。此處，展示使用有機EL元件的顯示裝置之像素結構。
在有機EL元件中，藉由將電壓施加至發光元件，自有機EL元件中包括之一對電極中之一者注入電子，且自該對電極中之另一者注入電洞，至含有發光有機化合物之層內；因此，電流流動。重新組合電子與電洞，且因此，激發發光有機化合物。發光有機化合物自激發態返回至基態，藉此發射光。歸因於此機制，此發光元件被稱作電流激發發光元件。
圖24C說明像素電路之一實例。此處，一個包括兩個n通道電晶體。注意，電晶體490或類似者可用作n通道電晶體。此外，可將數位時間灰階驅動用於像素電路。
將描述適用像素電路之組態及使用數位時間灰階驅動的像素之操作。
像素5020包括一開關電晶體5021、一驅動器電晶體5022、一發光元件5024及一電容器5023。開關電晶體5021之閘電極連接至掃描線5026，開關電晶體5021之第一電極(源電極及汲電極中之一者)連接至信號線5025，且開關電晶體5021之第二電極(源電極及汲電極中之另一者)連接至驅動器電晶體5022之閘電極。驅動器電晶體5022之閘 電極經由電容器5023連接至電力供應線5027，驅動器電晶體5022之第一電極連接至電力供應線5027，且驅動器電晶體5022之第二電極連接至發光元件5024之第一電極(像素電極)。發光元件5024之第二電極對應於共同電極5028。共同電極5028電連接至提供於同一基板上之共同電位線。
作為開關電晶體5021及驅動器電晶體5022中之每一者，可適當地使用電晶體490或類似者。以此方式，可提供具有高顯示品質及/或高可靠性之有機EL顯示裝置。
將發光元件5024之第二電極(共同電極5028)之電位設定為低功率供應電位。注意，低功率供應電位低於供應至電力供應線5027之高功率供應電位。舉例而言，低功率供應電位可為GND、0V或類似者。將高功率供應電位及低功率供應電位設定為高於或等於發光元件5024之順向臨限電壓，且將該等電位之間的差施加至發光元件5024，藉以將電流供應至發光元件5024，從而導致光發射。發光元件5024之順向電壓指獲得所要的亮度之電壓，且包括至少順向臨限電壓。
注意，在一些情況下，驅動器電晶體5022之閘極電容可用作電容器5023之取代物，使得可省略電容器5023。驅動器電晶體5022之閘極電容可形成於通道形成區域與閘電極之間。
接下來，描述輸入至驅動器電晶體5022之信號。在電壓輸入電壓驅動方法之情況下，將用於接通或斷開驅動器電晶體5022之視訊信號輸入至驅動器電晶體5022。為了驅動器電晶體5022在線性區域中操作，將高於電力供應線5027 之電壓的電壓施加至驅動器電晶體5022之閘電極。注意，將高於或等於為電力供應線電壓與驅動器電晶體5022之臨限電壓Vth的總和之電壓施加至信號線5025。
在執行類比灰階驅動之情況下，將高於或等於為發光元件5024之順向電壓與驅動器電晶體5022之臨限電壓Vth的總和之電壓施加至驅動器電晶體5022之閘電極。輸入驅動器電晶體5022在飽和區域中操作所藉之視訊信號，使得將電流供應至發光元件5024。為了驅動器電晶體5022在飽和區域中操作，設定電力供應線5027之電位高於驅動器電晶體5022之閘極電位。當使用類比視訊信號時，根據視訊信號將電流供應至發光元件5024且執行類比灰階驅動係可能的。
注意，在本發明之一個具體實例之顯示裝置中，像素組態不限於圖24C中所展示之組態。舉例而言，可將開關、電阻器、電容器、感測器、電晶體、邏輯電路或類似者添加至圖24C中所展示之像素電路。
在電晶體490或類似者用於圖24A至圖24C中所展示之電路之情況下，源電極(第一電極)電連接至低電位側，且汲電極(第二電極)電連接至高電位側。此外，第一閘電極之電位可由控制電路或類似者控制，且可將以上描述之電位(作為一實例，低於施加至源電極之電位的電位)輸入至第二閘電極。
舉例而言，在本說明書及類似者中，顯示元件、為包括一顯示元件之裝置的顯示裝置、發光元件及為包括一發光元件之裝置的發光裝置可使用多種模式或可包括多種元件。顯示元件、顯示裝置、發光元件或發光裝置包括下列各 者中之至少一者：EL元件(例如，包括有機及無機材料之EL元件、有機EL元件或無機EL元件)、LED(例如，白LED、紅LED、綠LED或藍LED)、電晶體(取決於電流來發射光之電晶體)、電子發射器、液晶元件、電子墨水、電泳元件、光柵光閥(GLV)、電漿顯示面板(PDP)、微機電系統(MEMS)、數位微鏡裝置(DMD)、數位微快門(DMS)、干涉調變器顯示器(IMOD)元件、電潤濕元件、壓電陶瓷顯示器及包括碳奈米管之顯示元件。除以上之外，可包括其對比度、亮度、反射率、透射率或類似者藉由電或磁性效應來改變之顯示媒體。注意，具有EL元件的顯示裝置之實例包括EL顯示器。具有一電子發射器的顯示裝置之實例包括場發射顯示器(FED)及SED型平板顯示器(SED：表面傳導電子發射器顯示器)。具有一液晶元件的顯示裝置之實例包括液晶顯示器(例如，透射式液晶顯示器、半穿透半反射液晶顯示器、反射性液晶顯示器、直視液晶顯示器或投影液晶顯示器)。具有電子墨水或一電泳元件的顯示裝置之實例包括電子紙。
可使用一彩色層(亦被稱作彩色濾光片)，以便獲得全色顯示裝置，其中將白光(W)用於背光(例如，有機EL元件、無機EL元件、LED或螢光燈)。舉例而言，作為彩色層，可恰當地組合紅(R)、綠(G)、藍(B)、黃(Y)或類似者。藉由彩色層之使用，可獲得比在無彩色層之情況下高的色彩再現性。在此情況下，藉由提供具有彩色層之區域及無彩色層之區域，在無彩色層之區域中的白光可直接用於顯示。藉由部分地提供無彩色層之區域，歸因於彩色層的亮 度之減小可受到抑制，且在一些情況下，當亮地顯示影像時，可減小功率消耗之20%至30%。注意，在使用自發光元件(諸如，有機EL元件或無機EL元件)執行全色顯示器之情況下，元件可發射其各別色彩R、G、B、Y及W之光。藉由使用自發光元件，在一些情況下，如與使用彩色層之情況下，可進一步減少功率消耗。
<模組>
以下參看圖25描述使用本發明之一個具體實例之半導體裝置的顯示模組。
在圖25中之顯示模組8000中，連接至FPC之觸控面板8004、連接至FPC 8005之電池8006、背光單元8007、框8009、印刷板8010及電池組8011提供於上部蓋8001與下部蓋8002之間。注意，在一些情況下不提供背光單元8007、電池組8011、觸控面板8003及類似者。
本發明之一個具體實例之半導體裝置可用於(例如)電池8006。
可根據觸控面板8004及電池8006之大小恰當地改變上部蓋8001及下部蓋8002之形狀及大小。
觸控面板8004可為電阻性觸控面板或電容性觸控面板，且可經形成以與電池8006重疊。電池8006之相對基板(密封基板)可具有觸控面板功能。可將光感測器提供於電池8006之每一像素中，使得獲得光學觸控面板。可將用於觸控感測器之電極提供於電池8006之每一像素中，使得獲得電容性觸控面板。可將用於觸控感測器之電極提供於電池8006之每一像素中，使得獲得電容性觸控面板。
背光單元8007包括一光源8008。光源可提供於背光單元8007之端部分處，且可使用光漫射板。
框8009可保護電池8006且亦充當用於阻擋藉由印刷板8010之操作產生的電磁波之電磁屏蔽物。框8009可充當輻射器板。
印刷板8010具有一電力供應器電路及一信號處理電路，用於輸出視訊信號及時脈信號。作為用於將電力供應至電力供應器電路之電源，可使用分開來提供的外部商業電源或使用電池組8011之電源。在使用商業電源之情況下，可省略電池組8011。
顯示模組8000可另外具備諸如偏光片、延遲板或稜鏡片之構件。
<電子裝置>
本發明之一個具體實例之半導體裝置可用於顯示裝置、個人電腦或具備記錄媒體之影像再現裝置(通常，再現諸如數位多功能光碟(DVD)的記錄媒體之內容且具有用於顯示再現之影像的顯示器之裝置)。可裝備有本發明之一個具體實例之半導體裝置的電子裝置之其他實例為行動電話、包括攜帶型遊戲控制台之遊戲機、攜帶型資料器具、電子書閱讀器、諸如視訊攝影機及數位靜態相機之相機、護目鏡型顯示器(頭戴式顯示器)、導航系統、音訊再現裝置(例如，汽車音訊系統及數位音訊播放器)、影印機、傳真機、印表機、多功能印表機、自動化櫃員機(ATM)及售貨機。圖26A至圖26F說明此等電子裝置之具體實例。
圖26A說明一攜帶型遊戲控制台，其包括一外殼 901、一外殼902、一顯示器部分903、一顯示器部分904、一麥克風905、一揚聲器906、一操作鍵907、一觸控筆908及類似者。雖然圖26A中之攜帶型遊戲控制台具有兩個顯示器部分903及904，但攜帶型遊戲控制台中包括的顯示器部分之數目不限於此。
圖26B說明一攜帶型資料終端機，其包括一第一外殼911、一第二外殼912、一第一顯示器部分913、一第二顯示器部分914、一接合部915、一操作鍵916及類似者。第一顯示器部分913提供於第一外殼911中，且第二顯示器部分914提供於第二外殼912中。第一外殼911及第二外殼912與接合部915相互連接，且第一外殼911與第二外殼912之間的角度可隨接合部915而改變。可取決於在接合部915處的第一外殼911與第二外殼912之間的角度切換第一顯示器部分913上之影像。可將具有位置輸入功能之顯示裝置用作第一顯示器部分913及第二顯示器部分914中之至少一者。注意，可藉由在顯示裝置中提供觸控面板來添加位置輸入功能。替代地，可藉由在顯示裝置之像素部分中提供叫作光感測器之光電轉換元件來添加位置輸入功能。
圖26C說明一膝上型個人電腦，其包括一外殼921、一顯示器部分922、一鍵盤923、一指標器件924及類似者。
圖26D說明電冰箱-冷凍機，其包括一外殼931、用於冰箱之一門932、用於冷凍機之一門933及類似者。
圖26E說明一視訊攝影機，其包括一第一外殼941、一第二外殼942、一顯示器部分943、操作鍵944、一透 鏡945、一接合部946及類似者。針對第一外殼941提供操作鍵944及透鏡945，且針對第二外殼942提供顯示器部分943。第一外殼941及第二外殼942與接合部946相互連接，且第一外殼941與第二外殼942之間的角度可隨接合部946而改變。可根據第一外殼941與第二外殼942之間的在接合部946處之角度切換顯示器部分943上顯示之影像。
圖26F說明一普通車輛，其包括一汽車主體951、車輪952、儀錶盤953、燈954及類似者。
<具有彎曲顯示區域或彎曲發光區域之電子裝置>
以下參看圖27A1、圖27A2、圖27A3、圖27B1、圖27B2、圖27C1及圖27C2描述為本發明之具體實例的具有彎曲顯示區域或彎曲發光區域之電子裝置。此處，將資訊裝置(詳言之，攜帶型資訊裝置(攜帶型裝置))描述為電子裝置之實例。該攜帶型資訊裝置包括(例如)行動電話裝置(例如，平板手機及智慧型手機)及平板終端機(平板PC)。
圖27A1為說明攜帶型裝置1300A之外部形狀之透視圖。圖27A2為說明攜帶型裝置1300A之俯視圖。圖27A3說明攜帶型裝置1300A之使用狀態。
圖27B1及圖27B2為說明攜帶型裝置1300B之向外形式之透視圖。
圖27C1及圖27C2為說明攜帶型裝置1300C之向外形式之透視圖。
<攜帶型裝置>
攜帶型裝置1300A具有電話、電子郵件創建及閱讀、筆記型電腦、資訊瀏覽及類似者之一或多個功能。
沿著複數個表面提供攜帶型裝置1300A之顯示器部分。舉例而言，可藉由沿著外殼之內部置放可撓性顯示裝置來提供顯示器部分。因此，可將文字資料、影像資料或類似者顯示於第一區域1311及/或第二區域1312上。
舉例而言，可將用於三個操作之影像顯示於第一區域1311上(見圖27A1)。此外，可將文字資料及類似者顯示於第二區域1312上，如由圖式中之虛線矩形指示(見圖27A2)。
在第二區域1312處於攜帶型裝置1300A之上部部分上之情況下，使用者可易於在將攜帶型裝置1300A置放於使用者之衣服的胸袋中時看到在攜帶型裝置1300A之第二區域1312上顯示的文字資料或影像(見圖27A3)。舉例而言，使用者可自攜帶型裝置1300A上方看到來電通話之呼叫者的電話號碼、姓名及類似者。
攜帶型裝置1300A可包括在顯示裝置與外殼之間、在顯示裝置中或在外殼上的輸入裝置或類似者。舉例而言，作為輸入裝置，可使用觸控感測器、光感測器或超音波感測器。在將輸入裝置提供於顯示裝置與外殼之間或外殼上之情況下，觸控面板可為(例如)矩形開關類型、電阻性類型、超音波表面聲波類型、紅外線類型、電磁感應類型或靜電電容類型。在將輸入裝置提供於顯示裝置中之情況下，可使用內嵌感測器、表嵌感測器或類似者。
注意，攜帶型裝置1300A可具備一振動感測器或類似者及一記憶體裝置，該記憶體裝置儲存用於基於由振動感測器或類似者感測到之振動將模式轉移至來電通話拒絕模 式之程式。因此，使用者可藉由在其衣服上輕拍攜帶型裝置1300A以應用振動來將模式轉移至來電通話拒絕模式。
攜帶型裝置1300B包括一顯示器部分(其包括第一區域1311及第二區域1312)及支撐顯示器部分之一外殼1310。
外殼1310具有複數個彎曲部分，且外殼1310中之最長彎曲部分在第一區域1311與第二區域1312之間。
攜帶型裝置1300B可供沿著側向面對之最長彎曲部分提供的第二區域1312使用。
攜帶型裝置1300C包括一顯示器部分(其包括第一區域1311及第二區域1312)及支撐顯示器部分之外殼1310。
外殼1310具有複數個彎曲部分，且外殼1310中之最長彎曲部分在第一區域1311與第二區域1312之間。
攜帶型裝置1300C可供面向上之第二區域1312使用。
注意，可將未在說明書中之任何圖式或本文中指定之內容排除在本發明之一個具體實例之外。替代地，當描述由最大值及最小值定義的值之範圍時，範圍之部分恰當地變窄或移除範圍之部分，藉以可建構不包括範圍之部分的本發明之一個具體實例。以此方式，舉例而言，有可能指定本發明之一個具體實例的技術範疇使得不包括習知技術。
作為另一具體實例，給出描述「膜為絕緣體」以描述材料之性質。在彼情況下，舉例而言，可指定將絕緣體為有機絕緣體之情況排除在本發明之一個具體實例之外。舉 例而言，可指定將絕緣體為無機絕緣體之情況排除在本發明之一個具體實例之外。舉例而言，可指定將膜為導體之情況排除在本發明之一個具體實例之外。舉例而言，可指定將膜為半導體之情況排除在本發明之一個具體實例之外。
作為另一具體實例，給出堆疊結構之描述--「膜提供於A膜與B膜之間」。在彼情況下，舉例而言，可指定將膜為四個或四個以上層之堆疊膜的情況排除在本發明之外。舉例而言，可指定將導體提供於A膜與該膜之間的情況排除在本發明之外。
注意，各人可實施在本說明書及類似者中描述的本發明之一個具體實例。然而，本發明之實施可涉及不同人。舉例而言，在傳輸/接收系統之情況下，以下情況係可能的：公司A製造且出售傳輸裝置，且公司B製造且出售接收裝置。作為另一實例，在發光裝置包括一電晶體及一發光元件之情況下，以下情況係可能的：公司A製造且出售包括電晶體之半導體裝置，且公司B購買該半導體裝置，提供用於半導體裝置之發光元件，且完成發光裝置。
在此情況下，本發明之一個具體實例可經構成，使得可針對公司A及公司B中之每一者來主張專利侵權。換言之，本發明之一個具體實例可經構成，使得僅公司A實施該具體實例，且本發明之另一具體實例可經構成使得僅公司B實施該具體實例。可針對公司A或公司B提出專利侵權訴訟所藉的本發明之一個具體實例係清晰的，且可被視為在本說明書或類似者中揭示了。舉例而言，在傳輸/接收系統之情況下，甚至當本說明書或類似者不包括單獨使用傳輸裝置的情 況或單獨使用接收裝置的情況之描述時，本發明之一個具體實例仍可僅由傳輸裝置構成，且本發明之另一具體實例可僅由接收裝置構成。本發明之彼等具體實例係清晰的且可被視為在本說明書或類似者中揭示了。另一實例如下：在發光裝置包括一電晶體及一發光元件之情況下，甚至當本說明書或類似者不包括單獨使用包括電晶體之半導體裝置的情況或單獨使用包括發光元件之發光裝置的情況之描述時，本發明之一個具體實例仍可僅由包括電晶體之半導體裝置構成，且本發明之另一具體實例可僅由包括發光元件之發光裝置構成。本發明之彼等具體實例係清晰的且可被視為在本說明書或類似者中揭示了。
注意，在本說明書及類似者中，熟習此項技術者甚至在未指定主動元件(例如，電晶體或二極體)、被動元件(例如，電容器或電阻器)或類似者之所有端子連接至的部分時仍構成本發明之一個具體實例可為可能的。換言之，甚至在未指定連接部分時，本發明之一個具體實例仍可為清晰的。另外，在連接部分未揭示於本說明書及類似者中之情況下，在一些情況下，可判定未指定連接部分的本發明之一個具體實例揭示於本說明書及類似者中。詳言之，在端子連接至的部分之數目可為複數個之情況下，無必要指定端子連接至之部分。因此，藉由僅指定主動元件(例如，電晶體或二極體)、被動元件(例如，電容器或電阻器)或類似者的端子中之一些連接至之部分來構成本發明之一個具體實例可為可能的。
注意，在本說明書及類似者中，熟習此項技術者 在電路之至少連接部分經指定時指定本發明可為可能的。替代地，熟習此項技術者在電路之至少一功能經指定時指定本發明可為可能的。換言之，當電路之功能經指定時，本發明之一個具體實例可為清晰的。此外，可判定其功能經指定的本發明之一個具體實例揭示於本說明書及類似者中。因此，當電路之連接部分經指定時，甚至在未指定一功能時，仍將該電路揭示為本發明之一個具體實例，且可構成本發明之一個具體實例。替代地，當電路之一功能經指定時，甚至在未指定連接部分時，仍將該電路揭示為本發明之一個具體實例，且可構成本發明之一個具體實例。
注意，在本說明書及類似者中，將在至少一圖(其可為該圖之部分)中描述之內容揭示為本發明之一個具體實例，且可構成本發明之一個具體實例。因此，當某一內容描述於圖中時，甚至在未用文字描述該內容時，仍將該內容揭示為本發明之一個具體實例，且可構成本發明之一個具體實例。按類似方式，將自一圖取出的該圖之部分揭示為本發明之一個具體實例，且可構成本發明之一個具體實例。本發明之具體實例係清晰的。本申請案係基於2014年3月18日在日本專利局申請之日本專利申請案第2014-055157號，其全部內容被以引用的方式併入本文中。

Claims (10)

  1. 一種半導體裝置，其包含：一第一電晶體，該第一電晶體包含：一第一半導體；一第一絕緣體；及一第一導體；在該第一電晶體上之一第二絕緣體；在該第二絕緣體上之一第二電晶體，該第二電晶體包含：一第二半導體；一第三絕緣體；及一第二導體；在該第二電晶體上之一第四絕緣體；及在該第四絕緣體上之一電容器，該電容器包含：一第三導體的一第一部分；一第四導體；及一第五絕緣體，其中該第一半導體包含一區域與該第一導體重疊，其中該第一絕緣體插入於該第一半導體之該區域與該第一導體之間，其中該第二半導體包含一區域與該第二導體重疊，其中該第三絕緣體插入於該第二半導體之該區域與該第二導體之間，其中該第三導體之該第一部分面向該第四導體，其中該第五絕緣體插入於該第三導體之該部分與該第四導體之間，其中該第三導體經由該第二絕緣體中之一第一開口及該第四絕緣體中之一第二開口電連接至該第一導體，其中該第三導體經由該第四絕緣體中之該第二開口電連接至該第二半導體；其中該第三導體的一第二部分提供於該第二開口中，且其中該第三導體的一第三部分提供於該第一開口中。
  2. 如申請專利範圍第1項之半導體裝置，其中該第五絕緣體包含在該第四導體中所包括之一元件。
  3. 如申請專利範圍第1項之半導體裝置，其中該第一半導體包含矽。
  4. 如申請專利範圍第1項之半導體裝置，其中該第二半導體包含銦。
  5. 如申請專利範圍第1項之半導體裝置，其中該第一半導體為一半導體基板之一部分。
  6. 如申請專利範圍第1項之半導體裝置，其中該第一半導體具有提供於一半導體基板上之一突起。
  7. 一種半導體裝置，其包含：一第一電晶體；在該第一電晶體上之一第一絕緣體；在該第一絕緣體上之一第二電晶體；在該第二電晶體上之一第二絕緣體；及一電容器包含一導體的一第一部分：其中該導體電連接至該第一電晶體的一閘極電極與該第二電晶體的一源極電極和一汲極電極的其中一個，其中該導體的一第二部分提供於該第一絕緣體的一開口中，且其中該導體的一第三部分提供於該第二絕緣體的一開口中。
  8. 一種半導體裝置，其包含：一第一電晶體；在該第一電晶體上之一第一絕緣體；在該第一絕緣體上之一第二電晶體；在該第二電晶體上之一第二絕緣體；及一電容器包含一導體：其中該導體包含一區域接觸於該第一電晶體的一閘極電極，且其中該導體包含一區域接觸於該第二電晶體的一半導體。
  9. 如申請專利範圍第7或8項之半導體裝置，其中該電容器設於該第二絕緣體上。
  10. 如申請專利範圍第7或8項之半導體裝置，其中該電容器設於該第一絕緣體上且在該第二電晶體之下。
TW104108492A 2014-03-18 2015-03-17 半導體裝置 TWI657288B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014055157 2014-03-18
JP2014-055157 2014-03-18

Publications (2)

Publication Number Publication Date
TW201537256A TW201537256A (zh) 2015-10-01
TWI657288B true TWI657288B (zh) 2019-04-21

Family

ID=54142867

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104108492A TWI657288B (zh) 2014-03-18 2015-03-17 半導體裝置

Country Status (4)

Country Link
US (2) US9954111B2 (zh)
JP (2) JP6509596B2 (zh)
KR (1) KR20150108791A (zh)
TW (1) TWI657288B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015182000A1 (en) 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US9455337B2 (en) 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9647129B2 (en) 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107004041B (zh) 2014-11-20 2021-06-29 唯听助听器公司 助听器用户账户管理
TWI711165B (zh) 2014-11-21 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
US10978489B2 (en) 2015-07-24 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device
US10667062B2 (en) 2015-08-14 2020-05-26 Widex A/S System and method for personalizing a hearing aid
WO2017061273A1 (ja) 2015-10-05 2017-04-13 ソニー株式会社 撮像装置、製造方法
WO2017103737A1 (en) 2015-12-18 2017-06-22 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processing device, and method for manufacturing display panel
CN105428392A (zh) * 2015-12-31 2016-03-23 京东方科技集团股份有限公司 一种有机电致发光显示装置及其制备方法
CN109328422A (zh) * 2016-05-31 2019-02-12 工机控股株式会社 充电装置
CN109716508B (zh) 2016-06-24 2023-08-15 克罗米斯有限公司 多晶陶瓷衬底及其制造方法
US10074567B2 (en) * 2016-10-21 2018-09-11 QROMIS, Inc. Method and system for vertical integration of elemental and compound semiconductors
KR20180055701A (ko) * 2016-11-17 2018-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102565380B1 (ko) * 2016-12-07 2023-08-10 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR20240055166A (ko) 2017-01-27 2024-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자, 반도체 장치, 및 반도체 장치의 제작 방법
KR102447148B1 (ko) 2017-03-13 2022-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9865337B1 (en) * 2017-03-22 2018-01-09 Qualcomm Incorporated Write data path to reduce charge leakage of negative boost
US9929203B1 (en) * 2017-04-27 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating thereof
US10804273B2 (en) * 2017-09-06 2020-10-13 Micron Technology, Inc. Memory arrays comprising vertically-alternating tiers of insulative material and memory cells and methods of forming a memory array
JP7293190B2 (ja) 2018-03-16 2023-06-19 株式会社半導体エネルギー研究所 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060238135A1 (en) * 2005-04-20 2006-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
TW201208044A (en) * 2010-05-14 2012-02-16 Semiconductor Energy Lab Semiconductor device
US20130075733A1 (en) * 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
TW201351511A (zh) * 2009-11-28 2013-12-16 Semiconductor Energy Lab 半導體裝置及其製造方法
TW201411847A (zh) * 2012-07-27 2014-03-16 Semiconductor Energy Lab 半導體裝置

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
DE112011101395B4 (de) 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
JP5626978B2 (ja) 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
TWI548057B (zh) 2011-04-22 2016-09-01 半導體能源研究所股份有限公司 半導體裝置
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
CN103534950B (zh) 2011-05-16 2017-07-04 株式会社半导体能源研究所 可编程逻辑装置
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5981157B2 (ja) * 2012-02-09 2016-08-31 株式会社半導体エネルギー研究所 半導体装置
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060238135A1 (en) * 2005-04-20 2006-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
TW201351511A (zh) * 2009-11-28 2013-12-16 Semiconductor Energy Lab 半導體裝置及其製造方法
TW201208044A (en) * 2010-05-14 2012-02-16 Semiconductor Energy Lab Semiconductor device
US20130075733A1 (en) * 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
TW201411847A (zh) * 2012-07-27 2014-03-16 Semiconductor Energy Lab 半導體裝置

Also Published As

Publication number Publication date
TW201537256A (zh) 2015-10-01
KR20150108791A (ko) 2015-09-30
US9954111B2 (en) 2018-04-24
JP2015195365A (ja) 2015-11-05
JP2019117946A (ja) 2019-07-18
JP6509596B2 (ja) 2019-05-08
JP6715364B2 (ja) 2020-07-01
US20150270288A1 (en) 2015-09-24
US20180190828A1 (en) 2018-07-05
US10388797B2 (en) 2019-08-20

Similar Documents

Publication Publication Date Title
TWI657288B (zh) 半導體裝置
JP6670408B2 (ja) 半導体装置
JP6919020B2 (ja) 半導体装置
JP6716672B2 (ja) トランジスタ
KR102330407B1 (ko) 반도체 장치
US10811540B2 (en) Semiconductor device and electronic device
TW201605042A (zh) 半導體裝置的製造方法
US11901372B2 (en) Wiring layer and manufacturing method therefor
JP2016105469A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees