TW201919234A - 積體電路及其製造方法 - Google Patents

積體電路及其製造方法 Download PDF

Info

Publication number
TW201919234A
TW201919234A TW107138447A TW107138447A TW201919234A TW 201919234 A TW201919234 A TW 201919234A TW 107138447 A TW107138447 A TW 107138447A TW 107138447 A TW107138447 A TW 107138447A TW 201919234 A TW201919234 A TW 201919234A
Authority
TW
Taiwan
Prior art keywords
well
bootstrap
drift
hvmos
drift well
Prior art date
Application number
TW107138447A
Other languages
English (en)
Other versions
TWI717650B (zh
Inventor
卡迪克 姆魯凱森
江文智
鍾久華
蔡俊琳
吳國銘
林炫政
林天聲
陳益民
林宏洲
邱奕正
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201919234A publication Critical patent/TW201919234A/zh
Application granted granted Critical
Publication of TWI717650B publication Critical patent/TWI717650B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申請的各種實施例關於一種積體電路（IC），其中自舉金屬氧化物半導體（MOS）元件與高壓金屬氧化物半導體（HVMOS）元件和高壓接面終端（HVJT）元件整合。在一些實施例中，漂移井在半導體基底中。漂流井具有第一摻雜型並具有環形頂佈局。第一切換元件在漂移井上。第二切換元件在半導體基底上，在漂移井的側壁的凹口處。周邊井在半導體基底中，並具有與第一摻雜型相反的第二摻雜型。周邊井圍繞漂移井、第一切換元件和第二切換元件，並進一步將第二切換元件與漂移井和第一切換元件分開。

Description

與高壓金屬氧化物半導體元件和高壓接面終端元件整合的自舉金屬氧化物半導體元件
超高壓金屬氧化物半導體（MOS）元件是能夠在幾百伏（例如，電壓約為600伏）的電壓下維持操作的半導體元件。其中，超高壓MOS元件用於高側（high side）閘極驅動電路中的位準移位器（level shifter）。這樣的位準移位器將第一電壓位準處的輸入訊號轉換為第二電壓位準處的輸出訊號，以解決分別在第一和第二電壓位準操作的元件之間的不兼容性。
本揭露提供用於實行本揭露的不同特徵的許多不同實施例或實例。以下出於以簡化方式傳達本揭露的目的來闡述元件及排列形式的具體實例。當然，這些僅為實例而並非旨在進行限制。舉例來說，以下說明中將第二特徵形成在第一特徵「之上」或第一特徵「上」可包括其中第二特徵與第一特徵形成為直接接觸的實施例，且也可包括其中第二特徵與第一特徵之間可形成附加特徵、從而使得所述第二特徵與所述第一特徵可能不直接接觸的實施例。另外，本揭露可在各種實施例中重複參考編號及/或字母。重複使用參考編號是出於簡明及清晰的目的，而其自身並不表示所論述的各種實施例及/或配置之間的關係。
此外，本文中可能使用例如「在…之下」、「在…下方」、「下部的」、「在…上」、「在…之上」、「在…上方」、「上部的」等空間相對性用語以便於闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。設備可具有另外取向（旋轉90度或處於其他取向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
積體電路（IC）可以例如包括高側區域（high side area）和低電壓區域（low voltage area）。高側區域包括在高電壓位準下操作的元件，並且低電壓區域包括在相對低的電壓位準下操作的元件。高壓接面終端（HVJT）元件具有圍繞並劃分高側區域的環形頂佈局。此外，HVJT元件將高側區域與低電壓區域和高壓金屬氧化物半導體（HVMOS元件）分開。HVMOS元件部分或全部界定位準移位器，用於將低電壓位準的輸入訊號轉換為高電壓位準的輸出訊號。此外，HVMOS元件電耦合到高側區域中的元件，以將輸出訊號提供到元件。這種電耦合可以例如從外部通過打線接合執行，或者從內部通過後段（BEOL）內連線結構的金屬線執行。
使用打線接合將HVMOS元件從外部電耦合到高側區域中的元件的挑戰在於，打線接合在極端環境（例如，具有高壓力及/或高溫度的環境）中具有高製程成本和低可靠度。使用BEOL內連線結構的金屬線將HVMOS從內部電耦合到高側區域中的元件的挑戰在於，金屬線依賴於HVJT元件中的開口。這導致可靠度問題（例如，低崩潰電壓），限制HVMOS元件的數量，並增加複雜性。
例如，閘極驅動電路可包括IC晶粒、自舉電容器和自舉二極體。自舉電容器用作高側區域的電源，並有助於將高側區域中的高側閘極驅動器轉換為ON狀態。當高側閘極驅動器處於ON狀態時，自舉二極體處於反向偏置狀態，以便將低電壓區域的低電壓電源與自舉電容器電隔離。當高側閘極驅動器處於OFF狀態時，自舉二極體處於正向偏置狀態，以便將低電壓電源電耦合到自舉電容器並從低電壓電源充電自舉電容器。
使用閘極驅動電路的挑戰是將自舉二極體與IC晶粒分開。例如，自舉二極體和IC晶粒可以安裝到印刷電路板（PCB），並且可以經由PCB而電耦合。然而，這在PCB上佔用空間並且缺乏晶片級整合的設計靈活性。作為另一個例子，自舉二極體和IC晶粒可以通過打線接合封裝在一起並電耦合在共同封裝件內。然而，這也缺乏晶片級整合的設計靈活性。閘極驅動電路的另一個挑戰是自舉二極體是「二極體」並且在阻斷狀態和非阻斷狀態之間具有開關時間。這因此限制了自舉電容器可以充電的速度和高側閘極驅動器在ON狀態和OFF狀態之間可以改變的速度。
鑑於上述情況，本申請的各種實施例關於一種IC，其中自舉MOS元件與HVMOS元件和HVJT元件整合。在一些實施例中，漂移井在半導體基底中。漂移井具有第一摻雜型並且具有圍繞高側區域的環形頂佈局。第一切換元件在漂移井上。第二切換元件在半導體基底上，在漂移井的側壁的凹口處。周邊井在半導體基底中，並具有與第一摻雜型相反的第二摻雜型。周邊井圍繞漂移井、第一切換元件和第二切換元件，並進一步將第二切換元件與第一切換元件和漂移井分開。
第一和第二切換元件可以例如對應於自舉MOS元件和HVMOS元件。此外，HVJT元件是或包括二極體，其可以例如由漂移井與周邊井接觸的PN接面界定。當三個元件用於閘極驅動電路（其非限制性示例如上所述）時，自舉MOS元件可以例如用於代替自舉二極體以充電自舉電容器。與自舉二極體相比，自舉MOS元件在阻斷狀態和非阻斷狀態之間快速切換，由此自舉MOS元件能夠快速充電自舉電容器。
通過將自舉MOS元件整合於HVJT元件和HVMOS元件，IC晶片區域較小且可靠度較高。例如，由於整合，三個元件共享一個共同IC晶片區域而不是分開IC晶片區域。這導致整個IC晶片區域的減少（例如，減少約25-60％）。作為另一個例子，由於整合，三個元件可以電連接而沒有打線接合並且在HVJT元件中沒有開口。這導致可靠度提高。此外，如下所述，整合方案提供了設計靈活性並且不依賴於附加的光罩或光致抗蝕劑。例如，整合方案能夠增加HVMOS元件的數量及/或增加高側區域的尺寸，而沒有複雜的重新設計，也沒有通過HVJT、自舉MOS和HVMOS元件而增加IC晶片區域。此外，整合方案能夠改變HVMOS元件、自舉MOS元件和HVJT元件的電壓處理能力及/或電流處理能力，而無需複雜的重新設計。
參照圖1A，一種IC的一些實施例的頂佈局100A，其中自舉MOS元件102與HVJT元件104和HVMOS元件106整合。自舉MOS元件102和HVJT元件104交疊（overlap）並鄰接（border）HVMOS元件106。此外，自舉MOS元件102、HVJT元件104和HVMOS元件106共同界定沿著IC的高側區域108的邊界在封閉的路徑中沿側向延伸的環形結構，以圍繞高側區域108。在一些實施例中，環形結構為方形環形、矩形環形、三角形環形、圓環形或其他封閉的路徑形狀。此外，環形結構被IC的低電壓區域110包圍。
高側區域108容納在高電壓位準下操作的半導體元件（未示出），並且低電壓區域110容納在低電壓位準下操作的半導體元件（未示出）。高電壓位準相對於低電壓位準高，並且可以是或包括例如約100-1200伏之間的電壓、約100-750伏之間的電壓、約750-1200伏之間的電壓、約550-650伏之間的電壓或超過約100伏。低電壓位準可以是或包括例如約1-20伏之間的電壓、約1-10伏之間的電壓、約10-20伏之間的電壓或小於約20伏的電壓。
自舉MOS元件102是電晶體或能夠在高電壓位準處持續操作的一些其他切換元件。例如，自舉MOS元件102可以是側向擴散金屬氧化物半導體（LDMOS）元件或者其他金屬氧化物半導體（MOS）元件，及/或當源極-汲極電壓在高電壓位準時可以維持操作。自舉MOS元件102便於在閘極驅動電路中對自舉電容器（未示出）進行高速充電，因為自舉MOS元件102可以在阻斷狀態和非阻斷狀態之間比二極體更快地改變。此外，如下所述，自舉MOS元件102可以通過附加的選擇性導電通道來增強，以攜帶更多的電流，從而更快地對自舉電容器充電。
自舉MOS元件102在共用漂移井112和自舉主體井114上。如下所示，共用漂移井112在自舉MOS元件102和HVJT元件104之間共用。自舉MOS元件102包括第一自舉源極/汲極區116、第二自舉源極/汲極區118、自舉主體接觸區120和自舉閘極122。共用漂移井112是具有第一摻雜型的半導體區並圍繞自舉主體井114。自舉主體井114是半導體區，其具有與第一摻雜型相反的第二摻雜型，並且當以剖視來看時（在圖1A中看不到），自舉主體井114在第一自舉源極/汲極區116和自舉主體接觸區120的下面。第一摻雜型例如可以是N型，第二摻雜型例如可以是P型，反之亦然。
第一和第二自舉源極/汲極區116、118由共用漂移井112和自舉主體井114隔開，使得第一和第二自舉源極/汲極區116、118分別鄰接低電壓區域110和高側區域108。第一和第二自舉源極/汲極區116、118是半導體區，具有與共用漂移井112相同的摻雜型（即第一摻雜型），但是比共用漂移井112具有更高的摻雜濃度。自舉主體接觸區120是具有與自舉主體井114相同的摻雜型（即，第二摻雜型）的半導體區，但是比自舉主體井114具有更高的摻雜濃度。當以剖視來看時（在圖1A中看不到），自舉閘極122（以虛線示出）覆蓋在自舉主體井114上，使得自舉閘極122鄰接第一自舉源極/汲極區116，且主要介於第一和第二自舉源極/汲極區116、118之間。自舉閘極122可以是或包括例如摻雜多晶矽、金屬或一些其他導電材料。
HVJT元件104是或者包括能夠在高電壓位準處持續操作的二極體，並且被配置為在反向偏置狀態下操作以提供高側區域108和低電壓區域110之間的電性隔離。此外，HVJT元件104與自舉MOS元件102交疊，其中二極體的PN接面由共用漂移井112部分界定，並且HVJT元件104和自舉MOS元件102共享共用漂移井112。
HVMOS元件106是電晶體或能夠在高電壓位準處持續操作的一些其他切換元件。例如，HVMOS元件106可以是LDMOS元件或一些其他MOS元件，及/或當源極-汲極電壓處於高電壓位準時可以維持操作。在一些實施例中，HVMOS元件106部分或全部界定位準移位器，用於將低電壓位準處的輸入訊號轉換為高電壓位準處的輸出訊號。HVMOS元件106包括第一HVMOS元件106A和第二HVMOS元件106B。
每個HVMOS元件106在HVMOS漂移井124和HVMOS主體井126上。此外，HVMOS元件106中的每一個包括第一HVMOS源極/汲極區128、第二HVMOS源極/汲極區130、HVMOS主體接觸區132和HVMOS閘極134。HVMOS漂移井124是具有第一摻雜型的半導體區並圍繞HVMOS主體井126。HVMOS主體井126是半導體區，具有與第一摻雜型相反的第二摻雜型。此外，當以剖視來看時（在圖1A中看不到），HVMOS主體井126在第一HVMOS源極/汲極區128和HVMOS主體接觸區132的下面。
第一和第二HVMOS源極/汲極區128、130由HVMOS漂移井124和HVMOS主體井126隔開，使得第一HVMOS源極/汲極區128鄰接低電壓區域110且第二HVMOS源極/汲極區130鄰接高側區域108。第一和第二HVMOS源極/汲極區128、130是具有第一摻雜型的半導體區，但是比HVMOS漂移井124具有更高的摻雜濃度。HVMOS主體接觸區132是具有第二摻雜型的半導體區，但是比HVMOS主體井126具有更高的摻雜濃度。當以剖視來看時（在圖1A中看不到），HVMOS閘極134覆蓋在HVMOS主體井126上，使得HVMOS閘極134鄰接第二HVMOS源極/汲極區128，並且主要在第一區域和第二HVMOS源極/汲極區128、130之間。HVMOS閘極134可以是或包括例如摻雜多晶矽、金屬或一些其他導電材料。
HVMOS元件106被隔離環136個別地包圍，所述隔離環136將HVMOS元件106與高側區域108、HVJT元件104和自舉MOS元件102實體和電性分開（physically and electrically separate）。例如，隔離環136可以與共用漂移井112及/或HVMOS漂移井124一起界定二極體，並且二極體可以在阻斷狀態下操作以提供電性分開。雖然隔離環136可以是圓環形，但隔離環136不限於圓環形。隔離環136可以是方形環形、矩形環形、三角形環形或一些其他封閉的路徑形狀。在一些實施例中，隔離環136是半導體區，具有與共用漂移井112和HVMOS漂移井124相反的摻雜型。隔離環136有助於有效地整合自舉MOS元件102、HVJT元件104和HVMOS元件106而無需增加IC晶片區域。
上述整合導致小IC晶片區域和高可靠度。例如，因為自舉MOS元件102、HVJT元件104和HVMOS元件106被整合在一起，所以自舉MOS元件102、HVJT元件104和HVMOS元件106共享共同IC晶片區域而不是分開IC晶片區域。這導致整個IC晶片區域減少。作為另一示例，因為自舉MOS元件102、HVJT元件104和HVMOS元件106被整合，所以自舉MOS元件102、HVJT元件104和HVMOS元件106可以在沒有打線接合的情況下電耦合而在HVJT元件104中沒有開口。這導致提高可靠度。
如下所示，整合方案允許增加HVMOS元件的數量及/或高側區域108的尺寸，而無需複雜的重新設計，並且自舉MOS元件102、HVJT元件104和HVMOS元件106不使用更多IC晶片區域。此外，整合方案允許改變自舉MOS元件102、HVJT元件104和HVMOS元件106的電壓處理能力及/或電流處理能力，而無需複雜的重新設計。例如，整合方案使得由自舉MOS元件102、HVJT元件104和HVMOS元件106界定的環形結構的厚度能夠在沒有復雜的重新設計的情況下增加。這因此使自舉MOS元件102、HVJT元件104和HVMOS元件106能夠在更高的電壓下維持操作。作為另一示例，整合方案使得HVMOS元件106的寬度能夠增加，而沒有復雜的重新設計加寬隔離環136。這因此使得HVMOS元件106能夠在更高的源極-汲極電流下維持操作。
雖然IC在圖1A中被示為具有兩個HVMOS元件（即，第一HVMOS元件106A和第二HVMOS元件106B），但是在其他實施例中可以省略第一或第二HVMOS元件106A、106B。此外，如下所述，IC可以在其他實施例中具有一個或多個附加的HVMOS元件。在這樣的實施例中，一個或多個附加的HVMOS元件各自如上所述並且每個都沿著高側區域108的邊界定位。此外，雖然自舉MOS元件102和HVMOS元件106被描述為「金屬氧化物半導體（MOS）」元件，但是應該理解，自舉MOS元件102和HVMOS元件104不限於「金屬」和「氧化物」。可以使用其他導電材料（例如，摻雜多晶矽）代替金屬，並且可以使用其他介電材料代替氧化物。
參照圖1B，提供了圖1A的IC的一些其他實施例的頂佈局100B，其中，自舉MOS元件102更包括（除了圖1A的特徵之外）第三自舉源極/汲極區138和第二自舉閘極140。
第三自舉源極/汲極區138鄰接自舉主體接觸區120，使得自舉主體接觸區120夾在第三自舉源極/汲極區138和第一自舉源極/汲極區116之間。第三自舉源極/汲極區138是具有與共用漂移井112相同的摻雜型的半導體區，但是比共用漂移井112具有更高的摻雜濃度。第二自舉閘極140（以虛線示出）鄰接第三自舉源極/汲極區138，使得第三自舉源極/汲極區138夾在第二自舉閘極140和自舉主體接觸區120之間。此外，當以剖視來看時（在圖1B中看不到），第二自舉閘極140覆蓋在自舉主體井114上。第二自舉閘極140可以是或包括例如摻雜多晶矽、金屬或一些其他導電材料。
在使用自舉MOS元件102期間，自舉主體井114中的選擇性導電通道（未示出）根據施加到第二自舉閘極140的偏置電壓是否超過閾值電壓而選擇性地導通。當選擇性導電通道不導電時，自舉主體井114將第三自舉源極/汲極區138與第二自舉源極/汲極區118電分開。當選擇性導電通道導通時，第三自舉源極/汲極區138通過自舉漂移井112電耦合到第二自舉源極/汲極區118。
參照圖2，提供了自舉電路的一些實施例的方塊圖200，其中圖1A或1B的自舉MOS元件102得到了應用。如下文所示（參見例如圖11），自舉電路可以例如是高側閘極驅動電路的一部分。然而，省略了高側閘極驅動電路的其餘部分，以便更簡單地解釋自舉MOS元件102的作用。
自舉MOS元件102由控制器202控制，並且與自舉電容器204串聯連接，從低電壓電源節點206（例如，LV_Vdd）到高側電源節點208（例如，HS_Vdd）。自舉MOS元件102例如可以被建模（model）為與電阻器102r串聯的電晶體102t，其中電阻器102r表示電晶體102t的ON電阻。控制器202可以是或包括例如微控制器、專用積體電路（ASIC）或一些其他控制電路或元件。自舉電容器204將能量存儲到圖1A或1B的高側區域108中的功率半導體元件（未示出）。
低電壓電源節點206和高側電源節點208承載直流電流（DC）電壓。低電壓電源節點206處於固定電壓，該電壓可以是例如約1-20伏、約1-10伏或約10-20伏。高側電源節點208在低於低電壓電源節點206的低電壓、浮置和高於低電壓電源節點206的高電壓之間變化。例如，低電壓可以是大約零電壓或接地、1-9伏、10-19伏、或者低於低電壓電源節點206的一些其他電壓。例如，高電壓可以是大約300-1200伏特、大約300-750伏特、大約750-1200伏特、或者高於低電壓電源節點206的一些其他電壓。跨於自舉電容器204的電壓範圍從大約0伏到大約低電壓電源節點206處的電壓，這取決於自舉電容器204存儲了多少能量。
在使用自舉電路期間，控制器202在阻斷和非阻斷狀態之間切換自舉MOS元件102以使自舉電容器204充電。在對自舉電容器204充電時，自舉MOS元件102處於非阻斷狀態，而高側電源節點208處於低電壓（例如，接地）。一旦自舉電容器204被充電，自舉MOS元件102處於阻斷狀態並且高側電源節點208處於浮置或處於高壓（例如，約600伏特）。在一些實施例中，控制器202可以控制自舉MOS元件102的閘極到源極電壓以改變跨於自舉電容器204的電壓。例如，增加閘極到源極壓會降低自舉MOS元件102（由電阻器102r表示）的導通電阻，這會增加跨於自舉電容器204的電壓。
在實施例中，自舉MOS元件102的源極區電耦合到低電壓電源節點206，自舉MOS元件102在低電壓電源節點206處具有超過源極浮置能力（souce floating capability，SFC）的電壓。例如，在低電壓電源節點206處的電壓為大約20伏特的情況下，SFC可以是約21-35伏特、約35-50伏特、約50-100伏特、大於約20伏特、大於約20伏特或大於約 35伏特。SFC是自舉MOS元件102的低側崩潰電壓（即，自舉MOS元件102的源極區處的最大電壓）。由於自舉MOS元件102用於充電自舉電容器204，而高側電源節點208處於比低電壓電源節點206低的低電壓，所以自舉MOS元件102將不適合於對自舉電容器204充電，如果SFC沒有超過低電壓電源節點206處的電壓。
可以使用二極體代替自舉MOS元件102。例如，二極體的陰極可以電耦合到自舉電容器204，並且二極體的陽極可以電耦合到低電壓電源節點206。然而，與自舉MOS元件102相比，二極體在阻斷狀態和非阻斷狀態之間切換很慢，這限制了自舉電容器204可以被充電的速度。因此，自舉MOS元件102導致更快的充電。
參照圖3，曲線圖300示出了圖2的自舉MOS元件102的電流曲線302的一些實施例，同時對圖2的自舉電容器204充電。每個電流曲線302對應於不同的閘極對源極（例如，Vgs），並且描述自舉MOS元件102的源極對汲極電流作為汲極電壓的函數。由於自舉MOS元件102與自舉電容器204串聯電耦合，所以自舉MOS元件102的源極對汲極電流與自舉電容器204的充電電流相同。
如圖3所示，增加閘極對源極電壓會增加自舉MOS元件102的汲極電壓。由於自舉MOS元件102的汲極電耦合到自舉電容器204（參見圖2），所以汲極電壓與自舉電容器204的充電電壓相同或大約相同。
參照圖4A，提供了圖1B的IC的一些更詳細的實施例的剖視圖400A。剖視圖400A例如可以沿圖1B中的線A-A'截取。如圖所示，自舉MOS元件102、HVJT元件104和第一HVMOS元件106A在半導體基底402上。半導體基底402可以是（例如）塊狀矽基底、III-V族基底、絕緣層上矽（SOI）基底、或一些其他半導體基底。
周邊井404在半導體基底402中並且覆蓋半導體基底402的塊狀半導體區402B。周邊井404包括在自舉MOS元件102、HVJT元件104之間的一對區段（a pair of segments），且第一HVMOS元件106A夾在其間。此外，周邊井404包括將第一HVMOS元件106A與高側區域108、HVJT元件104和自舉MOS元件102分開的隔離環136。當從上到下觀察時，隔離環136沿著第一HVMOS元件106A的邊界側向地延伸，以完全包圍第一HVMOS元件106A。注意，這在圖4A的剖視圖400A中是看不到的。在一些實施例中，相對於周邊井404的其餘部分，周邊井404在隔離環136處具有升高的摻雜濃度。此外，在一些實施例中，周邊井404具有與塊狀半導體區402B相同的摻雜型，但與塊狀半導體區402B具有不同的摻雜濃度。
隔離結構406和周邊接觸區408覆蓋周邊井404。為了便於說明，僅隔離結構406的一些區段標記為406。隔離結構406包括介電材料（例如，氧化矽），並且可以是或包括例如淺溝渠隔離（STI）結構、場氧化物（FOX）結構、矽的局部氧化（LOCOS））結構、或一些其他隔離結構。周邊接觸區408在半導體基底402中，並且（在一些實施例中）與第一HVMOS元件106A相鄰。此外，周邊接觸區408具有與周邊井404相同的摻雜型，但是比周邊井404具有更高的摻雜濃度。在一些實施例中，周邊接觸區408電耦合到接地及/或低電壓電源的陰極。
共用漂移井112和自舉主體井114在半導體基底402中並覆蓋在塊狀半導體區402B上。此外，自舉MOS元件102在共用漂移井112和自舉主體井114上。自舉MOS元件102是LDMOS電晶體或一些其他MOS元件。共用漂移井112在自舉主體井114的下方並且側向地圍繞自舉主體井114，使得自舉主體井114與塊狀半導體區402B和周邊井404隔開（例如，完全隔開）自舉主體井114。此外，共用漂移井112具有與周邊井404和自舉主體井114相反的摻雜型。自舉主體井114具有與周邊井404相同的摻雜型，並且（在一些實施例中）具有與塊狀半導體區402B相同的摻雜型。在一些實施例中，隔離結構406覆蓋邊界，共用漂移井112沿著該邊界接觸周邊井404。
第二自舉源極/汲極區118覆蓋共用漂移井112，比第一自舉源極/汲極區116更靠近高側區域108。第一自舉源極/汲極區116和自舉主體接觸區120覆蓋在自舉主體井114上，使得第一自舉源極/汲極區116在自舉主體接觸區120和第二自舉源極/汲極區118之間。在一些實施例中，第一自舉源極/汲極區116和自舉主體接觸區120由隔離結構406側向地分開。第一和第二自舉源極/汲極區116、118由共用漂移井112、自舉主體井114和隔離結構406側向地分開。第一自舉源極/汲極區116，第二自舉源極/汲極區118和自舉主體接觸區120在半導體基底402中。第一和第二自舉源極/汲極區116、118具有與共用漂移井112相同的摻雜型，但具有比共用漂移井112更高的摻雜濃度。自舉主體接觸區120具有與自舉主體井114相同的摻雜型，但具有比自舉主體井114更高的摻雜濃度。在一些實施例中，第一自舉源極/汲極區116和自舉主體接觸區120電耦合在一起。此外，在一些實施例中，自舉主體接觸區120電耦合到低電壓電源的接地及/或陰極。
在一些實施例中，自舉漂移井410覆蓋在自舉主體井114上，並且自舉漂移井410進一步在第一自舉源極/汲極區116的下方，以隔開（例如，完全隔開）第一自舉源極/汲極區116與自舉主體井114。在其他實施例中，省略了自舉漂移井410。自舉漂移井410在半導體基底402中，並具有與第一自舉源極/汲極區116相同的摻雜類型，但比第一自舉源極/汲極區116具有更小的摻雜濃度。此外，自舉漂移井410通過自舉主體井114與共用漂移井112隔開（例如，完全隔開）。
選擇性導電通道412在自舉主體井114中。選擇性導電通道412沿著半導體基底402的頂表面從共用漂移井112朝向第一自舉源極/汲極區116延伸。在其中存在自舉漂移井410的一些實施例中，選擇性導電通道412從共用漂移井112延伸到自舉漂移井410。在其中省略了自舉漂移井410的一些實施例中，選擇性導電通道412從共用漂移井112延伸到第一自舉源極/汲極區116。隔離結構406覆蓋共用漂移井112，在選擇性導電道412與第二自舉源極/汲極區118之間。此外，隔離結構406在共用漂移井112處具有寬度W。寬度W可以是例如約50-200微米、約75-125微米、或約100微米。
自舉閘極122覆蓋選擇性導電通道412和隔離結構406。此外，自舉閘極122沿著隔離結構406的側壁延伸，從覆蓋選擇性導電道412到覆蓋隔離結構406。選擇性導電通道412根據從自舉閘極122到第一自舉源極/汲極區116的電壓是否超過閾值電壓而選擇性地導通。此外，自舉閘極122通過自舉閘極介電層414與選擇性導電道412電絕緣。自舉閘極介電層414可以是或包括例如氧化矽、氧化鉿或一些其他介電材料。在一些實施例中，自舉場板416鄰接第二自舉源極/汲極區118。自舉場板416沿隔離結構406的側壁延伸並覆蓋隔離結構406。在一些實施例中，自舉場板416電耦合到第二自舉源極/汲極區118。自舉場板416可以是或包括例如摻雜多晶矽、金屬或一些其他導電材料。
第三自舉源極/汲極區138覆蓋在自舉主體井114上，使得自舉主體接觸區120夾在第一自舉源極/汲極區116和第三自舉源極/汲極區138之間。在一些實施例中，第三自舉源極/汲極區138和自舉主體接觸區120由隔離結構406側向地分開。第三自舉源極/汲極區138在半導體基底402中並且具有與共用漂移井112相同的摻雜類型，但是具有比共用漂移井112更高的摻雜濃度。在一些實施例中，第三自舉源極/汲極區138和第一自舉源極/汲極區116電耦合在一起。在一些實施例中，第三自舉源極/汲極區138和自舉主體接觸區120電耦合在一起。
在一些實施例中，第二自舉漂移井420覆蓋在自舉主體井114上，並且進一步在第三自舉源極/汲極區138的下方，以隔開（例如，完全隔開）第三自舉源極/汲極區138與自舉主體井114。在其他實施例中，省略了第二自舉漂移井420。第二自舉漂移井420具有與第三自舉源極/汲極區138相同的摻雜型，但具有比第三自舉源極/汲極區138更小的摻雜濃度。此外，第二自舉漂移井420通過自舉主體井114與共用漂移井112隔開（例如，完全隔開）。
第二選擇性導電通道422在自舉主體井114中。第二選擇性導電通道422沿著半導體基底402的頂表面延伸，從共用漂移井112朝向第三自舉源極/汲極區138延伸。在其中存在第二自舉漂移井420的一些實施例中，第二選擇性導電通道422從共用漂移井112延伸到第二自舉漂移井420。在其中省略了第二自舉漂移井420的一些實施例中，第二選擇性導電通道422從共用漂移井112延伸到第三自舉源極/汲極區138。
第二自舉閘極140覆蓋在第二選擇性導電通道422和隔離結構406上。此外，第二自舉閘極140沿著隔離結構406的側壁延伸，從覆蓋第二選擇性導電通道422到覆蓋隔離結構406。第二選擇性導電通道422根據從第二自舉閘極140到第三自舉源極/汲極區138的電壓是否超過閾值電壓而選擇性地導通。此外，第二自舉閘極140通過第二自舉閘極介電層426與第二選擇性導電通道422電絕緣。第二自舉極性電層426可以是或包括例如氧化矽、氧化鉿或一些其他介電材料。在一些實施例中，第二自舉閘極140電耦合到自舉閘極122。第二自舉閘極140可以是或包括例如摻雜多晶矽、金屬或一些其他導電材料。
在自舉MOS元件102的操作期間，可以在阻斷狀態和非阻斷狀態之間選擇性地切換自舉MOS元件102。例如，自舉MOS元件102可以切換到非阻斷狀態以充電自舉電容器（未示出），而高側區域108處的高側閘極驅動器（未示出）處於OFF狀態。作為另一示例，自舉MOS元件102可以切換到阻斷狀態，而高側閘極驅動器處於ON狀態。通過偏置自舉閘極122和第二自舉閘極140，自舉MOS元件102被切換到非阻斷狀態，使得選擇性導電通道412和第二選擇性導電通道422導通。在這種情況下，自舉MOS元件102從第一和第三源極/汲極區116、138導電到第二源極/汲極區118。此外，通過偏置自舉閘極122和第二自舉閘極140，自舉MOS元件102被切換到非阻斷狀態，因此選擇性導電通道412和第二選擇性導電通道422不導通。在這種情況下，自舉MOS元件102從第一和第三源極/汲極區116、138到第二源極/汲極區118是非導電的。
如圖2中所討論的，可以替代地使用二極體來代替自舉MOS元件102，以便於自舉電容器的充電。然而，二極體在阻斷狀態和非阻斷狀態之間變化緩慢，從而限制了自舉電容器可以充電的速度。相反，自舉MOS元件102在阻斷和非阻斷狀態之間快速切換，由此自舉MOS元件102能夠快速充電自舉電容器。此外，通過具有兩個選擇性導電通道，自舉MOS元件102可以攜帶比具有單選擇性導電通道更大量的電流。攜帶更大量的電流還能夠更快地對自舉電容器充電。
當自舉MOS元件102處於阻斷狀態時，共用漂移井112和（在一些實施例中）第一及/或第二自舉漂移井410、420充當電阻器，吸收與高電壓相關的高電場，從而允許自舉MOS元件102在高電壓下維持操作。在一些實施例中，共用漂移井112被加寬以增加自舉主體井114和第二自舉源極/汲極區118之間的間隔，從而增加電阻並因此增加自舉MOS元件102可以承受操作的電壓。在這樣的實施例中，共用漂移井112上的隔離結構406的寬度W隨著共用漂移井112而增加。在一些實施例中，共用漂移井112的摻雜濃度減小，從而增加了電阻並因此增加了自舉MOS元件102可以承受操作的電壓。加寬共用漂移井112及/或降低共用漂移井112的摻雜濃度的挑戰在於，非阻斷狀態中的自舉MOS元件102的電阻可能變高並且功率效率可能變低。此外，加寬共用漂移井112的挑戰在於，由自舉MOS元件102用掉的IC晶片區域可能變大。
在一些實施例中，自舉主體井114包括朝向高側區域108側向地突出的突出部114P。突出部114P導致N型和P型半導體區的交替堆疊，其界定了具有多PN接面的共用減少表面場（reduced surface field，RESURF）結構428。如下所示，共用RESURF結構428在自舉MOS元件102和HVJT元件104之間共用。多PN接面包括：1）在突出部114P的底表面和共用漂移井112之間的邊界處的第一PN接面；2）在突出部114P的頂表面和共用漂移井112之間的邊界處的第二PN接面。在一些實施例中，多PN接面更包括在塊狀半導體區402B和共用漂移井112之間的邊界處的第三PN接面。共用RESURF結構428分佈與高電壓相關的高電場，使得最大電場在阻斷狀態中為低。例如，高電場可以垂直分佈在多PN接面上，及/或可以從第二自舉源極/汲極區118向自舉主體井114側向地分佈。這因此允許自舉MOS元件102在高電壓下維持操作。此外，共用RESURF結構428不依賴於從第二自舉源極/汲極區118到自舉主體井114的高電阻，使得IC晶片區域可以是小的並且自舉MOS元件102的電阻在非阻斷狀態可能是低的。
HVJT元件104是或包括二極體。二極體的PN接面由共用漂移井112和周邊井404界定。此外，二極體的陰極由第二自舉源極/汲極區118界定，並且二極體的陽極由周邊井404上的接觸區（例如，周邊接觸區408）界定，反之亦然。由於共用RESURF結構428和周邊井404與第二自舉源極/汲極區118之間的大間隔，二極體能夠在高電壓位準處持續操作。因為HVJT元件104由共用漂移井112部分界定，並且共用漂移井112在自舉MOS元件102和HVJT元件104之間共用，所以HVJT元件104和自舉MOS元件102交疊。
HVMOS漂移井124和HVMOS主體井126在半導體基底402中並覆蓋在塊狀半導體區402B上。此外，第一HVMOS元件106A在HVMOS漂移井124和HVMOS主體井126上。第一HVMOS元件106A是LDMOS電晶體或一些其他MOS元件。HVMOS漂移井124在HVMOS主體井126的下方並且側向地圍繞HVMOS主體井126，使得HVMOS漂移井124從塊狀半導體區402B和周邊井404中隔開（例如，完全隔開）HVMOS主體井126。此外，HVMOS漂移井124具有與周邊井404和HVMOS主體井126相反的摻雜型。HVMOS主體井126具有與周邊井404相同的摻雜型，並且（在一些實施例中）具有與塊狀半導體區402B相同的摻雜型。在一些實施例中，隔離結構406覆蓋邊界，HVMOS漂移井124沿著該邊界接觸周邊井404。
第二HVMOS源極/汲極區130覆蓋HVMOS漂移井124，比第一HVMOS源極/汲極區128更靠近高側區域108。第一HVMOS源極/汲極區128和HVMOS主體接觸區132覆蓋HVMOS主體井126，使得第一HVMOS源極/汲極區128在HVMOS主體接觸區132和第二HVMOS源極/汲極區130之間。第一和第二HVMOS源極/汲極區128、130由HVMOS漂移井124、HVMOS主體井126和隔離結構406側向地分開。第一HVMOS源極/汲極區128、第二HVMOS源極/汲極區130和HVMOS主體接觸區132在半導體基底402中。第一和第二HVMOS源極/汲極區128、130具有與HVMOS漂移井124相同的摻雜型，但是比HVMOS漂移井124具有更高的摻雜濃度。HVMOS主體接觸區132具有與HVMOS主體井126相同的摻雜型，但是比HVMOS主體井126具有更高的摻雜濃度。在一些實施例中，第一HVMOS源極/汲極區128和HVMOS主體接觸區132電耦合。
選擇性導電HVMOS通道430在HVMOS主體井126中。選擇性導電HVMOS通道430沿著半導體基底402的頂表面延伸，從HVMOS漂移井124延伸到第一HVMOS源極/汲極區128。隔離結構406覆蓋HVMOS漂移井124，在選擇性導電HVMOS通道430和第二HVMOS源極/汲極區130之間。此外，在一些實施例中，隔離結構406在HVMOS漂移井124處具有寬度W。
HVMOS閘極134覆蓋選擇性導電HVMOS通道430和隔離結構406。此外，HVMOS閘極134沿著隔離結構406的側壁延伸，從覆蓋選擇性導電HVMOS通道430到覆蓋隔離結構406。選擇性導電HVMOS通道430根據從HVMOS閘極134到第一HVMOS源極/汲極區128的電壓是否超過閾值電壓而選擇性地導通。此外，HVMOS閘極134通過HVMOS閘極介電層432與選擇性導電HVMOS通道430電絕緣。HVMOS閘極介電層432可以是或包括例如氧化矽、氧化鉿或一些其他介電材料。在一些實施例中，HVMOS場板434鄰接第二HVMOS源極/汲極區130。HVMOS場板434沿隔離結構406的側壁延伸並覆蓋隔離結構406。在一些實施例中，HVMOS場板434電耦合到第二HVMOS源極/汲極區130。HVMOS場板434可以是或包括例如摻雜多晶矽、金屬或一些其他導電材料。
在第一HVMOS元件106A的操作期間，第一HVMOS元件106A可以在阻斷狀態和非阻斷狀態之間選擇性地切換。在阻斷狀態中，HVMOS漂移井124充當電阻器以吸收與高電壓（例如，電壓在約300-1200伏之間）相關的高電場，從而允許第一HVMOS元件106A在高電壓下維持操作。在一些實施例中，HVMOS漂移井124被加寬以增加HVMOS主體井126和第二HVMOS源極/汲極區130之間的間隔，從而增加電阻，且因此增加了第一HVMOS元件106A可以維持操作的電壓。在這樣的實施例中，HVMOS漂移井124上的隔離結構406的寬度W隨著HVMOS漂移井124而增加。在一些實施例中，HVMOS漂移井124的摻雜濃度降低，從而增加了電阻並因此增加了第一HVMOS元件106A可以維持操作的電壓。加寬HVMOS漂移井124及/或降低HVMOS漂移井124的摻雜濃度的挑戰在於，非阻斷狀態中的第一HVMOS元件106A的電阻可能變高並且功率效率可能變低。此外，加寬HVMOS漂移井124的挑戰在於，第一HVMOS元件106A用掉的IC晶片區域可能變大。
在一些實施例中，HVMOS主體井126包括朝向高側區域108側向地突出的突出部126P。突出部126P導致N型和P型半導體區的交替堆疊，其界定具有多PN接面的HVMOS RESURF結構436。多PN接面包括：1）在突出部126P的底表面和HVMOS漂移井124之間的邊界處的第一PN接面；2）在突出部126P的頂表面和HVMOS漂移井124之間的邊界處的第二PN接面。在一些實施例中，多PN接面更包括在塊狀半導體區402B和HVMOS漂移井124之間的邊界處的第三PN接面。HVMOS RESURF結構436側向地並且垂直地分佈與高電壓相關的高電場，使得在阻斷狀態中最大電場是低的。例如，高電場垂直分佈在多PN接面上，及/或從第二HVMOS源極/汲極區130向HVMOS主體井126側向分佈。這因此允許第一HVMOS元件106A在高電壓下維持操作。此外，HVMOS RESURF結構436不依賴於從第二HVMOS源極/汲極區130到HVMOS主體井126的高電阻，使得IC晶片區域可以是小的並且第一HVMOS元件106A的電阻在非阻斷狀態可能是低的。
高側井438覆蓋在高側區域108處的共用漂移井112，使得高側井438與塊狀半導體區402B、周邊井404和自舉主體井114隔開（例如，完全隔開）。此外，高側接觸區440覆蓋在高側井438上，使得高側接觸區440通過高側井438及/或隔離結構406與共用漂移井112分開。高側接觸區440包括在高側井438 的相對側上的一對區段。此外，在一些實施例中，當從上到下觀察時，高側接觸區440沿著高側井438的邊界在封閉的路徑中向外側向延伸及/或具有環形。注意，這在圖4A的剖視圖400A中是看不到的。高側井438和高側接觸區440在半導體基底402中並且具有與共用漂移井112相反的摻雜型。此外，高側接觸區440具有比高側井438更高的摻雜濃度。
在一些實施例中，螺旋結構442覆蓋在共用漂移井112和HVMOS漂移井124上的隔離結構406上。當從上向下觀察時，螺旋結構442在隔離結構406上方側向地並且以螺旋形連續地延伸。注意，這在圖4A的剖視圖400A中是看不見的。螺旋結構442可以例如用作場板以操縱（例如，增加或減少）其下的載子移動率。在一些實施例中，螺旋結構442的第一端電連接到周邊接觸區408及/或接地。在一些實施例中，與螺旋結構442的第一端相對的第二端電耦合到高側接觸區440或第二自舉源極/汲極區118。螺旋結構442可以是或包括例如摻雜多晶矽、金屬或一些其他導電材料。
導電線444和導通孔446在半導體基底402上堆疊並界定導電路徑。為了便於說明，僅導電線444中的一些標記為444，並且僅導通孔446中的一些標記為446。導電路徑提供了在各個接觸區（例如，周邊接觸區408）、各種場板（例如，自舉場板416）、各種閘極（例如，HVMOS閘極134）、各種源極/汲極區（例如，第一自舉源極/汲極區116）和螺旋結構442之間的電耦合。例如，導電路徑中的一個可以將第一HVMOS源極/汲極區128電耦合到HVMOS主體接觸區132。導電線444和導通孔446可以是或包括例如銅、鋁銅、鋁、鎢、一些其他導電材料，或前述的任何組合。
雖然圖4A示出並描述了第一HVMOS元件106A，但是應該理解，圖1B的第二HVMOS元件106B可以（例如）如圖4A中示出和描述的第一HVMOS元件106A。更一般地，這裡描述的每個HVMOS元件可以（例如）如圖4A中示出和描述的第一HVMOS元件106A。
參照圖4B，提供了圖4A的IC的一些實施例的另一個剖視圖400B。另一個剖視圖400B可以例如沿圖1B中的線B-B'截取。如圖所示，圖4A的自舉MOS元件102在高側區域108的相對側，並且圖4A的HVJT元件104在高側區域108的相對側。此外，圖4A的第一HVMOS元件106A和圖4A的隔離環136是看不到的（即，在另一個剖視圖400B的外部）。
參照圖5A，提供了圖4A和圖4B的IC的一些實施例的頂佈局500A。圖4A的剖視圖400A例如可以沿圖5A中的線A-A'截取，圖4B的剖視圖400B可以例如沿圖5A中的線B-B'截取。
如圖5A所示，高側接觸區440和第二自舉源極/汲極區118是環形的。如本文所用，環形可以是圓環形、方形環形、矩形環形、三角形環形或一些其他封閉的路徑形狀。此外，高側接觸區440和第二自舉源極/汲極區118保形於（conform to）第一和第二HVMOS元件106A、106B的隔離環136。在一些實施例中，高側接觸區440和第二自舉源極/汲極區118用作保護環或拾取環。在這些實施例中，高側接觸區440連接到施加IC的電路中的最低電壓位準，並且第二自舉極/汲極區118連接到電路中的最高電壓位準，以保護高側井438上的元件（見圖4A和圖4B）防止寄生鎖定和開啟。
還如圖5A所示，螺旋結構442在隔離結構406上連續延伸。在一些實施例中，螺旋結構442的第一端電連接到周邊接觸區408及/或接地。在一些實施例中，螺旋結構442的與第一端相對的第二端電耦合到高側接觸區440或第二自舉源極/汲極區118。
還如圖5A所示，自舉MOS元件102在很大程度上是環形的，除了在第一和第二HVMOS元件106A、106B處的不連續性。即，自舉場板416、自舉閘極122、自舉漂移井410、第一自舉源極/汲極區116、自舉主體接觸區120、第二自舉漂移井420、第三自舉源極/汲極區138和第二自舉閘極140各自在第一和第二HVMOS元件106A、106B處具有不連續性，但在其他處是環形的。如上所述，環形可以是圓環形、方形環形、矩形環形、三角形環形或其他封閉的路徑形狀。
參照圖5B，提供了圖4A和圖4B的IC的一些實施例的另一頂頂局500B。圖5B是圖5A的變型，其中隔離結構406、各種閘極（例如，HVMOS閘極134）、各種場板（例如，自舉場板416）和螺旋結構442已經被刪除以顯示下方的結構。如圖所示，周邊井404通過HVMOS漂移井124與HVMOS主體井126完全隔開。如果沒有這樣的間距，HVMOS主體井126將與周邊井404處於大致相同的電壓，這對於第一和第二HVMOS元件106A、106B的某些應用可能是不期望的。此外，周邊井404完全圍繞共用漂移井112和HVMOS漂移井124。
共用漂移井112是環形並且保形於第一和第二HVMOS元件106A、106B的隔離環136。雖然共用漂移井112可以是圓環形，但共用漂移井112也可以是方形環形、矩形環形、三角形環形或其他封閉的路徑形狀。此外，共用漂移井112通過自舉主體井114與自舉漂移井410和第二自舉漂移井420完全隔開。在沒有這樣的間距的情況下，自舉漂移井410和第二自舉漂移井420將處於與共用漂移井112大致相同的電壓，這對於自舉MOS元件102的某些應用可能是不期望的。
隔離環136促進HVMOS漂移井124和共用漂移井112之間的電性隔離，以使第一和第二HVMOS元件106A、106B與自舉MOS元件102和HVJT元件104整合。例如，隔離環136用共用漂移井112和HVMOS漂移井124界定二極體，並且二極體提供了電性隔離。電性隔離使得第一和第二HVMOS元件106A、106B能夠夾在共用漂移井112和周邊井404之間，其部分地界定了自舉MOS元件102和HVJT元件104。例如，HVJT元件104是或包括二極體，並且共用漂移井112和周邊井404界定二極體的PN接面。作為另一示例，共用漂移井112部分地界定自舉MOS元件102的RESURF結構。
第一和第二HVMOS元件106A、106B，自舉MOS元件102和HVJT元件104之間的整合導致低IC晶片區域（例如，IC晶片區域減少25-60％）、高可靠度、和簡化的設計重複。例如，由於整合，第一和第二HVMOS元件106A、106B和自舉MOS元件102對於HVJT元件104是本地的（local）。這樣，元件之間的電耦合得以簡化，從而提高了可靠度並降低了成本。作為另一示例，由於所述整合，第一和第二HVMOS元件106A、106B，自舉MOS元件102和HVJT元件104共享共同IC晶片區域而不是多個個別的IC晶片區域。由於共同IC晶片區域處的井（例如，共用漂移井112）可用於多元件（例如，自舉MOS元件102和HVJT元件104），因此共同IC晶片區域小於個別的IC晶片區域。
如圖5A中所示，自舉MOS元件102在很大程度上是環形的，除了在第一和第二HVMOS元件106A、106B處的不連續性。相反，HVJT元件104是環形的。即，HVJT元件104是或包括二極體，所述二極體至少部分地由共用漂移井112接觸周邊井404的PN接面界定。此外，共用漂移井112與周邊井404接觸的PN接面在高側區域108周圍的封閉的環形路徑中連續地延伸，以完全包圍高側區域108。
參照圖6A，提供了圖4A的IC的一些其他實施例的剖視圖600A，其中IC更包括半導體基底402中的第二自舉主體井602（除了圖4A的特徵之外）。第二自舉主體井602與自舉主體井114相鄰，使得第二自舉主體140在第二自舉主體井602和自舉主體井114之間。此外，第二自舉主體井602覆蓋在共用漂移井112上，並且被共用漂移井112側向地圍繞，使得共用漂移井112從塊狀半導體區402B和周邊井404中隔開（例如，完全隔開）第二自舉主體井602。第二自舉主體井602具有與共用漂移井112相反的摻雜型，並且更具有與周邊井404和自舉主體井114相同的摻雜型。在一些實施例中，第二自舉主體井602更具有與塊狀半導體區402B相同的摻雜型。
在一些實施例中，共用漂移井112隔開（例如，完全隔開）自舉主體井114與第二自舉主體井602。在這樣的實施例中，第二自舉主體接觸區（未示出）覆蓋半導體基底402中的第二自舉主體井602。第二自舉主體接觸區具有與第二自舉主體井602相同的摻雜型，但是比第二自舉主體井602具有更高的摻雜濃度。在一些實施例中，第二自舉主體接觸區電耦合到自舉主體接觸區120。在一些實施例中，第二自舉主體井602和自舉主體井114是同一個，使得第二自舉主體井602與自舉主體井114連續，反之亦然。在這樣的實施例中，自舉主體井114的一段（未示出）延伸到第二自舉主體井602。
第四自舉源極/汲極區604覆蓋在第二自舉主體井602上，使得第二自舉閘極140夾在第三自舉源極/汲極區138和第四自舉源極/汲極區604之間。第四自舉源極/汲極區604在半導體基底402中，並且具有與共用漂移井112相同的摻雜類型，但是比共用漂移井112具有更高的摻雜濃度。在一些實施例中，第四自舉源極/汲極區604、第一自舉源極/汲極區域116和第三自舉源極/汲極區138電耦合在一起。此外，在一些實施例中，第四自舉源極/汲極區604和自舉主體接觸區120電耦合在一起。
在一些實施例中，第三自舉漂移井606覆蓋在第二自舉主體井602上，並進一步在第四自舉源極/汲極604的下方，以隔開（例如，完全隔開）第四自舉源極/汲極區604與第二自舉主體井602。在其他實施例中，省略了第三自舉漂移井606。第三自舉漂移井606具有與第四自舉源極/汲極區604相同的摻雜型，但具有較小的摻雜濃度。此外，第三自舉漂移井606通過第二自舉主體井602與共用漂移井112隔開（例如，完全隔開）。
第二選擇性導電通道608和第四選擇性導電通道610在第二自舉主體井602中。第三和第四選擇性導電通道608、610在第二自舉主體井602的相對側，並且每個沿著半導體基底402的頂表面延伸，從共用漂移井112朝向第四自舉源極/汲極區604。在其中存在第三自舉漂移井606的一些實施例中，第三和第四選擇性導電通道608、610各自從共用漂移井112延伸到第三自舉漂移井606。在其中省略了第三自舉漂移井606的一些實施例中，第三和第四選擇性導電通道608、610各自從共用漂移井112延伸到第四自舉源極/汲極區604。
與圖4A相反，第二自舉閘極140不與隔離結構406交疊。此外，第二自舉閘極140覆蓋自舉主體井114中的第二選擇性導電通道422和第二自舉主體井602中的第三選擇性導電通道608。第二選擇性導電通道422根據從第二自舉閘極140到第三自舉源極/汲極區138的電壓是否超過閾值電壓而選擇性地導通，並且第三選擇性導電通道608根據從第二自舉閘極140到第四自舉源極/汲極區604的電壓是否超過閾值電壓而選擇性地導通。在一些實施例中，第二自舉閘極140具有矩形輪廓、方形輪廓或一些其他合適的輪廓。
第三自舉閘極612覆蓋第四選擇性導電通道610和隔離結構406。此外，第三自舉閘極612沿著隔離結構406的側壁延伸，從覆蓋第四選擇性導電通道610延伸到覆蓋隔離結構406。第四選擇性導電通道610根據從第三自舉閘極612到第四自舉源極/汲極區604的電壓是否超過閾值電壓而選擇性地導通。此外，第三自舉閘極612通過第三自舉閘極介電層614與第四選擇性導電通道610電絕緣。第三自舉閘極介電層614可以是或包括例如氧化矽、氧化鉿或一些其他介電材料。第三自舉閘極612可以是或包括例如摻雜多晶矽、金屬或一些其他導電材料。在一些實施例中，第三自舉閘極612、第二自舉閘極140和自舉閘極122電耦合。
參照圖6B，提供了圖6A的IC的一些實施例的另一個剖視圖600B。如圖所示，圖6A的自舉MOS元件102在高側區域108的相對側，並且圖6A的HVJT元件104在高側區域108的相對側。此外，圖6A的第一HVMOS元件106A和圖6A的隔離環136是看不到的（即，在剖視圖600B的外部）。
兩個選擇性導電通道（即，第三和第四選擇性導電通道608、610）的添加增加了自舉MOS元件102可以維持操作的電流量。例如，這可以允許自舉MOS元件102更快地充電自舉電容器。此外，應當理解，可以將更多選擇性導電通道添加到自舉MOS元件102。例如，可以依與圖6A和圖6B的自舉MOS元件102相同的方式將附加的自舉主體井、附加的自舉源極/汲極區和附加的自舉漂移井添加到圖6A和圖6B的自舉MOS元件102中。第二自舉主體井602、第四自舉源極/汲極區604和第三自舉漂移井606被添加到圖4A和圖4B的自舉MOS元件102。這可以根據需要重複以實現所需數量的選擇性導電通道。
參照圖7A，提供了圖6A和圖6B的IC的一些實施例的頂佈局700A。圖6A的剖視圖600A可以例如沿圖7A中的線A-A'截取，並且圖6B的剖視圖600B可以例如沿圖7A中的線B-B'截取。如圖所示，圖7A是圖5A的變體，其中IC更包括第四自舉源極/汲極區604、第三自舉漂移井606和第三自舉閘極612。第四自舉源極/汲極區604、第三自舉漂移井606和第三自舉閘極612各自在第一和第二HVMOS元件106A、106B處具有不連續性，但其他處是環形的。如上所述，環形可以是圓環形、方形環形、矩形環形、三角形環形或其他封閉的路徑形狀。
參照圖7B，提供了圖6A和圖6B的IC的一些實施例的另一頂頂局700B。圖7B是圖7A的變型，其中隔離結構406、各種閘極（例如，HVMOS閘極134）、各種場板（例如，自舉場板416）和螺旋結構442已經刪除以顯示下方的結構。如圖所示，第三自舉漂移井410通過第二自舉主體井602與共用漂移井112完全隔開。如果沒有這樣的間距，第三自舉漂移井410將與共用漂移井112處於大致相同的電壓，這對於自舉MOS元件102的某些應用可能是不期望的。
在一些實施例中，第二自舉主體井602和自舉主體井114是同一個，使得第二自舉主體井602與自舉主體井114連續，反之亦然。在這樣的實施例中，半導體橋702將自舉主體井114和第二自舉主體井602連接在一起。半導體橋702在圖6A和圖6B的半導體基底402中，並具有與自舉主體井114和第二自舉主體井602相同的摻雜型。為了便於說明，僅半導體橋702中的一些標記為702。雖然未示出，但是半導體橋702可以例如是圍繞高側井438而分佈的環形圖案。另外，雖然未示出，但是半導體橋702可以埋入在共用漂移井112中，因此半導體橋702在圖7B的頂佈局700B中看不到，並且當前由半導體橋702佔據的空間將是被共用漂移井112佔據。
在替代實施例中，共用漂移井112完全隔開自舉主體井114與第二自舉主體井602。在這樣的實施例中，第二自舉主體接觸區（未示出）覆蓋在半導體基底402中的第二自舉主體井602。此外，在這樣的實施例中，並且當前由半導體橋702佔據的空間被共用漂移井112佔據。
參考圖8A和圖8B，提供了圖1A的IC的各種其他實施例的頂佈局800A、800B，其中高側區域108的幾何形狀在X尺寸及/或Y尺寸中縮放以改變尺寸高側區域108。例如，可以縮放高側區域108的幾何形狀以適應更多或更少的元件。因為隔離環136促進了自舉MOS元件102、HVJT元件104和HVMOS元件106之間的有效整合，所以高側區域108的幾何形狀可以容易地縮放而無需複雜的重新設計。
參照圖9A-9D，提供了圖1A的IC的各種其他實施例的頂佈局900A-900D，其中HVMOS元件106的幾何形狀根據電流處理要求和電壓處理要求而變化。
如圖9A和圖9B所示，圖9A的HVMOS元件106具有第一寬度W1，而圖9B的HVMOS元件106具有小於第一寬度W1的第二寬度W2。增加HVMOS元件106的寬度增加了第一和第二HVMOS源極/汲極區128、130的寬度，其加寬了HVMOS元件106的選擇性導電通道並且加寬了HVMOS漂移井124。這增加了HVMOS元件106可以維持操作的源極-汲極電流。此外，降低HVMOS元件106的寬度會降低第一和第二HVMOS源極/汲極區128、130的寬度，這會縮小HVMOS元件106的選擇性導電通道並縮小HVMOS漂移井124。這減少了HVMOS元件106可以維持操作的源極-汲極電流。因此，因為第一寬度W1大於第二寬度W2，所以圖9A的HVMOS元件106可以在比圖9B的HVMOS元件106更高的源極-汲極電流下維持操作。
如圖9C所示，第一和第二HVMOS元件106A、106B分別具有第三寬度W3和第四寬度W4，其中第四寬度W4小於第三寬度W3。因此，圖9C的第一HVMOS元件106A可以在比圖9C的第二HVMOS元件106B更高的源極-汲極電流下維持操作。
如圖9A-9D所示，自舉MOS元件102、HVJT元件104和HVMOS元件106共同界定環形結構。在圖9A-9C中，環形結構具有第一厚度T1。在圖9D中，環形結構具有大於第一厚度T1的第二厚度T2。增加環形結構的厚度使HVMOS漂移井124和共用漂移井112變長，這增加了自舉MOS元件102、HVJT元件104和HVMOS元件106可以維持操作的電壓。減小環形結構的厚度縮短了HVMOS漂移井124和共用漂移井112，這減小了自舉MOS元件102、HVJT元件104和HVMOS元件106可以維持操作的電壓。因此，由於第一厚度T1小於第二厚度T2，相較圖9A-9C的自舉MOS元件102、圖9A-9C的HVJT元件104和圖9A-9C的HVMOS元件106，圖9D的自舉MOS元件102、圖9D的HVJT元件104和圖9D的HVMOS元件106可以分別在更高的電壓下維持操作。
參考圖10A和圖10B，提供了圖1A的IC的各種其他實施例的頂佈局1000A、1000B，其中兩個以上的HVMOS元件與自舉MOS元件102和HVJT元件104整合。如圖10A所示，HVMOS元件106包括第一和第二HVMOS元件106A、106B，並且更包括第三HVMOS元件106C。如圖10B所示，HVMOS元件106包括第一和第二HVMOS元件106A、106B，並且更包括第三HVMOS元件106C和第四HVMOS元件106D。HVMOS元件106中的每一個可以（例如）如關於圖1A所描述的那樣。
因為隔離環136促進了自舉MOS元件102、HVJT元件104和HVMOS元件106之間的有效整合，所以可以改變與自舉MOS元件102和HVJT元件104整合的HVMOS元件的數量，而無需複雜的重新設計。此外，因為自舉MOS元件102與HVJT元件104和HVMOS元件106整合，所以可以增加與自舉MOS元件102和HVJT元件104整合的HVMOS元件的數量而不增加IC晶片區域。
雖然圖8A、圖8B、圖9A-9D、圖10A和圖10B示出了對圖1A的IC的變化，但是應該理解，這些變化也可以應用於圖1B、圖4A、圖4B、圖5A、圖5B、圖6A、圖6B、圖7A和圖7B中的任何一個的IC。
參照圖11，圖19、圖1B、圖4A、圖4B、圖5A、圖5B、圖6A、圖6B、圖7A和圖7B中任何一個IC的閘極驅動電路的一些實施例的方塊圖1100得到了應用。如圖所示，位準移位器1102包括第一HVMOS元件106A和第二HVMOS元件106B，並且更包括第一電阻器1104A和第二電阻器1104B。在一些實施例中，第一和第二HVMOS元件106A、106B是N-通道LDMOS電晶體。第一HVMOS元件106A和第一電阻器1104A從高側電源節點208（例如，HS_Vdd）串聯電耦合到低電壓返回節點1106（例如，LV_Vss），使得第一HVMOS元件通過第一電阻器1104A與高側電源節點208分開。類似地，第二HVMOS元件106B和第二電阻器1104B從高側電源節點208串聯電耦合到低電壓返回節點1106，使得第二HVMOS元件106B通過第二電阻器1104B與高側電源節點208分開。在一些實施例中，低電壓返回節點1106電耦合到接地1108。
邊緣脈衝產生器1110由低電壓電源1112供電，並且基於高側輸入訊號1114控制第一和第二HVMOS元件106A、106B的閘極。高側輸入訊號1114是在0伏和低電壓電源1112的電壓之間變化的二位元訊號。低電壓電源1112具有電耦合到低電壓電源節點206（例如，SR）的陽極，以及電耦合到低電壓返回節點1106的陰極。低電壓電源1112可以是例如直流電流（DC）電源，及/或可以是供應例如約1-20伏之間、約1-10伏之間、約10-20伏之間、或小於約20伏的低電壓。邊緣脈衝產生器1110檢測高側輸入訊號1114的上升邊緣，並進一步檢測高側輸入訊號1114的下降邊緣。此外，邊緣脈衝產生器1110產生上升邊緣訊號1116A和下降邊緣訊號1116B。上升邊緣訊號1116A在每個檢測到的上升邊緣處具有脈衝並門控（gate）第一HVMOS元件106A。下降邊緣訊號1116B在每個檢測到的下降邊緣處具有脈衝並門控第二個HVMOS元件106B。
設定-重置（SR）閉鎖1118由第一HVMOS元件106A和第一電阻器1104A的共用節點處的設定訊號1120A設定。此外，SR閉鎖1118由第二HVMOS元件106B和第二電阻器1104B的共用節點處的重置訊號1120B重置。在一些實施例中，設定訊號1120A和重置訊號1120B在傳遞到SR閉鎖1118之前通過雜訊濾波器（未示出）。SR閉鎖1118反輸出（例如，）控制高側閘極驅動器1122以在ON狀態和OFF狀態之間選擇性地切換高側閘極驅動器1122。例如，當SR閉鎖1118的反向輸出指示二位元「0」時，高側閘極驅動器1122可處於ON狀態。當SR閉鎖1118的反向輸出指示二位元「1」時，高側閘極驅動器1122可處於OFF狀態。在一些實施例中，高側閘極驅動器1122是或包括互補金屬氧化物半導體（CMOS）反相器。在一些實施例中，高側閘極驅動器1122包括從高側電源節點208到高側返回節點1126（例如，HS_Vss）串聯連接的P通道MOS場效應電晶體（MOSFET）1124P和n通道MOSFET 1124N，使得P通道MOSFET 1124P從高側電源節點208分開n通道MOSFET 1124N。
自舉MOS元件102、HVJT元件104以及第一和第二HVMOS元件106A、106B共同界定沿著IC晶粒1128的高側區域108的邊界向側向延伸的環形結構，以包圍高側區域108。在一些實施例中，環形結構為方形環形、矩形環形、三角形環形、圓環形或其他封閉的路徑形狀。此外，環形結構被IC晶粒1128的低電壓區域110包圍。高側區域108容納SR閉鎖1118、高側閘極驅動器1122、第一電阻器1104A和第二電阻器1104B，而低電壓區域110容納邊緣脈衝產生器1110。
自舉MOS元件102和HVJT元件104交疊，並且HVJT元件104是環形。此外，自舉MOS元件102在很大程度上是環形的，除了在第一和第二HVMOS元件106A、106B處的不連續性。由於自舉MOS元件102和HVJT元件104的複雜性，自舉MOS元件102和HVJT元件104由具有電晶體1130和二極體1132的環形盒共同表示，其分別代表自舉MOS元件102和HVJT元件104。電晶體1130例如可以是由控制器202門控的n通道MOSFET，並且電晶體1130可以（例如）具有分別電耦合到低電壓電源節點206和高側電源節點208的源極和汲極。二極體1132可以（例如）具有電耦合到高側電源節點208的陰極，以及電耦合到低電壓返回節點1106的陽極。
自舉電容器204從高側電源節點208電耦合到高側返回節點1126。自舉電容器204由低電壓電源1112通過自舉MOS元件102充電，而高側閘極驅動器1122處於OFF狀態。此外，高側區域108處的自舉電容器204供電給元件（例如，SR閉鎖1118）以將高側閘極驅動器1122改變為ON狀態。高壓電源1136電耦合到低電壓返回節點1106，並且通過第一功率MOSFET 1140選擇性地電耦合到高側返回節點1126。注意，可以替代地使用絕緣-閘極雙極電晶體（insulated-gate bipolar transistor，IGBT）或一些其他切換元件來代替第一功率MOSFET 1140。高壓電源1136可以是例如DC電源，及/或可以是供應例如大約300-1200伏之間、約300-750伏之間、約750-1200伏之間、約550-650伏之間、或超過約300伏特的高電壓。第一功率MOSFET 1140由高側閘極驅動器1122的輸出門控，並且可以是例如N通道功率MOSFET。高側閘極驅動器1122的輸出可以例如在P通道MOSFET 1124P和n通道MOSFET 1124N共用的節點處。
自舉MOS元件102限制低電壓電源節點206和高側電源節點208之間的電流流動。當高側電源節點208處於比低電壓電源節點206低的較低電位時，控制器202將自舉MOS元件102切換到非阻斷狀態，以允許電流從低電壓電源流出節點206到高側電源節點208。當高側閘極驅動器1122處於OFF狀態並且允許自舉電容器204被充電時，這可能發生。當高側電源節點208處於比低電壓電源節點206更高的電壓位準時，控制器202將自舉MOS元件102切換到阻斷狀態，以防止電流在低電壓電源節點206與高側電源節點208之間流動。這防止了低電壓區域110及/或低電壓電源1112處的元件在高側電源節點208處被高電壓損壞，並且可以在高側閘極驅動器1122處於ON狀態時發生。
在操作閘極驅動電路期間，可以通過將高側輸入訊號1114從二位元「1」改變為二位元「0」來禁用第一功率MOSFET 1140，從而重置SR閉鎖1118。SR閉鎖1118然後在反向輸出處輸出二位元「1」，其將高側閘極驅動器1122轉到OFF狀態。例如，可以禁用P通道MOSFET 1124P，並且可以啟用n通道MOSFET 1124N，從而電耦合第一功率MOSFET 1140的閘極和第一功率MOSFET 1140的源極。這種電耦合因此禁用第一功率MOSFET 1140。另外，高側返回節點1126電耦合到低電壓返回節點1106，並且自舉MOS元件102切換到非阻斷狀態。在一些實施例中，這種電耦合由第二功率MOSFET 1142執行。注意，可以替代地使用IGBT或一些其他切換元件來代替第二功率MOSFET 1142。第二功率MOSFET 1142由低側輸入訊號1144門控，該低側輸入訊號1144例如可以由低側閘極驅動電路產生。由於自舉電容器204已經基本上放電，所以高側返回節點1126電耦合到低電壓返回節點1106，並且自舉MOS元件102處於非阻斷狀態，自舉電容器204從低電壓電源1112充電。
為了啟用第一功率MOSFET 1140，自舉MOS元件102切換到阻斷狀態，並且高側返回節點1126與低電壓返回節點1106電隔離，使得高側返回節點1126是浮置的。在一些實施例中，這種電隔離由第二功率MOSFET 1142執行。然後，高側輸入訊號1114從二位元「0」變為二位元「1」。這個改變設定SR閉鎖1118，使得SR閉鎖1118的反向輸出處於二位元「0」。反向輸出將高側閘極驅動器1122改變為ON狀態。例如，反向輸出可以啟用P通道MOSFET 1124P，並且可以禁用n通道MOSFET 1124N，將自舉電容器204從第一功率MOSFET 1140的閘極電耦合到第一功率MOSFET 1140的源極。然後，在自舉電容器204中累積的充電啟用第一功率MOSFET 1140，其將高壓電源1136電耦合到高側返回節點1126。這將高側電源節點208處的電壓改變為高壓電源1136的電壓加上自舉電容器204上的電壓。
參照圖12-18，用於形成IC的一些實施例的一系列剖視圖1200-1800，其中提供了與HVJT元件和HVMOS元件整合的自舉MOS元件。該方法是關於圖4A、圖4B、圖5A和圖5B的IC說明，但也適用於圖1A、圖1B、圖6A、圖6B、圖7A、圖7B、圖8A、圖8B、圖9A、圖9D、圖10A和圖10B中任一個的IC。剖視圖1200-1600可以例如沿圖5A和圖5B中的線A-A'截取。
如圖12的剖視圖1200所示，執行一系列摻雜製程以形成半導體基底402中的高側井438、周邊井404、共用漂移井112、自舉主體井114、HVMOS漂移井124以及HVMOS主體井126。半導體基底402可以是（例如）塊狀矽基底、III-V族基底、SOI基底、或一些其他半導體基底。
周邊井404覆蓋半導體基底402的塊狀半導體區402B。周邊井404包括一對區段，高側井438、共用漂移井112、自舉主體井114、HVMOS漂移井124和HVMOS主體井126夾在其間。此外，周邊井402包括隔離環136。隔離環136使共用漂移井112與HVMOS漂移井124之間實體和電性分開。當從上向下觀察時，隔離環136可以是方形環形、矩形環形、三角形環形、圓環形或一些其他封閉的路徑形狀。在一些實施例中，周邊井404和塊狀半導體區402B具有相同的摻雜型，例如P型。在一些實施例中，周邊井402是連續的。例如，周邊井402的各個區段可以連接在圖12的剖視圖1200外部。參見（例如）圖5B。
共用漂移井112在高側井438和自舉主體井114下方並且側向地圍繞高側井438和自舉主體井114，以使高側井438和自舉主體井114彼此完全隔開，從周邊井404隔開以及從塊狀半導體區402B隔開。共用漂移井112和周邊井404具有相反的摻雜型並且至少部分地界定了製造中的HVJT元件。即，製造中的HVJT元件是或包括二極體，並且共用漂移井112和周邊井404界定二極體的PN接面。在一些實施例中，共用漂移井112更具有與高側井438和自舉主體井114相反的摻雜型，及/或具有與HVMOS漂移井124相同的摻雜型。共用漂移井112和自舉主體井114還支撐製造下的自舉MOS元件。
自舉主體井114包括朝向高側井438側向地突出到共用漂移井112中的突出部114P。突出部114P導致N型區和P型區的交替堆疊，其界定共用RESURF結構428。共用RESURF結構428由HVJT元件和自舉MOS元件共用。共用RESURF結構428使HVJT元件和自舉MOS元件能夠維持高壓的操作，側向地並垂直地分佈與高電壓相關的高電場，從而使最大電場低。
HVMOS漂移井124在HVMOS主體井126的下方且側向地圍繞HVMOS主體井126，以使HVMOS主體井126與周邊井404和塊狀半導體區402B完全分開。HVMOS漂移井124具有與周邊井404和HVMOS主體井126相反的摻雜型。HVMOS漂移井124和HVMOS主體井126支持正在製造的HVMOS元件。HVMOS主體井126包括突出部126P突出側向地進入HVMOS漂移井124，朝向高側井438。突出部126P導致N型區和P型區的交替堆疊，其界定了HVMOS RESURF結構436。類似於共用RESURF結構428，HVMOS RESURF結構436使HVMOS元件106A能夠維持高壓的操作，並側向地垂直分佈與高壓相關聯的高電場，使得最大電場為低。
圖12的摻雜製程可以（例如）由離子植入及/或一些其他摻雜製程執行。在一些實施例中，摻雜製程包括N型摻雜製程和P型摻雜製程。執行N型摻雜製程以形成N型井，並執行P型摻雜製程以形成P型井。P型井可以例如包括周邊井404、高側井438、自舉主體井114和HVMOS主體井126，並且N型井可以例如包括共用漂移井112和HVMOS漂移井124，反之亦然。在一些實施例中，N型和P型摻雜製程中的一些或全部通過以下執行：在半導體基底402上形成具有圖案的罩幕，在罩幕就位的情況下執行離子植入到半導體基底402中，並移除罩幕。例如，罩幕可以具有由離子植入形成的一個或多個井的圖案，並且例如可以是光阻、氮化矽或一些其他材料。
如圖13的剖視圖1300所示，在半導體基底402上形成隔離結構406，以劃分用於此後形成的摻雜區（例如，接觸區及/或源極/汲極區）的邊界。隔離結構406包括介電材料（例如，氧化矽），並且可以是或包括例如STI結構、FOX結構、LOCOS結構或一些其他隔離結構。
隔離結構406覆蓋高側井438，界定高側開口1302。高側開口1302在高側井438的相對側，並且可以例如具有環形頂佈局。隔離結構406覆蓋自舉主體井114和共用漂移井112，界定一對低側自舉開口1304。隔離結構406覆蓋共用漂移井112並且與高側井438相鄰，界定高側自舉開口1306。高側自舉開口1306在高側井438的相對側，並且可以例如具有環形頂佈局。如本文關於高側開口1302和高側自舉開口1306所使用的，環形可以是圓環形、方形環形、矩形環形、三角形環形或一些其他封閉的路徑形狀。隔離結構406覆蓋自舉主體井114並夾在低側自舉開口1304之間，界定自舉主體開口1308。隔離結構406覆蓋HVMOS漂移井124和HVMOS主體井126之間的邊界，界定低側HVMOS開口1310。隔離結構406覆蓋HVMOS漂移井124並且與隔離環136相鄰，界定高側HVMOS開口1312。隔離結構406覆蓋周邊井404並且與HVMOS漂移井124相鄰，界定周邊開口1314。
在一些實施例中，用於形成隔離結構406的製造步驟包括形成覆蓋半導體基底402並具有隔離結構406的佈局的罩幕（未示出）。罩幕例如可以是氮化矽、光阻或一些其他合適的罩幕材料。然後在罩幕就位的情況下執行氧化製程以形成隔離結構406，隨後移除罩幕。
如圖14的剖視圖1400所示，介電層1402和導電層1404堆疊形成在半導體基底402和隔離結構406上方。介電層1402可以是或包括例如氧化矽、氧化鉿或其他介電質，及/或導電層1404可以是或包括例如多晶矽、金屬或其他一些其他導電材料。在一些實施例中，介電層1402由熱氧化、化學氣相沉積（CVD）、物理氣相沉積（PVD）、一些其他沉積或氧化製程、或前述的任何組合形成。在一些實施例中，導電層1404由CVD、PVD、無電電鍍、電鍍、一些其他沉積或電鍍製程、或前述的任何組合形成。
如圖15的剖視圖1500所示，介電層1402（參見圖14）和導電層1404（參見圖14）被圖案化。在HVMOS漂移井124上方，所述圖案化在低側HVMOS開口1310中堆疊形成HVMOS閘極134和HVMOS閘極介電層432，並加襯（line）在隔離結構406的側壁上。此外，所述圖案化在高側HVMOS開口1312中形成HVMOS場板434並加襯在隔離結構406的側壁上。在共用漂移井112上方，所述圖案化在低側自舉開口1304中的一個中堆疊形成第一自舉閘極122和第一自舉主體極層414，並加襯在隔離結構406的側壁上。此外，所述圖案化在低側自舉開口1304中的另一個中堆疊形成第二自舉閘極140和第二自舉主體極層426，並加襯在隔離結構406的側壁上。此外，所述圖案化在高側自舉開口1306中形成自舉場板416並加襯在隔離結構406的側壁上。
在一些實施例中，用於執行圖案化的製造步驟包括形成覆蓋導電層1404的罩幕，隨後在罩幕就位的情況下對導電層1404和介電層1402執行蝕刻。之後移除罩幕。罩幕可以例如是或包括光阻、氮化矽或一些其他罩幕材料。
在一些實施例中，導電層1404的圖案化更形成覆蓋共用漂移井112和HVMOS漂移井124兩者的螺旋結構442。在其他實施例中，螺旋結構442獨立於導電層1404及/或導電層1404的圖案化而形成。例如，可以形成第二導電層（未示出）並隨後將其圖案化成螺旋結構442。例如，第二導電層可以是與導電層1404不同的材料及/或可以是例如金屬、摻雜多晶矽或一些其他導電材料。此外，第二導電層可以例如通過CVD、PVD、無電電鍍、電鍍、一些其他沉積或電鍍製程、或者前述的任何組合形成。例如，第二導電層的圖案化可以通過微影及/或如上所述導電層1404的圖案化來執行。
如圖16的剖視圖1600所示，執行摻雜製程以在半導體基底402中形成第一自舉漂移井410和第二自舉漂移井420。第一自舉漂移井410覆蓋在自舉主體井114上，並且通過與第一自舉閘極122相鄰的一個低側自舉開口1304形成。第二自舉漂移井420覆蓋自舉主體井114，並且通過與第二自舉閘極140相鄰的另一個低側自舉開口1304形成。第一和第二自舉漂移井410、420具有與自舉主體井114相反的摻雜型。
例如，摻雜製程可以由離子植入及/或其他摻雜製程執行。在一些實施例中，通過在半導體基底402上形成具有圖案的罩幕來執行摻雜製程，在罩幕就位的情況下執行離子植入至半導體基底402中，並移除罩幕。例如，罩幕可具有第一和第二自舉漂移井410、420的圖案，並且例如可以是光阻、氮化矽或一些其他材料。
如圖17的剖視圖1700所示，執行一系列摻雜製程以在半導體基底402中形成接觸區和源極/汲極區。周邊接觸區408形成為覆蓋周邊井404並且通過周邊開口1314與HVMOS漂移井124相鄰。周邊接觸區408具有與周邊井404相同的摻雜型，但具有較高的摻雜濃度。通過高側開口1302在高側井438上形成高側接觸區440。高側接觸區440在高側井438的相對側，並且具有與高側井438相同的摻雜型，但具有比高側井438更高的摻雜濃度。在一些實施例中，高側接觸區440具有頂佈局，其為方形環形、圓環形或其他封閉的路徑形狀。
通過低側HVMOS開口1310在HVMOS主體井126上形成第一HVMOS源極/汲極區128和HVMOS主體接觸區132。通過高側HVMOS開口1312在HVMOS漂移井124上形成第二HVMOS源極/汲極區130。第一和第二HVMOS源極/汲極區128、130具有與HVMOS漂移井124相同的摻雜型，但是具有比HVMOS漂移井124更高的摻雜濃度。HVMOS主體接觸區132具有與HVMOS主體井126相同的摻雜型，但具有較高的摻雜濃度。第一HVMOS源極/汲極區、第二HVMOS源極/汲極區130、HVMOS主體接觸區132、HVMOS閘極134和HVMOS場板434至少部分地界定HVMOS主體井126和HVMOS漂移井124上的HVMOS元件106A。
第一自舉源極/汲極區116通過低側自舉開口1304中的一個形成在第一自舉漂移井410上。第二自舉源極/汲極區118通過高側自舉開口1306形成在共用漂移井112上。第三自舉源極/汲極區138通過低側自舉開口1304中的另一個形成在第二自舉漂移井420上。自舉主體接觸區120通過自舉主體開口1308形成在自舉主體井114上方。第一、第二和第三自舉源極/汲極區116、118、138具有與共用漂移井112和第一和第二自舉漂移井410、420相同的摻雜型，但是具有較高的摻雜濃度。自舉主體接觸區120具有與自舉主體井114相同的摻雜型，但是具有較高的摻雜濃度。第一、第二和第三自舉源極/汲極區116、118、138、自舉主體接觸區120、第一和第二自舉閘極122、140和自舉場板416在自舉主體井114和共用漂移井112上至少部分地界定自舉MOS元件102。
例如，圖17的摻雜製程可以由離子植入及/或一些其他摻雜製程執行。在一些實施例中，摻雜製程包括N型摻雜製程和P型摻雜製程。在一些實施例中，每個摻雜製程是通過在半導體基底402上形成具有圖案的罩幕來執行，在罩幕就位的情況下執行離子植入半導體基底402，並移除罩幕。例如，罩幕可以具有由離子植入形成的一個或多個接觸區及/或源極/汲極區的圖案，並且可以例如是光阻、氮化矽、或者一些其他材料。
如圖18的剖視圖1800所示，執行後段（back-end-of-line，BEOL）金屬化製程以在半導體基底402上堆疊形成多個導電線444和多個導通孔446。為了便於說明，僅導電線444的一部分標記為444，且僅導通孔446中的一些標記為446。導電線444和導通孔446界定了內連接各種源極/汲極區（例如，第一自舉源極/汲極區116）、各種接觸區（例如，高側接觸區440）、各種場板（例如，自舉場板416）、各種閘極（例如，HVMOS閘極134）和螺旋結構442的導電路徑。導電線444和導通孔446可以是或包括例如銅、鋁銅、鋁、鎢、一些其他導電材料、或前述的任何組合。
在一些實施例中，導通孔446通過以下形成：形成覆蓋圖17的結構的層間介電質（ILD）層（未示出），執行平坦化至ILD層的頂表面中，並且圖案化ILD層界定對應導通孔446的介層窗開口。導電層（未示出）形成為覆蓋ILD層並填充介層窗開口。執行平坦化至導電層的頂表面中，直到導電層的頂表面與ILD層的頂表面大致平坦，從而從導電層形成導通孔446。然後對導電線444重複上述用於形成導通孔446的製造。
參照圖19，提供了圖12-18的方法的一些實施例的流程圖1900。
在步驟1902處，進行了一系列摻雜製程，以形成高側井、自舉主體井、共用漂移井、HVMOS主體井、HVMOS漂移井和周邊井。共用漂移井圍繞高側井和自舉主體井。HVMOS漂移井環繞HVMOS主體井。共用漂移井和HVMOS漂移井以環形圖案鄰接。周邊井包括將HVMOS漂移井與共用漂移井隔開的隔離環。例如，參見圖12。
在步驟1904處，在半導體基底上形成隔離結構，以劃分用於此後形成的摻雜區的邊界。例如，參見圖13。
在步驟1906處，在半導體基底和隔離結構上形成介電層和導電層。例如，參見圖14。
在步驟1908處，介電層和導電層被圖案化成閘極、場板和螺旋結構。自舉閘極覆蓋共用漂移井和自舉主體井之間的PN接面。HVMOS閘極覆蓋HVMOS漂移井和HVMOS主體井之間的PN接面。螺旋結構由製造中的自舉MOS元件、製造中的HVJT元件和製造中的HVMOS元件共同使用。例如，參見圖15。
在步驟1910處，執行摻雜製程以形成覆蓋自舉主體井的自舉漂移井。例如，參見圖16。
在步驟1912處，執行一系列摻雜製程以形成源極/汲極區和接觸區。HVMOS源極/汲極區和HVMOS主體接觸區分別形成在HVMOS主體井和HVMOS漂移井上。自舉源極/汲極區和自舉主體接觸區分別形成在共用漂移井、自舉漂移井和自舉主體井上。周邊接觸區形成在周邊井上。例如，參見圖17。
在步驟1914處，執行BEOL金屬化製程以形成多個導電線和多個導通孔，其內連接源極/汲極區、接觸區、閘極、場板和螺旋結構。例如，參見圖18。
雖然圖19的流程圖1900在本文中被示出並描述為一系列動作或事件，但是應當理解，這些動作或事件的所示順序不應被解釋為限制意義。例如，一些動作可以依不同的順序發生及/或與除了這裡示出及/或描述的動作或事件之外的其他動作或事件同時發生。此外，並非所有示出的動作都可能需要實現本文描述的一個或多個方面或實施例，並且本文描繪的一個或多個動作可以在一個或多個分開動作及/或階段中執行。
在一些實施例中，本申請提供一種積體電路，其包括：半導體基底；漂移井，在半導體基底中，其中漂移井具有第一摻雜型並具有環形頂佈局；第一切換元件，在漂流井上；第二切換元件，在半導體基底上，在漂移井的側壁的凹口處；周邊井，在半導體基底中並且具有與第一摻雜型相反的第二摻雜型，其中周邊井圍繞漂移井、第一切換元件和第二切換元件，且其中周邊井分開漂移井與第二切換元件。在一些實施例中，第一切換元件包括多個閘極，且其中每個閘極覆蓋由漂移井部分界定的PN接面。在一些實施例中，第一切換元件包括：主體井，覆蓋漂移井，其中主體井具有第二摻雜型並且通過漂移井與周邊井隔開；第一源極/汲極區，覆蓋主體井；第二源極/汲極區，覆蓋漂流井並與主體井隔開；以及閘極，鄰接第一源極/汲極區並覆蓋PN接面，在該PN接面處，漂移井接觸主體井。在一些實施例中，積體電路更包括：第三源極/汲極區，覆蓋主體井；鄰接第三源極/汲極區並覆蓋第二PN接面的第二閘極，在該第二PN接面處，漂移井接觸主體井，其中PN接面和第二PN接面在主體井的相對側。在一些實施例中，積體電路更包括：第二主體井，覆蓋漂移井，其中第二主體井通過漂移井與主體井和周邊井分開，且其中主體井在第二主體井與第二源極/汲極區之間；第四源極/汲極區，覆蓋第二主體井；以及第三閘極，鄰接第四源極/汲極區並覆蓋PN接面，在該PN接處，漂移井接觸第二主體井。在一些實施例中，主體井朝向第二切換元件側向地突出到漂移井中，使得半導體基底具有P型和N型區的交替堆疊，其界定RESURF結構。在一些實施例中，積體電路更包括第三切換元件，在半導體基底上，在漂移井的所述側壁或漂移井的另一側壁的第二凹口處。在一些實施例中，第一和第二切換元件是LDMOS電晶體。在一些實施例中，周邊井和漂移井在環形PN接面處直接接觸。在一些實施例中，積體電路更包括螺旋結構，其覆蓋漂移井、第一切換元件和第二切換元件，其中螺旋結構是導電的並具有連續的、螺旋形的頂佈局。
在一些實施例中，本申請提供另一種積體電路，其包括：基底；第一漂移井和第二漂移井，在基底中，其中第一和第二漂移井具有第一摻雜型，其中第一漂移井是環形，且其中第二漂移井凹入第一漂移井的一側中；周邊井，在基底中，具有第二摻雜型，其中周邊井圍繞並分開第一和第二漂移井，其中第二摻雜型與第一摻雜型相反；第一主體井和第二主體井，在基底中，其中第一和第二主體井具有第二摻雜型並且分別覆蓋第一和第二漂移井，其中第一和第二主體井分別通過第一和第二漂移井與周邊井隔開；第一閘極，覆蓋第一漂移井和第一主體井之間的邊界；以及第二閘極，覆蓋第二漂移井和第二主體井之間的邊界。在一些實施例中，積體電路更包括高側井，在基底中，具有第二摻雜型，其中高側井覆蓋第一漂移井，並通過第一漂移井與周邊井隔開，其中第一漂移井沿著高側井的邊界以環形路徑側向地延伸，以包圍高側井。在一些實施例中，積體電路更包括：第一接觸區，覆蓋第一漂移井並鄰接高側井，其中第一接觸區具有比第一漂移井更高的摻雜濃度；第二接觸區，覆蓋高側井，具有比高側井更高的摻雜濃度，其中第一和第二接觸區是環形並且分別具有相反的摻雜型。在一些實施例中，積體電路更包括：一對第一源極/汲極區，覆蓋第一主體井；第二源極/汲極區，覆蓋第一漂移井並與第一主體井側向地隔開；以及第三閘極，覆蓋第一漂移井和主體井之間的另一個邊界，其中第三閘極鄰接第一源極/汲極區中的一個，且其中第一閘極鄰接第一源極/汲極區的另一個。在一些實施例中，積體電路更包括：第三主體井，覆蓋第一漂移井並具有第二摻雜型，其中第三主體井通過第一漂移井與周邊井和第一漂流井隔開，其中第三閘極覆蓋第一和第三主體井；第三源極/汲極區，覆蓋第三主體井；第四閘極，鄰接第三源極/汲極區並覆蓋第一漂移井接觸第二主體井的PN接面。在一些實施例中，積體電路更包括：螺旋結構，覆蓋第一和第二漂移井，其中螺旋結構是導電的並具有連續的、螺旋形的頂佈局。在一些實施例中，第一主體井朝向第二漂移井側向地突出到第一漂移井中，使得基底具有P型區和N型區的第一交替堆疊，所述第一交替堆疊界定第一減少表面場（RESURF）結構，且其中第二主體井朝向第一漂移井側向地突出到第二漂移井中，使得基底具有P型和N型區的第二交替堆疊，所述第二交替堆疊界定第二減少表面場（RESURF）結構。在一些實施例中，周邊井和第一漂移井在第一環形PN接面處直接接觸，其中周邊井和第二漂移井在第二環形PN接面處直接接觸，且其中第一環形PN接面保形圍繞（conform around）第二環形PN接面。
在一些實施例中，本申請提供一種製造積體電路的方法，所述方法包括：將一系列摻雜製程執行到基底中以形成：第一漂移井和第二漂移井，具有第一摻雜型，其中第一漂移井具有環形頂佈局，且其中第二漂移井在環形頂佈局的凹口處；周邊井，具有與第一摻雜型相反的第二摻雜型，其中周邊井圍繞並分開第一和第二漂移井；以及第一主體井和第二主體井，具有第二摻雜型，分別覆蓋第一和第二漂移井，其中第一和第二主體井與周邊井隔開；在基底上沉積導電層；以及圖案化導電層以分別在第一PN接面和第二PN接面上形成第一閘極和第二閘極，其中第一PN接面由第一漂移井和第一主體井界定，且其中第二PN接面由第二漂移井和第二主體井界定。在一些實施例中，該方法更包括在第一和第二漂移井上形成環形隔離結構，其中導電層沉積在隔離結構上，且其中圖案化形成了覆蓋環形隔離結構的螺旋結構。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本揭露的各個方面。所屬領域中的技術人員應理解，其可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、代替及變更。
100A、100B、500A、500B、700A、700B、800A、800B、900A-900D、1000A、1000B‧‧‧頂佈局
102‧‧‧自舉MOS元件
102r‧‧‧電阻器
102t、1130‧‧‧電晶體
104‧‧‧HVJT元件
106‧‧‧HVMOS元件
106A‧‧‧第一HVMOS元件
106B‧‧‧第二HVMOS元件
106C‧‧‧第三HVMOS元件
106D‧‧‧第四HVMOS元件
108‧‧‧高側區域
110‧‧‧低電壓區域
112‧‧‧共用漂移井
114‧‧‧自舉主體井
114P、126P‧‧‧突出部
116‧‧‧第一自舉源極/汲極區
118‧‧‧第二自舉源極/汲極區
120‧‧‧自舉主體接觸區
122‧‧‧自舉閘極
124‧‧‧HVMOS漂移井
126‧‧‧HVMOS主體井
128‧‧‧第一HVMOS源極/汲極區
130‧‧‧第二HVMOS源極/汲極區
132‧‧‧HVMOS主體接觸區
134‧‧‧HVMOS閘極
136‧‧‧隔離環
138‧‧‧第三自舉源極/汲極區
140‧‧‧第二自舉閘極
200、1100‧‧‧方塊圖
202‧‧‧控制器
204‧‧‧自舉電容器
206‧‧‧低電壓電源節點
208‧‧‧高側電源節點
300‧‧‧曲線圖
302‧‧‧電流曲線
400A、400B、600A、600B、1200、1300、1400、1500、1600、1600、1700、1800、1800‧‧‧剖視圖
402‧‧‧半導體基底
402B‧‧‧塊狀半導體區
404‧‧‧周邊井
406‧‧‧隔離結構
408‧‧‧周邊接觸區
410‧‧‧自舉漂移井
412‧‧‧選擇性導電通道
414‧‧‧自舉閘極介電層
416‧‧‧自舉場板
420‧‧‧第二自舉漂移井
422‧‧‧第二選擇性導電通道
426‧‧‧第二自舉閘極介電層
428‧‧‧共用RESURF結構
430‧‧‧選擇性導電HVMOS通道
432‧‧‧HVMOS閘極介電層
434‧‧‧HVMOS場板
436‧‧‧HVMOS RESURF結構
438‧‧‧高側井
440‧‧‧高側接觸區
442‧‧‧螺旋結構
444‧‧‧導電線
446‧‧‧導通孔
602‧‧‧第二自舉主體井
604‧‧‧第四自舉源極/汲極區
606‧‧‧第三自舉漂移井
608‧‧‧第三選擇性導電通道
610‧‧‧第四選擇性導電通道
612‧‧‧第三自舉閘極
614‧‧‧第三自舉閘極介電層
702‧‧‧半導體橋
1102‧‧‧位準移位器
1104A‧‧‧第一電阻器
1104B‧‧‧第二電阻器
1106‧‧‧低電壓返回節點
1108‧‧‧接地
1110‧‧‧邊緣脈衝產生器
1112‧‧‧低電壓電源
1114‧‧‧高側輸入訊號
1116A‧‧‧上升邊緣訊號
1116B‧‧‧下降邊緣訊號
1118‧‧‧閉鎖
1120A‧‧‧設定訊號
1120B‧‧‧重置訊號
1122‧‧‧高側閘極驅動器
1126‧‧‧高側返回節點
1128‧‧‧IC晶粒
1132‧‧‧二極體
1136‧‧‧高壓電源
1144‧‧‧低側輸入訊號
1302‧‧‧高側開口
1304‧‧‧低側自舉開口
1306‧‧‧高側自舉開口
1308‧‧‧自舉主體開口
1310‧‧‧低側HVMOS開口
1312‧‧‧高側HVMOS開口
1314‧‧‧周邊開口
1402‧‧‧介電層
1404‧‧‧導電層
1900‧‧‧流程圖
1902、1904、1906、1908、1910、1912、1914‧‧‧步驟
T1‧‧‧第一厚度
T2‧‧‧第二厚度
W‧‧‧寬度
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
W4‧‧‧第四寬度
當使用附圖閱讀時，從以下詳細描述中可以最好地理解本揭露的各個方面。應注意，根據產業中的標準實務，各種特徵未按比例繪製。實際上，為了清楚起見，可以任意增加或減少各種特徵的尺寸。 圖1A示出了積體電路（IC）的一些實施例的頂佈局，其中自舉金屬氧化物半導體（MOS）元件與高壓MOS（HVMOS）元件和高壓接面終端（HVJT）元件整合。 圖1B示出了圖1A的IC的一些其他實施例的頂佈局，其中自舉MOS元件具有附加的自舉閘極。 圖2示出了自舉電路的一些實施例的方塊圖，其中圖1A和圖1B的自舉MOS元件得到應用。 圖3示出了用於圖1A和圖1B的自舉MOS元件的電流曲線的一些實施例的圖表。 圖4A和圖4B示出了圖1B的IC的一些更詳細的實施例的各種剖視圖。 圖5A和圖5B示出了圖4A和圖4B的IC的一些實施例的各種頂佈局。 圖6A和圖6B示出了圖4A和圖4B的IC的一些其他實施例的各種剖視圖，其中自舉MOS元件具有附加的自舉閘極。 圖7A和圖7B示出了圖6A和圖6B的IC的一些實施例的各種頂佈局。 圖8A和圖8B示出了圖1A的IC的各種其他實施例的頂佈局，其中高側區域的幾何形狀是變化的。 圖9A-9D示出了圖1A的IC的各種其他實施例的頂佈局，其中HVMOS元件的幾何形狀是變化的。 圖10A和圖10B示出了圖1A的IC的各種其他實施例的頂佈局，其中兩個以上的HVMOS元件與自舉MOS元件和HVJT元件整合。 圖11示出了一些實施例的閘極驅動電路的方塊圖，其中圖1A的IC得到了應用。 圖12-18示出了用於形成IC的方法的一些實施例的一系列剖視圖，其中自舉MOS元件與HVJT元件和HVMOS元件整合。 圖19示出了圖12-18的方法的一些實施例的流程圖。

Claims (20)

  1. 一種積體電路，包括： 半導體基底； 漂移井，在所述半導體基底中，其中所述漂移井具有第一摻雜型並具有環形頂佈局； 第一切換元件，在所述漂移井上； 第二切換元件，在所述半導體基底上，在所述漂移井的側壁的凹口處；以及 周邊井，在所述半導體基底中，並且具有與所述第一摻雜型相反的第二摻雜型，其中所述周邊井圍繞所述漂移井、所述第一切換元件和所述第二切換元件，且其中所述周邊井分開所述第二切換元件與所述漂移井。
  2. 如所申請專利範圍第1項所述的積體電路，其中所述第一切換元件包括多個閘極，且其中每個所述閘極覆蓋由所述漂移井部分界定的PN接面。
  3. 如申請專利範圍第1項所述的積體電路，其中所述第一切換元件包括： 主體井，覆蓋所述漂移井，其中所述主體井具有所述第二摻雜型並且通過所述漂移井與所述周邊井隔開； 第一源極/汲極區，覆蓋所述主體井； 第二源極/汲極區，覆蓋所述漂移井並與所述主體井隔開；以及 閘極，鄰接所述第一源極/汲極區並覆蓋所述漂移井接觸所述主體井的PN接面。
  4. 如申請專利範圍第3項所述的積體電路，其中所述第一切換元件更包括； 第三源極/汲極區，覆蓋所述主體井；以及 第二閘極，鄰接所述第三源極/汲極區並覆蓋所述漂移井接觸所述主體井的第二PN接面，其中所述PN接面和所述第二PN接面在所述主體井的相對側。
  5. 如申請專利範圍第4項所述的積體電路，其中所述第一切換元件更包括： 第二主體井，覆蓋所述漂移井，其中所述第二主體井通過所述漂移井與所述主體井和所述周邊井分開，且其中所述主體井在所述第二主體井與所述第二源極/汲極區之間； 第四源極/汲極區，覆蓋所述第二主體井；以及 第三閘極，鄰接所述第四源極/汲極區並覆蓋所述漂移井接觸所述第二主體井的PN接面。
  6. 如申請專利範圍第3項所述的積體電路，其中所述主體井朝向所述第二切換元件側向地突出到所述漂移井中，使得所述半導體基底具有P型區和N型區的交替堆疊，所述交替堆疊界定減少表面場（RESURF）結構。
  7. 如申請專利範圍第1項所述的積體電路，更包括： 第三切換元件，在所述半導體基底上，在所述漂移井的所述側壁或所述漂移井的另一側壁的第二凹口處。
  8. 如申請專利範圍第1項所述的積體電路，其中所述第一切換元件和所述第二切換元件是側向擴散金屬氧化物半導體（LDMOS）電晶體。
  9. 如申請專利範圍第1項所述的積體電路，其中所述周邊井和所述漂移井在環形PN接面處直接接觸。
  10. 如申請專利範圍第1項所述的積體電路，更包括： 螺旋結構，覆蓋所述漂移井、所述第一切換元件和所述第二切換元件，其中所述螺旋結構是導電並具有連續的、螺旋形的頂佈局。
  11. 一種積體電路，包括： 基底； 第一漂移井和第二漂移井，在所述基底中，其中所述第一漂移井和所述第二漂移井具有第一摻雜型，其中所述第一漂移井是環形，且其中所述第二漂移井凹入所述第一漂移井的一側中； 周邊井，在所述基底中且具有第二摻雜型，其中所述周邊井圍繞並分開所述第一漂移井和所述第二漂移井，且其中所述第二摻雜型與所述第一摻雜型相反； 第一主體井和第二主體井，在所述基底中，其中所述第一主體井和所述第二主體井具有所述第二摻雜型並且分別覆蓋所述第一漂移井和所述第二漂移井，其中所述第一主體井和所述第二主體井分別通過所述第一漂移井和所述第二漂移井與所述周邊井隔開； 第一閘極，覆蓋所述第一漂移井和所述第一主體井之間的邊界；以及 第二閘極，覆蓋所述第二漂移井和所述第二主體井之間的邊界。
  12. 如申請專利範圍第11項所述的積體電路，更包括： 高側井，在所述基底中且具有所述第二摻雜型，其中所述高側井覆蓋所述第一漂移井並且通過所述第一漂移井與所述周邊井隔開，且其中所述第一漂移井沿著所述高側井的邊界以環形路徑側向地延伸，以包圍所述高側井。
  13. 如申請專利範圍第12項所述的積體電路，更包括： 第一接觸區，覆蓋所述第一漂移井並鄰接所述高側井，其中所述第一接觸區具有比所述第一漂移井更高的摻雜濃度；以及 第二接觸區，覆蓋所述高側井，其中所述第二接觸區具有比所述高側井更高的摻雜濃度，且其中所述第一接觸區和所述第二接觸區是環形並且分別具有相反的摻雜型。
  14. 如申請專利範圍第11項所述的積體電路，更包括： 一對第一源極/汲極區，覆蓋所述第一主體井； 第二源極/汲極區，覆蓋所述第一漂移井並與所述第一主體井側向地隔開；以及 第三閘極，覆蓋所述第一漂移井和所述第一主體井之間的另一個邊界，其中所述第三閘極鄰接所述第一源極/汲極區中的一個，且其中所述第一閘極鄰接所述第一源極/汲極區的另一個。
  15. 如申請專利範圍第14項所述的積體電路，更包括： 第三主體井，覆蓋所述第一漂移井並具有所述第二摻雜型，其中所述第三主體井通過所述第一漂流井與所述周邊井和所述第一漂移井隔開，其中所述第三閘極覆蓋所述第一主體井和所述第三主體井； 第三源極/汲極區，覆蓋所述第三主體井；以及 第四閘極，鄰接所述第三源極/汲極區並覆蓋所述第一漂移井接觸所述第二主體井的PN接面。
  16. 如申請專利範圍第11項所述的積體電路，更包括： 螺旋結構，覆蓋所述第一漂移井和所述第二漂移井，其中所述螺旋結構是導電並且具有連續的、螺旋形的頂佈局。
  17. 如申請專利範圍第11項所述的積體電路，其中所述第一主體井朝向所述第二漂移井側向地突出到所述第一漂移井中，使得所述基底具有P型區和N型區的第一交替堆疊，所述第一交替堆疊界定第一減少表面場（RESURF）結構，且其中所述第二主體井朝向所述第一漂移井側向地突出到所述第二漂移井中，使得所述基底具有P型和N型區的第二交替堆疊，所述第二交替堆疊界定第二減少表面場（RESURF）結構。
  18. 如申請專利範圍第11項所述的積體電路，其中所述周邊井和所述第一漂移井在第一環形PN接面處直接接觸，其中所述周邊井和所述第二漂移井在第二環形PN接面處直接接觸，且其中所述第一環形PN接面保形圍繞所述第二環形PN接面。
  19. 一種製造積體電路的方法，包括： 執行一系列摻雜製程到基底中以形成： 第一漂移井和第二漂移井，具有第一摻雜型，其中所述第一漂移井具有環形頂佈局，且其中所述第二漂移井在所述環形頂佈局的凹口處； 周邊井，具有與所述第一摻雜型相反的第二摻雜型，其中所述周邊井環繞並分開所述第一漂移井和所述第二漂移井；以及 第一主體井和第二主體井，具有所述第二摻雜型並分別覆蓋所述第一漂移井和所述第二漂移井，其中所述第一主體井和所述第二主體井與所述周邊井隔開； 在所述基底上沉積導電層；以及 圖案化所述導電層以分別在第一PN接面和第二PN接面上形成第一閘極和第二閘極，其中所述第一PN接面由所述第一漂移井和所述第一主體井界定，且其中所述第二PN接面由所述第二漂移井和所述第二主體井界定。
  20. 如申請專利範圍第19項所述的製造積體電路的方法，更包括： 形成覆蓋所述第一漂移井和所述第二漂移井的環形隔離結構，其中所述導電層沉積在所述環形隔離結構上，且其中所述圖案化形成了覆蓋所述環形隔離結構的螺旋結構。
TW107138447A 2017-10-31 2018-10-30 積體電路及其製造方法 TWI717650B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762579480P 2017-10-31 2017-10-31
US62/579,480 2017-10-31
US16/128,578 US10679987B2 (en) 2017-10-31 2018-09-12 Bootstrap metal-oxide-semiconductor (MOS) device integrated with a high voltage MOS (HVMOS) device and a high voltage junction termination (HVJT) device
US16/128,578 2018-09-12

Publications (2)

Publication Number Publication Date
TW201919234A true TW201919234A (zh) 2019-05-16
TWI717650B TWI717650B (zh) 2021-02-01

Family

ID=66244282

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107138447A TWI717650B (zh) 2017-10-31 2018-10-30 積體電路及其製造方法

Country Status (4)

Country Link
US (2) US10679987B2 (zh)
KR (1) KR102169643B1 (zh)
CN (1) CN109727975B (zh)
TW (1) TWI717650B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018110579B4 (de) 2017-09-28 2022-12-01 Taiwan Semiconductor Manufacturing Co. Ltd. Hochspannungs-metall-oxid-halbleitervorrichtung (hvmos-vorrichtung) integriert mit einer hochspannungs-übergangsabschlussvorrichtung (hvjt- vorrichtung)
US10535730B2 (en) 2017-09-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage metal-oxide-semiconductor (HVMOS) device integrated with a high voltage junction termination (HVJT) device
US11398557B2 (en) * 2020-08-18 2022-07-26 Vanguard International Semiconductor Corporation Semiconductor device
US20220166426A1 (en) * 2020-11-25 2022-05-26 Nuvolta Technologies (Hefei) Co., Ltd. Load Switch Including Back-to-Back Connected Transistors
US11588028B2 (en) * 2021-01-15 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shielding structure for ultra-high voltage semiconductor devices
TWI798809B (zh) * 2021-06-18 2023-04-11 力晶積成電子製造股份有限公司 半導體結構以及其形成方法
US11742422B2 (en) 2021-09-13 2023-08-29 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3808116B2 (ja) 1995-04-12 2006-08-09 富士電機デバイステクノロジー株式会社 高耐圧ｉｃ
US6555915B1 (en) * 2001-10-22 2003-04-29 Motorola, Inc. Integrated circuit having interconnect to a substrate and method therefor
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
KR101078757B1 (ko) 2004-04-27 2011-11-02 페어차일드코리아반도체 주식회사 고전압 접합 커패시터 및 고전압 수평형 디모스트랜지스터를 포함하는 고전압 게이트 드라이버 집적회로
US20060220168A1 (en) 2005-03-08 2006-10-05 Monolithic Power Systems, Inc. Shielding high voltage integrated circuits
JP5684450B2 (ja) * 2008-08-20 2015-03-11 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US8026549B2 (en) 2008-10-31 2011-09-27 United Microelectronics Corp. LDMOS with N-type isolation ring and method of fabricating the same
US8143699B2 (en) 2009-02-25 2012-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-dielectric MIM capacitors for system-on-chip applications
JP5503897B2 (ja) 2009-05-08 2014-05-28 三菱電機株式会社 半導体装置
US8587073B2 (en) 2010-10-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage resistor
US8680616B2 (en) * 2010-12-03 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High side gate driver device
US8629513B2 (en) 2011-01-14 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. HV interconnection solution using floating conductors
US9236372B2 (en) * 2011-07-29 2016-01-12 Freescale Semiconductor, Inc. Combined output buffer and ESD diode device
US9190535B2 (en) 2012-05-25 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bootstrap MOS for high voltage applications
KR20140006156A (ko) 2012-06-26 2014-01-16 페어차일드코리아반도체 주식회사 전력 반도체 소자
US8916439B2 (en) 2012-07-20 2014-12-23 Monolithic Power Systems, Inc. Method for forming dual gate insulation layers and semiconductor device having dual gate insulation layers
WO2014041921A1 (ja) * 2012-09-13 2014-03-20 富士電機株式会社 半導体集積回路装置
CN103258814B (zh) * 2013-05-15 2015-07-29 电子科技大学 一种集成电路芯片esd防护用ldmos scr器件
JP6134219B2 (ja) 2013-07-08 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
US9680009B2 (en) 2015-10-29 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. High voltage semiconductor device
JP6458878B2 (ja) 2015-11-19 2019-01-30 富士電機株式会社 半導体装置
JP6690336B2 (ja) 2016-03-18 2020-04-28 富士電機株式会社 半導体装置
JP2018018977A (ja) * 2016-07-28 2018-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10535730B2 (en) 2017-09-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage metal-oxide-semiconductor (HVMOS) device integrated with a high voltage junction termination (HVJT) device

Also Published As

Publication number Publication date
CN109727975A (zh) 2019-05-07
KR20190049576A (ko) 2019-05-09
KR102169643B1 (ko) 2020-10-23
US10879236B2 (en) 2020-12-29
US10679987B2 (en) 2020-06-09
US20200058647A1 (en) 2020-02-20
US20190131296A1 (en) 2019-05-02
TWI717650B (zh) 2021-02-01
CN109727975B (zh) 2020-12-22

Similar Documents

Publication Publication Date Title
TWI700779B (zh) 整合高壓接面終端裝置與高壓金氧半導體裝置的積體電路及其製造方法
TWI717650B (zh) 積體電路及其製造方法
US9373700B2 (en) Field plate trench transistor and method for producing it
KR101315009B1 (ko) 고전압 접합 종단을 갖는 고전압 저항기
JP5086797B2 (ja) 半導体装置
TWI448038B (zh) 電池充電電路、帶有mosfet和jfet的半導體裝置及其製備方法
US20070262410A1 (en) Semiconductor device and method for manufacturing
US11764129B2 (en) Method of forming shield structure for backside through substrate vias (TSVS)
KR101653065B1 (ko) 고전압 디바이스 내의 드레인 영역 위의 직렬 레지스터
US11862675B2 (en) High voltage metal-oxide-semiconductor (HVMOS) device integrated with a high voltage junction termination (HVJT) device
CN106887410B (zh) 制造开关电容式dc-dc转换器的方法
JP7208421B2 (ja) 改善された降伏電圧能力を有する集積チップ及びその製造方法
KR20200138640A (ko) 후면 기판 관통 비아(tsvs)를 위한 실드 구조
TWI805182B (zh) 二極體結構及半導體裝置
TW201349513A (zh) 具有增強崩潰電壓之蕭基特二極體
US20110121803A1 (en) Semiconductor device and dc-dc converter