TWI448038B - 電池充電電路、帶有mosfet和jfet的半導體裝置及其製備方法 - Google Patents

電池充電電路、帶有mosfet和jfet的半導體裝置及其製備方法 Download PDF

Info

Publication number
TWI448038B
TWI448038B TW100134555A TW100134555A TWI448038B TW I448038 B TWI448038 B TW I448038B TW 100134555 A TW100134555 A TW 100134555A TW 100134555 A TW100134555 A TW 100134555A TW I448038 B TWI448038 B TW I448038B
Authority
TW
Taiwan
Prior art keywords
region
mosfet
jfet
equivalent diode
enhanced
Prior art date
Application number
TW100134555A
Other languages
English (en)
Other versions
TW201230596A (en
Inventor
Lui Sik
Wei Wang
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW201230596A publication Critical patent/TW201230596A/zh
Application granted granted Critical
Publication of TWI448038B publication Critical patent/TWI448038B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

電池充電電路、帶有MOSFET和JFET的半導體裝置及其製備方法
本發明主要涉及半導體裝置結構領域。更確切的說，本發明是關於製備用於電池充電電路的集成功率半導體裝置的裝置結構和製備方法，詳細而言，涉及帶有集成的MOSFET和低正向電壓的等效二極體增強型JFET的半導體裝置晶片及其製備方法。
第1A圖表示一種原有技術的電池充電電路1，作為示例可用於移動電話的電池充電。所提供的電池充電源極V電荷1b的負極端連接到電池1a的負極端。電池充電源極V電荷1b的正極端橋接到電池1a的正極端，並且串聯一個肖特基二極體DS 1f以及一個功率金屬-氧化物-半導體場效應管(MOSFET)1c，對於P-通道MOSFET的情況，串聯一個嵌入式體二極體1e以及柵極控制信號V控制1d。然而，在一些情況下，嵌入式體二極體1e是非常有利的，對於特定的應用，例如電池充電裝置，體二極體1e就會成為一個問題，下文將詳細介紹。在正常的充電模式下，降低柵極控制信號V控制1d，打開功率MOSFET 1c，所產生的充電電流IFORWARD穿過肖特基二極體DS 1f和功率MOSFET 1c，給電池1a充電。通過提高柵極控制信號V 控制1d(例如將柵極控制信號1d連接到MOSFET 1c源極電壓上)，直到切斷功率MSOFET 1c為止，可以中斷充電過程。然而，如果沒有肖特基二極體DS 1f，並且電池充電源極V電荷1b意外短路，那麼即使在功率MOSFET 1c關閉時，電池1a仍然可以通過流經嵌入式體二極體1e的反向電流IREVERSE而短路。因此，肖特基二極體DS 1f也可以作為反向閉鎖二極體，防止電池1a意外短路。儘管肖特基二極體的優勢在於具有極短的開關恢復時間，但對於電池充電應用而言，這並不是一個非常重要的性能參數。對於本領域的技術人員，也可以使用其他類型的二極體代替肖特基二極體。然而，由於肖特基二極體1f的低正向電壓降使電池1a在正常充電過程中消耗的耗散功率相對較低，因此它對於能量效率非常有利。
對應第1A圖的電路1中肖特基二極體DS 1f和MOSFET 1c的串聯，第1B圖表示一種原有技術的MOSFET-肖特基二極體共同封裝2。MOSFET-肖特基二極體共同封裝2帶有引腳群2f和引腳群2e，用於外部連接。共同封裝2必須帶有用於安裝MOSFET晶片2c的晶片墊一2a，以及用於安裝肖特基二極體晶片2d的晶片墊二2b。此外，共同封裝2必須帶有接合引線群2g以及接合引線群2h，以便將肖特基二極體晶片2d和MOSFET晶片2c連接到引腳群2f上。引腳群2e從晶片墊一2a和晶片墊二2b開始延伸。通過兩個晶片墊(2a和2b)以及兩個晶片(2c和2d)，MOSFET-肖特基二極體共同封裝2會導致很大的整體封裝尺寸，並帶來相關的高組裝成本以及高製造成本。因此，有必要將第1A圖中肖特基二極體DS 1f以及功率MOSFET 1c的串聯集成在一個半導體晶片上，從而利用一個單獨的引線框縮小封裝尺寸，降低組裝成本和製造成本。
第1C圖為美國專利6476442(此後稱為美國6476442)中的第12A圖的副本。在美國6476442中，肖特基二極體被偽肖特基二極體所替代。所製備的N-通道MOSFET的源極、本體和柵極連接在一起，在正向電壓下關於其漏極偏置。所製備的二端裝置(稱為“偽肖特基模式”)作為一個二極體，但其開啟電壓低於傳統的PN二極體。尤其是第1C圖表示在一個橫向結構中形成的偽肖特基二極體1200的一個實施例結構的剖面圖。利用傳統的技術，在P+襯底1202上生長一個P-外延層1204。P+本體接頭1206和N+源極1208通過金屬源極/本體接頭1218短接。柵極1216也連接到在標記為S/B/G(A)的節點內的源極/本體接頭1218上，從而將源極/本體接頭1218製成偽肖特基二極體1200的陽極。連接到N+漏極1212上的金屬漏極接頭1214是偽肖特基二極體1200的陰極，其接觸節點標記為D(K)，從而將漏極接頭1214製成偽肖特基二極體1200的陰極。N-漂流區1210位於N+漏極1212附近。
因此，第1D-1圖和第1D-2圖分別是美國6476442中第4A圖和第4B圖的副本，MOSFET的特點是在象限I的運算中將其柵極短接至漏極，將MOSFET與象限III的運算中偽肖特基二極體(即具有偽肖特基性能的裝置)的漏極至源極電流Id與漏極至源極電壓Vds相比較。標記為PS的曲線表示的是偽肖特基二極體，標記為M的曲線表示的是MOSFET。在這兩種情況下，MOSFET的柵極連接到MOSFET的正極端。第4A圖表示由於偽肖特基二極體的開啟電壓降低，因此偽肖特基二極體的I-V曲線朝原點偏移。第4B圖與第4A圖相同，但是表示的是Id的對數，這是為了避免電流的比較範圍過寬，尤其是在漏極至源極電壓Vds的閾值以下區域中。在A部分中，只有漏電流穿過偽肖特基二極體和MOSFET，因此電流近似相 等。在圖中的B部分中，偽肖特基二極體已經打開；因此，偽肖特基二極體的電流遠大於MOSFET電流。在C部分中，MOSFET開啟，體效應消失，因此電流再次接近。值得注意的是，當Vds在0.2-0.6V之間時，偽肖特基二極體中的Id比MOSFET中的Id高許多個數量級。
在美國專利6734715(此後稱為美國6734715)中，所述的二端半導體電路可以代替傳統的直流電源電路中用作整流器的半導體二極體。提出了許多在很低的直流電源電壓下工作，在分立電路和積體電路中能夠有效提供直流電流的半導體電路。所有的這些電路都具有一個正向或當前的傳導狀態以及一個反向或非當前的傳導狀態，類似於傳統的半導體二極體，但正嚮導通電壓VT較低，而且電流控制性能更佳。尤其是第1E-1圖和第1E-2圖分別表示美國6734715中的第4圖和第5圖的副本。第1E-1圖表示一種基於n-通道非對稱的常閉JFET並通過在柵極420和源極430之間直接連接435形成的二端裝置400。源極430和漏極410構成的二端裝置可以用二極體當量450表示。二極體的陽極引線460對應JFET的源極引線430，而二極體的陰極引線470對應JFET的漏極引線410。第1E-2圖表示通過變壓器505和n-通道非對稱的常閉JFET 525的連接構成的一個二端電路500。源極530和漏極550構成的二端電路可以用二極體當量570表示。二極體的陽極引線580對應JFET的源極引線530，而二極體的陰極引線590對應JFET的漏極引線550。變壓器初級線圈510連接在JFET的源極和漏極之間。所連接的二次線圈520的一端同限流裝置560串聯在它和JFET的柵極540之間，二次線圈的另一端連接到JFET的源極上。限流裝置會阻止p-型柵極結構和n-型外延區之間過量的電流。變壓器上的極性點515表示變壓器初級線圈和二次線圈電勢差之間的180度 相移。該變壓器是一個逐漸遞增的變壓器，其中二次線圈的電壓比初級線圈的電壓大一個係數N，N的定義是二次線圈的匝數比上初級線圈的匝數。
鑒於這些原有技術，仍然有必要：用具有更佳的性能參數的新型二極體代替傳統的肖特基二極體；並且在半導體裝置晶片級，將新型二極體與功率MOSFET集成，以縮小封裝尺寸並降低成本。
提出了一種帶有集成的金屬氧化物半導體場效應管(MOSFET)和等效二極體增強型結型場效應管(DCE-JFET)的半導體裝置晶片。該半導體裝置晶片可以含有兩個傳導節點(或端子)端子-S、端子-D和一個控制節點(或端子)端子-柵極。MOSFET-JFET半導體裝置晶片包括：類型-1導電類型(或稱之為第一導電類型)的較低的公共半導體襯底區(CSSR)。
位於公共半導體襯底區頂部的MOSFET裝置區。該MOSFET裝置區具有：公共半導體襯底區作為其MOSFET漏極區。
至少一個類型-2導電類型(或稱之為第二導電類型)的MOSFET本體區、類型-1導電類型的MOSFET柵極區和MOSFET源極區位於MOSFET漏極區頂部。
一個等效二極體增強型JFET(DCE-JFET)裝置區位於公共半導體襯底區頂部。該等效二極體增強型JFET裝置區具有：公共半導體襯底區作為其等效二極體增強型JFET漏極區。至少兩個類型-2導電類型的等效二極體增強型JFET柵極區位於等效二極體增強型JFET漏極區頂部，並沿公共半導體襯底區主平面橫向相互分開，帶有等效二極體增強型 JFET柵極間距。
至少類型-1導電類型的等效二極體增強型JFET源極區位於公共半導體襯底區頂部以及等效二極體增強型JFET柵極區之間，其中等效二極體增強型JFET源極區短接至等效二極體增強型JFET柵極區。
因此，公共半導體襯底區將MOSFET裝置漏極區串聯到等效二極體增強型JFET裝置的漏極區。
在一個較典型的實施例中，MOSFET還包括：一個連接到MOSFET源極區的頂部源極電極，作為端子-S。等效二極體增強型JFET還可以具有：一個頂部等效二極體增強型JFET電極，位於等效二極體增強型JFET柵極區和等效二極體增強型JFET源極區上方並與它們相接觸，作為端子-D。
在一個較典型的實施例中，MOSFET還包括：一個連接到MOSFET柵極區的頂部柵極電極，作為端子-柵極。
在一個較典型的實施例中，等效二極體增強型JFET柵極區的導電水準、等效二極體增強型JFET柵極區之間以及等效二極體增強型JFET源極區下方的等效二極體增強型JFET通道區的導電水準以及等效二極體增強型JFET柵極間距都在它們各自預設水準上配置，從而使等效二極體增強型JFET裝置作為一個增強型JFET，同時具有相當低的正向電壓Vf以及相當低的反向漏電流。尤其是Vf可以比PN結二極體的Vf低得多，而反向漏電流可以和PN結二極體的反向漏電流相比擬。
在一個較典型的實施例中，為了簡化MOSFET-JFET半導體裝置晶片的製備工藝：選取MOSFET本體區的摻雜材料、濃度和深度，使它們與等效二極體增強型JFET柵極區的摻雜材料、濃度和深度相 同。
選取MOSFET源極區的摻雜材料、濃度和深度，使它們與等效二極體增強型JFET源極區的摻雜材料、濃度和深度相同。
為了進一步簡化MOSFET-JFET晶片的製備，選取MOSFET頂部源極電極和頂部柵極電極的材料和厚度，使它們與頂部等效二極體增強型JFET電極相同。
在一個較典型的實施例中，將MOSFET柵極區配置成溝槽柵極，向下延伸到MOSFET本體區和公共半導體襯底區中。在另一個較典型的實施例中，將MOSFET柵極區配置成平面柵極，位於MOSFET本體區上方，將MOSFET源極區橋接至公共半導體襯底區。
在一個較典型的實施例中，公共半導體襯底區包括一個較低導電率的類型-1導電類型的上層，位於較高導電率的類型-1導電類型的下部襯底層上方。
作為一個較典型的示例，類型-1導電類型為P-型，類型-2導電類型為N-型，將MOSFET-JFET半導體裝置晶片製成一個P-通道裝置。作為一個可選示例，類型-1導電類型為N-型，類型-2導電類型為P-型，將MOSFET-JFET半導體裝置晶片製成一個N-通道裝置。
提出了一種電池充電電路，它包括：一個電池，具有一個第一電池端和一個第二電池端。
一個電池充電源極，具有一個第一充電端和一個第二充電端，第一充電端連接到第一電池端上。
串聯MOSFET和增強型JFET，以便將第二充電端橋接至第二電池端。配置增強型JFET，使它的JFET源極短接至它的JFET柵極，從而作為一個反向閉鎖二極體，具有很低的正向電壓降。
提出了一種用於製備帶有集成的MOSFET和 等效二極體增強型結型場效應管(DCE-JFET)的半導體裝置晶片的方法。該半導體裝置晶片具有兩個傳導節點(或端子)端子-S、端子-D和一個控制節點(或端子)端子-柵極。該半導體裝置晶片也具有一個類型-1導電類型的較低的公共半導體襯底區(CSSR)以及：MOSFET位於公共半導體襯底區頂部，並且具有：公共半導體襯底區作為其MOSFET漏極區。
至少一個類型-2導電類型的MOSFET本體區、類型-1導電類型的MOSFET柵極區和MOSFET源極區位於漏極區頂部。
MOSFET也可以含有一個連接到MOSFET源極區的頂部源極電極，作為端子-S，以及一個連接到MOSFET柵極區的頂部柵極電極，作為端子-柵極。
位於公共半導體襯底區頂部的等效二極體增強型JFET，並且具有：公共半導體襯底區作為其等效二極體增強型JFET漏極區。至少兩個類型-2導電類型的等效二極體增強型JFET柵極區堆疊在等效二極體增強型JFET漏極區頂部，並沿主公共半導體襯底區平面橫向相互分開，帶有等效二極體增強型JFET柵極間距。
至少一個類型-1導電類型的等效二極體增強型JFET源極區堆疊在公共半導體襯底區頂部以及等效二極體增強型JFET柵極區之間。
等效二極體增強型JFET也可以含有一個頂部等效二極體增強型JFET電極，位於等效二極體增強型JFET柵極區和等效二極體增強型JFET源極區上方並與它們相接觸，作為端子-D。
該方法包括：製備公共半導體襯底區，將它的主平面分成一個MOSFET 區和一個等效二極體增強型JFET區，然後在MOSFET區內製備一個MOSFET柵極區。其中，製備公共半導體襯底區包括：製備較高導電率的類型-1導電類型的下部襯底層。
在下部襯底層上方，製備一個較低導電率的類型-1導電類型的上層。
在MOSFET區中，製備MOSFET本體區，並且在等效二極體增強型JFET區中，製備等效二極體增強型JFET柵極區。在MOSFET區中，製備MOSFET源極區，並且在等效二極體增強型JFET區中，製備等效二極體增強型JFET源極區。將等效二極體增強型JFET源極區短接至等效二極體增強型JFET柵極區。
在一個較特殊的實施例中，該方法也可以包括以下步驟：在MOSFET區上方，製備帶有接觸開口的頂部鈍化層並形成圖案；以及/或製備頂部金屬層並形成圖案。這包括：MOSFET的頂部源極電極和頂部柵極電極；以及頂部等效二極體增強型JFET電極，其中頂部等效二極體增強型JFET電極將等效二極體增強型JFET源極區短接至等效二極體增強型JFET柵極區。
在一個較特殊的實施例中，該方法還包括配置以下專案：等效二極體增強型JFET柵極區的導電水準、等效二極體增強型JFET柵極區之間以及等效二極體增強型JFET源極區下方的等效二極體增強型JFET通道區的導電水準以及等效二極體增強型JFET柵極間距都在它們各自預設水準上配置，從而使所製成的等效二極體增強型JFET裝置作為一個等效二極體增強型JFET，具有很低的正向電壓Vf，遠小 於PN結二極體的正向電壓Vf，並且具有很低的反向漏電流，接近於PN結二極體的反向漏電流。
在一個較典型的實施例中，將MOSFET柵極區配置成為溝槽柵極，向下延伸到MOSFET本體區和公共半導體襯底區中。與之相對，在MOSFET區中製備MOSFET柵極區包括：在公共半導體襯底區頂部製備一個溝槽掩膜，對應MOSFET區中的MOSFET柵極區，然而溝槽掩膜蓋住了等效二極體增強型JFET區中的公共半導體襯底區。
通過溝槽掩膜，各向異性地刻蝕公共半導體襯底區，形成MOSFET柵極溝槽，然後除去溝槽掩膜。
在柵極溝槽中製備柵極電介質層。
在柵極電介質層上沉積一個導電柵極層。
在一個較典型的實施例中，製備MOSFET柵極區包括各向異性地回刻導電柵極層和柵極電介質層，直到將導電柵極層分成原來的MOSFET柵極區，並完全除去平面柵極區為止。
在一個較典型的實施例中，在MOSFET本體區 上方，將MOSFET柵極區配置成平面柵極。與之相對，製備MOSFET柵極區包括在公共半導體襯底區頂面上方，先後製備一個柵極電介質層和一個導電柵極層。這還包括：在導電柵極層頂部，製備一個柵極掩膜，對應MOSFET區中的MOSFET柵極區，但是裸露出等效二極體增強型JFET區中的導電柵極層。
通過柵極掩膜，各向異性地回刻導電柵極層和柵極電介質層，直到將導電柵極材料分成MOSFET區中原來的MOSFET柵極區為止，然後除去柵極掩膜。
在一個較詳細的實施例中，製備MOSFET本體區和等效二極體增強型JFET柵極區包括： 通過一個第一植入掩膜，同時植入在MOSFET區中的第一MOSFET植入區，以及在等效二極體增強型JFET區中的第一等效二極體增強型JFET植入區。
同時擴散並啟動第一MOSFET植入區和第一等效二極體增強型JFET植入區，分別形成MOSFET本體區和等效二極體增強型JFET柵極區。
在一個較詳細的實施例中，製備MOSFET源極區和等效二極體增強型JFET源極區包括：通過一個第二植入掩膜，同時植入在MOSFET區中的第二MOSFET植入區，以及在等效二極體增強型JFET區中的第二等效二極體增強型JFET植入區。
同時擴散並啟動第二MOSFET植入區和第二等效二極體增強型JFET植入區，分別形成MOSFET源極區和等效二極體增強型JFET源極區。
在一個較詳細的實施例中，製備頂部金屬層並形成圖案包括：在MOSFET區和等效二極體增強型JFET區上方，沉積一個頂部金屬層。
通過一個頂部金屬掩膜，形成所製備的頂部金屬層的圖案，使得：MOSFET區中帶圖案的頂部金屬層部分，對應所需的頂部源極電極和頂部柵極電極。
等效二極體增強型JFET區中帶圖案的頂部金屬層部分，對應所需的頂部等效二極體增強型JFET電極。
對於本領域的技術人員，閱讀本說明的以下內容後，本發明的這些方面及其多個實施例將顯而易見。
本發明可用於積體電路(IC)晶片以及分立的功率晶片。電極可以是任意類型的金屬連接。端子是指電路中的節點，並不侷限於分立的功率裝置的金屬電極。端 子也可以是IC晶片中的等效二極體增強型JFET電路的連接點。
1b‧‧‧電池充電源極V電荷
1d‧‧‧柵極控制信號V控制
1e‧‧‧嵌入式體二極體
1f‧‧‧肖特基二極體DS
2‧‧‧MOSFET-肖特基二極體共同封裝
2a、2b‧‧‧晶片墊
2c‧‧‧MOSFET晶片
2d‧‧‧肖特基二極體晶片
2e、2f‧‧‧引腳群
2g、2h‧‧‧接合引線群
8‧‧‧等效二極體增強型JFET裝置區
10‧‧‧等效二極體增強型結型場效應管(DCE-JFET)
11‧‧‧公共半導體襯底區(CSSR)
11a‧‧‧下部P+襯底區
11b‧‧‧P-外延區
12‧‧‧P-源極
13‧‧‧P-漏極
14‧‧‧N-柵極
15‧‧‧等效二極體增強型JFET柵極間距GTSP
20‧‧‧端子-D
25、25'、25"‧‧‧公共半導體襯底區耗盡區
26‧‧‧公共半導體襯底區耗盡區邊界
27‧‧‧P-N結二極體元件
28、28'、28"‧‧‧JFET通道元件區、等效可變JFET通道電阻
36‧‧‧等效二極體增強型JFET等效電路
38‧‧‧P-通道等效二極體增強型JFET電路表示法
39‧‧‧公共節點
1c、40、MOSFET‧‧‧功率金屬-氧化物-半導體場效應管
41‧‧‧體二極體
45‧‧‧端子-柵極、頂部柵極電極
48‧‧‧下部P+襯底區、MOSFET裝置區
50‧‧‧金屬-氧化物-半導體場效應管(MOSFET)裝置
52‧‧‧MOSFET N-型本體區
54‧‧‧MOSFET溝槽柵極區
56‧‧‧MOSFET P-型源極區
57‧‧‧頂部鈍化層
58‧‧‧MOSFET頂部源極電極
66‧‧‧P-通道溝槽柵極MOSFET-JFET裝置晶片
66'‧‧‧MOSFET-JFET裝置晶片
68‧‧‧MOSFET-JFET裝置電路表示法
69、86‧‧‧平面柵極MOSFET-JFET裝置晶片
1、70‧‧‧電池充電電路
1a、72‧‧‧電池
72a、74a‧‧‧負極端
72b、74b‧‧‧正極端
74‧‧‧電池充電源極
84‧‧‧MOSFET平面柵極區
109‧‧‧導電柵極層、MOSFET柵極區
100‧‧‧MOSFET柵極溝槽
102‧‧‧柵極電介質層
110‧‧‧遮罩氧化物
120、130‧‧‧(N-型)MOSFET植入區
126‧‧‧(N-型)等效二極體增強型JFET植入區
136‧‧‧等效二極體增強型JFET植入區
140‧‧‧雙鈍化層
142‧‧‧頂部接觸開口
400‧‧‧二端裝置
410、550‧‧‧漏極
430、530‧‧‧源極
435‧‧‧連接
450、570‧‧‧二極體當量
460、580‧‧‧陽極引線
470、590‧‧‧陰極引線
500‧‧‧二端電路
505‧‧‧變壓器
510‧‧‧變壓器初級線圈
515‧‧‧極性點
520‧‧‧二次線圈
525‧‧‧常閉JFET
560‧‧‧一端同限流裝置
1200‧‧‧偽肖特基二極體
1202‧‧‧P+襯底
11b、1204‧‧‧P-外延區
1206‧‧‧P+本體接頭
1208‧‧‧N+源極
1210‧‧‧N-漂流區
1212‧‧‧N+漏極
1214‧‧‧漏極接頭
420、540、1216‧‧‧柵極
1218‧‧‧金屬源極/本體接頭
JFET‧‧‧等效二極體增強型場效應管
為了更加完整地說明本發明的各種實施例，可參照附圖。但是，這些附圖僅用作解釋說明，並不作為本發明範圍的侷限。
第1A圖表示一種原有技術的電池充電電路；第1B圖表示類似於第1A圖的一種原有技術的肖特基二極體和MOSFET共同封裝的MOSFET-肖特基二極體；第1C圖為原有技術的美國專利6476442中的第12A圖的副本；第1D-1圖為原有技術的美國專利6476442中的第4A圖的副本；第1D-2圖為原有技術的美國專利6476442中的第4B圖的副本；第1E-1圖為原有技術的美國專利6476442中的第4圖的副本；第1E-2圖為原有技術的美國專利6476442中的第5圖的副本；第2A圖至第2C圖表示本發明所述的等效二極體增強型結型場效應管(JFET)的剖面半導體晶片結構，及其等效電路和作為電路元件的符號表示法；第3A圖和第3B圖分別表示本發明所述的等效二極體JFET和MOSFET裝置的剖面半導體晶片結構；第4A圖表示作為示例，本發明所述的等效二極體JFET和MOSFET裝置串聯配置成電池充電電路的一部分的電路示意圖；第4B圖表示對應第4A圖的電路示意圖，集成的溝槽柵極MOSFET裝置和本發明所述的等效二極體JFET的剖面半 導體晶片結構；第5圖表示在電池充電電路中配置第4A圖所示的電路圖；第6A圖至第6C圖表示集成的溝槽柵極MOSFET裝置和本發明所述的第4B圖中的等效二極體JFET，在各種偏置狀態下的電路示意圖結構；第7A圖表示本發明所述的等效二極體JFET和MOSFET裝置串聯配置成電池充電電路的一部分的電路示意圖；第7B圖表示對應第7A圖的電路示意圖，集成的溝槽柵極MOSFET裝置和本發明所述的等效二極體JFET的剖面半導體晶片結構；第8A圖表示本發明所述的等效二極體N-通道JFET和N-通道MOSFET裝置串聯配置成電池充電電路的一部分的電路示意圖；第8B圖表示對應第8A圖的電路示意圖，集成的溝槽柵極N-通道MOSFET裝置和本發明所述的等效二極體N-通道JFET的剖面半導體晶片結構；第9A圖至第9V圖表示集成的溝槽柵極N-通道MOSFET裝置和本發明所述的第4B圖中的等效二極體N-通道JFET的半導體晶片製備工藝；以及第10圖表示集成的溝槽柵極MOSFET裝置和本發明所述的第4B圖中的等效二極體JFET的簡化後的俯視圖。
本文所含的上述及以下說明和附圖僅用於說明本發明的一個或多個現有的較佳實施例，以及一些典型的可選件和/或可選實施例。說明及附圖用於解釋說明，就其本身而言，並不侷限本發明。因此，本領域的技術人員將輕鬆掌握各種改動、變化和修正。這些改動、變化和修正也應認為屬於本發明的範圍。
第2A圖至第2C圖表示本發明所述的等效二極 體P-通道增強型結型場效應管(Diode-connected p-channel enhancement mode junction field effect transistor，簡稱DCE-JFET)10的剖面半導體晶片結構，及其簡化後的等效電路36和作為電路表示法38。等效二極體增強型JFET裝置區8位於P-型導電類型的較低的公共半導體襯底區(Common semiconductor substrate region，簡稱CSSR)11上方。在本實施例中，公共半導體襯底區11含有一個較低的導電率的上部p-外延區11b，位於較高的導電率的下部P+襯底區11a的上方。等效二極體增強型JFET裝置區8具有：公共半導體襯底區11作為其等效二極體增強型JFET漏極區；多個N-型等效二極體增強型JFET柵極區14位於公共半導體襯底區11頂部。在水準方向上，相鄰的等效二極體增強型JFET柵極區14沿主公共半導體襯底區11平面相互分開，帶有等效二極體增強型JFET柵極間距(Gate spacing，簡稱GTSP)15；多個P-型(在本例中為P+)等效二極體增強型JFET源極區12，位於公共半導體襯底區11頂部，以及N-型等效二極體增強型JFET柵極區14之間；以及一個頂部等效二極體增強型JFET電極20，位於等效二極體增強型JFET柵極區14和等效二極體增強型JFET源極區12的上方，並與其相接觸，作為端子-D。
因此，多個等效的P-N結二極體元件27形成在N-型等效二極體增強型JFET柵極區14和p-外延區11b之間。在p-外延區11b的表面的p-外延區11b的邊緣與N-型等效二極體增強型JFET柵極區14的交界處，等效的P-N結二極體元件27具有一個內置的公共半導體襯底區耗盡區25，帶有公共半導體襯底區耗盡區邊界26。此外，多個 JFET通道元件區(Channel element zones)28也形成在鄰近的N-型等效二極體增強型JFET柵極區14之間的P-外延區11b中，JFET通道元件區28主要作為電阻電流通路，使等效的P-N結二極體元件27分流。JFET通道元件區28的導電類型取決於它們鄰近的公共半導體襯底區耗盡區25的覆蓋物。在第2A圖所示的狀態中，公共半導體襯底區耗盡區25完全耗盡JFET通道元件區28，從而關閉JFET通道。但是，如果公共半導體襯底區耗盡區25的覆蓋物會變得相當小，那麼JFET通道元件區28將打開並傳導，這將在下文詳細介紹。
正如下文將要介紹地那樣，JFET通道元件區28在p+襯底區11a和端子-D20上的等效JFET通道電阻由偏置電壓VBIAS控制。尤其是，較高的VBIAS會產生較小的公共半導體襯底區耗盡區25以及較低的等效JFET通道電阻。因此，弟2B圖所示的等效二極體增強型JFET簡化的等效電路36是等效P-N結二極體27和等效的可變JFET通道電阻28的並聯。通過上述說明，等效二極體增強型結型場效應管(DCE-JFET)10可以方便地用第2C圖所示的P-通道等效二極體增強型JFET電路表示法38表示，P-通道等效二極體增強型JFET電路表示法38具有一個P-源極12、一個N-柵極14以及一個P-漏極13，並且P-源極12和N-柵極14連接在一起。
第3A圖和第3B圖為剖面半導體晶片結構，分別表示本發明所述的等效二極體增強型JFET 10和基本的、已有的帶有溝槽柵極的金屬-氧化物-半導體場效應管(MOSFET)裝置50。與等效二極體增強型JFET 10類似，金屬-氧化物-半導體場效應管(MOSFET)50的MOSFET裝置區48也位於公共半導體襯底區11上方，作為MOSFET漏極區。此外，眾所周知，MOSFET裝置區48具 有：多個MOSFET N-型本體區52、多個MOSFET溝槽柵極區54以及多個MOSFET P-型源極區56，位於公共半導體襯底區11上方，並且溝槽柵極區54向下延伸，穿過N-型本體區52，到公共半導體襯底區11中。
一個頂部源極電極58，連接到多個MOSFET P-型源極區56上以及多個MOSFET N-型本體區52上，作為端子-S，以及一個頂部柵極電極(在本剖面圖中不可見)，連接到多個MOSFET溝槽柵極區54上，作為端子-柵極、頂部柵極電極45(參見第10圖)。對於本領域的技術人員而言，由於端子-柵極、頂部柵極電極45連接到MOSFET溝槽柵極區54上垂直於紙平面的區域中，因此它在本剖面圖中是不可見的。
多個頂部鈍化層57，位於MOSFET溝槽柵極區54和MOSFET源極區56上方，帶有頂部源極電極58的接觸開口。
將第3A圖和第3B圖做直觀對比，可以看出等效二極體增強型JFET 10和MOSFET 50在半導體晶片級上具有很多的結構相似性，因此可以有效地將這兩種裝置集成在一個單獨的半導體裝置晶片上。
如第4A圖所示，表示本發明所述的等效二極體增強型JFET與MOSFET裝置串聯的電路圖，等效二極體增強型JFET為MOSFET提供反向閉鎖能力，例如可以使它作為電池充電電路的一部分。MOSFET-JFET裝置電路表示法68具有一個P-通道等效二極體增強型JFET電路表示法38，在公共節點39處，串聯到P-通道MOSFET電路表示法40上。MOSFET電路表示法40含有一個內置的體二極體41，體二極體41形成在N-型MOSFET本體區52和下面的P-型外延區11b之間。除了公共節點39之外，其 他外部可用的端子為源極端的端子-S 58、漏極端的端子-D 20以及柵極端的端子-柵極、頂部柵極電極45。
第4B圖表示一種集成的P-通道溝槽柵極MOSFET-JFET裝置晶片66的剖面半導體裝置結構，對應第4A圖所示的電路圖。因此，MOSFET-JFET裝置晶片66具有兩個傳導端的端子-S 58、端子-D 20以及一個控制端的端子-柵極、頂部柵極電極45(在本剖面中不可見)。等效二極體增強型JFET 10的源極電極20也作為整個電路68的漏極端的端子-D。要注意的是，MOSFET-JFET裝置晶片66含有一個額外的第四個外部可用端，即P+襯底區11a。在水準方向上，MOSFET-JFET裝置晶片66具有等效二極體增強型JFET裝置區8和MOSFET裝置區48。公共半導體襯底區CSSR11從下面將MOSFET裝置漏極區串聯到等效二極體增強型JFET裝置漏極區。如上所述，MOSFET-JFET裝置晶片66簡單的內部垂直結構層，直接來自於等效二極體增強型JFET 10和MOSFET 50(第3A圖、第3B圖)之間的對應相似性。
MOSFET-JFET裝置晶片66的其他重要內容包括：選取MOSFET本體區52的摻雜材料、濃度和深度，使它們與等效二極體增強型JFET柵極區14相同。
選取MOSFET源極區56的摻雜材料、濃度和深度，使它們與等效二極體增強型JFET源極區12相同。
選取MOSFET頂部源極電極58的材料和厚度，使它們與頂部等效二極體增強型JFET電極20相同。
對於本領域的技術人員而言，這些方面將簡化MOSFET-JFET裝置晶片66相應的晶圓製備工藝。也就是說，無需任何額外的製備步驟或掩膜工藝，JFET部分就可以集成在一個MOSFET上。
第5圖表示將第4A圖所示的MOSFET-JFET裝置電路表示法68配置在一個電池充電電路70中。此處的MOSFET-JFET裝置電路表示法68將電池充電源極(即電池充電源，Battery charging source)74的正極端74b橋接到電池72的正極端72b上。更確切地說，端子-S 58連接到電池充電源極74的正極端74b，端子-D 20連接到電池72的正極端72b，並且電池的負極端72a連接到電池充電源極74的負極端74a。
第6A圖至第6C圖表示第4B圖所示的集成MOSFET-JFET裝置晶片66在各種偏置狀態下的運行原理。在第6A圖中，端子-S 58和端子-D 20之間為零電壓偏置。此處的n-型等效二極體增強型JFET柵極區14的導電水準、位於等效二極體增強型JFET柵極區14之間以及等效二極體增強型JFET源極區12下方的p-型JFET通道元件區28的導電水準，以及等效二極體增強型JFET柵極間距GTSP 15都在它們各自預設水準上配置(也即它們可以按照實際需求值進行預先設定)，使得：JFET通道元件區28的電流載流子被它的兩個相鄰的公共半導體襯底區耗盡區25耗盡(由於是增強型JFET，因此JFET通道元件區28在零偏壓下被夾斷)。因此，通過JFET通道元件區28的電流傳導被它的兩個相鄰的和重迭的耗盡區夾斷。
由於等效可變JFET通道電阻28很高，並且在端子-S 58和端子-D 20之間接近零偏壓，因此MOSFET-JFET裝置晶片66的網狀能力在零偏壓下具有很低的電流傳導。
在第6B圖中，端子-S和端子-D之間(端子-S的電勢高於端子-D)有正向電壓偏置。在這種情況下，MOSFET可以打開，使第5圖所示的電池72充電，並且正向電壓偏置使P-型外延區11b和N-型等效二極體增強型 JFET柵極區14之間形成在等效P-N結二極體元件27上相應的正向偏置，從而將第6A圖所示的公共半導體襯底區耗盡區縮小到第6B圖所示的公共半導體襯底區耗盡區25’中。此處的等效二極體增強型JFET柵極區14的導電水準、位於等效二極體增強型JFET柵極區14之間以及等效二極體增強型JFET源極區12下方的JFET通道元件區28’的導電水準，以及等效二極體增強型JFET柵極間距GTSP 15都在它們各自預設水準上配置，使得：由於縮小後的公共半導體襯底區耗盡區25’此時相互分開，因此第6A圖所示的JFET通道元件區28在JFET通道元件區28’內打開，JFET通道元件區28’帶有用於導電的電流載流子。
當電壓較低時，JFET通道元件區28可能仍然關閉或僅打開一部分，隨著電壓的升高，JFET通道元件區28’更加充分地打開，使得更多的電流通過。鑒於JFET通道元件區28’的電流分路性能，MOSFET-JFET裝置晶片66的網狀能力在正向配置下，參見第2B圖所示的等效二極體增強型JFET等效電路36，由於等效可變JFET通道電阻28在低正向偏壓下可以做得很低，因此等效二極體增強型JFET 10的正向開啟電壓Vf比PN結二極體的正向開啟電壓低很多。當P-N結二極體27在較低的電壓下僅傳導一部分時，在較高的電壓下(例如0.7V以上)，P-N結二極體27傳導得更多，提高了裝置的電流性能。作為示例，可以製備本發明所述的等效二極體增強型JFET 10的Vf在0.3V-0.5V的範圍內，比傳統的PN結二極體的0.7V-1V低得多。JFET柵極區14、JFET通道元件區28以及等效二極體增強型JFET柵極間距GTSP 15的摻雜濃度決定了裝置的正向電壓Vf。
在第6C圖中，端子-S 58和端子-D 20(端子-S 的電勢低於端子-D)之間存在反向偏壓。作為示例，如果仍然連接電池72，電池充電源極74短路，那麼第5圖所示的電池充電電路就會發生這種現象。要注意的是，在這種狀態下，即使MOSFET 40斷開，MOSFET內置的體二極體41(形成在n-型本體區52和p-型外延區11b之間)也會正向配置，使得MOSFET 40上發生傳導，因此必須使用等效二極體增強型JFET 38提供的反向閉鎖元件。反向偏壓導致等效P-N結二極體元件27上產生相應的反向偏壓，從而將第6A圖所示的公共半導體襯底區耗盡區25延伸到第6C圖所示的公共半導體襯底區耗盡區25”中，進一步夾斷了JFET通道元件區28”中的JFET通道元件區，並使得任何流經的電流都很低。因此，參見第2B圖所示的等效二極體增強型JFET等效電路36，由於等效可變JFET通道電阻28比第6A圖的更高，MOSFET-JFET裝置晶片66在反向偏壓下的網狀漏電流性能，與等效P-N結二極體27的類似。作為示例，可以製備本發明所述的等效二極體增強型JFET 10的反向漏電流在0.1nA-100nA的範圍內，可以與PN結二極體的反向漏電流相比擬(二者可以幾乎相同或相差不大)。
總結第6A圖至第6C圖的上述說明，每個JFET通道元件區28的等效JFET通道電阻，都由P外延區11b和端子-D上的偏壓控制。更確切地說，較高的偏壓會使等效JFET通道電阻較低。
第7A圖表示本發明所述的等效二極體增強型JFET和MOSFET裝置串聯的電路圖，作為示例，該串聯結構可以作為電池充電電路的一部分。MOSFET-JFET裝置電路表示法68具有一個P-通道等效二極體增強型JFET電路表示法38，在公共節點39處，串聯到P-通道MOSFET電路表示法40上。電路68的外部可用端可以含有端子-S 58、 端子-D 20以及端子-柵極、頂部柵極電極45，還可選擇含有公共節點39。第7B圖表示集成的P-通道平面柵極MOSFET-JFET裝置晶片69的剖面半導體晶片結構，對應第7A圖的電路表示法68。各種MOSFET平面柵極區84位於N-型MOSFET本體區52上方，並且將P-型MOSFET源極區56橋接至p-外延區11b。將第7B圖與第4B圖作比較，可以看出除了用MOSFET平面柵極區84代替MOSFET溝槽柵極區54之外，MOSFET-JFET裝置晶片69與MOSFET-JFET裝置晶片66在結構上非常相似。
儘管上述示例所示的是P-通道MOSFET和P-通道JFET，但是通過轉換每個半導體區域的導電類型，這些示例就可用於相反的導電類型，例如N-通道MOSFET和N-通道JFET。第8A圖表示本發明所述的等效二極體增強型JFET和MOSFET裝置串聯的電路圖，作為示例，該串聯結構可以作為電池充電電路的一部分。MOSFET-JFET裝置電路表示法78具有一個N-通道等效二極體增強型JFET電路表示法88，在公共節點39處，串聯到N-通道MOSFET電路表示法90上。電路78的外部可用端可以含有端子-S 58、端子-D 20以及端子-柵極、頂部柵極電極45，還可選擇含有公共節點39。第8B圖表示集成的P-通道平面柵極MOSFET-JFET裝置晶片86的剖面半導體晶片結構，對應第8A圖的電路圖。第4B圖和第8B圖的不同之處在於，除了半導體導電類型互換之外，MOSFET裝置晶片86的結構拓撲與MOSFET-JFET裝置晶片66相同。
第9A圖至第9V圖表示第4B圖所示的MOSFET-JFET裝置晶片66的製備工藝。如第9A圖和第9B圖所示，公共半導體襯底區11的主平面被分成下部P+襯底區、MOSFET裝置區48和等效二極體增強型JFET裝置區8。在這種情況下，公共半導體襯底區11含有一個較 低導電率的上部外延區11b，位於較高導電率型的下部p+襯底區11a的上方。要注意，p-外延區11b可以形成在p+襯底區11a上方。然後，在公共半導體襯底區11中形成多個MOSFET柵極溝槽100，例如：在公共半導體襯底區11上形成一個溝槽掩膜(此處沒有表示出)，對應下部P+襯底區、MOSFET裝置區48中的MOSFET柵極區，然而溝槽掩膜蓋住了等效二極體增強型JFET裝置區8中的公共半導體襯底區11。
通過溝槽掩膜，各向異性地刻蝕公共半導體襯底區11，以製備MOSFET柵極溝槽100，然後除去溝槽掩膜。
第9C圖至第9F圖表示在第3B圖所示的下部P+襯底區、MOSFET裝置區48中，製備MOSFET溝槽柵極區108。在第9C圖和第9D圖中，柵極電介質層102(例如柵極氧化物)形成在下部P+襯底區、MOSFET裝置區48的柵極溝槽100中，也形成在下部P+襯底區、MOSFET裝置區48和等效二極體增強型JFET裝置區8中的其他裸露表面上。在第9E圖和第9F圖中，通過在柵極電介質層102上方，沉積導電柵極層109，形成MOSFET溝槽柵極區108。導電柵極層109可以是適宜摻雜的多晶矽。
第9G圖至第9H圖表示同時將導電柵極層109分成基本的MOSFET柵極區54，並且從公共半導體襯底區11的頂面上除去導電柵極層109。這可以通過各向異性地回刻導電柵極層109實現，直到MOSFET柵極區108分成基本的MOSFET柵極區54為止。然後可以選擇用遮罩氧化物110覆蓋下部P+襯底區、MOSFET裝置區48和等效二極體增強型JFET裝置區8，例如通過氧化工藝。
第9I圖至第9L圖表示同時製備：在下部P+襯底區、MOSFET裝置區48的可選遮罩氧化物 110下方的MOSFET本體區52。
在等效二極體增強型JFET裝置區8的可選遮罩氧化物110下方的等效二極體增強型JFET柵極區14。
在第9I圖和第9J圖中，通過第一植入掩膜(圖中沒有表示出)，在遮罩氧化物110下方，同時製備下部P+襯底區、MOSFET裝置區48中的第一(N-型)MOSFET植入區120，以及等效二極體增強型JFET裝置區8中的第一(N-型)等效二極體增強型JFET植入區126。在第9K圖和第9L圖中，例如通過高溫擴散迴圈，在N-型MOSFET本體區52和N-型等效二極體增強型JFET柵極區14中，同時分別擴散並啟動所有的第一MOSFET植入區120和第一等效二極體增強型JFET植入區126。
第9M圖至第9P圖表示同時製備：在下部P+襯底區、MOSFET裝置區48的可選遮罩氧化物110下方的MOSFET源極區56。
在等效二極體增強型JFET裝置區8的可選遮罩氧化物110下方的等效二極體增強型JFET源極區12。
在第9M圖和第9N圖中，通過第二植入掩膜(圖中沒有表示出)，在遮罩氧化物110下方，同時製備下部P+襯底區、MOSFET裝置區48中的第二(N-型)MOSFET植入區130，以及等效二極體增強型JFET裝置區8中的第二(N-型)等效二極體增強型JFET植入區136。在第9O圖和第9P圖中，例如通過高溫擴散迴圈，在MOSFET源極區56和N-型等效二極體增強型JFET源極區12中，同時分別擴散並啟動所有的第二MOSFET植入區130和第二等效二極體增強型JFET植入區136。然而，製備MOSFET源極區56和等效二極體增強型JFET源極區12不必同時進行，減少所需的製備步驟和掩膜可能有風險；對於製備MOSFET本體區52和等效二極體增強型JFET柵極區14 也是如此。
第9Q圖至第9T圖表示在下部P+襯底區、MOSFET裝置區48上，製備帶有頂部接觸開口142的頂部鈍化層57並形成圖案。在第9Q圖和第9R圖中，在下部P+襯底區、MOSFET裝置區48和等效二極體增強型JFET裝置區8上，形成低溫氧化物/含有硼酸的矽玻璃(LTO/BPSG)雙鈍化層140並增稠。在第9S圖和第9T圖中，通過頂部鈍化物掩膜(圖中沒有表示出)，形成所製備的雙鈍化層140的圖案，使得：除去等效二極體增強型JFET裝置區8中所形成的那部分雙鈍化層140。
在帶有頂部接觸開口142所需的頂部鈍化層57中，形成所製備的那部分雙鈍化層140的圖案，與MOSFET本體區52的頂部、MOSFET源極區56的頂部相匹配，同時覆蓋MOSFET柵極區54的頂部。
第9U圖和第9V圖表示在下部P+襯底區、MOSFET裝置區48中製備頂部源極電極58並形成圖案，在等效二極體增強型JFET裝置區8中製備頂部等效二極體增強型JFET電極20。這包括：在下部P+襯底區、MOSFET裝置區48和等效二極體增強型JFET裝置區8，沉積一個頂部金屬層。通過一個頂部金屬掩膜(圖中沒有表示出)，形成所製備的頂部金屬層的圖案，使得：下部P+襯底區、MOSFET裝置區48中的那部分帶圖案的頂部金屬層，對應所需的頂部源極電極58和頂部柵極電極(在本剖面中不可見)。
等效二極體增強型JFET裝置區8中的那部分帶圖案的頂部金屬層，對應所需的頂部等效二極體增強型JFET電極20。
根據上述對溝槽柵極MOSFET-JFET裝置晶片 66的製備工藝(第9A圖至第9V圖)，以及溝槽柵極MOSFET和平面柵極MOSFET之間的細微結構差別(對邊第4B圖和第7B圖)的詳細說明，平面柵極MOSFET-JFET裝置晶片69的製備工藝與溝槽柵極MOSFET-JFET裝置晶片66非常相似，平面柵極MOSFET-JFET裝置晶片69要注意以下內容：在MOSFET區中的柵極電介質層上方以及公共半導體襯底區頂面上的等效二極體增強型JFET區中，製備導電柵極層。
在基本的MOSFET柵極區中，同時分離導電柵極層，這包括：在導電柵極層上方，製備一個柵極掩膜，對應MOSFET區中的MOSFET柵極區，但是它暴露出等效二極體增強型JFET區中的導電柵極層。
通過柵極掩膜，回刻導電柵極層和柵極電介質層，直到將導電柵極層分成基本的MOSFET柵極區為止，在等效二極體增強型JFET區中完全除去導電柵極層後，除去柵極掩膜。
製備MOSFET平面柵極是一項成熟的技術，已為本領域的技術人員所熟知。此外，儘管上述工藝講述的是如何將P-通道MOSFET和P-通道JFET集成，但是通過轉換上述半導體區域的導電類型，該工藝也可用於將N-通道MOSFET和N-通道JFET集成。
最後，為了明確第4B圖所示的MOSFET-JFET裝置晶片66頂部柵極電極的空間位置，第10圖表示MOSFET-JFET裝置晶片66a的簡化後的俯視圖，MOSFET-JFET裝置晶片66a具有類似於第4B圖所示的本發明所述的集成的MOSFET裝置和等效JFET。下部P+襯底區、MOSFET裝置區48表示一個頂部源極電極58和一 個頂部柵極電極、頂部柵極電極45，而等效二極體增強型JFET裝置區8表示一個頂部等效二極體增強型JFET電極20。
儘管上述說明包含了多個詳細參數，但是這些參數僅作為對本發明現有的較佳實施例的解釋說明，並不能據此侷限本發明的範圍。例如，本發明可用於積體電路(IC)晶片以及分立的功率晶片。“端子”是指電路中的節點。“電極”可以是任意類型的金屬連接。通過說明和附圖，給出了關於典型結構的各種典型實施例。對於本領域的技術人員應顯而易見，本發明可以用於各種其他特殊形式，上述各種實施例經過輕鬆修改，就可以適合於其他具體應用。本專利文件旨在說明，本發明的範圍不應侷限於上述說明中的典型實施例，而應由以下的申請專利範圍來界定。任何和所有來自於申請專利範圍中內容或同等範圍中的修正，都將被認為屬於本發明的保護範圍之內。
20‧‧‧端子-D
38‧‧‧P-通道等效二極體增強型JFET電路表示法
39‧‧‧公共節點
40、MOSFET‧‧‧功率金屬-氧化物-半導體場效應管
41‧‧‧體二極體
45‧‧‧端子-柵極、頂部柵極電極
58‧‧‧MOSFET頂部源極電極
68‧‧‧MOSFET-JFET裝置電路表示法
70‧‧‧電池充電電路
72‧‧‧電池
72a、74a‧‧‧負極端
72b、74b‧‧‧正極端
74‧‧‧電池充電源極
JFFT‧‧‧等效二極體增強型場效應管

Claims (17)

  1. 一種帶有集成的金屬氧化物半導體場效應管(MOSFET)和等效二極體增強型結型場效應管(DCE-JFET)的半導體裝置晶片，其特徵在於，包括：第一導電類型的較低的公共半導體襯底區(CSSR)；一個位於公共半導體襯底區頂部的MOSFET裝置區，具有：公共半導體襯底區作為其MOSFET漏極區；至少一個第二導電類型的MOSFET本體區、一個MOSFET柵極區和一個第一導電類型的MOSFET源極區位於MOSFET漏極區頂部；以及一個等效二極體增強型JFET(DCE-JFET)裝置區位於公共半導體襯底區頂部，具有：公共半導體襯底區作為其等效二極體增強型JFET漏極區；至少兩個第二導電類型的等效二極體增強型JFET柵極區位於等效二極體增強型JFET漏極區頂部，並沿公共半導體襯底區的一個主平面橫向相互分開一個等效二極體增強型JFET的柵極間距；至少一個第一導電類型的等效二極體增強型JFET源極區位於公共半導體襯底區頂部以及等效二極體增強型JFET柵極區之間，其中等效二極體增強型JFET源極區短接至等效二極體增強型JFET柵極區；以及公共半導體襯底區將MOSFET裝置漏極區串聯到等效二極體增強型JFET裝置的漏極區。
  2. 如申請專利範圍第1項所述的半導體裝置晶片，其特徵在於，所述的半導體裝置晶片還包括：兩個傳導節點端子-S和端子-D；其中： 一個連接到MOSFET源極區，作為端子-S；以及一個與所述的等效二極體增強型JFET柵極區和等效二極體增強型JFET源極區相接觸，作為端子-D。
  3. 如申請專利範圍第1項所述的半導體裝置晶片，其特徵在於，等效二極體增強型JFET柵極區的導電水準、等效二極體增強型JFET柵極區之間以及等效二極體增強型JFET源極區下方的等效二極體增強型JFET通道區的導電水準以及等效二極體增強型JFET柵極間距都在它們各自預設水準上配置，從而使等效二極體增強型JFET裝置作為一個等效二極體增強型JFET，具有相當低的正向電壓Vf以及相當低的反向漏電流，其中所述的Vf比PN結二極體的Vf低得多，而所述的反向漏電流可以和PN結二極體的反向漏電流相比擬。
  4. 如申請專利範圍第1項所述的半導體裝置晶片，其特徵在於，選取MOSFET本體區的摻雜材料、濃度和深度，使它們與等效二極體增強型JFET柵極區相同；並且選取MOSFET源極區的摻雜材料、濃度和深度，使它們與等效二極體增強型JFET源極區相同。
  5. 如申請專利範圍第2項所述的半導體裝置晶片，其特徵在於，選取MOSFET頂部源極電極和頂部柵極電極的材料和厚度，使它們與頂部等效二極體增強型JFET電極相同。
  6. 如申請專利範圍第1項所述的半導體裝置晶片，其特徵在於，所述的MOSFET柵極區配置成溝槽柵極，向下延伸到MOSFET本體區和公共半導體襯底區中。
  7. 如申請專利範圍第1項所述的半導體裝置晶片，其特徵在於，所述的MOSFET柵極區配置成平面柵極，位 於MOSFET本體區上方，將MOSFET源極區橋接至公共半導體襯底區。
  8. 如申請專利範圍第1項所述的半導體裝置晶片，其特徵在於，公共半導體襯底區包括一個較低導電率的第一導電類型的上層，位於一個較高導電率的第一導電類型的下部襯底層上方。
  9. 如申請專利範圍第1項所述的半導體裝置晶片，其特徵在於，所述的第一導電類型為P-型，所述的第二導電類型為N-型，所述的半導體裝置晶片製成一個P-通道裝置。
  10. 如申請專利範圍第1項所述的半導體裝置晶片，其中所述的第一導電類型為N-型，所述的第二導電類型為P-型，所述的半導體裝置晶片製成一個N-通道裝置。
  11. 一種電池充電電路，其特徵在於，包括：一個電池，具有一個第一電池端和一個第二電池端；一個電池充電源極，具有一個第一充電端和一個第二充電端，第一充電端連接到第一電池端上；一個串聯MOSFET和增強型JFET，將第二充電端橋接至第二電池端，其中配置增強型JFET，使它的JFET源極短接至它的JFET柵極，從而作為一個反向閉鎖二極體，具有比PN結二極體更低的正向電壓降。
  12. 一種用於製備帶有集成的MOSFET和等效二極體增強型JFET(DCE-JFET)的半導體裝置晶片的方法，其特徵在於，集成的MOSFET-JFET半導體裝置晶片具有一個第一導電類型的較低的公共半導體襯底區(CSSR)；一個MOSFET位於公共半導體襯底區頂部，並且具有：公共半導體襯底區作為其MOSFET漏極區；至少一個第二導電類型的MOSFET本體區、一個 MOSFET柵極區和一個第一導電類型的MOSFET源極區位於漏極區頂部；以及一個位於公共半導體襯底區頂部的等效二極體增強型JFET，並且具有：公共半導體襯底區作為其等效二極體增強型JFET漏極區；至少兩個第二導電類型的等效二極體增強型JFET柵極區堆疊在等效二極體增強型JFET漏極區頂部，並沿公共半導體襯底區主平面橫向相互分開，帶有等效二極體增強型JFET柵極間距；以及至少第一導電類型的等效二極體增強型JFET源極區堆疊在公共半導體襯底區頂部以及等效二極體增強型JFET柵極區之間；其中等效二極體增強型JFET源極區短接至等效二極體增強型JFET柵極區；該方法包括：製備公共半導體襯底區，將它的主平面分成一個MOSFET區和一個等效二極體增強型JFET區，然後在MOSFET區內製備一個MOSFET柵極區；在MOSFET區中，製備MOSFET本體區，並且在等效二極體增強型JFET區中，製備等效二極體增強型JFET柵極區；並且在MOSFET區中，製備MOSFET源極區，並且在等效二極體增強型JFET區中，製備等效二極體增強型JFET源極區；並且將等效二極體增強型JFET源極區短接至等效二極體增強型JFET柵極區。
  13. 如申請專利範圍第12項所述的方法，其特徵在於，所述的半導體裝置晶片還包括兩個傳導節點端子-S、端子-D，其中MOSFET還包括： 一個連接到MOSFET源極區的頂部源極電極，作為端子-S；其中等效二極體增強型JFET還包括：一個頂部等效二極體增強型JFET電極，位於所述的等效二極體增強型JFET柵極區和等效二極體增強型JFET源極區上方並與它們相接觸，作為端子-D；其中該方法還包括：製備一個頂部金屬層並形成圖案，包括：MOSFET的頂部源極電極；以及頂部等效二極體增強型JFET電極。
  14. 如申請專利範圍第12項所述的方法，其特徵在於，還包括配置以下專案：等效二極體增強型JFET柵極區的導電水準、等效二極體增強型JFET柵極區之間以及等效二極體增強型JFET源極區下方的等效二極體增強型JFET通道區的導電水準以及等效二極體增強型JFET柵極間距都在它們各自預設水準上配置，從而使等效二極體增強型JFET裝置同時具有很低的正向電壓Vf以及很低的反向漏電流。
  15. 如申請專利範圍第12項所述的方法，其特徵在於，製備MOSFET本體區和等效二極體增強型JFET柵極區包括：通過一個第一植入掩膜，同時植入在MOSFET區中的第一MOSFET植入區，以及在等效二極體增強型JFET區中的第一等效二極體增強型JFET植入區；並且同時擴散並啟動第一MOSFET植入區和第一等效二極體增強型JFET植入區，分別形成MOSFET本體區和等效二極體增強型JFET柵極區。
  16. 如申請專利範圍第12項所述的方法，其特徵在於，製備MOSFET源極區和等效二極體增強型JFET源極區包括：通過一個第二植入掩膜，同時植入在MOSFET區中的第二MOSFET植入區，以及在等效二極體增強型JFET區中的第二等效二極體增強型JFET植入區；並且同時擴散並啟動第二MOSFET植入區和第二等效二極體增強型JFET植入區，分別形成MOSFET源極區和等效二極體增強型JFET源極區。
  17. 如申請專利範圍第13項所述的方法，其特徵在於，製備頂部金屬層並形成圖案包括：在MOSFET區和等效二極體增強型JFET區上方，沉積一個頂部金屬層；並且通過一個頂部金屬掩膜，形成所製備的頂部金屬層的圖案，使得：MOSFET區中帶圖案的頂部金屬層部分，對應所需的頂部源極電極和頂部柵極電極；並且等效二極體增強型JFET區中帶圖案的頂部金屬層部分，對應所需的頂部等效二極體增強型JFET電極。
TW100134555A 2010-09-29 2011-09-26 電池充電電路、帶有mosfet和jfet的半導體裝置及其製備方法 TWI448038B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/893,978 US8669613B2 (en) 2010-09-29 2010-09-29 Semiconductor device die with integrated MOSFET and low forward voltage diode-connected enhancement mode JFET and method

Publications (2)

Publication Number Publication Date
TW201230596A TW201230596A (en) 2012-07-16
TWI448038B true TWI448038B (zh) 2014-08-01

Family

ID=45869978

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100134555A TWI448038B (zh) 2010-09-29 2011-09-26 電池充電電路、帶有mosfet和jfet的半導體裝置及其製備方法

Country Status (3)

Country Link
US (1) US8669613B2 (zh)
CN (1) CN102437187B (zh)
TW (1) TWI448038B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2982998B1 (fr) * 2011-11-17 2013-12-20 Commissariat Energie Atomique Batterie d'accumulateurs protegee contre les courts-circuits internes
JP2014027253A (ja) * 2012-06-22 2014-02-06 Toshiba Corp 整流回路
US8928116B2 (en) * 2012-07-31 2015-01-06 Silanna Semiconductor U.S.A., Inc. Power device integration on a common substrate
US10290702B2 (en) 2012-07-31 2019-05-14 Silanna Asia Pte Ltd Power device on bulk substrate
US9412881B2 (en) 2012-07-31 2016-08-09 Silanna Asia Pte Ltd Power device integration on a common substrate
US9143078B2 (en) * 2012-11-29 2015-09-22 Infineon Technologies Ag Power inverter including SiC JFETs
US9455621B2 (en) * 2013-08-28 2016-09-27 Power Integrations, Inc. Controller IC with zero-crossing detector and capacitor discharge switching element
CN104701367A (zh) * 2013-12-06 2015-06-10 上海华虹宏力半导体制造有限公司 稳流管及制造方法
CN106158804B (zh) 2015-04-02 2018-11-16 台达电子工业股份有限公司 一种半导体封装结构及其半导体功率器件
US9667154B2 (en) 2015-09-18 2017-05-30 Power Integrations, Inc. Demand-controlled, low standby power linear shunt regulator
US9602009B1 (en) 2015-12-08 2017-03-21 Power Integrations, Inc. Low voltage, closed loop controlled energy storage circuit
US9629218B1 (en) 2015-12-28 2017-04-18 Power Integrations, Inc. Thermal protection for LED bleeder in fault condition
US9780088B1 (en) 2016-03-31 2017-10-03 International Business Machines Corporation Co-fabrication of vertical diodes and fin field effect transistors on the same substrate
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US10446545B2 (en) 2016-06-30 2019-10-15 Alpha And Omega Semiconductor Incorporated Bidirectional switch having back to back field effect transistors
US10978869B2 (en) * 2016-08-23 2021-04-13 Alpha And Omega Semiconductor Incorporated USB type-C load switch ESD protection
US10056461B2 (en) 2016-09-30 2018-08-21 Alpha And Omega Semiconductor Incorporated Composite masking self-aligned trench MOSFET
US10103140B2 (en) 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
US10199492B2 (en) 2016-11-30 2019-02-05 Alpha And Omega Semiconductor Incorporated Folded channel trench MOSFET
US10498300B2 (en) 2017-07-17 2019-12-03 Power Integrations, Inc. Voltage-to-current transconductance operational amplifier with adaptive biasing
US10504995B1 (en) * 2018-08-09 2019-12-10 Semiconductor Components Industries, Llc Short-circuit performance for silicon carbide semiconductor device
CN111478378B (zh) * 2019-01-23 2022-03-15 Oppo广东移动通信有限公司 保护电路、充电控制装置和方法、电子设备
CN113937746A (zh) * 2021-10-22 2022-01-14 深圳市良标科技有限公司 一种用于电源管理的防倒灌电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476442B1 (en) * 1996-05-15 2002-11-05 Siliconix Incorporated Pseudo-Schottky diode
US6734715B1 (en) * 1999-11-29 2004-05-11 Lovoltech, Inc. Two terminal rectifier using normally off JFET
US7348826B1 (en) * 2005-03-18 2008-03-25 Qspeed Semiconductor Inc. Composite field effect transistor
TWI304670B (zh) * 2004-06-14 2008-12-21 Richtek Techohnology Corp
TW201007944A (en) * 2008-05-12 2010-02-16 Vishay Siliconix Power field effect transistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822292B2 (en) * 2001-11-21 2004-11-23 Intersil Americas Inc. Lateral MOSFET structure of an integrated circuit having separated device regions
US7719054B2 (en) * 2006-05-31 2010-05-18 Advanced Analogic Technologies, Inc. High-voltage lateral DMOS device
JP2005108980A (ja) * 2003-09-29 2005-04-21 Rohm Co Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476442B1 (en) * 1996-05-15 2002-11-05 Siliconix Incorporated Pseudo-Schottky diode
US6734715B1 (en) * 1999-11-29 2004-05-11 Lovoltech, Inc. Two terminal rectifier using normally off JFET
TWI304670B (zh) * 2004-06-14 2008-12-21 Richtek Techohnology Corp
US7348826B1 (en) * 2005-03-18 2008-03-25 Qspeed Semiconductor Inc. Composite field effect transistor
TW201007944A (en) * 2008-05-12 2010-02-16 Vishay Siliconix Power field effect transistor

Also Published As

Publication number Publication date
CN102437187A (zh) 2012-05-02
US20120074896A1 (en) 2012-03-29
CN102437187B (zh) 2015-07-01
TW201230596A (en) 2012-07-16
US8669613B2 (en) 2014-03-11

Similar Documents

Publication Publication Date Title
TWI448038B (zh) 電池充電電路、帶有mosfet和jfet的半導體裝置及其製備方法
US9246347B2 (en) Battery charging circuit with serial connection of MOSFET and an enhancement mode JFET configured as reverse blocking diode with low forward voltage drop
US8169801B2 (en) Voltage converters with integrated low power leaker device and associated methods
US8148748B2 (en) Adjustable field effect rectifier
US11270993B2 (en) MOSFET device of silicon carbide having an integrated diode and manufacturing process thereof
TWI412131B (zh) Diversion gate type semiconductor device and manufacturing method thereof
US8039346B2 (en) Insulated gate silicon carbide semiconductor device and method for manufacturing the same
US20090072269A1 (en) Gallium nitride diodes and integrated components
JPH0250482A (ja) 双方向性の電界効果半導体素子および回路
US10418481B2 (en) Method and structure for reducing switching power losses
TWI717650B (zh) 積體電路及其製造方法
CN110459590A (zh) 碳化硅半导体器件
TW201921588A (zh) 整合高壓接面終端裝置與高壓金氧半導體裝置的積體電路及其製造方法
US6580150B1 (en) Vertical junction field effect semiconductor diodes
US8421118B2 (en) Regenerative building block and diode bridge rectifier and methods
US6940126B2 (en) Field-effect-controllable semiconductor component and method for producing the semiconductor component
US20040108547A1 (en) Power switching transistor with low drain to gate capacitance
TWI517414B (zh) 具有增強崩潰電壓之蕭基特二極體
US7385246B2 (en) Depletable cathode low charge storage diode
TWI385802B (zh) 高壓金氧半導體元件及其製作方法
CN104009518B (zh) 电池充电电路
JPH0590927A (ja) 電界効果トランジスタおよびそれを用いる整流回路