JPH0590927A - 電界効果トランジスタおよびそれを用いる整流回路 - Google Patents

Abstract

(57)【要約】 【目的】電界効果トランジスタをダイオードとして動作
させて整流回路等のスイッチング損失を減少させる。 【構成】一方の導電形のドレイン領域と，その上側の複
数のゲートと，その相互間のドレイン領域内に拡散され
た他方の導電形のサブストレート層と，その表面に拡散
された一方の導電形のソース層とにより縦形の電界効果
トランジスタを構成して、サブストレート層の電位をソ
ース層から分離した状態でダイオードとしてオンオフ動
作させる。これを用いる整流回路では、ドレインを交流
電源のコイルにソースを整流出力側に接続して、ゲート
に交流電源電圧の極性に応じた正負の電位が掛かるよう
にゲートを交流電源コイルに接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高周波でオンオフさせ
ながらダイオードとして動作させるに適する電界効果ト
ランジスタおよびそれを用いる整流回路に関する。

【０００２】

【従来の技術】たとえ小容量でも電力を扱う回路装置，
例えばスイッチング電源やインバータ装置には交流を直
流に変換する整流回路が含まれる場合が多く、この整流
用には周知のようにダイオードが用いられるのが通例で
あるが、交流電源用の変圧器や整流出力の平滑化用のキ
ャパシタを小形化するには、交流の周波数を高めるのが
有利でこの際の整流用にはいわゆる高速ダイオードが用
いられる。よく知られていることではあるが、かかる整
流回路を含む例としてスイッチング電源を図５を参照し
て以下に簡単に説明する。

【０００３】図５のスイッチング電源は、その入力端子
Tiに受ける直流電源40の元の電圧を一般にはそれと異な
る電圧値の安定化された直流電圧に変換して出力端子To
から負荷50に給電するもので、電源40からその変圧器30
の一次コイル31に流れる電流をトランジスタを用いるス
イッチ33により高いスイッチング周波数で断続させ、二
次コイル32に発生する交流電圧をダイオード34により整
流しかつキャパシタ35により平滑化して直流電圧とする
が、その電圧値を安定化するため制御回路60を設けて抵
抗61と62で検出した出力電圧の実際値ｖが一定になるよ
うにスイッチ33による一次コイル31の電流の断続デュー
ティ比を制御する。

【０００４】上述のスイッチング周波数, すなわち二次
コイル32の電圧の周波数は数百ｋHzなので、整流用ダイ
オード34にはふつう図６に示す pin構造の高速ダイオー
ドを用いる。これは図のようにｐ形層34ａとｉ形層34ｂ
とｎ形層34ｃからなる構造をもち、周知のように白金等
のライフタイムキラーをこれらの半導体層に導入するこ
とによりその動作を高速化したものである。

【０００５】

【発明が解決しようとする課題】上述のように、従来か
ら整流ダイオードとしてライフタイムキラーを導入した
高速ダイオードを利用することによってスイッチング電
源等の動作の高周波化を進めて来たが、動作周波数を数
ＭHzないしそれ以上の高周波領域にまで高めると高速ダ
イオードでも逆回復特性が充分でなくなり、ダイオード
のオンオフ動作に伴うスイッチング損失が著しく増加す
る問題がある。

【０００６】ダイオードの動作の高速化には、よく知ら
れているようにそれがオン状態から完全なオフ状態にな
るまでの逆回復時間, 図６でいえばオン時に流れていた
電流の正負のキャリアがｉ形層34ｂ内からｐ形層34ａや
ｎ形層34ｃに移動して完全に消失するまでの時間を短縮
する必要があり、上述のライフタイムキラーはかかるキ
ャリアをｉ形層34ｂのバルク内で捕捉消滅させて逆回復
時間を短縮するものであるが、その導入量を増やすとダ
イオードのオン時の順方向電圧が増加して来るので、あ
る限度以上にライフタイムキラー効果を高めることは許
されない。このため、ダイオードの逆回復特性を現水準
以上に大幅に改善するのは非常に困難と考えられている
のが現状である。

【０００７】また、上述のダイオードの逆回復動作中は
その内部キャリアの変位電流とオフ動作時に掛かる回路
中の回復電圧との積を時間積分した電力がスイッチング
損失として発生し、この損失はもちろんダイオードのオ
ンオフ動作のつどに発生するので、動作周波数が高くな
ればなるほどこのスイッチング損失により整流回路の効
率, 従ってスイッチング電源等の装置の変換効率が低下
することになる。このため、ダイオードの逆回復時間を
短縮してそのスイッチング損失を低減するのがそれを用
いる種々な回路の動作周波数を高める上の隘路を開拓す
るための重要な課題になっている。

【０００８】このような事情から、本発明の目的は整流
回路等のオンオフ動作に伴う上述のようなスイッチング
損失を低減することにある。

【０００９】

【課題を解決するための手段】この目的は本発明によれ
ば、一方の導電形のドレイン領域と、ドレイン領域の表
面上に配設された複数個のゲートと、ゲート相互間のド
レイン領域の表面から周縁部がゲート下に入り込むよう
に拡散された他方の導電形のサブストレート層と、その
表面の少なくとも一部からゲートの周縁下に周縁がもぐ
り込むよう浅く拡散された一方の導電形のソース層とを
備え、サブストレート層をドレイン領域とソース層のい
ずれからも電位上は分離した状態でダイオードとして動
作させることを特徴とする電界効果トランジスタにより
達成される。

【００１０】なお、この電界効果トランジスタをダイオ
ードとして動作させる際には、最も簡単にはそのゲート
の電位をドレイン領域とソース層のいずれか，とくに前
者と同電位に置いた状態で整流回路等に接続することで
よい。このダイオードとしてのオン動作を速める上で
は、サブストレート層の周縁部のゲート下の表面に一方
の導電形のチャネル導通層を拡散するのが有利で、この
ための拡散にはゲートを通して不純物をイオン注入法に
より導入するのが便利である。

【００１１】本発明のこのようにサブストレートの電位
がソースとドレインのいずれからも分離された電界効果
トランジスタをダイオードとして用いる整流回路では、
電界効果トランジスタのドレインとソースの一方を交流
電源のコイルに，他方を整流出力側にそれぞれ接続する
とともに、ゲートをその電位が交流電源電圧の極性に応
じてドレインとソースの一方に対し正負に切り換わるよ
うに交流電源コイルに接続して、この正負のゲート電圧
の極性に応じ電界効果トランジスタのオンオフ状態を切
り換えることにより前述の目的を達成する。

【００１２】さらにこの整流回路では、電界効果トラン
ジスタのサブストレートから端子を導出し、このサブス
トレート端子をサブストレートとドレインおよびソース
の間に寄生するダイオードを非導通状態に保つ電位をサ
ブストレートに賦与するようダイオードを介して交流電
源コイルに接続するのが望ましい。

【００１３】

【作用】ダイオードはもちろんバイポーラ形であって、
そのオフ状態では空乏層が図６のような pin構造ではｉ
形層内に，直接pn接合形の場合でも接合面からｐ形層や
ｎ形層内にそれぞれ広がるが、この空乏層の形成にはオ
ン時に流れていた電流の正負のキャリアがバルク内で移
動ないし消滅する必要があるので、バイポーラ形である
限りこのオフ動作時のキャリアの移動等に要する時間分
だけは場合により長短の差はあっても逆回復時間が必ず
発生する。

【００１４】本発明はチャネル伝導性の電界効果トラン
ジスタがダイオードのバイポーラ形に対しユニポーラ形
として動作する点に着目して、これをダイオードとして
動作させることによって逆回復時間を大幅に減少させ
る。これを整流ダイオード等に用いるにはかなりの電流
容量が必要なので、本発明では電界効果トランジスタを
電力用に適する縦形に構成する。しかし、通常の縦形電
界効果トランジスタではソースとドレインの間に寄生ダ
イオードが存在するので、オフ動作にその逆回復時間が
必要になって課題は解決されない。

【００１５】このため、一方の導電形のドレイン領域
と、その表面上に配設された複数個のゲートと、ゲート
相互間のドレイン領域の表面から拡散された他方の導電
形のサブストレート層と、サブストレート層内に拡散さ
れた一方の導電形のソース層とからこの縦形電界効果ト
ランジスタを構成するのは従来と同じであるが、本発明
では前項の構成にいうようソース層をサブストレート層
の表面の少なくとも一部から拡散し、サブストレート層
をドレイン領域とソース層のいずれからも電位上分離し
た状態でダイオードとしてのオンオフ動作をさせる。こ
れにより本発明の電界効果トランジスタでは、ドレイン
領域とソース層との間にそれらから電位上独立したサブ
ストレート層が介在して通常の縦形電界効果トランジス
タのようにソース・ドレイン間に直接接続された寄生ダ
イオードが存在しなくなり、従ってオフ動作時にその内
部のいずれの接合に寄生するダイオードからも逆回復時
間の悪影響を受けることがなくなる。

【００１６】本発明の整流回路は、このようにサブスト
レートの電位がソースとドレインのいずれからも分離さ
れた電界効果トランジスタに整流ダイオードとしての確
実な動作をさせるものであって、前項中の構成にいうよ
うに電界効果トランジスタのドレインとソースの一方を
交流電源コイルに，他方を整流出力側にそれぞれ接続す
るとともに、ゲートをその電位が交流電源電圧の極性に
応じドレインやソースに対し正負に切り換わるよう交流
電源コイルに接続することにより、このゲート電圧の正
負の極性に応じて電界効果トランジスタのオンオフの状
態を確実に切り換えながらダイオードとして動作させる
ようにしたものである。

【００１７】

【実施例】以下、図を参照しながら本発明の実施例を説
明する。図１に本発明の電界効果トランジスタの実施
例，図２にその適用回路例，図３に本発明の電界効果ト
ランジスタを用いる整流回路の実施例をそれぞれ示し、
図３中の前に説明した図５に対応する部分には同じ符号
が示されている。

【００１８】図１(a) および(b) は本発明の電界効果ト
ランジスタ20の断面図で、同図(c)に示すその上面図の
Ａ−ＡおよびＢ−Ｂ矢視断面にそれぞれ相当する。図１
(a)と(b) に示すそのチップ10ないしウエハは、この例
では強いｎ形の半導体基板１の上にドレイン領域２とし
てｎ形のエピタキシャル層を成長させたもので、このド
レイン領域２の不純物濃度はふつう10¹³〜10¹⁴原子／cm
³ 程度とされ、厚みはトランジスタの耐圧値に応じて数
〜数十μｍに設定される。このドレイン領域２の上側に
薄いゲート酸化膜3aを介して配設される多結晶シリコン
のゲート３は、図１(c) に部分ハッチングを付して示す
ように図の上下方向に細長い数十μｍ幅のストライプ状
パターンに形成され、数十μｍの相互間隔を隔てて図の
左右方向に複数個並べて設けられる。ベース層とも呼ば
れるサブストレート層４は通例のようにゲート３をマス
クとするイオン注入法によりその相互間のドレイン領域
２の表面部にそれと逆のｐ形で拡散され、例えばその不
純物濃度は10¹⁷原子／cm³程度，拡散深さは１〜数μｍ
とされる。

【００１９】以上までは通常の縦形電界効果トランジス
タと同構造であるが、本発明の電界効果トランジスタで
はこれ以降が異なって来る。すなわち、ゲート３の相互
間のサブストレート層４の表面の大部分に図１(a) に示
すようにｎ形のソース層５を拡散するとともに、その一
部分にこの実施例ではサブストレート層４から端子を導
出するため同図(b) に示すようにｐ形のサブストレート
接続層６を拡散する。これらの層はいずれも10¹⁹原子／
cm³ 程度以上の高不純物濃度とされ、拡散深さは例えば
前者が 0.5μｍ，後者が１μｍ強とされる。サブストレ
ート接続層６の拡散は同図(c) に示すような小さいパタ
ーンでよく、ゲート３の相互間の細長いサブストレート
層４の例えば中央部の図のような１個所のみに拡散し
て、残部のほとんどにはソース層６を拡散することでよ
い。なお、サブストレート層４から端子を導出しない場
合はその全面にソース層５が拡散される。

【００２０】上述のサブストレート４は拡散時にその周
縁部がゲート３の下側に入り込み、ソース層５はその周
縁がゲート３の周縁下に僅かにのぞき込み、ゲート３の
下側のｐ形のサブストレート層４の表面がｎ形のチャネ
ル形成面となるが、この図１の実施例では電界効果トラ
ンジスタをノーマリオンないしディプレッション形にし
てダイオードとしてのオン動作を速めるため、図１(a)
に示すようにゲート３の下のサブストレート層４の表面
にそのｐ形を打ち消すようにチャネル導通層７をｎ形で
ごく浅く拡散する。これ用の不純物は高加速電圧のイオ
ン注入法によりゲート５を通して導入するのがよい。な
お、図１(c) ではこのチャネル導通層は図の複雑化を避
けるため省略されていることを了承されたい。

【００２１】以降はゲート３上を含む全面を覆うように
燐シリケートガラス等の絶縁膜11を成膜し、その要所に
窓を開口した上でアルミ膜を被着してフォトエッチング
することにより、図１(a) に示すようにソース層５に接
続された電極膜12と同図(b)に示すようにサブストレー
ト接続層６と接続された電極膜13とを同図(c) に示すよ
うなパターンに形成する。チップ10の裏面にも基板１を
介してドレイン領域２と接続されたアルミの電極膜14を
被着する。

【００２２】以上のように構成された電界効果トランジ
スタ20では、サブストレート層４の電位がソース層５か
ら動作上分離される。本発明のこの特徴を明確にするた
め、図４を参照して通常の縦形電界効果トランジスタ70
を説明する。図４(a) はその断面図であり、図１との対
応部分には同じ符号が付されている。この通常の電界効
果トランジスタ70の本発明の図１(a) や(b) の構造と異
なる所は、ゲート３の相互間の中央部にサブストレート
接続層６を露出させるようにソース層５が拡散され、導
電形の異なるこれらの両層５と６の表面がソース端子Ｓ
用の電極膜８により図のように短絡されている点にあ
る。

【００２３】図４(b) はこの縦形電界効果トランジスタ
70のドレイン端子Ｄとゲート端子Ｇを含む等価回路であ
る。図示のように、サブストレート層４がソース層５と
同じ電位に置かれた内部接続になっており、ソース端子
Ｓとドレイン端子Ｄの相互間にサブストレート層４とド
レイン領域２の間のpn接合である寄生ダイオード21が介
在している。従って、この電界効果トランジスタ70をオ
ンオフ動作させながらダイオードとして用いようとして
もこの寄生ダイオード21を利用するに過ぎなくなって、
従来からの問題はなんら解決されない。

【００２４】図２に本発明の電界効果トランジスタ20の
等価回路とその最も簡単な適用例を示す。ただし、図示
の等価回路はサブストレート端子の導出用の図１のサブ
ストレート接続層６が拡散されておらず、かつチャネル
導通層７を設けずにノーマリオフないしはエンハンスメ
ント形とした本発明の電界効果トランジスタ20の最も簡
単な構造に対応するものである。図示のように本発明で
は図４(b) とは異なりサブストレート層４の電位がソー
ス層５から分離されており、等価回路上は前述の寄生ダ
イオード21のほかサブストレート層４とソース層５の間
のpn接合に相当する寄生ダイオード22を含む。この電界
効果トランジスタ20を図５の整流回路のダイオード34の
かわりに用いるには、図２のように例えばドレイン端子
Ｄを交流電圧を発生する二次コイル32に，ソース端子Ｓ
を出力端子Toにそれぞれ接続し、かつゲート端子Ｇをド
レイン端子Ｄと接続することでよい。

【００２５】この図２の適用例では、電界効果トランジ
スタ20のオフ状態で二次コイル32の電圧が正方向に立ち
上がると、ゲート３の電位がサブストレート層４よりも
高くなるので電界効果トランジスタ20がオン動作し、こ
のオン状態で二次コイル32の電圧が負方向に立ち下がる
と、ゲート３の電位がサブストレート層４よりも低くな
るので電界効果トランジスタ20がオフ動作するので、電
界効果トランジスタ20はダイオードと同等の動作をする
ことになる。寄生ダイオード21と22はいずれもソース端
子Ｓとドレイン端子Ｄの相互間に直接接続されていない
ので、電界効果トランジスタ20のオフ動作に悪影響を及
ぼすことがない。

【００２６】本発明の電界効果トランジスタ20は最も簡
単にはこの図２のようにダイオードとして適用が可能で
あるが、ゲートしきい値を充分に低めないと導通角が低
下しやすいために大電流回路に不向きであり、かつサブ
ストレート層４の電位を上述のように浮かせた状態で動
作させるとオフ時の回路電圧がドレイン領域２とサブス
トレート層４とソース層５で構成されるオープンベース
トランジスタに掛かるので高電圧回路に不向きである。
図３に示す本発明の整流回路はかかる問題点を解決した
ものである。

【００２７】図３の整流回路ではスイッチング電源の変
圧器の二次コイル等である交流電源コイル32にタップを
設けて、電界効果トランジスタ20の例えばドレイン端子
Ｄをこの交流電源コイル32に，ソース端子Ｓを整流出力
To側にそれぞれ接続し、かつゲート端子Ｇをその電位が
ドレイン端子Ｄに対して正負に切り換わるように交流電
源コイル32に接続する。これにより、交流電源コイル32
の発生交流電圧の極性に応じた正負のゲート制御電圧が
ゲート端子Ｇに充分に掛かるようになるので、電界効果
トランジスタ20のゲートしきい値をとくに低くしなくて
もオンオフ動作が確実になり、かつオン期間で大きな導
通角が得られる。また、この実施例では図１のようにチ
ャネル導通層７を拡散することにより、電界効果トラン
ジスタ20を図３のその等価回路に示すようにノーマリオ
ン形に構成してオン動作を速め、導通角の一層の向上を
図っている。

【００２８】さらに、この図３の実施例では、電界効果
トランジスタ20に図１のようにサブストレート接続層６
を拡散してそれからサブストレート端子Sbを導出し、こ
れに寄生ダイオード21と22を常に非導通状態に保つ電
位, 電界効果トランジスタ20がこの実施例のようにｎチ
ャネル形の場合は負の電位を与える。このため、図示の
例では交流電源コイル32にタップを設け、サブストレー
ト端子Sbをダイオード36を介してこれに接続することに
よって、ダイオード36の整流作用によりサブストレート
端子Sbをドレイン端子Ｄに対して例えば10Ｖ程度の負の
電位に固定する。キャパシタ37はこの電位の安定化用で
あるがごく小容量のものでよく、寄生ダイオード21の接
合容量21ａにこの役目を持たせてもよい。

【００２９】サブストレート端子Sbにかかるバイアス電
位を賦与することにより、寄生ダイオード21と22を常に
非導通状態に置き、その逆回復特性の悪影響をなくし、
かつサブストレート領域４の電位を固定することによ
り、電界効果トランジスタ20の耐圧を向上することがで
きる。なお、図３の例ではゲート端子Ｇと整流出力Toと
の間にゲート保護用のツェナーダイオード38ａと38ｂ
が, 交流電源コイル32との間にツェナー電流制限用の抵
抗39がそれぞれ接続される。

【００３０】以上説明したいずれの実施例でも、本発明
の電界効果トランジスタはゲートに与える電圧を回路電
圧の状態に関連付けて適宜に制御することによりダイオ
ードとしてオンオフ動作させることができ、チャネル伝
導性ないしはユニポーラ形の特長としてオフ動作時に通
常のダイオードのようなpn接合に起因する逆回復動作が
不要なので、逆回復時間ないしはそれに相当するオフ動
作時間を従来より１桁程度以上短縮することができる。
また、逆回復特性に優れるショットキーバリアダイオー
ドと比べても、オフ動作特性に遜色はなく、逆漏れ電流
がそれより格段に少なく、かつサブストレート層用のエ
ピタキシャル層の厚みを増すことにより容易に高耐圧化
できる利点を有する。とくにノーマリオン形に構成した
電界効果トランジスタではダイオードとしてのＶ−Ｉ特
性の立ち上がり電圧を０にできるので、オン動作を速め
てオン損失を低減できる利点が得られる。

【００３１】

【発明の効果】以上のとおり、本発明の電界効果トラン
ジスタでは、それがチャネル伝導性のユニポーラ形でオ
フ動作時にバイポーラ形のダイオードのように電荷キャ
リアをバルク内で移動させて空乏層を形成する逆回復動
作が不要な点に着目し、これをダイオードとして動作さ
せるため、縦形電界効果トランジスタのソース層をサブ
ストレート層の表面の少なくとも一部から拡散し、サブ
ストレート層をドレイン領域からはもちろんソース層か
ら電位上分離した状態でオンオフ動作させることによ
り、ドレイン領域とソース層の間に独立した電位をもつ
サブストレート層を介在させてソース・ドレイン間に寄
生ダイオードが存在しないようにし、従ってオフ動作時
に内部のいずれの接合に寄生するダイオードからも逆回
復時間の影響を受けないようにすることにより、オフ動
作時間を従来のダイオードよりも１桁以上短縮してスイ
ッチング損失を減少させ、その適用回路の回路動作の高
周波化を一層進めることを可能にするものである。

【００３２】本発明による電界効果トランジスタを用い
る整流回路では、サブストレートの電位がソースから分
離された電界効果トランジスタのドレインとソースの一
方を交流電源のコイルに，他方を整流出力側にそれぞれ
接続するとともに、ゲートをその電位が交流電圧の極性
に応じてドレインとソースの一方に対して正負に切り換
わるよう交流電源コイルに接続し、この正負のゲート電
圧の極性に応じて電界効果トランジスタをオンオフさせ
ながらダイオードとして利用することにより、オンオフ
動作をゲートの動作しきい値に関せず確実にし、回路動
作を高速化し、かつオン時の電流導通角を向上させて、
電界効果トランジスタにその電流容量を充分に発揮させ
るものである。

【００３３】本発明のかかる効果はスイッチング電源装
置やインバータ装置に含まれる整流回路に適用してとく
に有利に発揮され、スイッチング損失を減少させて変換
効率や動作効率を向上させ、動作速度を高めて装置の性
能を向上し、かつ動作周波数を高めて装置を一層小形化
できる著効を奏し得るものである。

【図面の簡単な説明】

【図１】本発明による電界効果トランジスタの実施例を
示し、同図(a) と(b) とはその一部の拡大断面図、同図
(c) は上面図であり、同図(a) および(b) は同図(c) の
それぞれＡ−ＡおよびＢ−Ｂ矢視断面に相当する。

【図２】本発明の電界効果トランジスタの等価回路とそ
の基本的な適用例を示す回路図である。

【図３】本発明の電界効果トランジスタを用いる整流回
路の実施例回路図である。

【図４】本発明の電界効果トランジスタの特徴を説明す
るための参考として通常の縦形電界効果トランジスタを
示し、同図(a) はその一部拡大断面図、同図(b) はその
等価回路図である。

【図５】本発明の適用対象例としてのスイッチング電源
の構成回路図である。

【図６】図５に用いられる整流ダイオードの構造例を示
す断面図である。

【符号の説明】

２ ドレイン領域 ３ ゲート ４ サブストレート層ないしはベース層 ５ ソース層 ６ サブストレート接続層 ７ チャネル導通層 10 電界効果トランジスタのチップ 20 電界効果トランジスタ 32 交流電源コイルないしは変圧器の二次コイル 36 ダイオード Ｄ ドレイン端子 Ｇ ゲート端子 Ｓ ソース端子 Sb サブストレート端子 To 整流出力端子

Claims (5)

【特許請求の範囲】
1. 【請求項１】ダイオードとして動作させる電界効果トラ
   ンジスタであって、一方の導電形のドレイン領域と、ド
   レイン領域の上側に配設された複数のゲートと、ゲート
   相互間のドレイン領域の表面から周縁部がゲートの下に
   入り込むよう深く拡散された他方の導電形のサブストレ
   ート層と、サブストレート層の表面の少なくとも一部か
   らゲートの周縁下に周縁がもぐり込むよう浅く拡散され
   た一方の導電形のソース層とを備え、サブストレート層
   をソース層から電位上分離した状態で動作させるように
   したことを特徴とする電界効果トランジスタ。
2. 【請求項２】請求項１に記載のトランジスタにおいて、
   サブストレート層の周縁部のゲート下の表面部に一方の
   導電形のチャネル導通層が拡散されたことを特徴とする
   電界効果トランジスタ。
3. 【請求項３】請求項１に記載のトランジスタにおいて、
   ゲートの電位をドレイン領域とソース層のいずれかと同
   電位に置いた状態でダイオードとして動作させることを
   特徴とする縦形電界効果トランジスタ。
4. 【請求項４】サブストレートの電位がソースとドレイン
   のいずれからも分離された電界効果トランジスタをダイ
   オードとして用いる整流回路であって、電界効果トラン
   ジスタのドレインとソースの一方を交流電源のコイル
   に，他方を整流出力側にそれぞれ接続するとともに、ゲ
   ートをその電位が交流電源電圧の極性に応じてドレイン
   とソースの一方に対し正負に切り換わるように交流電源
   コイルに接続し、この正負のゲート電圧の極性に応じて
   電界効果トランジスタのオンオフの状態を切り換えるよ
   うにしたことを特徴とする電界効果トランジスタを用い
   る整流回路。
5. 【請求項５】請求項４に記載の回路において、電界効果
   トランジスタのサブストレートから端子を導出し、この
   サブストレート端子を電界効果トランジスタのサブスト
   レートとドレインおよびソース間との寄生ダイオードを
   非導通状態に保つ電位をサブストレートに賦与するよう
   にダイオードを介して交流電源コイルに接続したことを
   特徴とする電界効果トランジスタを用いる整流回路。