TWI805182B - 二極體結構及半導體裝置 - Google Patents

Abstract

一種二極體結構，包含基底、第一井區、第一摻雜區、環狀井區、陽極、第二井區、第二摻雜區及陰極。基底具有第一導電類型，第一井區具有與第一導電類型相反的第二導電類型且設置於基底中，第一摻雜區具有第一導電類型且設置於第一井區中，環狀井區具有第二導電類型，設置於第一井區中且圍繞第一摻雜區，陽極設置於第一摻雜區上，第二井區具有第二導電類型，與第一井區分離且設置於基底中，第二摻雜區具有第二導電類型且設置於第二井區中，陰極設置於第二摻雜區上。

Description

二極體結構及半導體裝置

本揭露係關於二極體結構，特別是應用於一種高壓半導體裝置之二極體結構。

近年來，隨著電子產品在各種領域的應用發展，高電壓積體電路(high-voltage integrated circuit,HVIC)晶片也廣泛被使用。常見的高電壓積體電路晶片的作用為驅動器，例如用來推動功率金屬氧化物半導體場效電晶體(power metal-oxide-semiconductor field-effect transistor,power MOSFET)或雙極性電晶體(bipolar junction transistor,BJT)，其中通常還會使用自舉式二極體(bootstrap diode)和電容所構成的自舉式電路，讓電容放電電壓和電源電壓疊加，進而使電壓升高，以提供高電壓驅動電路中需要的閘極電位。

然而，習知的自舉式二極體無法在各方面皆滿足高電壓積體電路晶片的需求，因此需要對習知的自舉式二極體進行改善。

有鑑於此，本揭露提出一種改良的二極體結構及包含此二極體結構的半導體裝置，此二極體結構可以同時達到高崩潰電壓(high breakdown voltage)和低基底漏電流(low substrate leakage current)，適用於高電壓積體電路晶片，例如 可作為自舉式二極體。同時，此二極體結構還可以與雙極性電晶體(BJT)、互補式金屬氧化物半導體電晶體(complementary metal-oxide-semiconductor,CMOS)和雙重擴散金屬氧化物半導體電晶體(double-diffused metal-oxide-semiconductor,DMOS)的製程(BCD process)整合，於相同的基底中製作。

根據本揭露的一實施例，提供一種二極體結構，包括基底、第一井區、第一摻雜區、環狀井區、陽極、第二井區、第二摻雜區以及陰極。其中，基底具有第一導電類型，第一井區具有與第一導電類型相反的第二導電類型，且設置於基底中，第一摻雜區具有第一導電類型，且設置於第一井區中，環狀井區具有第二導電類型，設置於第一井區中，且圍繞第一摻雜區，陽極設置於第一摻雜區上，第二井區具有第二導電類型，與第一井區分離，且設置於基底中，第二摻雜區具有第二導電類型，且設置於第二井區中，陰極設置於第二摻雜區上。

根據本揭露的一實施例，提供一種半導體裝置，包括前述之二極體結構以及電晶體結構。其中，電晶體結構包括雙極性電晶體、互補式金屬氧化物半導體電晶體或雙重擴散金屬氧化物半導體電晶體，且電晶體結構與二極體結構一起設置於相同的基底中。

為了讓本揭露之特徵明顯易懂，下文特舉出實施例，並配合所附圖式，作詳細說明如下。

100:二極體結構

101:承載基板

102:磊晶層

Sub:基底

103:第三埋層

104:第一埋層

105:第一井區

106:第二埋層

107:第二井區

109:第三井區

111:環狀井區

112:第七摻雜區

114:第四摻雜區

115:第一摻雜區

116:第五摻雜區

117:第二摻雜區

118:第六摻雜區

119:第三摻雜區

120:介電層

121:陽極

123:陰極

125:接地電極

127:第一場板

129:第二場板

131:第一隔離區

132:第二隔離區

143:埋層

145、149:井區

200、300:電晶體結構

d1:第一距離

d2:第二距離

BS:自舉式電路

C:電容

IPS:內部電源

Vin:輸入電壓

D1、D2:驅動器

HS:上橋開關元件

LS:下橋開關元件

GND:接地端

10:半導體裝置

為了使下文更容易被理解，在閱讀本揭露時可同時參考圖式及其詳細文字說明。透過本文中之具體實施例並參考相對應的圖式，俾以詳細解說本揭露之 具體實施例，並用以闡述本揭露之具體實施例之作用原理。此外，為了清楚起見，圖式中的各特徵可能未按照實際的比例繪製，因此某些圖式中的部分特徵的尺寸可能被刻意放大或縮小。

第1圖是根據本揭露一實施例所繪示的二極體結構的剖面示意圖。

第2圖是根據本揭露一實施例所繪示的二極體結構的俯視示意圖。

第3圖是根據本揭露一實施例所繪示的包含自舉式電路的半橋電路。

第4圖、第5圖、第6圖和第7圖是根據本揭露一實施例所繪示的製作包含二極體結構的半導體裝置之中間階段的剖面示意圖。

本揭露提供了數個不同的實施例，可用於實現本揭露的不同特徵。為簡化說明起見，本揭露也同時描述了特定構件與佈置的範例。提供這些實施例的目的僅在於示意，而非予以任何限制。舉例而言，下文中針對「第一特徵形成在第二特徵上或上方」的敘述，其可以是指「第一特徵與第二特徵直接接觸」，也可以是指「第一特徵與第二特徵間另存在有其他特徵」，致使第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明確，而非用以指示不同的實施例及/或配置之間的關聯性。

另外，針對本揭露中所提及的空間相關的敘述詞彙，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「上」，「頂」，「底」和類似詞彙時，為便於敘述，其用法均在於描述圖式中一個元件或特徵與另一個(或多個)元件或特徵的相對關係。除了圖式中所顯示的擺向外，這些空間相關詞彙也用來描述半導體裝置在使用中以及操作時的可能擺向。隨著半導體裝置的擺向的不同(旋轉90度或其它方位)，用以描述其擺向的空間相關敘述亦應透過類似的方式予以 解釋。

雖然本揭露使用第一、第二、第三等等用詞，以敘述種種元件、部件、區域、層、及/或區塊(section)，但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊，其本身並不意含及代表該元件有任何之前的序數，也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此，在不背離本揭露之具體實施例之範疇下，下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之詞稱之。

本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」或「實質上」的情況下，仍可隱含「約」或「實質上」之含義。

本揭露中所提及的「耦接」、「耦合」、「電連接」一詞包含任何直接及間接的電氣連接手段。舉例而言，若文中描述第一部件耦接於第二部件，則代表第一部件可直接電氣連接於第二部件，或透過其他裝置或連接手段間接地電氣連接至該第二部件。

雖然下文係藉由具體實施例以描述本揭露的發明，然而本揭露的發明原理亦可應用至其他的實施例。此外，為了不致使本發明之精神晦澀難懂，特定的細節會被予以省略，該些被省略的細節係屬於所屬技術領域中具有通常知識者的知識範圍。

本揭露係關於適合高電壓應用的二極體結構，以及包含此二極體結構的半導體裝置，此二極體結構可以同時達到高崩潰電壓和低基底漏電流，適 用於高電壓積體電路晶片，例如可作為自舉式二極體。此外，此二極體結構還可以與雙極性電晶體(BJT)、互補式金屬氧化物半導體電晶體(CMOS)和雙重擴散金屬氧化物半導體電晶體(DMOS)的製程(BCD process)整合，一起於相同的基底中製作完成半導體裝置。

第1圖是根據本揭露一實施例所繪示的二極體結構的剖面示意圖。如第1圖所示，在一實施例中，二極體結構100包含承載基板101以及形成於承載基板101上的磊晶層102，承載基板101和磊晶層102可以一起被合稱為基底Sub，且基底Sub具有第一導電類型，例如為P型基底。在一些實施例中，承載基板101為具有第一導電類型的半導體基板，例如為P型矽基板(P-Sub)，磊晶層102為具有第一導電類型的半導體磊晶層，例如為P型矽磊晶層(P-Epi)。在一實施例中，基底Sub可電連接至接地端。此外，二極體結構100包含第一井區105設置於基底Sub中，第一井區105具有與第一導電類型相反的第二導電類型，例如為N型高壓井區(high-voltage n-well,HVNW)，設置於基底Sub的磊晶層102中，第一井區105的頂面與磊晶層102的頂面可以在同一平面，且第一井區105的底面可以在磊晶層102的一深度位置。

此外，二極體結構100還包含第一摻雜區115，具有第一導電類型，例如為P型重摻雜區(P⁺ doped region)，設置於第一井區105中，第一摻雜區115的頂面與第一井區105的頂面可以在同一平面，且第一摻雜區115的底面可以在第一井區105的一深度位置。二極體結構100的陽極(anode)121設置於第一摻雜區115上，並且與第一摻雜區115的頂面接觸，第一摻雜區115可作為陽極121的接觸區(contact region)。根據本揭露之實施例，二極體結構100包含環狀井區111，具有第二導電類型，例如為N型深高壓井區(deep high-voltage n-well,DHVNW)，設置於第一井區105中，且圍繞第一摻雜區115，環狀井區111的摻雜濃度高於第一井區105的摻雜濃度，且環狀井區111的底面與第一井區105的底面可以在同一平面。在一 些實施例中，第一井區105的摻雜濃度為約50E11至48E12原子數目/cm³，環狀井區111的摻雜濃度為約80E11至80E12原子數目/cm³。

另外，二極體結構100還包含第二井區107，具有第二導電類型，與第一井區105分離，且設置於基底Sub中。第二井區107例如為N型高壓井區(HVNW)，設置於基底Sub的磊晶層102中，第二井區107的頂面與磊晶層102的頂面可以在同一平面，且第二井區107的底面與第一井區105的底面可以在磊晶層102的一相同深度位置，並且第二井區107與第一井區105在水平方向上相隔一段距離。在一實施例中，第二井區107的摻雜濃度可以與第一井區105的摻雜濃度相同，或者低於第一井區105的摻雜濃度。此外，二極體結構100還包含第二摻雜區117，具有第二導電類型，設置於第二井區107中。第二摻雜區117例如為N型重摻雜區(N+ doped region)，第二摻雜區117的頂面與第二井區107的頂面可以在同一平面，且第二摻雜區117的底面可以在第二井區107的一深度位置，二極體結構100的陰極(cathode)123設置於第二摻雜區117上，並且與第二摻雜區117的頂面接觸，第二摻雜區117可作為陰極123的接觸區。

根據本揭露之實施例，二極體結構100還包含第三井區109，具有第一導電類型，設置於基底Sub中，位於第一井區105和第二井區107之間，且與第一井區105和第二井區107分離。第三井區109例如為P型高壓井區(high-voltage p-well,HVPW)，設置於基底Sub的磊晶層102中，第三井區109的頂面與第一井區105和第二井區107的頂面可以在同一平面，且第三井區109的底面高於第一井區105和第二井區107的底面，第三井區109與第一井區105和第二井區107在水平方向上相隔一段距離。此外，二極體結構100還包含第三摻雜區119，具有第一導電類型，設置於第三井區109中。第三摻雜區119例如為P型重摻雜區(P+ doped region)，第三摻雜區119的頂面與第三井區109的頂面可以在同一平面，且第三摻雜區119的底面可以在第三井區109的一深度位置，例如第三摻雜區119的底面與 第一摻雜區115的底面可以在一相同深度位置，二極體結構100的接地電極(ground)125設置於第三摻雜區119上，並且與第三摻雜區119的頂面接觸，第三摻雜區119可作為接地電極125的接觸區。根據本揭露之實施例，接地電極125的設置可以更精準地控制第一井區105和第三井區109之間的夾止電壓(pinch-off voltage)，以及更精準地控制第二井區107和第三井區109之間的夾止電壓。

根據本揭露之實施例，第一摻雜區115與第三摻雜區119之間具有第一距離d1，第二摻雜區117與第三摻雜區119之間具有第二距離d2，且第二距離d2大於或等於第一距離d1。在一些實施例中，第二距離d2為第一距離d1的約1至2倍，例如約1.5倍。

在一些實施例中，二極體結構100可選擇性地包含第四摻雜區114，具有第一導電類型，例如為P型井區(PW)，設置於第一井區105中，且第一摻雜區115位於第四摻雜區114中，其中第一摻雜區115的摻雜濃度高於第四摻雜區114的摻雜濃度。第四摻雜區114的頂面與第一摻雜區115的頂面可以在同一平面，且第四摻雜區114的底面在第一井區105的一深度位置，其中，環狀井區111的底面低於第四摻雜區114的底面，且第四摻雜區114的底面低於第一摻雜區115的底面，環狀井區111也環繞住第四摻雜區114。

二極體結構100還可選擇性地包含第五摻雜區116，具有第二導電類型，例如為N型井區(NW)，設置於第二井區107中，且第二摻雜區117位於第五摻雜區116中，其中第二摻雜區117的摻雜濃度高於第五摻雜區116的摻雜濃度。第五摻雜區116的頂面與第二摻雜區117的頂面可以在同一平面，且第五摻雜區116的底面在第二井區107的一深度位置，其中第五摻雜區116的底面低於第二摻雜區117的底面。

此外，二極體結構100還可選擇性地包含第六摻雜區118，具有第一導電類型，例如為P型井區(PW)，設置於第三井區109中，且第三摻雜區119位於 第六摻雜區118中，其中第三摻雜區119的摻雜濃度高於第六摻雜區118的摻雜濃度。第六摻雜區118的頂面與第三摻雜區119的頂面可以在同一平面，且第六摻雜區118的底面與第四摻雜區114的底面可以在一相同深度位置，其中，第六摻雜區118的底面低於第三摻雜區119的底面。另外，二極體結構100還可選擇性地包含第七摻雜區112，具有第一導電類型，例如為P型頂層(PTOP)，設置於第三井區109中，且位於第六摻雜區118下方，其中第七摻雜區112的摻雜濃度高於第六摻雜區118的摻雜濃度，且低於第三摻雜區119的摻雜濃度。在一實施例中，第七摻雜區112的頂面可以與第六摻雜區118的底面接觸，且第七摻雜區112的垂直投影區域可以大致上對應於第六摻雜區118的垂直投影區域，第七摻雜區112的底面位於第三井區109的一深度位置，且第七摻雜區112的底面低於第四摻雜區114、第五摻雜區116和第六摻雜區118的底面。

另外，二極體結構100還可包含第一埋層104，具有第二導電類型，設置於第一井區105下方，且與環狀井區111接觸。第一埋層104例如為N型重摻雜埋層(N⁺ doped buried layer,NBL+)，第一埋層104的摻雜濃度高於第一井區105的摻雜濃度，且第一埋層104的摻雜濃度可以與環狀井區111的摻雜濃度大致相同，或者高於環狀井區111的摻雜濃度。在一些實施例中，第一埋層104的摻雜濃度為約50E12至20E13原子數目/cm³。根據本揭露之實施例，第一埋層104的頂面與環狀井區111的底面接觸，形成底面封閉的筒狀結構圍繞第一摻雜區115。此外，第一埋層104的垂直投影區域涵蓋環狀井區111的垂直投影區域，例如第一埋層104的垂直投影區域的邊界超出環狀井區111的垂直投影區域的邊界。根據本揭露之實施例，藉由環狀井區111和第一埋層104的設置，當二極體結構100被施加順向電壓時，可以有效地防止來自於陽極121的電流經由第一井區105而流至基底Sub，因而達到低基底漏電流的效果。

此外，二極體結構100還可選擇性地包含第二埋層106，具有第二導 電類型，設置於第二井區107下方，且第二埋層106與第一埋層104分離。第二埋層106例如為N型重摻雜埋層(NBL+)，第二埋層106的摻雜濃度高於第二井區107的摻雜濃度，且第二埋層106的摻雜濃度可以與第一埋層104的摻雜濃度相同。在一些實施例中，第二埋層106的頂面與第二井區107的底面接觸，且第二埋層106與第一埋層104在水平方向上相隔一段距離。此外，第二埋層106在垂直投影方向上對應於第二摻雜區117，且第二埋層106的垂直投影面積大於第二摻雜區117的垂直投影面積，第二埋層106的垂直投影區域涵蓋第二摻雜區117的垂直投影區域。

另外，二極體結構100還可包含第三埋層103設置於基底Sub中，第三埋層103具有第二導電類型，例如為N型埋層(NBL)，設置於磊晶層102的一深度位置，且從第一井區105下方側向延伸至第二井區107下方。第三埋層103的頂面可以與第一井區105和第二井區107的底面接觸，且第三埋層103的垂直投影區域涵蓋第一井區105、第二井區107和第三井區109的垂直投影區域。在一些實施例中，第一埋層104和第二埋層106設置於第三埋層103中，且第一埋層104和第二埋層106的摻雜濃度高於第三埋層103的摻雜濃度，此外，第三埋層103的摻雜濃度高於第一井區105和第二井區107的摻雜濃度。在一些實施例中，第一埋層104、第二埋層106和第三埋層103的頂面可以在同一平面，且第一埋層104和第二埋層106的底面高於第三埋層103的底面。

根據本揭露之實施例，由於第三埋層103的導電型相異於第三井區109和基底Sub的導電型，所以當逆向電壓(例如正電壓)施加至陰極123時，可以讓對應於第三井區109正下方和基底Sub之間的第三埋層103被夾止(pinch-off)而被轉換成空乏區，使得逆向電流不容易從陰極123流至陽極121。

此外，二極體結構100還包含第一隔離區131，設置於第一井區105中，且圍繞第一摻雜區115，以及第二隔離區132，設置於第二井區107中，且圍繞第 二摻雜區117。其中，第一隔離區131位於陽極121和接地電極125之間，第二隔離區132位於陰極123和接地電極125之間，藉此電性隔離陽極121、接地電極125和陰極123。在一些實施例中，第一隔離區131和第二隔離區132例如為淺溝槽隔離(shallow trench isolation,STI)結構。第一隔離區131可在垂直投影方向上對應於環狀井區111，且設置於環狀井區111上方。在一些實施例中，第一隔離區131的頂面高於第一井區105的頂面，且第二隔離區132的頂面高於第二井區107的頂面。

另外，二極體結構100還可選擇性地包含第一場板(field plate)127，從第一井區105上方側向延伸至第三井區109上方，或是進一步包含第二場板129，從第二井區107上方側向延伸至第三井區109上方。在一些實施例中，第一場板127和第二場板129的材料可包含導電材料，例如多晶矽。其中，第一場板127和第二場板129可以是浮置電極。第一場板127位於陽極121和接地電極125之間，第二場板129位於陰極123和接地電極125之間，接地電極125位於第一場板127和第二場板129之間，且第一場板127的一部分順向地(conformally)設置在第一隔離區131上，第二場板129的一部分順向地設置在第二隔離區132上。根據本揭露之實施例，第一場板127可以抑制第一井區105與第三井區109之間的表面電場的集中，第二場板129可以抑制第二井區107與第三井區109之間的表面電場的集中，因此，藉由第一場板127和第二場板129的設置，可以調整二極體結構100的表面電場分佈，進而提高二極體結構100的崩潰電壓，讓二極體結構100更加適合於高電壓應用。

此外，在基底Sub的表面上還設置有介電層120，介電層120位於第一場板127和第二場板129的下方，將第一場板127和第二場板129與基底Sub隔開，並且介電層120具有開口暴露出第一摻雜區115、第二摻雜區117和第三摻雜區119，讓陽極121、陰極123和接地電極125可以透過介電層120的開口與第一摻雜區115、第二摻雜區117和第三摻雜區119接觸。在一些實施例中，介電層120的材 料可包含氧化矽、氮化矽、氮氧化矽或其他介電材料。

第2圖是根據本揭露一實施例所繪示的二極體結構的俯視示意圖，為了讓圖式簡化，二極體結構100的一些特徵在第2圖中未繪示。如第2圖所示，在一實施例中，二極體結構100的第三摻雜區119呈現環狀，環繞住第一摻雜區115，並設置於第一摻雜區115和第二摻雜區117之間。此外，二極體結構100的第二摻雜區117也呈現環狀，環繞住第三摻雜區119。另外，二極體結構100的第三井區109呈現環狀，環繞住第一井區105，第二井區107也呈現環狀，環繞住第三井區109。此外，第二井區107的週邊可以進一步設置絕緣結構(圖未示)，絕緣結構可以環繞住第二井區107，以防止二極體結構100和其週邊的元件產生不必要的電連接。

根據本揭露之實施例，二極體結構100的陽極121下方的第一井區105和陰極123下方的第二井區107為輕摻雜區，其摻雜濃度為約50E11至48E12原子數目/cm³，因此可以讓二極體結構100具有高崩潰電壓，耐受大於100V的高電壓，例如可耐受大於120V的電壓。此外，還可依據二極體結構100應用於各種電子產品或電路中的電壓需求，對第一井區105和第二井區107的摻雜濃度進行調整，例如可以將第一井區105和第二井區107的摻雜濃度調淡，讓二極體結構100可承受更高的電壓，使得本揭露之二極體結構100可以承受各種電壓，例如約0V至120V的電壓。

此外，根據本揭露之實施例，二極體結構100包含摻雜濃度高於第一井區105的環狀井區111環繞住陽極121下方的第一摻雜區115，此環狀井區111可以阻擋第一井區105中的電流流向基底Sub，因此可以讓二極體結構100具有低基底漏電流。另外，二極體結構100還包含與環狀井區111的底面接觸的第一埋層104，且第一埋層104的摻雜濃度高於第一井區105的摻雜濃度，藉由第一埋層104的設置，可以進一步阻擋第一井區105的電流向下流向基底Sub，進而提昇二極體 結構100的低基底漏電流的特性。

另外，根據本揭露的一些實施例，陰極123與接地電極125之間的第二距離d2大於或等於陽極121與接地電極125之間的第一距離d1，由於當第二距離d2越大時，二極體結構100的崩潰電壓也越高，因此本揭露之二極體結構100也可以藉由調整第二距離d2與第一距離d1的比例，來滿足二極體結構100應用於各種電子產品或電路中的電壓需求。在一些實施例中，二極體結構100的第二摻雜區117與第三摻雜區119之間的崩潰電壓(breakdown voltage,BV)為大於100V，第三摻雜區119與環狀井區111之間的崩潰電壓(BV)為大於80V，第一摻雜區115與環狀井區111之間的崩潰電壓(BV)為大於60V。

根據本揭露之實施例，位於二極體結構100的左側結構，亦即位於陽極121下方的結構主要控制開啟狀態(on-state)的操作，其提供高正向電流(forward current)和低基底漏電流。位於二極體結構100的右側結構，亦即位於陰極123下方的結構主要控制關閉狀態(off-state)的操作，其提供高崩潰電壓，以避免逆向電流自陰極123流入陽極121。因此，本揭露之二極體結構100可以同時達到高崩潰電壓、高正向電流和低基底漏電流。

第3圖是根據本揭露一實施例所繪示的包含自舉式電路的半橋電路。通常為了低導通電阻(Ron)的需求，半橋電路的上橋開關元件HS會使用N型金屬氧化物半導體電晶體(NMOS)，下橋開關元件LS也使用NMOS。若要使用NMOS做為上橋開關元件HS並使其開啟(On)，則必須讓上橋開關元件HS的閘極-源極電壓(V_GS)高於汲極-源極電壓(V_DS)，由於上橋開關元件HS的汲極電壓通常是輸入電壓Vin，其為電路內部的最高電壓，因此需要透過自舉式電路BS產生比輸入電壓Vin還高的電壓，以提供給上橋開關元件HS的閘極。

依據本揭露之實施例，二極體結構100可以作為自舉二極體(bootstrap diode)，其與電容C耦接形成自舉式電路BS。二極體結構100控制來自內部電源IPS 的電壓的流向，並將內部電源IPS的電壓傳送至驅動器D1，電容C電連接至上橋開關元件HS和下橋開關元件LS中間的節點，累積電荷並將輸入電壓Vin傳送至驅動器D1，內部電源IPS的電壓和輸入電壓Vin的累加電壓會經由驅動器D1提供至上橋開關元件HS的閘極，使得上橋開關元件HS的閘極-源極電壓(V_GS)高於汲極-源極電壓(V_DS)，讓使用NMOS的上橋開關元件HS可以開啟。另外，在半橋電路中，下橋開關元件LS的閘極電連接至另一驅動器D2，驅動器D2接收來自內部電源IPS的電壓，下橋開關元件LS的源極電連接至接地端GND，下橋開關元件LS的源極電連接至上橋開關元件HS的源極，形成半橋電路。本揭露之實施例的二極體結構100除了可應用於自舉式電路BS中作為自舉二極體，還可以應用於其他高電壓積體電路，以同時滿足高崩潰電壓和低基底漏電流的需求。

第4圖、第5圖、第6圖和第7圖是根據本揭露一實施例所繪示的製作包含二極體結構的半導體裝置之中間階段的剖面示意圖。如第4圖、第5圖、第6圖和第7圖所示，在一實施例中，半導體裝置10包含二極體結構100、電晶體結構200和電晶體結構300，其中電晶體結構200和300可包含雙極性電晶體(BJT)、互補式金屬氧化物半導體電晶體(CMOS)或雙重擴散金屬氧化物半導體電晶體(DMOS)，且電晶體結構200和300與二極體結構100一起設置於相同的基底Sub中。根據本揭露之實施例，製作二極體結構100的製程可以與製作其他電晶體結構200和300的BCD製程整合在一起，不需要額外的光罩且可同步製作，因此可以節省半導體裝置的製造時間及成本。

如第4圖所示，首先提供基底Sub，包含承載基板101以及形成於承載基板101上的磊晶層102。接著，在基底的磊晶層102中，利用同一道光罩和離子佈植製程，於二極體結構100的區域形成第三埋層103，同時於電晶體結構200和300的區域形成與第三埋層103的導電型相同的埋層143。然後，在二極體結構100的區域，利用另一道光罩和離子佈植製程，於第三埋層103中形成摻雜濃度較第 三埋層103高的第一埋層104和第二埋層106。雖然第4圖中未繪示，形成第一埋層104和第二埋層106的光罩和離子佈植製程也可以用於電晶體結構200和300的區域，以形成所需的重摻雜埋層。

接著，如第5圖所示，在基底的磊晶層102中，利用同一道光罩和離子佈植製程，於二極體結構100的區域形成導電型相同的第一井區105和第二井區107，同時於電晶體結構300的區域形成與第一井區105和第二井區107的導電型相同的井區145。然後，利用另一道光罩和離子佈植製程，於二極體結構100的區域形成第三井區109，同時於電晶體結構200的區域形成與第三井區109的導電型相同的井區149。在一實施例中，第一井區105、第二井區107和井區145例如為N型井區，井區145可以作為電晶體結構300中的NMOS的井區。根據本揭露之實施例，電晶體結構300的井區145可以與二極體結構100的第一井區105和第二井區107一起形成，且具有相同的摻雜濃度。第三井區109和井區149例如為P型井區，井區149可以作為電晶體結構200中的PMOS的井區，並且電晶體結構200的井區149可以與二極體結構100的第三井區109一起形成，且具有相同的摻雜濃度。

然後，如第6圖所示，在二極體結構100的區域，利用光罩和離子佈植製程，於第一井區105中形成環狀井區111，以及利用兩道摻雜濃度不同的離子佈植製程，於第二井區107中依序形成摻雜濃度較輕的第五摻雜區116和摻雜濃度較重的第二摻雜區117。之後，先在二極體結構100的第三井區109中，利用離子佈植製程形成第七摻雜區112。接著，利用同一道光罩和離子佈植製程，於二極體結構100的第一井區105中形成第四摻雜區114，同時於第三井區109中形成第六摻雜區118，第四摻雜區114和第六摻雜區118可以具有相同的摻雜濃度。然後，利用另一道光罩和離子佈植製程，於二極體結構100的第四摻雜區114中形成第一摻雜區115，同時於第六摻雜區118中形成第三摻雜區119，第一摻雜區115和第三摻雜區119可以具有相同的摻雜濃度。雖然第6圖中未繪示，上述於二極體結構100 的區域中形成各種摻雜區的光罩和離子佈植製程也可以應用於電晶體結構200和300的區域，以同時形成電晶體結構200和300需要的各種摻雜區。

接著，如第7圖所示，在二極體結構100、電晶體結構200和300的區域之表面上形成介電層120。然後，在介電層120上形成圖案化的硬遮罩(未繪示)，硬遮罩的開口對應於二極體結構100的第一隔離區131和第二隔離區132預定形成的區域，利用蝕刻製程在二極體結構100的區域中蝕刻出溝槽，然後在溝槽內填充介電材料，並進行化學機械平坦化製程(chemical-mechanical planarization,CMP)，之後移除硬遮罩，形成例如為淺溝槽隔離結構(STI)的第一隔離區131和第二隔離區132，且第一隔離區131和第二隔離區132的頂面可突出於介電層120的頂面。此外，雖然第7圖中未繪示，上述形成第一隔離區131和第二隔離區132的製程也可用於同時形成電晶體結構200和300的區域中的隔離區。

後續，再參閱第1圖，於二極體結構100的區域形成陽極121、陰極123、接地電極125、第一場板127和第二場板129。先對介電層120進行蝕刻製程，以形成開口暴露出第一摻雜區115、第二摻雜區117和第三摻雜區119，再利用相同的遮罩和同一道沉積製程，同時形成陽極121、陰極123和接地電極125。在一些實施例中，陽極121、陰極123和接地電極125的材料可包含金屬、合金、多晶矽或其他導電材料，例如為鋁、銅、鎂、鋅、鋁合金、鎂合金、鋅合金等。之後，再利用另一遮罩和另一沉積製程，於二極體結構100的區域同時形成第一場板127和第二場板129。此外，也可利用形成二極體結構100的陽極121、陰極123、接地電極125、第一場板127和第二場板129的製程，於電晶體結構200和300的區域形成其他電極和場板。

根據本揭露之實施例，製作二極體結構的製程可以與製作電晶體結構的BCD製程相容而整合在一起，而且不需額外的光罩，進而節省半導體裝置的製造時間及成本。此外，本揭露之一實施例的二極體結構可以同時達到高崩 潰電壓和低基底漏電流的特性，適合應用於高電壓積體電路晶片中，並且還可以藉由調整二極體結構的井區摻雜濃度和各摻雜區之間的距離，來滿足不同電子產品的各種崩潰電壓的需求。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100:二極體結構

101:承載基板

102:磊晶層

Sub:基底

103:第三埋層

104:第一埋層

105:第一井區

106:第二埋層

107:第二井區

109:第三井區

111:環狀井區

112:第七摻雜區

114:第四摻雜區

115:第一摻雜區

116:第五摻雜區

117:第二摻雜區

118:第六摻雜區

119:第三摻雜區

120:介電層

121:陽極

123:陰極

125:接地電極

127:第一場板

129:第二場板

131:第一隔離區

132:第二隔離區

d1:第一距離

d2:第二距離

Claims (19)

1. 一種二極體結構，包括：一基底，具有一第一導電類型；一第一井區，具有與該第一導電類型相反的一第二導電類型，設置於該基底中；一第一摻雜區，具有該第一導電類型，設置於該第一井區中；一環狀井區，具有該第二導電類型，設置於該第一井區中，且圍繞該第一摻雜區；一陽極，設置於該第一摻雜區上；一第二井區，具有該第二導電類型，與該第一井區分離，設置於該基底中；一第二摻雜區，具有該第二導電類型，設置於該第二井區中；一陰極，設置於該第二摻雜區上；一第三摻雜區，具有該第一導電類型，設置於該第一摻雜區和該第二摻雜區之間；以及一接地電極，設置於該第三摻雜區上，其中該第一摻雜區與該第三摻雜區之間具有一第一距離，該第二摻雜區與該第三摻雜區之間具有一第二距離，且該第二距離大於或等於該第一距離。
2. 如請求項1所述之二極體結構，其中該環狀井區的摻雜濃度高於該第一井區的摻雜濃度。
3. 如請求項1所述之二極體結構，更包括：一第三井區，具有該第一導電類型，設置於該基底中，位於該第一井區和該第二井區之間，且與該第一井區和該第二井區分離，其中該第三摻雜區設置於該第三井區中。
4. 如請求項1所述之二極體結構，其中該第二距離為該第一距離的1至2倍。
5. 如請求項3所述之二極體結構，更包括：一第一場板，從該第一井區上方側向延伸至該第三井區上方；以及一第二場板，從該第二井區上方側向延伸至該第三井區上方，其中該接地電極位於該第一場板和該第二場板之間。
6. 如請求項5所述之二極體結構，其中該第一場板位於該陽極和該接地電極之間，該第二場板位於該陰極和該接地電極之間。
7. 如請求項5所述之二極體結構，更包括：一第一隔離區，設置於該第一井區中，且圍繞該第一摻雜區；以及一第二隔離區，設置於該第二井區中，且圍繞該第二摻雜區，其中該第一場板的一部分設置在該第一隔離區上，且該第二場板的一部分設置在該第二隔離區上。
8. 如請求項1所述之二極體結構，更包括一第一埋層，具有該第二導電類型，設置於該第一井區下方，且與該環狀井區接觸。
9. 如請求項8所述之二極體結構，其中該第一埋層的摻雜濃度高於該第一井區的摻雜濃度。
10. 如請求項8所述之二極體結構，更包括一第二埋層，具有該第二導電類型，設置於該第二井區下方，且該第二埋層與該第一埋層分離。
11. 如請求項10所述之二極體結構，其中該第二埋層的摻雜濃度高於該第二井區的摻雜濃度。
12. 如請求項10所述之二極體結構，更包括一第三埋層，具有該第二導電類型，設置於該基底中，且從該第一井區下方側向延伸至該第二井區下方。
13. 如請求項12所述之二極體結構，其中該第一埋層和該第二埋層設置於該第三埋層中，且該第一埋層和該第二埋層的摻雜濃度高於該第三埋層的摻雜濃度。
14. 如請求項12所述之二極體結構，其中該第三埋層與該第一井區和該第二井區接觸。
15. 如請求項1所述之二極體結構，更包括：一第四摻雜區，具有該第一導電類型，設置於該第一井區中，且該第一摻雜區位於該第四摻雜區中，其中該第一摻雜區的摻雜濃度高於該第四摻雜區的摻雜濃度；以及一第五摻雜區，具有該第二導電類型，設置於該第二井區中，且該第二摻雜區位於該第五摻雜區中，其中該第二摻雜區的摻雜濃度高於該第五摻雜區的摻雜濃度。
16. 如請求項3所述之二極體結構，更包括：一第六摻雜區，具有該第一導電類型，設置於該第三井區中，且該第三摻雜區位於該第六摻雜區中，其中該第三摻雜區的摻雜濃度高於該第六摻雜區的摻雜濃度；以及一第七摻雜區，具有該第一導電類型，設置於該第三井區中，且位於該第六摻雜區下方，其中該第七摻雜區的摻雜濃度高於該第六摻雜區的摻雜濃度，且低於該第三摻雜區的摻雜濃度。
17. 如請求項3所述之二極體結構，其中該第三井區的底面高於該第一井區和該第二井區的底面。
18. 如請求項1所述之二極體結構，其為自舉式電路中的自舉二極體。
19. 一種半導體裝置，包括：如請求項1所述之二極體結構；以及一電晶體結構，包括一雙極性電晶體、一互補式金屬氧化物半導體電晶體或一雙重擴散金屬氧化物半導體電晶體，其中該電晶體結構與該二極體結構一起設置於相同的該基底中。

Images