TW201349513A - 具有增強崩潰電壓之蕭基特二極體 - Google Patents

Abstract

本發明揭露一種改良的蕭基特二極體結構及其製造方法。此蕭基特二極體結構具有p型主體區域在操作上可以夾住在高電壓n型區域中的電流路徑，以及場-平板結構在操作上可以將該蕭基特二極體的電場電位分配。N井區域佈植於該矽基板內的一p型磊晶層之上，且可以作為該蕭基特二極體的一陰極，以及N井區域佈植於該高電壓N井區域內可以作為該蕭基特二極體的陽極。此蕭基特二極體結構也可以作為一低端金氧半場效電晶體結構。

Description

具有增強崩潰電壓之蕭基特二極體

本發明之實施例係關於蕭基特二極體及製造此種蕭基特二極體的製程方法，更具體的是與可以輕易地集積於標準互補式金氧半場效電晶體技術中的具有增強崩潰電壓之蕭基特二極體相關。

第1圖顯示一傳統巨型-轉換器電路於反向阻擋狀態100及正向導通狀態150時的電路示意圖。此巨型-轉換器電路包括一電壓源102、主體二極體104、高端金氧半場效電晶體106、低端金氧半場效電晶體108、蕭基特二極體110、電感112、電容114及電阻116。在反向阻擋狀態100時，因為電感112根據通過主體二極體104的電位V2進行充電所以沒有電流通過蕭基特二極體110。而在正向導通狀態150時，主體二極體104及蕭基特二極體110兩者皆提供作為電感112的電流路徑。

在傳統的巨型-轉換器電路中，此主體二極體104的開啟電壓是相對高的，且主體二極體104的切換速度則是相對慢的。相對的，此蕭基特二極體110的開啟電壓及切換速度均是相對較佳的，但是傳統的蕭基特二極體110具有較低的崩潰電壓。因此，傳統的蕭基特二極體110相較於主體二極體104可以提供較小電源損失的優點但是因為較低的崩潰電壓而無法維持在使用於對電感112進行充電的較高電壓。

蕭基特二極體110在其他的電路組態中亦是具有類似的缺陷。因此，需要提供一種具有增強崩潰電壓之蕭基特二極體。

此處所描述之技術係提供一種改良的蕭基特二極體結構及其製造方法。此蕭基特二極體結構包含一個或多個p型主體區域，操作上可以夾住在高電壓n型區域中的電流路徑，以及一個或多個場-平板結構操作上可以將該蕭基特二極體的電場電位分配。

根據一實施例，此蕭基特二極體結構可以進一步包含一矽基板，以及一p型磊晶層於該矽基板內的一第一深度處。

根據一實施例，此蕭基特二極體結構可以包含一個或多個該高電壓n型區域佈植於該矽基板內的該p型磊晶層之上，其中每一個該高電壓n型區域包括該蕭基特二極體的一陰極；此蕭基特二極體結構也可以包含一個n型井區佈植於該一個或多個該高電壓n型區域的每一個中的該p型磊晶層之上，該n型井區包括該蕭基特二極體的陽極。

根據一實施例，此蕭基特二極體結構可以進一步包含氧化層區域形成於該基板的一部分之上；場氧化(FOX)隔離區域形成於該高電壓n型區域與該n型井區的一部分之上；以及一閘極熱氧化層區域形成於該基板的一部分之上。

根據另一實施例，此蕭基特二極體結構可以具有一個或多個多晶矽場平板至少部分地形成於該一個或多個場氧化(FOX)隔離區域、該一個或多個高電壓n型區域及該基板之上，其中該多晶矽場平板包括在操作上可以將該蕭基特二極體的電場電位分配的該一個或多個場-平板結構。

根據另一實施例，此蕭基特二極體結構也可以具有一個或多個p型井區佈植形成於至少兩個該高電壓n井區域之間的該基板內，其中該p型井區包含在操作上可以夾住在該高電壓n型區域中的電流路徑之該p型主體區域。

根據另一實施例，此蕭基特二極體結構可以具有一n-p區域佈植於每一個該n井區域內，以形成與該蕭基特二極體的該陰極之歐姆接觸；一p-p區域佈植於每一個該p型主體區域內，以形成與該蕭基特二極體的該p型主體區域之歐姆接觸；一介電層形成於該基板之上；以及金屬結構形成於該介電層之上以提供該蕭基特二極體的連接路徑。

根據另一實施例，此蕭基特二極體結構可以操作為一低端金氧半場效電晶體結構。舉例而言，該蕭基特二極體的一陰極包含該低端金氧半場效電晶體結構的一汲極，且其中一場平板結構包含該低端金氧半場效電晶體結構的一閘極，且其中在操作上可以夾住在該高電壓n型區域中的電流路徑之該p型主體區域包含該低端金氧半場效電晶體結構的該大塊。

此處所揭露的技術亦包括一製造一蕭基特二極體結構的方法。此方法包含提供一矽基板；以及形成一p型磊晶層於該矽基板內的一第一深度處。此方法可以更包含圖案化一高電壓n型區域的一光阻層；佈植一個或多個該高電壓n型區域於該矽基板內的該p型磊晶層之上，其中每一個該高電壓n型區域包括該蕭基特二極體的一陰極。此方法可以進一步包含圖案化一n型井區的一光阻層；佈植一個n型井區於該一個或多個該高電壓n型區域的每一個中的該p型磊晶層之上，該n型井區包括該蕭基特二極體的陽極。此方法可以進一步包含形成一氧化層區域於該基板的一部分之上；形成場氧化(FOX)隔離區域於該高電壓n型區域與該n型井區的一部分之上；以及形成一閘極熱氧化層於該基板之上。

根據一實施例，部分移除該閘極熱氧化層，以形成閘極熱氧化層區域於該基板的一部分之上。形成一多晶矽層於該基板的一表面之上；部分移除該多晶矽層，以形成一個或多個多晶矽場平板至少部分地形成於該一個或多個場氧化(FOX)隔離 區域、該一個或多個高電壓n型區域及該基板之上，其中該多晶矽場平板包括在操作上可以將該蕭基特二極體的電場電位分配的該一個或多個場-平板結構。

根據另一實施例，提供一個或多個p型井區的一光阻幕罩；佈植一個或多個p型井區形成於至少兩個該高電壓n井區域之間的該基板內，其中該p型井區包含在操作上可以夾住在該高電壓n型區域中的電流路徑之該p型主體區域。

根據另一實施例，提供n-p區域的一光阻幕罩；佈植一n-p區域於每一個該n井區域內，以形成與該蕭基特二極體的該陰極之歐姆接觸；提供p-p區域的一光阻幕罩；佈植一p-p區域於每一個該p型主體區域內，以形成與該蕭基特二極體的該p型主體區域之歐姆接觸；形成一介電層於該基板之上；以及形成金屬結構於該介電層之上以提供該蕭基特二極體的連接路徑。

根據另一實施例，該蕭基特二極體的一陰極包含該低端金氧半場效電晶體結構的一汲極，且其中一場平板結構包含該低端金氧半場效電晶體結構的一閘極，且其中在操作上可以夾住在該高電壓n型區域中的電流路徑之該p型主體區域包含該低端金氧半場效電晶體結構的該大塊。

請參閱第2圖，其顯示根據本發明一範例實施例之蕭基特二極體200的結構圖。如圖中所示，提供一矽晶圓以作為此蕭基特二極體200的基板202。P型磊晶層204形成於此基板202之上。

一光阻層被圖案化以形成一光阻幕罩(未示)來產生高電壓的n井區。高電壓n井區208是在基板202的P型磊晶層204 之上植入n型雜質。每一個高電壓n井區208可以操作成為此蕭基特二極體200的陽極。

一光阻層被圖案化以形成一光阻幕罩(未示)來產生n井區210。n井區210係形成於每一個高電壓n井區208之中。每一個n井區210可以操作成為此蕭基特二極體200的陰極。

一氧化層(未示)形成以覆蓋一部分的基板202。一氮化矽薄膜(未示)被圖案化以形成一硬式幕罩，且場氧化(FOX)隔離區域214形成以覆蓋一部分的高電壓n井區208及n井區210。

請參閱第3圖，其顯示根據本發明一範例實施例之蕭基特二極體200進一步的結構圖。如圖中所示，一閘極熱氧化層形成於基板202、場氧化(FOX)隔離區域214、高電壓n井區208及n井區210之上。然後，一部分的閘極熱氧化層藉由蝕刻移除，生成許多閘極熱氧化層區域216。

一多晶矽層形成於基板202、場氧化(FOX)隔離區域214、高電壓n井區208、n井區210及閘極熱氧化層表面之上。然後，一部分的多晶矽層被移除，生成一個或多個多晶矽平板218。在一實施例中，多晶矽場平板218至少覆蓋一部分的一個或多個場氧化(FOX)隔離區域214、一個或多個高電壓n井區208以及基板202。

一光阻層被圖案化以形成一光阻幕罩(未示)來產生一個或多個p型區域。一個或多個p型區域228係藉由佈植形成於至少兩個高電壓n井區208之間的基板202中，生成p型主體區域228。此p型佈植係藉由高能量進行而能穿透閘極熱氧化層區域216。

在一實施例中，多晶矽場平板218係場平板結構218可操作為分佈此蕭基特二極體200的電位。且p型區域220 是p型主體區域228操作為將高電壓n井區208中的電流路徑夾住。

一光阻層被圖案化以形成一光阻幕罩(未示)來產生n-p區域230。一個或多個n-p區域230係藉由佈植形成於n井區210內。一光阻層被圖案化以形成一光阻幕罩(未示)來產生p-p區域232。一個或多個p-p區域232係藉由佈植形成於p型主體區域228內。為某些p-p區域232、高電壓n井區208、及場平板結構218形成歐姆接觸220及226。在第2圖中包括陽極222和陰極224分別形成於高電壓n井區208和n-p區域230之上。一介電層234形成於場氧化(FOX)隔離區域214、一個或多個n井區210、一個或多個高電壓n井區208、n-p區域230、場平板結構218、閘極熱氧化層區域216、p型主體區域228、p-p區域232以及基板202之上。金屬結構(未示)形成於介電層234之上，提供此蕭基特二極體200的電性連接路徑。

因此，此蕭基特二極體200具有一個或多個p型主體區域228其可以將高電壓n井區208及一個或多個可以分佈此蕭基特二極體200電位的場平板結構218中的電流路徑夾住，使得此蕭基特二極體200產生較高的崩潰電壓。

第4A~4C圖分別顯示一蕭基特二極體的佈局圖400及通過一蕭基特二極體的430、460截面的剖面圖。請參閱第4A圖，此佈局圖400顯示此蕭基特二極體的許多不同區域，包括p型主體區域、n井區、擴散區域、p-p區域、n-p區域、多晶矽層、高電壓n井區及歐姆接觸，其都在之前的第2及第3圖中描述過。截面B-B’及C-C’分別與第4B及4C圖中的430、460截面對應。

第4B圖顯示430截面(或是第4A圖中的截面B-B’)。截面430顯示一個或多個p型主體區域可操作為將高電壓n 井區中的電流路徑夾住(例如463)以及一個或多個可以分佈此蕭基特二極體電位的場平板結構(例如462)中的電流路徑夾住，使得此蕭基特二極體產生較高的崩潰電壓。此夾鉗機制463類似於一接面場效電晶體的修剪機制，且允許此蕭基特二極體達成低漏電流與高崩潰電壓等特徵。

第4C圖顯示460截面(或是第4A圖中的截面C-C’)。截面460顯示一個或多個可以分佈此蕭基特二極體電位的場平板結構(例如462)中的電流路徑夾住，使得此蕭基特二極體產生較高的崩潰電壓。

第5圖顯示一蕭基特二極體的崩潰電壓之電性表現的圖示500。而放大區域550進一步強調一實施例中的蕭基特二極體具有約為55V的高崩潰電壓，顯示較傳統的PN接面二極體更高的崩潰電壓。

第6圖顯示一蕭基特二極體的開啟電壓之電性表現的圖示600。在一實施例中，此蕭基特二極體具有較傳統的蕭基特二極體更低的開啟電壓，而此較低的開啟電壓約為0.5V。

第7A~D圖顯示具有增強崩潰電壓的蕭基特二極體之不同實施例的剖面示意圖。請參閱第7A圖，一蕭基特二極體750形成於一p型基板702。p型主體區域728延伸向下至一p型主體區域深度713，此高電壓n井區708大致圍繞p型主體區域728，導致一垂直夾鉗機制761介於p型主體區域728與p型磊晶層704之間。因此，此垂直夾鉗機制761夾住介於p型主體區域728與p型磊晶層704之間的一部分高電壓n井區域。

請參閱第7B圖，一蕭基特二極體751形成於一p型基板702。一n型埋藏層(NBL)715形成於p型磊晶層704之一部分的上方。p型主體區域728延伸向下至此n型埋藏 層(NBL)715，導致一垂直夾鉗機制765介於p型主體區域728與p型基板702之間。因此，此垂直夾鉗機制765夾住一部分的p型主體區域728與n型埋藏層(NBL)715。

請參閱第7C圖，一蕭基特二極體752形成於一p型基板702。一n型埋藏層(NBL)715形成於p型磊晶層704之一部分的上方。一個或多個p型主體區域與p型井區729形成於高電壓n井區域708之間且位於n型埋藏層(NBL)715中央部分的上方，導致一垂直夾鉗機制766介於p型井區729與p型磊晶層704之間。因此，此垂直夾鉗機制765夾住n型埋藏層(NBL)715。

請參閱第7D圖，一蕭基特二極體753形成於一p型基板702。一個或多個p型主體區域與p型井區729形成於高電壓n井區域708之間且位於p型基板702的上方，導致一水平夾鉗機制767介於一個或多個p型主體區域與p型井區729之間。因此，此水平夾鉗機制767夾住高電壓n井區域。

因此，可以使用許多不同的機制與組態達成具有增強崩潰電壓的蕭基特二極體之夾鉗機制。結合一個p型主體區域(及/或其他p型井區)及一個n型電流路徑可以用來理解此夾鉗機制的原理，其中此夾鉗的方式可以是通過此n型電流路徑的垂直或水平方向。

第8圖顯示一替代實施例中具有增強崩潰電壓的蕭基特二極體之佈局圖800。舉例而言，此佈局圖800可以是一圓形佈局。此具有增強崩潰電壓之蕭基特二極體的佈局圖並不限定為圓形或是長方型的佈局，也可以使用其他的一些佈局形狀。

第9圖顯示具有增強崩潰電壓的蕭基特二極體之一替代實施例的剖面示意圖，其具有一金屬場平板907於一部分 的介電層934之上而不是如同之前所討論的一般是多晶矽場平板結構。此金屬場平板907係位於一個或多個場氧化(FOX)隔離區域914及高電壓n井區908之上。圖中並未顯示基板與磊晶層。此金屬場平板907可以將此蕭基特二極體900電位分佈，導致此蕭基特二極體900更高的崩潰電壓。在一實施例中，此金屬場平板907可以是由金屬矽化物構成。

第10圖顯示具有增強崩潰電壓的蕭基特二極體之另一替代實施例的剖面示意圖，其同時具有多晶矽場平板結構1008與一金屬場平板1007。多晶矽場平板結構1008與一金屬場平板1007皆可以位於一個或多個場氧化(FOX)隔離區域1014及高電壓n井區1008之上。此多晶矽場平板結構1008可以位於一個或多個p型主體區域1028的一部分之上。圖中並未顯示基板與磊晶層。此金屬場平板1007與多晶矽場平板結構1008可以將此蕭基特二極體1000電位分佈，導致此蕭基特二極體1000更高的崩潰電壓。此介電層1034係位於此金屬場平板1007與多晶矽場平板結構1008之間。在一實施例中，此金屬場平板1007可以是由金屬矽化物構成。

因此，為了達成將此蕭基特二極體電位分佈的場平板效應，可以使用金屬矽化物多晶矽場平板、多晶矽場平板或是其組合。

第11圖顯示本發明一實施例的剖面示意圖，其使用淺溝渠隔離(STI)1159來取代此具有增強崩潰電壓的蕭基特二極體中之場氧化(FOX)隔離區域1114。此蕭基特二極體1100包含場氧化(FOX)隔離區域1114，而蕭基特二極體1150包含淺溝渠隔離(STI)區域1159。

在上述任一實施例中，不管是場氧化(FOX)隔離區域1114或是淺溝渠隔離(STI)區域1159可以放置於鄰近且位於與n-p區域相關的n井區1110之任一側。此場氧化(FOX)隔離區域1114或是淺溝渠隔離(STI)區域1159也可以放置於鄰近且位於兩個陽極1122間的n井區1110之任一側。

第12圖顯示本發明一實施例的剖面示意圖，其使用ED結構1255來取代此具有增強崩潰電壓的蕭基特二極體中之LD結構1225。舉例而言，蕭基特二極體1250中使用ED結構1255來取代蕭基特二極體1200中之LD結構1225，藉以使用此裝置的優點。

第13圖顯示本發明一實施例的巨型轉換器電路1300示意圖，其具有增強崩潰電壓的蕭基特二極體1310。因此，此蕭基特二極體1310可以集積於一巨型轉換器電路1300中。此巨型轉換器電路1300可以被用於切換模式供應電壓(SMPS)技術中且可以為不同的器件提供不同的供應電壓。此具有增強崩潰電壓的蕭基特二極體1310致能此巨型轉換器電路1300以提供不同電壓準位的供應電壓。

第14圖顯示本發明一實施例的結合一蕭基特二極體與接面場效電晶體(JFET)裝置1400的示意圖。此裝置1400包括一接面場效電晶體(JFET)元件1403與一蕭基特二極體元件1405。此接面場效電晶體(JFET)元件1403是利用將一個或多個與預計之蕭基特二極體接觸的陽極p型歐姆接觸分為設計作為接面場效電晶體(JFET)的源極1491和閘極1493，且藉由增加一個n-p區域1497於兩個場氧化(FOX)隔離區域1414之間且將其與作為接面場效電晶體(JFET)的汲極1495之歐姆接觸。接面場效電晶體(JFET)元件1403之一個三維的圖示及上視圖顯示此接面場效電晶體(JFET)元件1403的電流流動方向1494和夾住方向1496。

第15圖顯示結合一具有蕭基特二極體的元件1500與低端金氧半場效電晶體1502於單一晶片上的電路示意圖。將蕭基特二極體與低端金氧半場效電晶體的結合減少兩個元件在一電路設計中所佔用的面積。如此允許此具有增強崩潰電壓的蕭基特二極體可以應用於更多的層面之中。舉例而言，金氧半場效電晶體與蕭基特二極體的結合1502可以分享汲極/陰極1524、大塊/夾住區域1528及閘極/場平板結構1518。圖中也顯示此蕭基特二極體的陽極1522。

因此，具有增強崩潰電壓的蕭基特二極體可以具有一陽極其具有低端金氧半場效電晶體汲極的功能，也可以具有一場平板結構其具有低端金氧半場效電晶體閘極的功能，也可以具有一p型主體區域其操作上夾住具有低端金氧半場效電晶體大塊的功能高電壓n井區域的電流路徑。

第16圖顯示結合一蕭基特二極體與低端金氧半場效電晶體的特性示意圖。此直流-直流轉換器的電源損失可以被分割成三個部份-電源場效電晶體切換損失、直流-直流轉換控制電路的損失及被動元件電源損失。被動元件電源損失通常佔有整體電源損失的大部分，但是將蕭基特二極體與低端金氧半場效電晶體(及主體二極體)結合增強了頻率進而大幅減少整體的損失。傳統直流-直流轉換器電路的整體電源損失1600包括被動元件電源損失1602、電源場效電晶體切換損失1604、及傳統直流-直流轉換器控制電路的損失1606，其遠小於具有在較高頻率操作之一蕭基特二極體的直流-直流轉換器電路之整體電源損失1650，因為後者包括較小的被動元件電源損失1652、電源場效電晶體1654、及控制電路損失1656。

第17圖進一步顯示結合一具有蕭基特二極體與低端金氧半場效電晶體的電路佈局圖1700與剖面圖1750。此組 合包括與第2-3圖中所描述的類似元件，但是此蕭基特二極體中的陰極1724也作為此金氧半場效電晶體的汲極，此此蕭基特二極體中的場平板結構歐姆接觸1726也作為此金氧半場效電晶體的閘極，此蕭基特二極體中的陽極1720或是p型主體連接也作為此金氧半場效電晶體的主體。此外，此佈局1700包括植入於一個或多個p型主體區域1728內的一個或多個n-p區域1737。此新的n-p區域1737係作為此金氧半場效電晶體的源極，其亦有一歐姆接觸以提供連接。

第18及19圖分別顯示一個在開啟狀態的金氧半場效電晶體之電路佈局圖1850、電路示意圖1820與剖面圖1800，以及一個在關閉狀態的金氧半場效電晶體之電路示意圖1920與剖面圖1900。當此電路在關閉狀態(狀態1900和1920)時，此主體二極體與蕭基特二極體幾乎同時阻擋了電流。當此電路在開啟狀態(狀態1800和1820)時，此主體二極體與蕭基特二極體幾乎同時導通阻擋了電流。

雖然本發明係已參照實施例來加以描述，然本發明創作並未受限於其詳細描述內容。替換方式及修改樣式係已於先前描述中所建議，且其他替換方式及修改樣式將為熟習此項技藝之人士所思及。特別是，所有具有實質上相同於本發明之構件結合而達成與本發明實質上相同結果者，皆不脫離本發明之精神範疇。因此，所有此等替換方式及修改樣式係意欲落在本發明於隨附申請專利範圍及其均等物所界定的範疇之中。

100‧‧‧反向阻擋狀態

102‧‧‧電壓源

104‧‧‧主體二極體

106‧‧‧高端金氧半場效電晶體

108‧‧‧低端金氧半場效電晶體

110‧‧‧蕭基特二極體

112‧‧‧電感

114‧‧‧電容

116‧‧‧電阻

150‧‧‧正向導通狀態

200‧‧‧蕭基特二極體

201‧‧‧第一深度

202‧‧‧P型基板

204‧‧‧P型磊晶層

208‧‧‧高電壓n井區(HVNW)

210‧‧‧n井區(NW)

214‧‧‧場氧化隔離區域(FOX)

216‧‧‧閘極熱氧化層區域

218‧‧‧多晶矽場平板(POLY)

220、222、224、226‧‧‧歐姆接觸

228‧‧‧p型主體區域(p-body)

230‧‧‧n-p區域

232‧‧‧p-p區域

234‧‧‧介電層

462‧‧‧場平板結構

713‧‧‧p型主體區域深度

715‧‧‧n型埋藏層(NBL)

729‧‧‧p型主體區域與p型井區

761、765‧‧‧垂直夾鉗機制

767‧‧‧水平夾鉗機制

907、1007‧‧‧金屬場平板

1150‧‧‧蕭基特二極體

1159‧‧‧淺溝渠隔離(STI)

1300‧‧‧巨型轉換器電路

1310‧‧‧蕭基特二極體

1403‧‧‧接面場效電晶體(JFET)元件

1405‧‧‧蕭基特二極體元件

1491‧‧‧JFET的源極

1493‧‧‧JFET的閘極

1495‧‧‧JFET的汲極

本發明係由申請專利範圍所界定。這些和其它目的，特徵，和實施例，會在下列實施方式的章節中搭配圖式被描述，其中：第1圖顯示一傳統巨型-轉換器電路的電路示意圖。

第2圖顯示根據本發明一範例實施例之蕭基特二極體的結構圖。

第3圖顯示根據本發明一範例實施例之蕭基特二極體進一步的結構圖。

第4A~4C圖分別顯示一蕭基特二極體的佈局圖及通過一蕭基特二極體的不同截面之剖面圖。

第5圖顯示一蕭基特二極體的崩潰電壓之電性表現的圖示。

第6圖顯示一蕭基特二極體的開啟電壓之電性表現的圖示。

第7A~D圖顯示具有增強崩潰電壓的蕭基特二極體之不同實施例的剖面示意圖。

第8圖顯示一替代實施例中具有增強崩潰電壓的蕭基特二極體之佈局圖。

第9圖顯示具有增強崩潰電壓的蕭基特二極體之一替代實施例的剖面示意圖。

第10圖顯示具有增強崩潰電壓的蕭基特二極體之另一替代實施例的剖面示意圖。

第11圖顯示本發明一實施例的剖面示意圖，其使用淺溝渠隔離(STI)來取代此具有增強崩潰電壓的蕭基特二極體中之場氧化(FOX)隔離區域。

第12圖顯示本發明一實施例的剖面示意圖，其使用ED結構來取代此具有增強崩潰電壓的蕭基特二極體中之LD結構。

第13圖顯示本發明一實施例的巨型轉換器電路示意圖，其具有增強崩潰電壓的蕭基特二極體。

第14圖顯示本發明一實施例的結合一蕭基特二極體與接面場效電晶體(JFET)裝置的示意圖。

第15圖顯示結合一具有蕭基特二極體的元件與低端金氧半場效電晶體於單一晶片上的電路示意圖。

第16圖顯示結合一蕭基特二極體與低端金氧半場效電晶體的特性示意圖。

第17圖進一步顯示結合一具有蕭基特二極體與低端金氧半場效電晶體的電路佈局圖與剖面圖。

第18圖顯示一個在開啟狀態的金氧半場效電晶體之電路佈局圖、電路示意圖與剖面圖。

第19圖顯示一個在在關閉狀態的金氧半場效電晶體之電路示意圖與剖面圖。

200‧‧‧蕭基特二極體

201‧‧‧第一深度

202‧‧‧P型基板

204‧‧‧P型磊晶層

208‧‧‧高電壓n井區(HVNW)

210‧‧‧n井區(NW)

214‧‧‧場氧化隔離區域(FOX)

216‧‧‧閘極熱氧化層區域

218‧‧‧多晶矽場平板(POLY)

220、222、224、226‧‧‧歐姆接觸

228‧‧‧p型主體區域(p-body)

230‧‧‧n-p區域

232‧‧‧p-p區域

234‧‧‧介電層

Claims (20)

1. 一種蕭基特二極體，包含：一個或多個p型主體區域，操作上可以夾住在高電壓n型區域中的電流路徑；以及一個或多個場-平板結構操作上可以將該蕭基特二極體的電場電位分配。
2. 如申請專利範圍第1項所述之蕭基特二極體，更包含：一矽基板；以及一p型磊晶層於該矽基板內的一第一深度處。
3. 如申請專利範圍第2項所述之蕭基特二極體，更包含一個或多個該高電壓n型區域佈植於該矽基板內的該p型磊晶層之上，其中每一個該高電壓n型區域包括該蕭基特二極體的一陰極。
4. 如申請專利範圍第3項所述之蕭基特二極體，更包含一個n型井區佈植於該一個或多個該高電壓n型區域的每一個中的該p型磊晶層之上，該n型井區包括該蕭基特二極體的陽極。
5. 如申請專利範圍第4項所述之蕭基特二極體，更包含氧化層區域形成於該基板的一部分之上。
6. 如申請專利範圍第5項所述之蕭基特二極體，更包含場氧化(FOX)隔離區域形成於該高電壓n型區域與該n型井區的一部分之上。
7. 如申請專利範圍第6項所述之蕭基特二極體，更包含一閘極熱 氧化層區域形成於該基板的一部分之上。
8. 如申請專利範圍第7項所述之蕭基特二極體，更包含一個或多個多晶矽場平板至少部分地形成於該一個或多個場氧化(FOX)隔離區域、該一個或多個高電壓n型區域及該基板之上，其中該多晶矽場平板包括在操作上可以將該蕭基特二極體的電場電位分配的該一個或多個場-平板結構。
9. 如申請專利範圍第8項所述之蕭基特二極體，更包含一個或多個p型井區佈植形成於至少兩個該高電壓n井區域之間的該基板內，其中該p型井區包含在操作上可以夾住在該高電壓n型區域中的電流路徑之該p型主體區域。
10. 如申請專利範圍第9項所述之蕭基特二極體，更包含：一n-p區域佈植於每一個該n井區域內，以形成與該蕭基特二極體的該陰極之歐姆接觸；一p-p區域佈植於每一個該p型主體區域內，以形成與該蕭基特二極體的該p型主體區域之歐姆接觸；一介電層形成於該基板之上；以及金屬結構形成於該介電層之上以提供該蕭基特二極體的連接路徑。
11. 如申請專利範圍第10項所述之蕭基特二極體，更包含一低端金氧半場效電晶體結構。
12. 如申請專利範圍第11項所述之蕭基特二極體，其中該蕭基特二極體的一陰極包含該低端金氧半場效電晶體結構的一汲極，且其中一場平板結構包含該低端金氧半場效電晶體結構的一閘極， 且其中在操作上可以夾住在該高電壓n型區域中的電流路徑之該p型主體區域包含該低端金氧半場效電晶體結構的該大塊。
13. 一種製造一蕭基特二極體的方法，該蕭基特二極體具有一個或多個p型主體區域，操作上可以夾住在高電壓n型區域中的電流路徑，以及一個或多個場-平板結構操作上可以將該蕭基特二極體的電場電位分配，該方法包含：提供一矽基板；以及形成一p型磊晶層於該矽基板內的一第一深度處。
14. 如申請專利範圍第13項所述之方法，更包含：圖案化一高電壓n型區域的一光阻層；佈植一個或多個該高電壓n型區域於該矽基板內的該p型磊晶層之上，其中每一個該高電壓n型區域包括該蕭基特二極體的一陰極；圖案化一n型井區的一光阻層；佈植一個n型井區於該一個或多個該高電壓n型區域的每一個中的該p型磊晶層之上，該n型井區包括該蕭基特二極體的陽極。
15. 如申請專利範圍第14項所述之方法，更包含：形成一氧化層區域於該基板的一部分之上；形成場氧化(FOX)隔離區域於該高電壓n型區域與該n型井區的一部分之上；以及形成一閘極熱氧化層於該基板之上。
16. 如申請專利範圍第15項所述之方法，更包含部分移除該閘極熱氧化層，以形成閘極熱氧化層區域於該基板的一部分之上。
17. 如申請專利範圍第16項所述之方法，更包含：形成一多晶矽層於該基板的一表面之上；部分移除該多晶矽層，以形成一個或多個多晶矽場平板至少部分地形成於該一個或多個場氧化(FOX)隔離區域、該一個或多個高電壓n型區域及該基板之上，其中該多晶矽場平板包括在操作上可以將該蕭基特二極體的電場電位分配的該一個或多個場-平板結構。
18. 如申請專利範圍第17項所述之方法，更包含：提供一個或多個p型井區的一光阻幕罩；佈植一個或多個p型井區形成於至少兩個該高電壓n井區域之間的該基板內，其中該p型井區包含在操作上可以夾住在該高電壓n型區域中的電流路徑之該p型主體區域。
19. 如申請專利範圍第18項所述之方法，更包含：提供n-p區域的一光阻幕罩；佈植一n-p區域於每一個該n井區域內，以形成與該蕭基特二極體的該陰極之歐姆接觸；提供p-p區域的一光阻幕罩；佈植一p-p區域於每一個該p型主體區域內，以形成與該蕭基特二極體的該p型主體區域之歐姆接觸；形成一介電層於該基板之上；以及形成金屬結構於該介電層之上以提供該蕭基特二極體的連接路徑。
20. 如申請專利範圍第19項所述之方法，其中該蕭基特二極體的一陰極包含該低端金氧半場效電晶體結構的一汲極，且其中一場平板結構包含該低端金氧半場效電晶體結構的一閘極，且其中在 操作上可以夾住在該高電壓n型區域中的電流路徑之該p型主體區域包含該低端金氧半場效電晶體結構的該大塊。