JP3106489B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3106489B2 JP3106489B2 JP02250559A JP25055990A JP3106489B2 JP 3106489 B2 JP3106489 B2 JP 3106489B2 JP 02250559 A JP02250559 A JP 02250559A JP 25055990 A JP25055990 A JP 25055990A JP 3106489 B2 JP3106489 B2 JP 3106489B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer metal
- layer
- metal wiring
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に論理機能ブロッ
ク上の通過配線の配線層に関する。
ク上の通過配線の配線層に関する。
従来、３層金属配線を用いた半導体集積回路の配線方
式は例えばゲートアレーの配線方式ではNAND,NOR,イン
バータ，フリップフロップ等の基本論理セル内の配線を
第１層目（最下層）金属配線で、基本論理セル間の配線
を水平方向は第２層目（中間層）金属配線，垂直方向は
第３層目（最上層）金属配線というふうに方向をきめて
行なっていた。この方式によるとCAD（コンピュータ・
エイデット・デザイン：計算機支援による設計）による
自動配線の計算が単純になる。
式は例えばゲートアレーの配線方式ではNAND,NOR,イン
バータ，フリップフロップ等の基本論理セル内の配線を
第１層目（最下層）金属配線で、基本論理セル間の配線
を水平方向は第２層目（中間層）金属配線，垂直方向は
第３層目（最上層）金属配線というふうに方向をきめて
行なっていた。この方式によるとCAD（コンピュータ・
エイデット・デザイン：計算機支援による設計）による
自動配線の計算が単純になる。
一方、機能が複雑で大規模なLSI、例えば32bitマイク
ロプロセッサの設計においては、チップを機能毎に分割
する階層設計が行なわれている。機能毎に分割した単位
である論理機能ブロックはあらかじめチップフロアプラ
ンによりチップ内での位置、配線の引きまわし等が決定
され、その後ブロック内のレイアウト設計が行なわれ
る。チップフロアプラン時には配線面積縮小の為、ブロ
ック上に配線を通過させることが重要である。先に述べ
たゲートアレイの３層金属配線の方法を階層設計におけ
る論理機能ブロック間の配線に適用し、水平垂直方向別
の配線層割り合てを行なうことは可能であり、最も容易
に実現できる方法である。
ロプロセッサの設計においては、チップを機能毎に分割
する階層設計が行なわれている。機能毎に分割した単位
である論理機能ブロックはあらかじめチップフロアプラ
ンによりチップ内での位置、配線の引きまわし等が決定
され、その後ブロック内のレイアウト設計が行なわれ
る。チップフロアプラン時には配線面積縮小の為、ブロ
ック上に配線を通過させることが重要である。先に述べ
たゲートアレイの３層金属配線の方法を階層設計におけ
る論理機能ブロック間の配線に適用し、水平垂直方向別
の配線層割り合てを行なうことは可能であり、最も容易
に実現できる方法である。
半導体集積回路においては、素子を形成する拡散層あ
るいはポリシリコン層は第１層目金属配線とのみ接続で
き、第２層目金属配線は第１層目金属配線と第３層目金
属配線と接続でき、第３層目金属配線は第２層目金属配
線とのみ接続できる。したがって論理機能ブロック内の
配線には素子形成層に近い下層の配線ほど有利である。
また配線する為には最低２層の配線層が必要であり、配
線抵抗によるディレイをおさえる為に２層とも金属配線
であることが望ましいので、第１層目金属配線と第２層
目金属配線をブロック内配線に用いるのが都合がよい。
るいはポリシリコン層は第１層目金属配線とのみ接続で
き、第２層目金属配線は第１層目金属配線と第３層目金
属配線と接続でき、第３層目金属配線は第２層目金属配
線とのみ接続できる。したがって論理機能ブロック内の
配線には素子形成層に近い下層の配線ほど有利である。
また配線する為には最低２層の配線層が必要であり、配
線抵抗によるディレイをおさえる為に２層とも金属配線
であることが望ましいので、第１層目金属配線と第２層
目金属配線をブロック内配線に用いるのが都合がよい。
しかしながら従来の３層金属配線の配線方式において
は、あらかじめ水平，垂直方向別に配線層が決められる
ので、ある論理機能ブロックではブロック上通過配線の
多い方向が第２層目金属配線、少ない方向が第３層目金
属配線となる場合があり、ブロック内で用いる第２層目
金属の使用が大幅に制限されるという欠点がある。また
ブロック内配線に第３層目金属配線を多く使うと第１層
目金属配線と接続するためには一度第２層目金属配線を
介さなければならず、第２層目金属配線面積が増加し、
またビア数も増加するという欠点がある。
は、あらかじめ水平，垂直方向別に配線層が決められる
ので、ある論理機能ブロックではブロック上通過配線の
多い方向が第２層目金属配線、少ない方向が第３層目金
属配線となる場合があり、ブロック内で用いる第２層目
金属の使用が大幅に制限されるという欠点がある。また
ブロック内配線に第３層目金属配線を多く使うと第１層
目金属配線と接続するためには一度第２層目金属配線を
介さなければならず、第２層目金属配線面積が増加し、
またビア数も増加するという欠点がある。
本発明の半導体集積回路は、機能ブロックの内部及び
相互間を３層の金属配線で配線した配線構造が、論理ブ
ロック上を通過する配線の本数の多い方向を第３層目金
属配線で、少ない方向を第２層目金属配線で配線した構
成である。
相互間を３層の金属配線で配線した配線構造が、論理ブ
ロック上を通過する配線の本数の多い方向を第３層目金
属配線で、少ない方向を第２層目金属配線で配線した構
成である。
次に、本発明について図面を参照して説明する。第１
図は本発明の一実施例を示す概念図である。Ａ〜Ｅは論
理機能ブロック,11は論理機能ブロックＢ上を通過し論
理機能ブロックＥとＤを接続する配線群,12は論理機能
ブロックＢ上を通過し論理機能ブロックＡとＣを接続す
る配線群であり、太さは配線本数に比例している。この
実施例においては配線群12の方が本数が多いので第３層
目金属配線，配線群11は第２層目金属配線で配線する。
図は本発明の一実施例を示す概念図である。Ａ〜Ｅは論
理機能ブロック,11は論理機能ブロックＢ上を通過し論
理機能ブロックＥとＤを接続する配線群,12は論理機能
ブロックＢ上を通過し論理機能ブロックＡとＣを接続す
る配線群であり、太さは配線本数に比例している。この
実施例においては配線群12の方が本数が多いので第３層
目金属配線，配線群11は第２層目金属配線で配線する。
第２図に論理機能ブロックＢの第２層目金属配線と第
３層目金属配線の配線パターン図を示す。第２層目金属
配線であるタテ方向の通過配線数が少ないのでブロック
内配線に第２層目金属配線を多数使用できる。
３層目金属配線の配線パターン図を示す。第２層目金属
配線であるタテ方向の通過配線数が少ないのでブロック
内配線に第２層目金属配線を多数使用できる。
第３図は本発明の実施例２の概念図である。Ｆ〜Ｋは
論理機能ブロック,13は論理機能ブロックＦとＩを接続
する配線群でＨ上を通過する部分ａは第２層目金属配
線,G上を通過する領域ｂは第３層目金属配線、14はＦと
Ｈを接続する配線群で第３層目金属配線、15はＧ上を通
過してＫとＪを接続する配線群で第２層目金属配線、16
はＨ上を通過してＪとＫを接続する配線群で第３層目金
属配線である。この実施例は一つの配線群13が２つのブ
ロック上を通過している例である。各ブロックの通過配
線数を調べると、Ｇは（13の配線数）＋（14は配線数）
が15の配線数より多いので横方向、すなわち配線群13,1
4が第３層目金属配線、縦方向、すなわち配線群15が第
２層目金属配線、Ｈは配線群13の配線数より配線群16の
配線数の方が多いので配線群13が第２層目金属配線、配
線群16が第３層目金属配線となっている。
論理機能ブロック,13は論理機能ブロックＦとＩを接続
する配線群でＨ上を通過する部分ａは第２層目金属配
線,G上を通過する領域ｂは第３層目金属配線、14はＦと
Ｈを接続する配線群で第３層目金属配線、15はＧ上を通
過してＫとＪを接続する配線群で第２層目金属配線、16
はＨ上を通過してＪとＫを接続する配線群で第３層目金
属配線である。この実施例は一つの配線群13が２つのブ
ロック上を通過している例である。各ブロックの通過配
線数を調べると、Ｇは（13の配線数）＋（14は配線数）
が15の配線数より多いので横方向、すなわち配線群13,1
4が第３層目金属配線、縦方向、すなわち配線群15が第
２層目金属配線、Ｈは配線群13の配線数より配線群16の
配線数の方が多いので配線群13が第２層目金属配線、配
線群16が第３層目金属配線となっている。
ＧおよびＨの第２層目金属配線及び第３層目金属配線
配線パターンを第４図に示す。横方向の配線はＧでは第
３層目金属配線、Ｈでは第２層目金属配線で配線され、
G,Hの境界でビアによって配線層を切り換えている。
配線パターンを第４図に示す。横方向の配線はＧでは第
３層目金属配線、Ｈでは第２層目金属配線で配線され、
G,Hの境界でビアによって配線層を切り換えている。
以上説明したように本発明は、各論理機能ブロック毎
に通過配線数の多い方向を第３層目金属配線、少ない方
向を第２層目金属配線で配線し、ブロック内配線に第２
層目金属配線を多数使用することにより、第３層目金属
配線を多数使用するよりも配線面積を縮小でき、すなわ
ちチップ面積を縮小できる効果がある。
に通過配線数の多い方向を第３層目金属配線、少ない方
向を第２層目金属配線で配線し、ブロック内配線に第２
層目金属配線を多数使用することにより、第３層目金属
配線を多数使用するよりも配線面積を縮小でき、すなわ
ちチップ面積を縮小できる効果がある。
第１図は本発明の実施例の配線概念図、第２図は第１図
のブロックＢの第２層目，第３層金属配線のパターン
図、第３図は実施例２の配線概念図、第４図は第３図の
ブロックG,Hの第２層目，第３層目金属配線のパターン
図である。 Ａ〜Ｉ……論理機能ブロック、11〜16……配線群、ａ…
…配線群13の第２層目金属配線部分、ｂ……配線群13の
第３層目金属配線部分。
のブロックＢの第２層目，第３層金属配線のパターン
図、第３図は実施例２の配線概念図、第４図は第３図の
ブロックG,Hの第２層目，第３層目金属配線のパターン
図である。 Ａ〜Ｉ……論理機能ブロック、11〜16……配線群、ａ…
…配線群13の第２層目金属配線部分、ｂ……配線群13の
第３層目金属配線部分。
Claims (1)
- 【請求項１】半導体基板上に形成された複数個の論理機
能ブロックの内部及び論理機能ブロック相互間を配線し
た３層の金属配線を備えた半導体集積回路において、各
論理機能ブロック毎に水平垂直に通過する配線の本数の
多い方向を第３層目（最上層）金属配線で、少ない方向
を第２層目金属配線で配線したことを特徴とする半導体
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02250559A JP3106489B2 (ja) | 1990-09-20 | 1990-09-20 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02250559A JP3106489B2 (ja) | 1990-09-20 | 1990-09-20 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04129246A JPH04129246A (ja) | 1992-04-30 |
| JP3106489B2 true JP3106489B2 (ja) | 2000-11-06 |
Family
ID=17209705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02250559A Expired - Fee Related JP3106489B2 (ja) | 1990-09-20 | 1990-09-20 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106489B2 (ja) |
-
1990
- 1990-09-20 JP JP02250559A patent/JP3106489B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04129246A (ja) | 1992-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0529456A (ja) | 半導体集積回路装置 | |
| JP2002299457A (ja) | 半導体集積回路の配線方法及び構造 | |
| JPS61292341A (ja) | 半導体集積回路 | |
| JP2005093575A (ja) | 半導体集積回路装置と配線レイアウト方法 | |
| JP3106489B2 (ja) | 半導体集積回路 | |
| KR910007900B1 (ko) | 반도체 집적회로장치 | |
| JPH0666366B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS5895855A (ja) | 半導体集積回路装置の設計方法 | |
| JP2810181B2 (ja) | セルレイアウト方法 | |
| JP2000057175A (ja) | 半導体集積回路装置の自動配線方式 | |
| JPH06104408A (ja) | 半導体集積回路 | |
| JPH0547929A (ja) | 自動配置配線方法 | |
| JP2947219B2 (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JP3386004B2 (ja) | 半導体集積回路装置 | |
| JPH05243380A (ja) | 半導体集積回路装置 | |
| JP2752152B2 (ja) | スタンダードセルライブラリ及びそれを用いた自動配置配線方法 | |
| JP2001189386A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH1187515A (ja) | 多層配線構造を有する半導体集積回路 | |
| JPH03196661A (ja) | 半導体集積回路装置及びその形成方法 | |
| JPS63217643A (ja) | 多層配線法 | |
| JPH0653320A (ja) | 半導体装置 | |
| JPS6248042A (ja) | マスタ−スライス方式半導体集積回路 | |
| JPH02205342A (ja) | 機能ブロック上を通過する配線の配線方法 | |
| JPS62118540A (ja) | 半導体集積回路 | |
| JPS6047443A (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |