JP3386004B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3386004B2 JP3386004B2 JP12363099A JP12363099A JP3386004B2 JP 3386004 B2 JP3386004 B2 JP 3386004B2 JP 12363099 A JP12363099 A JP 12363099A JP 12363099 A JP12363099 A JP 12363099A JP 3386004 B2 JP3386004 B2 JP 3386004B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring layer
- circuit block
- semiconductor integrated
- user function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
装置に関し、特に、システムＡＳＩＣ等の半導体集積回
路装置に関する。
装置に関し、特に、システムＡＳＩＣ等の半導体集積回
路装置に関する。
【０００２】
【従来の技術】システムＡＳＩＣ（ａｐｐｌｉｃａｔｉ
ｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉ
ｒｃｕｉｔ）等、大規模半導体集積回路装置の設計にお
いては、予め設計が完了したメモリ機能回路ブロック等
の機能機能回路ブロックとユーザが設計を行った回路を
組み合わせて設計を行うことが、重要な要素の一つとな
っている。
ｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉ
ｒｃｕｉｔ）等、大規模半導体集積回路装置の設計にお
いては、予め設計が完了したメモリ機能回路ブロック等
の機能機能回路ブロックとユーザが設計を行った回路を
組み合わせて設計を行うことが、重要な要素の一つとな
っている。
【０００３】この目的のため、通常、ユーザ機能回路ブ
ロックも論理設計段階から階層設計を行い、配置配線に
おいてもユーザ機能回路ブロックとして一つの単位で階
層設計するという手法が採用されている。従って、ユー
ザ機能回路ブロックの形状は、他のメモリ機能回路ブロ
ック等の予め設計された機能回路ブロックの形状によっ
て制約されるため、横長或いは縦長の形状にならざるを
得ない。
ロックも論理設計段階から階層設計を行い、配置配線に
おいてもユーザ機能回路ブロックとして一つの単位で階
層設計するという手法が採用されている。従って、ユー
ザ機能回路ブロックの形状は、他のメモリ機能回路ブロ
ック等の予め設計された機能回路ブロックの形状によっ
て制約されるため、横長或いは縦長の形状にならざるを
得ない。
【０００４】図３は、従来のＡＳＩＣにおける半導体チ
ップ内の配線軸方向を示す説明図である。図３に示すよ
うに、従来のＡＳＩＣにおける半導体チップ１は、２個
のユーザ機能回路ブロック２，３及び３個のメモリ機能
回路ブロック４，５，６を有しており、配線軸方向は半
導体チップ１内において予め決定されている。つまり、
ユーザ機能回路ブロックの配線軸方向については、例え
ば、第１配線層と第３配線層は横方向で、第２配線層は
縦方向で配線される。
ップ内の配線軸方向を示す説明図である。図３に示すよ
うに、従来のＡＳＩＣにおける半導体チップ１は、２個
のユーザ機能回路ブロック２，３及び３個のメモリ機能
回路ブロック４，５，６を有しており、配線軸方向は半
導体チップ１内において予め決定されている。つまり、
ユーザ機能回路ブロックの配線軸方向については、例え
ば、第１配線層と第３配線層は横方向で、第２配線層は
縦方向で配線される。
【０００５】
【発明が解決しようとする課題】ところで、この配線軸
方向は、ユーザ機能回路ブロック２，３を半導体チップ
１内のどこに配置するかにかかわらず、また、ユーザ機
能回路ブロック２，３の形状にかかわらず、単一に決定
されている。
方向は、ユーザ機能回路ブロック２，３を半導体チップ
１内のどこに配置するかにかかわらず、また、ユーザ機
能回路ブロック２，３の形状にかかわらず、単一に決定
されている。
【０００６】このため、図３において、縦長の形状をし
ているユーザ機能回路ブロック２と横長の形状をしてい
るユーザ機能回路ブロック３は、同じ配線軸方向を有し
ている。つまり、ユーザ機能回路ブロック２の配線軸方
向は、第１配線層７ａと第３配線層９ａは横方向、第２
配線層６ａは縦方向であり、ユーザ機能回路ブロック３
の配線軸方向は、第１配線層７ｂと第３配線層９ｂは横
方向であり、第２配線層８ｂは縦方向である。
ているユーザ機能回路ブロック２と横長の形状をしてい
るユーザ機能回路ブロック３は、同じ配線軸方向を有し
ている。つまり、ユーザ機能回路ブロック２の配線軸方
向は、第１配線層７ａと第３配線層９ａは横方向、第２
配線層６ａは縦方向であり、ユーザ機能回路ブロック３
の配線軸方向は、第１配線層７ｂと第３配線層９ｂは横
方向であり、第２配線層８ｂは縦方向である。
【０００７】従って、ユーザ機能回路ブロック２は、縦
方向の配線経路が不足して配線が困難になってしまうこ
とから、面積を大きくする等の対策を必要としていた。
方向の配線経路が不足して配線が困難になってしまうこ
とから、面積を大きくする等の対策を必要としていた。
【０００８】この発明の目的は、面積を大きくする等の
対策を必要とせずに配線が可能になるように、各機能回
路ブロックの形状に合わせた配線層数の最適化を図るこ
とができる半導体集積回路装置を提供することである。
対策を必要とせずに配線が可能になるように、各機能回
路ブロックの形状に合わせた配線層数の最適化を図るこ
とができる半導体集積回路装置を提供することである。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、この発明に係る半導体集積回路装置は、隣接辺の長
さが異なる矩形状の複数の機能回路ブロックが組み合わ
され多層配線構造を有する半導体集積回路装置におい
て、前記各機能回路ブロックは、前記各機能回路ブロッ
クの形状に対応して配置され、配線軸方向が前記各機能
回路ブロックの長辺方向に沿う配線層の数を、配線軸方
向が前記各機能回路ブロックの短辺方向に沿う配線層の
数より多く設定した配線層構造を有することを特徴して
いる。
め、この発明に係る半導体集積回路装置は、隣接辺の長
さが異なる矩形状の複数の機能回路ブロックが組み合わ
され多層配線構造を有する半導体集積回路装置におい
て、前記各機能回路ブロックは、前記各機能回路ブロッ
クの形状に対応して配置され、配線軸方向が前記各機能
回路ブロックの長辺方向に沿う配線層の数を、配線軸方
向が前記各機能回路ブロックの短辺方向に沿う配線層の
数より多く設定した配線層構造を有することを特徴して
いる。
【００１０】上記構成を有することにより、隣接辺の長
さが異なる矩形状の複数の機能回路ブロックが組み合わ
され多層配線構造を有する半導体集積回路装置の各機能
回路ブロックは、各機能回路ブロックの形状に対応して
配置され、配線軸方向が各機能回路ブロックの長辺方向
に沿う配線層の数を、配線軸方向が各機能回路ブロック
の短辺方向に沿う配線層の数より多く設定した配線層構
造を有する。これにより、面積を大きくする等の対策を
必要とせずに配線が可能になるように、各機能回路ブロ
ックの形状に合わせた配線層数の最適化を図ることがで
きる。
さが異なる矩形状の複数の機能回路ブロックが組み合わ
され多層配線構造を有する半導体集積回路装置の各機能
回路ブロックは、各機能回路ブロックの形状に対応して
配置され、配線軸方向が各機能回路ブロックの長辺方向
に沿う配線層の数を、配線軸方向が各機能回路ブロック
の短辺方向に沿う配線層の数より多く設定した配線層構
造を有する。これにより、面積を大きくする等の対策を
必要とせずに配線が可能になるように、各機能回路ブロ
ックの形状に合わせた配線層数の最適化を図ることがで
きる。
【００１１】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１２】図１は、この発明の実施の形態に係る半導
体集積回路装置のフロアプラン図である。図１に示すよ
うに、半導体チップ（半導体集積回路装置）１０には、
例えば、２個のユーザ機能回路ブロック１１，１２と、
３個のメモリ機能回路ブロック１３，１４，１５の、合
計５個の機能回路ブロックが搭載されている。半導体チ
ップ１０の周辺部には、図示しない入出力（ｉｎｐｕｔ
／ｏｕｔｐｕｔ：Ｉ／Ｏ）バッファ及びパッドが配置さ
れている。
体集積回路装置のフロアプラン図である。図１に示すよ
うに、半導体チップ（半導体集積回路装置）１０には、
例えば、２個のユーザ機能回路ブロック１１，１２と、
３個のメモリ機能回路ブロック１３，１４，１５の、合
計５個の機能回路ブロックが搭載されている。半導体チ
ップ１０の周辺部には、図示しない入出力（ｉｎｐｕｔ
／ｏｕｔｐｕｔ：Ｉ／Ｏ）バッファ及びパッドが配置さ
れている。
【００１３】この半導体チップ１０においては、メモリ
機能回路ブロック１３，１４，１５が予め設計されてお
り、その形状及び大きさは決定されている。そのため、
ユーザ機能回路ブロック１１，１２は、メモリ機能回路
ブロック１３，１４，１５以外の領域に配置する必要が
あり、その形状は、制約されたものとなる。
機能回路ブロック１３，１４，１５が予め設計されてお
り、その形状及び大きさは決定されている。そのため、
ユーザ機能回路ブロック１１，１２は、メモリ機能回路
ブロック１３，１４，１５以外の領域に配置する必要が
あり、その形状は、制約されたものとなる。
【００１４】ユーザ機能回路ブロック１１は、縦長矩形
状に形成されて、第１配線層１６、第２配線層１７及び
第３配線層１８の３層構造を有し、ユーザ機能回路ブロ
ック１２は、横長矩形状に形成されて、第１配線層１
９、第２配線層２０及び第３配線層２１の３層構造を有
している。なお、各配線層は、半導体素子に近い方から
順に、第１配線層、第２配線層及び第３配線層とする。
状に形成されて、第１配線層１６、第２配線層１７及び
第３配線層１８の３層構造を有し、ユーザ機能回路ブロ
ック１２は、横長矩形状に形成されて、第１配線層１
９、第２配線層２０及び第３配線層２１の３層構造を有
している。なお、各配線層は、半導体素子に近い方から
順に、第１配線層、第２配線層及び第３配線層とする。
【００１５】ユーザ機能回路ブロック１１内の配線軸
は、第１配線層１６と第３配線層１８は縦方向に、第２
配線層１７は横方向に配線され、また、ユーザ機能回路
ブロック１２の配線軸は、第１配線層１９と第３配線層
２１は横方向に、第２配線層２０は縦方向に、即ち、ユ
ーザ機能回路ブロック１１とは逆の配線軸方向に配線さ
れている。
は、第１配線層１６と第３配線層１８は縦方向に、第２
配線層１７は横方向に配線され、また、ユーザ機能回路
ブロック１２の配線軸は、第１配線層１９と第３配線層
２１は横方向に、第２配線層２０は縦方向に、即ち、ユ
ーザ機能回路ブロック１１とは逆の配線軸方向に配線さ
れている。
【００１６】このような構成にすることにより、ユーザ
機能回路ブロック１１においては、縦方向配線軸の配線
層数は２、横方向配線軸の配線層数は１であり、ユーザ
機能回路ブロック１２においては、横方向配線軸の配線
層数は２、縦方向配線軸の配線層数は１である。
機能回路ブロック１１においては、縦方向配線軸の配線
層数は２、横方向配線軸の配線層数は１であり、ユーザ
機能回路ブロック１２においては、横方向配線軸の配線
層数は２、縦方向配線軸の配線層数は１である。
【００１７】ユーザ機能回路ブロック１１は縦長に形成
されているため、縦方向の配線が、横方向の配線よりも
混雑し配線長も長くなる。逆に、ユーザ機能回路ブロッ
ク１２は横長に形成されているため、横方向の配線が、
縦方向の配線より混雑し配線長も長くなる。
されているため、縦方向の配線が、横方向の配線よりも
混雑し配線長も長くなる。逆に、ユーザ機能回路ブロッ
ク１２は横長に形成されているため、横方向の配線が、
縦方向の配線より混雑し配線長も長くなる。
【００１８】つまり、ユーザ機能回路ブロック１２は、
ユーザ機能回路ブロック１１の長辺方向に沿う配線軸方
向の配線層数を、ユーザ機能回路ブロック１１の短辺方
向に沿う配線軸方向の配線層数より多く設定する構成に
なっている。
ユーザ機能回路ブロック１１の長辺方向に沿う配線軸方
向の配線層数を、ユーザ機能回路ブロック１１の短辺方
向に沿う配線軸方向の配線層数より多く設定する構成に
なっている。
【００１９】図２は、この発明の他の実施の形態に係る
半導体集積回路装置のフロアプラン図である。図２に示
すように、半導体チップ３０は、配線層が、半導体チッ
プ１０の３層構造に対し５層構造からなる、ユーザ機能
回路ブロック３１及びユーザ機能回路ブロック３２を有
している。その他の構成及び作用は、半導体チップ１０
と同様である。
半導体集積回路装置のフロアプラン図である。図２に示
すように、半導体チップ３０は、配線層が、半導体チッ
プ１０の３層構造に対し５層構造からなる、ユーザ機能
回路ブロック３１及びユーザ機能回路ブロック３２を有
している。その他の構成及び作用は、半導体チップ１０
と同様である。
【００２０】半導体チップ３０のユーザ機能回路ブロッ
ク３１は、第１配線層１６、第２配線層１７及び第３配
線層１８に加えて、第４配線層３３及び第５配線層３４
を有し、ユーザ機能回路ブロック３２は、第１配線層１
９、第２配線層２０及び第３配線層２１に加えて、第４
配線層３５及び第５配線層３６を有している。
ク３１は、第１配線層１６、第２配線層１７及び第３配
線層１８に加えて、第４配線層３３及び第５配線層３４
を有し、ユーザ機能回路ブロック３２は、第１配線層１
９、第２配線層２０及び第３配線層２１に加えて、第４
配線層３５及び第５配線層３６を有している。
【００２１】ユーザ機能回路ブロック３１内の配線軸
は、第１配線層１６と第３配線層１８と第５配線層３４
は縦方向に、第２配線層１７と第４配線層３３は横方向
に配線され、また、ユーザ機能回路ブロック３２内の配
線軸は、第１配線層１９と第３配線層２１と第５配線層
３６は横方向に、第２配線層２０と第４配線層３５は縦
方向に、即ち、ユーザ機能回路ブロック３１とは逆の配
線軸方向に配線されている。
は、第１配線層１６と第３配線層１８と第５配線層３４
は縦方向に、第２配線層１７と第４配線層３３は横方向
に配線され、また、ユーザ機能回路ブロック３２内の配
線軸は、第１配線層１９と第３配線層２１と第５配線層
３６は横方向に、第２配線層２０と第４配線層３５は縦
方向に、即ち、ユーザ機能回路ブロック３１とは逆の配
線軸方向に配線されている。
【００２２】つまり、縦長形状のユーザ機能回路ブロッ
ク３１は、縦方向配線軸の配線層数は３であり、横方向
配線軸の配線層数は２であるのに対し、横長形状のユー
ザ機能回路ブロック３２は、横方向配線軸の配線層数は
３であり、縦方向配線軸の配線層数は２である。
ク３１は、縦方向配線軸の配線層数は３であり、横方向
配線軸の配線層数は２であるのに対し、横長形状のユー
ザ機能回路ブロック３２は、横方向配線軸の配線層数は
３であり、縦方向配線軸の配線層数は２である。
【００２３】この半導体チップ３０においても、ユーザ
機能回路ブロック３１，３２共に、より混雑する配線軸
方向の配線層数、即ち、配線に利用できる配線経路が多
くなり、更に配線効率を良くすることができる。
機能回路ブロック３１，３２共に、より混雑する配線軸
方向の配線層数、即ち、配線に利用できる配線経路が多
くなり、更に配線効率を良くすることができる。
【００２４】このように、この発明によれば、階層設計
により多層配線を行うシステムＡＳＩＣ等の大規模半導
体集積回路装置において、内部領域の配線軸方向をユー
ザ機能回路ブロック毎に個々に決定している。また、内
部領域の配線軸方向を、ユーザ機能回路ブロック毎にユ
ーザ機能回路ブロックの長手方向に決める。即ち、配線
リソースが多い配線層を長手方向とする。
により多層配線を行うシステムＡＳＩＣ等の大規模半導
体集積回路装置において、内部領域の配線軸方向をユー
ザ機能回路ブロック毎に個々に決定している。また、内
部領域の配線軸方向を、ユーザ機能回路ブロック毎にユ
ーザ機能回路ブロックの長手方向に決める。即ち、配線
リソースが多い配線層を長手方向とする。
【００２５】従って、ユーザ機能回路ブロックの形状に
合わせて、配線が混雑する配線軸方向の配線層数を多く
し最適化できるので、機能回路ブロック配線の配線効率
を高めることができ、より面積の小さいユーザ機能回路
ブロックを設計することが可能になる。この結果、面積
を大きくする等の対策を必要とせずに配線が可能にな
る。
合わせて、配線が混雑する配線軸方向の配線層数を多く
し最適化できるので、機能回路ブロック配線の配線効率
を高めることができ、より面積の小さいユーザ機能回路
ブロックを設計することが可能になる。この結果、面積
を大きくする等の対策を必要とせずに配線が可能にな
る。
【００２６】
【発明の効果】以上説明したように、この発明によれ
ば、隣接辺の長さが異なる矩形状の複数の機能回路ブロ
ックが組み合わされ多層配線構造を有する半導体集積回
路装置の各機能回路ブロックが、各機能回路ブロックの
形状に対応して配置され、配線軸方向が各機能回路ブロ
ックの長辺方向に沿う配線層の数を、配線軸方向が各機
能回路ブロックの短辺方向に沿う配線層の数より多く設
定した配線層構造を有するので、面積を大きくする等の
対策を必要とせずに配線が可能になるように、各機能回
路ブロックの形状に合わせた配線層数の最適化を図るこ
とができる。
ば、隣接辺の長さが異なる矩形状の複数の機能回路ブロ
ックが組み合わされ多層配線構造を有する半導体集積回
路装置の各機能回路ブロックが、各機能回路ブロックの
形状に対応して配置され、配線軸方向が各機能回路ブロ
ックの長辺方向に沿う配線層の数を、配線軸方向が各機
能回路ブロックの短辺方向に沿う配線層の数より多く設
定した配線層構造を有するので、面積を大きくする等の
対策を必要とせずに配線が可能になるように、各機能回
路ブロックの形状に合わせた配線層数の最適化を図るこ
とができる。
【図１】この発明の実施の形態に係る半導体集積回路装
置のフロアプラン図である。
置のフロアプラン図である。
【図２】この発明の他の実施の形態に係る半導体集積回
路装置のフロアプラン図である。
路装置のフロアプラン図である。
【図３】従来のＡＳＩＣにおける半導体チップ内の配線
軸方向を示す説明図である。
軸方向を示す説明図である。
１０，３０ 半導体チップ
１１，１２，３１，３２ ユーザ機能回路ブロック
１３，１４，１５ メモリ機能回路ブロック
１６，１９ 第１配線層
１７，２０ 第２配線層
１８，２１ 第３配線層
３３，３５ 第４配線層
３４，３６ 第５配線層
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/82
H01L 21/822
H01L 27/04
Claims (4)
- 【請求項１】隣接辺の長さが異なる矩形状の複数の機能
回路ブロックが組み合わされ多層配線構造を有する半導
体集積回路装置において、 前記各機能回路ブロックは、前記各機能回路ブロックの
形状に対応して配置され、配線軸方向が前記各機能回路
ブロックの長辺方向に沿う配線層の数を、配線軸方向が
前記各機能回路ブロックの短辺方向に沿う配線層の数よ
り多く設定した配線層構造を有することを特徴とする半
導体集積回路装置。 - 【請求項２】矩形状に形成され長辺方向が交差するよう
に並列配置された２個のユーザ機能回路ブロックを有
し、前記各ユーザ機能回路ブロックは、 前記配線軸方向が長辺方向に沿う第１及び第３配線層
と、 前記第１及び第３配線層の間に位置し、前記配線軸方向
が短辺方向に沿う第２配線層とをそれぞれ有することを
特徴とする請求項１に記載の半導体集積回路装置。 - 【請求項３】３個のメモリ機能回路ブロックを更に有す
ることを特徴とする請求項２に記載の半導体集積回路装
置。 - 【請求項４】予め設計が完了した機能回路ブロックとユ
ーザの設計による機能回路ブロックを組み合わせたシス
テムＡＳＩＣであることを特徴とする請求項１〜３のい
ずれかに記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12363099A JP3386004B2 (ja) | 1999-04-30 | 1999-04-30 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12363099A JP3386004B2 (ja) | 1999-04-30 | 1999-04-30 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000315728A JP2000315728A (ja) | 2000-11-14 |
| JP3386004B2 true JP3386004B2 (ja) | 2003-03-10 |
Family
ID=14865352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12363099A Expired - Fee Related JP3386004B2 (ja) | 1999-04-30 | 1999-04-30 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3386004B2 (ja) |
-
1999
- 1999-04-30 JP JP12363099A patent/JP3386004B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000315728A (ja) | 2000-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0529456A (ja) | 半導体集積回路装置 | |
| JPH0282552A (ja) | 半導体集積回路 | |
| JP3825252B2 (ja) | フリップチップ型半導体装置 | |
| JP2001127162A (ja) | 半導体集積回路 | |
| JPS61292341A (ja) | 半導体集積回路 | |
| JP3281234B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3386004B2 (ja) | 半導体集積回路装置 | |
| JP3834282B2 (ja) | メモリマクロおよび半導体集積回路 | |
| WO2000005764A1 (fr) | Circuit integre a semiconducteur avec integration sur la plaquette et procede de conception correspondant | |
| JPS61224341A (ja) | 半導体集積回路装置 | |
| JP2004103821A (ja) | 半導体集積回路 | |
| JP2947219B2 (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JPH023279A (ja) | 相補型ｍｉｓマスタスライスｌｓｉの基本セル | |
| JP4535311B2 (ja) | 半導体装置の配線構造 | |
| JPS59232442A (ja) | 半導体集積回路 | |
| JPS59165436A (ja) | 半導体集積回路装置 | |
| JP2002100732A (ja) | 容量素子形成方法 | |
| JPS61131559A (ja) | 半導体装置 | |
| JPH01112749A (ja) | 半導体集積回路 | |
| JPH05243380A (ja) | 半導体集積回路装置 | |
| JPH06140566A (ja) | 半導体集積回路 | |
| JPS62210641A (ja) | 半導体集積回路配線方式 | |
| JPH04280452A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH06169016A (ja) | 半導体集積回路及びそのレイアウト設計方法 | |
| JPS62274638A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |