JPH04280452A - 半導体集積回路装置の製造方法および半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置の
製造方法および半導体集積回路装置技術に関し、特に、
半導体集積回路装置の製造工程における自動配線技術に
適用して有効な技術に関するものである。

【０００２】

【従来の技術】半導体集積回路装置製造における自動配
線技術は、半導体チップのレイアウト設計に際して、半
導体チップ上に配置された複数の機能ブロック間の配線
経路を機能ブロック配置情報やネットリスト情報等に基
づいて計算機により自動的に決定する技術である。

【０００３】ところで、従来、多層配線構造を有する半
導体集積回路装置の自動配線においては、半導体チップ
平面全体において各配線層毎に所定の配線方向を割り当
てていた。

【０００４】例えば三層配線構造の半導体集積回路装置
においては、半導体チップ平面全体における第一配線層
の配線方向を所定方向に定めたならば、半導体チップ平
面全体における第二配線層の配線方向を第一配線層の配
線方向に直交する方向とし、さらに、半導体チップ平面
全体における第三配線層の配線方向を第一配線層の配線
方向と同一方向としていた。

【０００５】なお、自動配線技術については、例えば日
刊工業新聞社、昭和６２年９月２９日発行、「ＣＭＯＳ
デバイスハンドブック」Ｐ１５９〜Ｐ１６４に記載があ
り、メーズ法、ラインサーチ法およびチャネルルータ法
等のような自動配線方法について詳細に説明されている
。

【０００６】

【発明が解決しようとする課題】ところが、上記従来の
自動配線技術においては、配線層が三層以上になると以
下の問題があることを本発明者は見出した。

【０００７】第一に、従来の自動配線においては、半導
体チップ平面内の配線領域の位置によって配線方向の使
用頻度が異なる場合があることについて充分な考慮がな
されておらず、半導体チップ平面内の所定の配線領域に
おいて使用頻度の少ない配線方向が多くの配線層に割り
当てられてしまい無駄な領域が生じていたり、使用頻度
の高い配線方向が少ない配線層に割り当てられてしまい
領域不足による結線不可の状態が生じたりする問題があ
った。これを例えば図１２により説明する。

【０００８】図１２の半導体集積回路装置５０は、例え
ば三層配線構造を有するゲートアレイである。半導体チ
ップ５１の中央に配置された内部回路ブロック５２には
、基本セル列５３が所定の間隔毎に複数並設されている
。内部回路ブロック５２の外周には、配線領域５４を隔
てて周辺回路ブロック５５が配置されている。

【０００９】この場合、配線領域５４のうちの配線領域
５４ａにおいては配線方向Ｙの配線の使用頻度が高く、
配線領域５４ｂにおいては配線方向Ｘの配線の使用頻度
が高い。今、仮に、従来の自動配線技術によって第一配
線層および第三配線層に配線方向Ｘを割り当てたとする
。

【００１０】このようにすれば、配線領域５４ｂにおい
ては、使用頻度の低い配線方向Ｙが一つの配線層に割り
当てられるので無駄な領域が生じ難く、使用頻度の高い
配線方向Ｘが二つの配線層に割り当てられるので領域不
足が生じ難い。

【００１１】ところが、配線領域５４ａにおいては、使
用頻度の低い配線方向Ｘが二つの配線層に割り当てられ
るようになるので使用されない無駄な領域が生じる上、
使用頻度の高い配線方向Ｙの配線は一層しか使用できな
いので領域不足が生じ結線不可が発生してしまう。

【００１２】第二の問題は、従来の場合、配線方向を変
換すると、半導体チップの面積が増大する問題である。 これを図１２〜図１４により説明する。図１３は図１２
の境界領域５６における配線状態の平面図であり、図１
４は図１３のａ’−ａ’線の断面図である。

【００１３】従来の自動配線技術においては、図１３に
示すように、配線領域５４ｂの第一層の配線５７ａおよ
び第三層の配線５７ｂを配線領域５４ａに走らせるため
方向を変換する場合、配線方向Ｘに延在する第一層の配
線５７ａおよび第三層の配線５７ｂをスルーホール５８
を介して配線方向Ｙに延在する第二層の配線５７ｃに接
続するようになる。

【００１４】ここで、配線領域５４ｂにおいては、例え
ば三本の配線５７ａ，５７ｂを間隔Ｄで走らすことがで
きる。これは、配線５７ａ，５７ｂの配線層が異なるか
らである。

【００１５】ところが、配線領域５４ａにおいては、例
えば三本の配線５７ｃが同一の配線層を使用することに
なるので、それらの配線５７ｃを走らすのに間隔Ｄの２
倍の間隔が必要となり、半導体チップの面積が増大する
問題があった。

【００１６】本発明は上記課題に着目してなされたもの
であり、その目的は、配線効率を向上させることのでき
る技術を提供することにある。

【００１７】本発明の他の目的は、半導体チップの面積
を縮小することのできる技術を提供することにある。

【００１８】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。

【００１９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００２０】すなわち、請求項１記載の発明は、所定の
機能ブロックが配置された半導体チップ上に三層以上の
配線層を有する半導体集積回路装置の自動配線の際に、
前記機能ブロックを囲繞する配線領域を複数の配線領域
に分割した後、その分割配線領域毎に配線層毎の配線方
向の割当を行う半導体集積回路装置の製造方法とするも
のである。

【００２１】また、請求項２記載の発明は、所定の機能
ブロックとそれを囲繞する配線領域とが配置された半導
体チップ上に三層以上の配線層を有する半導体集積回路
装置であって、前記配線領域を分割してなる分割配線領
域のうち、隣接する分割配線領域の同一配線層に互いに
直交する方向に延在する配線を敷設した半導体集積回路
装置構造とするものである。

【００２２】

【作用】上記した請求項１記載の発明によれば、例えば
分割配線領域毎に使用頻度の高い配線方向が多くの配線
層を使用できるようにすることにより、無駄な配線領域
の発生を低減でき、かつ、配線領域の不足発生を抑制す
ることができる。

【００２３】上記した請求項２記載の発明によれば、隣
接する分割配線領域の境界領域において配線方向を変換
する場合、隣接する分割配線領域の同一配線層内で配線
方向を変換するので、配線の使用領域の面積を増大させ
ることなく配線方向を変換することができる。

【００２４】

【実施例】図１は本発明の一実施例である半導体集積回
路装置の半導体チップの要部平面図、図２は図１のａ−
ａ線の拡大断面図、図３は図１の半導体チップの全体平
面図、図４はその半導体集積回路装置の製造方法を説明
するための自動配置工程終了直後のレイアウト平面の平
面図、図５〜図８はその半導体集積回路装置の製造方法
を説明するための自動配線工程中のレイアウト平面の平
面図である。

【００２５】図３に示す本実施例の半導体集積回路装置
１は、例えば三層配線構造を有するゲートアレイである
。

【００２６】半導体集積回路装置１を構成する半導体チ
ップ２の中央には、内部回路ブロック（機能ブロック）
３が配置されている。

【００２７】内部回路ブロック３には、図３の横方向に
延在する複数の基本セル列４が、所定の間隔毎に図３の
縦方向に並設されている。

【００２８】各基本セル列４には、複数の基本セル５が
、図３の横方向に連設されている。

【００２９】各基本セル５には、例えばＣＭＯＳ（Ｃｏ
ｍｐｌｉｍｅｎｔａｒｙ　ＭＯＳ）からなる基本回路が
形成されている。

【００３０】内部回路ブロック３の外周には、配線領域
６を隔てて周辺回路ブロック７が配置されている。周辺
回路ブロック７には、入出力バッファ等のような回路が
形成されている。また、半導体チップ２の最外周には、
ボンディングパッド８が複数配置されている。

【００３１】本実施例において配線領域６は、分割配線
領域６ａ，６ｂによって構成されている。図３には図示
しないが、分割配線領域６ａ，６ｂには内部回路ブロッ
ク３と周辺回路ブロック７とを接続する配線が形成され
ている。

【００３２】ところで、本実施例の半導体集積回路装置
１においては、分割配線領域６ａ，６ｂ毎に配線層毎の
配線方向Ｘ，Ｙの割り当てが行われている。

【００３３】すなわち、分割配線領域６ａにおいては使
用頻度の高い配線方向Ｙの配線が第一配線層および第三
配線層に敷設されており、使用頻度の低い配線方向Ｘの
配線が第二配線層に敷設されている。

【００３４】また、分割配線領域６ｂにおいては使用頻
度の高い配線方向Ｘの配線が第一配線層および第三配線
層に敷設されており、使用頻度の低い配線方向Ｙの配線
が第二配線層に敷設されている。

【００３５】したがって、隣接する分割配線領域６ａ，
６ｂの同一配線層には、互いに直交する方向に延在する
配線が敷設されている。

【００３６】ここで、隣接する分割配線領域６ａ，６ｂ
の境界領域Ａにおける配線状態を図１および図２に示す
。

【００３７】図１において破線は、第一層配線９ａを示
し、二点鎖線は、第三層配線９ｂを示している。なお、
図１および図２においては、図を見易くするため第二層
配線を図示していない。

【００３８】図１に示すように、本実施例においては、
隣接する分割配線領域６ａ，６ｂの境界領域Ａ（図３参
照）において配線方向を変換する場合、同一配線層で変
換を行うので、いずれの分割配線領域６ａ，６ｂにおい
ても間隔Ｄを変えることなく配線方向を変換することが
可能な構造となっている。

【００３９】本実施例によれば、分割配線領域６ａにお
ける第一層配線９ａおよび第三層配線９ｂの使用面積を
従来（図１３参照）の半分にすることができるので、チ
ップサイズを大幅に縮小することが可能となっている。

【００４０】その上、本実施例においては、境界領域Ａ
（図３参照）においてスルーホールを必要としないので
、全体的にスルーホールを低減することができ、半導体
集積回路装置１の歩留りを向上させることが可能となっ
ている。

【００４１】次に、本実施例の半導体集積回路装置１の
製造方法を図４〜図８により説明する。本実施例におい
ては、レイアウト設計段階における自動配線の際に次の
ような処理を行う。なお、図４〜図８は計算機上のレイ
アウト平面を示している。

【００４２】図４は、半導体チップ領域２ａ内に内部回
路ブロック領域３ａ、配線領域６、周辺回路ブロック領
域７ａおよびボンディングパッド領域８ａが配置された
状態を示している。

【００４３】このような状態で、まず、図５に示すよう
に、内部回路ブロック領域３ａ内の基本セル列４の配置
情報や内部回路ブロックの端子配置情報等に基づいて配
線領域６を複数の分割配線領域６ａ，６ｂに分割する。

【００４４】その後、予め設定されている各分割配線領
域６ａ，６ｂ毎の配線方向の情報に基づいて各分割配線
領域６ａ，６ｂ毎に、使用頻度の高い配線方向が多くの
配線層を使用できるように配線層毎の配線方向の割り当
てを行う。

【００４５】これにより、各分割配線領域６ａ，６ｂ毎
に使用頻度の高い配線方向のための領域を確保すること
ができ、全体的な配線効率の向上が可能となる。

【００４６】本実施例においては、分割配線領域６ａに
おいては配線方向Ｙの配線の使用頻度が高く、分割配線
領域６ｂにおいては配線方向Ｘの配線の使用頻度が高い
とする。

【００４７】この場合、分割配線領域６ａにおいては、
第一配線層および第二配線層に配線方向Ｙが割り当てら
れ、第二配線層に配線方向Ｘが割り当てられる。

【００４８】また、分割配線領域６ｂにおいては、第一
配線層および第三配線層に配線方向Ｘが割り当てられ、
第二配線層に配線方向Ｙが割り当てられる。

【００４９】したがって、配線領域６の第一配線層から
第三配線層に、例えば次のような配線トラックを配置す
るようになる。

【００５０】すなわち、第一配線層には、図６に示すよ
うな枠状の配線トラック１０ａを配置する。また、第二
配線層には、図７に示すような配線トラック１０ｂを配
置する。さらに、第三配線層には、図８に示すような枠
状の配線トラック１０ｃを配置する。

【００５１】その後、隣接する分割配線領域６ａ，６ｂ
の境界領域Ａ（図３参照）において、双方の配線が接続
される部分には仮想端子を設定する。これは、分割配線
領域６ａ，６ｂの同一配線層の配線のうち境界領域Ａに
おいて接続される配線対を定義するための端子である。

【００５２】以上のような処理の後、メーズ法またはラ
インサーチ法等のような自動配線方法により図６〜図８
に示した配線トラック１０ａ〜１０ｃに沿って配線経路
の探索を行い、配線経路を自動的に決定する。

【００５３】このように本実施例によれば、以下の効果
を得ることが可能となる。

【００５４】（１）．自動配線処理に際して分割配線領
域６ａ，６ｂ毎に使用頻度の高い配線方向が多くの配線
層を使用できるように配線層毎の配線方向の割り当てを
行うことにより、分割配線領域６ａ，６ｂ内における無
駄な配線領域の発生および領域不足の発生を抑制するこ
とができるので、全体的な配線効率を向上させることが
可能となる。

【００５５】（２）．隣接する分割配線領域６ａ，６ｂ
の同一配線層に互いに直交する方向に延在する配線を敷
設したことにより、境界領域Ａにおいて配線方向を変換
する場合に、配線使用領域を増大させることがない。し
たがって、チップサイズを従来よりも大幅に縮小するこ
とが可能となる。

【００５６】（３）．隣接する分割配線領域６ａ，６ｂ
の同一配線層に互いに直交する方向に延在する配線を敷
設したことにより、配線方向の変換に際してスルーホー
ルを使用しないので、全体的にスルーホールを低減でき
、半導体集積回路装置１の歩留りを向上させることが可
能となる。

【００５７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。

【００５８】例えば前記実施例においては、基本セル列
を内部回路ブロック内に並列に配置した場合について説
明したが、これに限定されるものではなく種々変更可能
であり、例えば図９に示す半導体集積回路装置１のよう
にしても良い。

【００５９】図９の半導体集積回路装置１においては、
内部回路ブロック３が互いに交差する二本の対角線によ
って四分割されており、各分割領域１１毎に基本セル列
（基本ブロック）４ａが内部回路ブロックの中心から外
周方向に沿って並設されている。

【００６０】このようにすることにより、内部回路ブロ
ック３内においても前記実施例で説明した配線領域６と
同様にして自動配線することができるので、配線効率の
向上およびチップサイズの縮小等を実現することが可能
となる。

【００６１】また、前記実施例においては、機能ブロッ
クである内部回路ブロックが半導体チップに一つ配置さ
れている場合について説明したが、これに限定されるも
のではなく、例えば図１０に示す半導体集積回路装置１
のように、複数の機能ブロック１２を配置しても良い。 なお、機能ブロックは、論理回路ブロックでも良いし、
メモリ回路ブロックでも良い。

【００６２】この場合、自動配線に際して、例えば図１
１の破線で示すように配線領域６を分割すれば良い。こ
れによれば、配線効率を向上できる上、前記実施例と同
様の理由により隣接する機能ブロック１２の間隔を縮小
でき、チップサイズの大幅な縮小を実現することが可能
となる。

【００６３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるゲート
アレイに適用した場合について説明したが、これに限定
されず種々適用可能であり、例えば複合ゲートアレイや
スタンダードセル等のような他の半導体集積回路装置に
適用することも可能である。

【００６４】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。

【００６５】（１）．すなわち、請求項１記載の発明に
よれば、例えば分割配線領域毎に使用率の高い配線方向
が多くの配線層を使用できるようにすることにより、無
駄な配線領域の発生を低減でき、かつ、配線領域の不足
発生を抑制することができるので、配線効率を向上させ
ることが可能となる。

【００６６】（２）．また、請求項２記載の発明によれ
ば、隣接する分割配線領域の境界領域において配線方向
を変換する場合、隣接する分割配線領域の同一配線層内
で配線方向を変換するので、配線使用領域を増大させる
ことなく配線方向を変換することができる。したがって
、半導体チップの面積を従来よりも縮小することが可能
となる。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体集積回路装置の
半導体チップの要部平面図である。

【図２】図１のａ−ａ線の拡大断面図である。

【図３】図１の半導体チップの全体平面図である。

【図４】その半導体集積回路装置の製造方法を説明する
ための自動配置工程終了直後のレイアウト平面の平面図
である。

【図５】その半導体集積回路装置の製造方法を説明する
ための自動配線工程中のレイアウト平面の平面図である
。

【図６】その半導体集積回路装置の製造方法を説明する
ための自動配線工程中のレイアウト平面の平面図である
。

【図７】その半導体集積回路装置の製造方法を説明する
ための自動配線工程中のレイアウト平面の平面図である
。

【図８】その半導体集積回路装置の製造方法を説明する
ための自動配線工程中のレイアウト平面の平面図である
。

【図９】本発明の他の実施例である半導体集積回路装置
の半導体チップの全体平面図である。

【図１０】本発明の他の実施例である半導体集積回路装
置の半導体チップの要部平面図である。

【図１１】本発明の他の実施例である半導体集積回路装
置の製造方法を説明するための自動配線工程中のレイア
ウト平面の要部平面図である。

【図１２】従来の半導体集積回路装置の半導体チップの
平面図である。

【図１３】図１２の境界領域の拡大平面図である。

【図１４】図１３のａ’−ａ’線の拡大断面図である。

【符号の説明】

１　　半導体集積回路装置 ２　　半導体チップ ２ａ　　半導体チップ領域 ３　　内部回路ブロック（機能ブロック）３ａ　　内部
回路ブロック領域 ４　　基本セル列 ４ａ　　基本セル列（基本ブロック） ５　　基本セル ６　　配線領域 ６ａ　　分割配線領域 ６ｂ　　分割配線領域 ７　　周辺回路ブロック ７ａ　　周辺回路ブロック領域 ８　　ボンディングパッド ８ａ　　ボンディングパッド領域 ９ａ　　第一層配線 ９ｂ　　第三層配線 ９ｃ　　第二層配線 １０ａ　　配線トラック １０ｂ　　配線トラック １０ｃ　　配線トラック １１　　分割領域 １２　　機能ブロック ５０　　半導体集積回路装置 ５１　　半導体チップ ５２　　内部回路ブロック ５３　　基本セル列 ５４　　配線領域 ５４ａ　　配線領域 ５４ｂ　　配線領域 ５５　　周辺回路ブロック ５６　　境界領域 ５７ａ　　配線 ５７ｂ　　配線 ５７ｃ　　配線 ５８　　スルーホール Ｘ　　配線方向 Ｙ　　配線方向 Ａ　　境界領域 Ｄ　　間隔

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　所定の機能ブロックが配置された半導
   体チップ上に三層以上の配線層を有する半導体集積回路
   装置の自動配線の際に、前記機能ブロックを囲繞する配
   線領域を複数の配線領域に分割した後、その分割配線領
   域毎に配線層毎の配線方向の割当を行うことを特徴とす
   る半導体集積回路装置の製造方法。
2. 【請求項２】　　所定の機能ブロックとそれを囲繞する
   配線領域とが配置された半導体チップ上に三層以上の配
   線層を有する半導体集積回路装置であって、前記配線領
   域を分割してなる分割配線領域のうち、隣接する分割配
   線領域の同一配線層に互いに直交する方向に延在する配
   線を敷設したことを特徴とする半導体集積回路装置。
3. 【請求項３】　　所定の機能ブロックとそれを囲繞する
   配線領域とが配置された半導体チップ上に三層以上の配
   線層を有する半導体集積回路装置であって、前記機能ブ
   ロックを互いに交差する二本の対角線によって四分割し
   てなる分割領域毎に、前記機能ブロックの構成要素であ
   る複数の基本ブロックを機能ブロックの中心から外周方
   向に沿って並設したことを特徴とする半導体集積回路装
   置。