JP2752152B2 - スタンダードセルライブラリ及びそれを用いた自動配置配線方法 - Google Patents
スタンダードセルライブラリ及びそれを用いた自動配置配線方法Info
- Publication number
- JP2752152B2 JP2752152B2 JP1109051A JP10905189A JP2752152B2 JP 2752152 B2 JP2752152 B2 JP 2752152B2 JP 1109051 A JP1109051 A JP 1109051A JP 10905189 A JP10905189 A JP 10905189A JP 2752152 B2 JP2752152 B2 JP 2752152B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- library
- cell
- layer
- standard cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は多層配線を用いたスタンダードセルライブラ
リに関するもので、特に階層的な手法を用いて大規模な
LSIを自動配置配線する様な場合に用いられるものであ
る。
リに関するもので、特に階層的な手法を用いて大規模な
LSIを自動配置配線する様な場合に用いられるものであ
る。
（従来の技術） 近年、大規模論理LSI（集積回路）において、スタン
ダードセルを用いた自動配置配線を行なう手法がとられ
ている。これはあらかじめAND,NOR回路といった基本と
なるセルを手書きによってパターンとして用意してお
き、それをライブラリ形式で電算機に登録しておき、LS
Iのネット情報を電算機に入れて、電算機上でセルの配
置及び配線を行うものである。スタンダードセル方式に
おいて電源の配置は、第３図（ａ）とか他のセル同志を
ロウ（行）状に並べて行ない、ロウとロウは他の配線と
同じ様に電算機で配線するのが主である。また配線には
Alを用いた２層配線が主流であり配線は異る層を用いる
事により交差することが可能である。スタンダードセル
内の電源は上記に述べた様にセル同志を並べて行うた
め、ライブラリ内での電源用の層は統一されている必要
がある。第３図においてAl1は第１層Al配線とその方
向、Al2は第２層Al配線とその方向を示し、３が第１層A
l配線１と第２層Al配線２との接続部を示している。
ダードセルを用いた自動配置配線を行なう手法がとられ
ている。これはあらかじめAND,NOR回路といった基本と
なるセルを手書きによってパターンとして用意してお
き、それをライブラリ形式で電算機に登録しておき、LS
Iのネット情報を電算機に入れて、電算機上でセルの配
置及び配線を行うものである。スタンダードセル方式に
おいて電源の配置は、第３図（ａ）とか他のセル同志を
ロウ（行）状に並べて行ない、ロウとロウは他の配線と
同じ様に電算機で配線するのが主である。また配線には
Alを用いた２層配線が主流であり配線は異る層を用いる
事により交差することが可能である。スタンダードセル
内の電源は上記に述べた様にセル同志を並べて行うた
め、ライブラリ内での電源用の層は統一されている必要
がある。第３図においてAl1は第１層Al配線とその方
向、Al2は第２層Al配線とその方向を示し、３が第１層A
l配線１と第２層Al配線２との接続部を示している。
（発明が解決しようとする課題） 上記の様にスタンダードセルライブラリの電源VDD,VS
Sに用いられるAlの層はライブラリ内でどれかの層に統
一されている。セルをロウ状に並べて配置するため自然
にAlの走る方向というものが発生する。第３図の様に例
えば電源を１層Alで行うとすると、ロウ方向は１層、カ
ラム方向は２層のAlで行うというルールが起こる。この
方向で配線する事により同じ層同志のぶつかりが防がれ
るためである。
Sに用いられるAlの層はライブラリ内でどれかの層に統
一されている。セルをロウ状に並べて配置するため自然
にAlの走る方向というものが発生する。第３図の様に例
えば電源を１層Alで行うとすると、ロウ方向は１層、カ
ラム方向は２層のAlで行うというルールが起こる。この
方向で配線する事により同じ層同志のぶつかりが防がれ
るためである。
しかし大規模なLSIになると階層的設計手法が用いら
れる。これは第４図のようにLSIをチップ11内で幾つか
のブロック例えば121〜124に分類し、まずブロック内で
の配置配線を行い、既にブロック内を完成させておいて
からそれらのブロックを配置配線してLSI全体を組上げ
る方式である。ここで問題となるのは最適な配置を行う
為にこのブロック例えば122の回転が生じる場合であ
り、こうなると先に述べたAlの方向性というものが失わ
れてしまう。
れる。これは第４図のようにLSIをチップ11内で幾つか
のブロック例えば121〜124に分類し、まずブロック内で
の配置配線を行い、既にブロック内を完成させておいて
からそれらのブロックを配置配線してLSI全体を組上げ
る方式である。ここで問題となるのは最適な配置を行う
為にこのブロック例えば122の回転が生じる場合であ
り、こうなると先に述べたAlの方向性というものが失わ
れてしまう。
そのためブロック間配線において異る層へのつなぎ換
えが必要となり、Al層を連結するビア（VIA）が大量発
生することになる。すると当然ビアによるスペースも余
分に発生するし、コンタクト抵抗による信号遅延等の問
題も起きる。電源などはブロック毎の配線チャネルに幹
線として第５図の様に通すのだが、これもブロック回転
の為ムダな回避を行わなければならない。さらにこの様
に処理が複雑化するため電算機による処理時間も不必要
に長くなる。さらに層の連結におけるLSI作成の工程で
おこるミスの確率も高くなり、歩留りが悪化する可能性
もある。
えが必要となり、Al層を連結するビア（VIA）が大量発
生することになる。すると当然ビアによるスペースも余
分に発生するし、コンタクト抵抗による信号遅延等の問
題も起きる。電源などはブロック毎の配線チャネルに幹
線として第５図の様に通すのだが、これもブロック回転
の為ムダな回避を行わなければならない。さらにこの様
に処理が複雑化するため電算機による処理時間も不必要
に長くなる。さらに層の連結におけるLSI作成の工程で
おこるミスの確率も高くなり、歩留りが悪化する可能性
もある。
本発明は従来技術の問題点を解決し、容易なブロック
間配線ができ、かつ高集積度をもち、歩留りの良いLSI
を自動配置配線できるようにしたものである。
間配線ができ、かつ高集積度をもち、歩留りの良いLSI
を自動配置配線できるようにしたものである。
［発明の構成］ （課題を解決するための手段と作用） 本発明は、スタンダードセル方式の自動配置配線のシ
ステムで、端子位置、端子名、セル外形、セル名、セル
の論理的接続の等価なものをもつライブラリを複数個も
ち、これらライブラリには、配線端子、電源が互に異な
る配線層を用いて構成されるライブラリを含むことを特
徴とするスタンダードセルライブラリである。また本発
明は、スタンダードセル方式の自動配置配線のシステム
で、端子位置、端子名、セル外形、セル名、セルの論理
的接続の等価なものをもつライブラリを複数個もち、こ
れらライブラリには、配線端子、電源が互に異なる配線
層を用いて構成されるライブラリを含み、或るライブラ
リによるブロック内配線終了後、上記とは異なるライブ
ラリを指定して配線することを特徴とする自動配置配線
方法である。
ステムで、端子位置、端子名、セル外形、セル名、セル
の論理的接続の等価なものをもつライブラリを複数個も
ち、これらライブラリには、配線端子、電源が互に異な
る配線層を用いて構成されるライブラリを含むことを特
徴とするスタンダードセルライブラリである。また本発
明は、スタンダードセル方式の自動配置配線のシステム
で、端子位置、端子名、セル外形、セル名、セルの論理
的接続の等価なものをもつライブラリを複数個もち、こ
れらライブラリには、配線端子、電源が互に異なる配線
層を用いて構成されるライブラリを含み、或るライブラ
リによるブロック内配線終了後、上記とは異なるライブ
ラリを指定して配線することを特徴とする自動配置配線
方法である。
即ち本発明は、セルライブラリでセル外形，端子位置
等が同一のものを複数個用意し、互に端子の層、電源の
層をライブラリによって変える。このライブラリの一つ
を使ってブロック内配置配線を行っておき、LSI全体の
ブロック配置を行なうが、ブロックの回転がある場合、
ブロック同志、同一の層で同一の方向になる様にブロッ
ク毎でライブラリを切り換える。全ブロックでAlの層が
同一の方向に流れるように変換終了後、ブロック間配線
を実行する。このことにより同一の配線で不必要な層切
り換えが無くなり、高集積で歩留りの良いLSIを自動設
計する事が可能である。
等が同一のものを複数個用意し、互に端子の層、電源の
層をライブラリによって変える。このライブラリの一つ
を使ってブロック内配置配線を行っておき、LSI全体の
ブロック配置を行なうが、ブロックの回転がある場合、
ブロック同志、同一の層で同一の方向になる様にブロッ
ク毎でライブラリを切り換える。全ブロックでAlの層が
同一の方向に流れるように変換終了後、ブロック間配線
を実行する。このことにより同一の配線で不必要な層切
り換えが無くなり、高集積で歩留りの良いLSIを自動設
計する事が可能である。
［実施例］ 以下図面を参照して本発明の一実施例を説明する。第
１図は同実施例のスタンタードセルであるが、ここで前
記従来例と対応する個所には同一符号を用いる。即ち第
１図（ａ）はセルライブラリＡの中にあるスタンダード
セルの一例であり、同図（ｂ）はセルライブラリＢの中
にあるスタンダードセルの一例である。ここでは図を分
かりやすくかつ見やすくするため内部の回路は省略し、
電源と外部端子と内部回路を表す記号にて示してある。
図中斜線でハッチングをほどこしてある部分21を第１層
Al配線とし、白ぬきで表してある部分22を第２層Al配線
と定義する。第１図（ａ）と（ｂ）は端子位置，端子
名，セル外形とも互に全く同一である。ただし電源と端
子に用いているAlの層が逆になっている。この様なライ
ブラリA,Bをあらかじめ電算機に登録しておく。ブロッ
ク内配置配線は例えばライブラリＡを用いて行う。こう
して出来たブロックを配置して90゜回転が起こった場
合、（例えば第４図の122の如く）回転が発生したブロ
ックに対してライブラリの交換及び配線で用いたAlの層
変換をCAD処理によって行う。この処理自体は自動配線
と比べると非常に容易なものとなる。こうしてAlの層の
方向性を統一した後、ブロック間配線を行う。このブロ
ック間配線は配線領域でもAlの層の方向が全体で統一さ
れているため非常に簡単なものとなる。また第２図に表
す様なAlのつなぎ換えが決して起らないため、処理フロ
ーが単純になる。
１図は同実施例のスタンタードセルであるが、ここで前
記従来例と対応する個所には同一符号を用いる。即ち第
１図（ａ）はセルライブラリＡの中にあるスタンダード
セルの一例であり、同図（ｂ）はセルライブラリＢの中
にあるスタンダードセルの一例である。ここでは図を分
かりやすくかつ見やすくするため内部の回路は省略し、
電源と外部端子と内部回路を表す記号にて示してある。
図中斜線でハッチングをほどこしてある部分21を第１層
Al配線とし、白ぬきで表してある部分22を第２層Al配線
と定義する。第１図（ａ）と（ｂ）は端子位置，端子
名，セル外形とも互に全く同一である。ただし電源と端
子に用いているAlの層が逆になっている。この様なライ
ブラリA,Bをあらかじめ電算機に登録しておく。ブロッ
ク内配置配線は例えばライブラリＡを用いて行う。こう
して出来たブロックを配置して90゜回転が起こった場
合、（例えば第４図の122の如く）回転が発生したブロ
ックに対してライブラリの交換及び配線で用いたAlの層
変換をCAD処理によって行う。この処理自体は自動配線
と比べると非常に容易なものとなる。こうしてAlの層の
方向性を統一した後、ブロック間配線を行う。このブロ
ック間配線は配線領域でもAlの層の方向が全体で統一さ
れているため非常に簡単なものとなる。また第２図に表
す様なAlのつなぎ換えが決して起らないため、処理フロ
ーが単純になる。
［発明の効果］ 以上のように配線に用いているAlの層と電源に用いる
Alの層が入れ換っただけのライブラリを作っておくこと
でブロック間配線が非常に簡単な処理フローで行う事が
できる様になり、電算機の処理が高速になる。またパタ
ーン的には配線が不必要にAlの層を換えることなく接続
でき、ビアに要する面積を極力減らすことができる。ま
た電源ラインもAlの層を換える回数が減り、整然とした
パターンを作ることができる。また電源が強化する効果
も期待できる。配線についても同じ事が言える。さらに
ビアの数を減らすことでLSI製造工程でビアによる不良
を減らし、未配線等の不良が出にくくなって歩留り向上
の効果もある。
Alの層が入れ換っただけのライブラリを作っておくこと
でブロック間配線が非常に簡単な処理フローで行う事が
できる様になり、電算機の処理が高速になる。またパタ
ーン的には配線が不必要にAlの層を換えることなく接続
でき、ビアに要する面積を極力減らすことができる。ま
た電源ラインもAlの層を換える回数が減り、整然とした
パターンを作ることができる。また電源が強化する効果
も期待できる。配線についても同じ事が言える。さらに
ビアの数を減らすことでLSI製造工程でビアによる不良
を減らし、未配線等の不良が出にくくなって歩留り向上
の効果もある。
【図面の簡単な説明】 第１図は本発明の一実施例を説明するためのスタンダー
ドセルの平面図、第２図は異なるAl配線の交差部を示す
平面図、第３図は従来のスタンダードセルと、スタンダ
ードセルを用いた配置配線状態を示す平面図、第４図は
ブロックが90゜回転した場合の配線状態説明図、第５図
（ａ）は同詳細図、同図（ｂ）はその丸印部分の詳細図
である。 21……第１層Al配線（アルミニウム）配線、22……第２
層Al配線。
ドセルの平面図、第２図は異なるAl配線の交差部を示す
平面図、第３図は従来のスタンダードセルと、スタンダ
ードセルを用いた配置配線状態を示す平面図、第４図は
ブロックが90゜回転した場合の配線状態説明図、第５図
（ａ）は同詳細図、同図（ｂ）はその丸印部分の詳細図
である。 21……第１層Al配線（アルミニウム）配線、22……第２
層Al配線。
Claims (2)
- 【請求項１】スタンダードセル方式の自動配置配線のシ
ステムで、端子位置、端子名、セル外形、セル名、セル
の論理的接続の等価なものをもつライブラリを複数個も
ち、これらライブラリには、配線端子、電源が互に異な
る配線層を用いて構成されるライブラリを含むことを特
徴とするスタンダードセルライブラリ。 - 【請求項２】スタンダードセル方式の自動配置配線のシ
ステムで、端子位置、端子名、セル外形、セル名、セル
の論理的接続の等価なものをもつライブラリを複数個も
ち、これらライブラリには、配線端子、電源が互に異な
る配線層を用いて構成されるライブラリを含み、或るラ
イブラリによるブロック内配線終了後、上記とは異なる
ライブラリを指定して配線することを特徴とする自動配
置配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109051A JP2752152B2 (ja) | 1989-05-01 | 1989-05-01 | スタンダードセルライブラリ及びそれを用いた自動配置配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109051A JP2752152B2 (ja) | 1989-05-01 | 1989-05-01 | スタンダードセルライブラリ及びそれを用いた自動配置配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02291148A JPH02291148A (ja) | 1990-11-30 |
| JP2752152B2 true JP2752152B2 (ja) | 1998-05-18 |
Family
ID=14500364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1109051A Expired - Fee Related JP2752152B2 (ja) | 1989-05-01 | 1989-05-01 | スタンダードセルライブラリ及びそれを用いた自動配置配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2752152B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4610313B2 (ja) | 2004-11-29 | 2011-01-12 | 富士通セミコンダクター株式会社 | 半導体集積回路の設計方法 |
-
1989
- 1989-05-01 JP JP1109051A patent/JP2752152B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02291148A (ja) | 1990-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003832B1 (ko) | 반도체 집적회로장치의 배선방법 | |
| US7523436B2 (en) | Semi-custom-made semiconductor integrated circuit device, method for customization and method for redesign | |
| JPH084111B2 (ja) | トリー内部配線の決定方法 | |
| JP2742735B2 (ja) | 半導体集積回路装置およびそのレイアウト設計方法 | |
| JPH0480538B2 (ja) | ||
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| US6414852B1 (en) | Integrated circuit and method of design thereof | |
| JP2752152B2 (ja) | スタンダードセルライブラリ及びそれを用いた自動配置配線方法 | |
| JPH0348669B2 (ja) | ||
| JP3651654B2 (ja) | 機能マクロ及びその設計方法、及び半導体装置の設計方法 | |
| JPS61283143A (ja) | 半導体集積回路 | |
| JPH02205342A (ja) | 機能ブロック上を通過する配線の配線方法 | |
| JPH04280471A (ja) | マスタースライス方式の半導体集積回路装置 | |
| JP2901311B2 (ja) | 半導体集積回路 | |
| JPS6248042A (ja) | マスタ−スライス方式半導体集積回路 | |
| JP2947219B2 (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JPS61198758A (ja) | 半導体集積回路の製造方法 | |
| JP2003023082A (ja) | 半導体集積回路装置の階層レイアウト設計方法およびその方法をコンピュータに実行させるプログラム | |
| JPH03255665A (ja) | 半導体集積回路装置 | |
| JPH11307639A (ja) | 半導体集積回路の電源回路及び電源配線方法並びに電源配線手順を実行するプログラムを記録した記録媒体 | |
| JPH0329343A (ja) | 半導体集積回路の配線方法 | |
| JP2000068380A (ja) | 半導体集積回路装置 | |
| JPH06151590A (ja) | 半導体集積回路装置 | |
| JPH0485933A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6193649A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |