JPH02122527A - 半導体集積回路の配線方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、計算機を用いて自動配線される半導体集結回
路の配線方法に係わり、特に配線幅に対して接続穴を大
きくするのに有効な半導体集積回路の配線方法に関する
。

（従来の技術）。

ゲートアレイ、スタンダードセル等を代表例とする自動
配線される半導体集積回路は、計算機処理を容易化する
ため、大部分の配線層を一定幅とし、上下の配線層間を
接続する接続穴も一定の形状としている。現在一般的に
採用されている配線層と接続穴との関係においては、接
続穴周囲の金属パターンの幅が配線層の金属パターンの
幅より若干（高々　１．５倍程度）広くなっている。

このような配線規則の下に自動配線を行う方法としては
、第５図に示すように３種類の方式がある。即ち金属配
線層の幅をｗ、接続穴周囲の金属パターンの幅をＶ、同
一層金属配線層間の最小間隔をｄとするとき、第５図（
ａ）のように（ｖ＋ｄ）間隔の仮想配線格子上で配線す
る方式、同図（ｂ）のように（ｗ／２＋ｖ／２＋ｄ）間
隔の格子上で接続穴の隣接を禁止しながら配線する方式
、同図（Ｃ）のように特に格子を設けずに配線する方式
である。なお、図中５０は仮想配線格子、５１は第１層
金属配線層、５２は第２層金属配線層、５３は接続穴、
５４は接続穴周囲の金属パターンを示している。

半導体集積回路の配線は微細化される傾向にあるが、微
細化が進むに伴って配線抵抗が動作速度を規定する主因
子になること、さらに微細化が進めば接続穴の抵抗が他
の配線部分の抵抗に比して増大することが計算上明らか
である。

接続穴の抵抗はその寸法が小さくなるほど大きくなるの
で、微細化に伴って、配線層の幅と接続穴の幅とが相似
的に縮小するのではなく、抵抗を少なくするために接続
穴が比較的大きなままで残ることが予想される。このと
き、前述の格子を用いた配線方式（ａ）又は（ｂ）を踏
襲していては、配線層の幅の減少分はどには格子間隔が
減少せず、配線層間の無駄なスペースが増大してしまう
。また、格子を用いない配線方式（Ｃ）においては、上
記の問題は生じないが、配線層及び接続穴が不規則な位
置を占めるため、計算機の処理時間や使用メモリ等が、
格子を用いた配線方式に比べて大きいという欠点がある
。

（発明が解決しようとする課題） このように従来、仮想配線格子を用いた配線方式では、
配線層の幅に対して接続穴が比較的大きくなったときに
、十分有効な配線を行うことができないという問題があ
った。また、格子を用いない配線方式では、計算機の処
理時間。

使用メモリ等が増大するという問題があった。

本発明は上記事情を考慮してなされたもので、その目的
とするところは、仮想配線格子を用いた配線方式の利点
を保ちつつ、配線領域を有効に利用することのできる半
導体集積回路の配線方法を提供することにある。

［発明の構成］ （課題を解決するための手段） 計算機で自動配線される半導体集積回路の配線方式にお
いて、各層について、配線層の幅をｗ、接続穴周囲の金
属パターンの幅をｖ１各層における配線層や接続穴周囲
の金属パターン等の隣接する最小間隔をｄとする。

第１の発明は、Ｖ≧ｎｗ＋　（ｎ−１）　ｄ　（ｎは２
以上の整数）の関係を保ち、（ｖ＋ｄ）／ｎの間隔の仮
想配線格子を設定して、配線の中心線が格子線上に重な
るように自動配線する方法である。

第２の発明は、ｖ−ｎｗ＋　（ｎ−１）　ｄ（ｎは２以
上の整数）となるように設計ルールを選ぶようにする方
法である。その際、配線するためにいかなる格子を使う
か、あるいは格子を使わずに配線するかは問わない。

第３の発明は、格子間隔を（ｗ＋ｄ）に設定して各配線
層を配線し、且つこの設定において接続穴周囲の金属パ
ターンの幅Ｖをｖ　−’；ｌ　ｗ　＋ｄに設定するよう
にした方法である。

（作　用） 第１乃至第３の発明のいずれにおいても、接続穴の大き
さが従来に比べて格段に大きい。即ち、従来は接続穴周
囲の金属パターンの幅Ｖは配線層の幅Ｗの高々　１．５
程度であるが、本発明ではＷの２倍以上（最低でも２ｗ
＋ｄ）とすることができる。このため、配線が微細化し
た際に起きる接続穴における抵抗の増大を防止すること
ができる。

第１の発明においては、仮想配線格子の間隔が（ｖ＋ｄ
）／ｎであり、従来の方式を拡張したときの格子間隔（
ｖ　十ｄ）に比べて半分以下の格子間隔で配線できるた
め、大幅に集積度が向上する。

第２の発明においては、ｖ−ｎｗ＋　（ｎ−１）ｄであ
るため、仮に第１の発明と同じ間隔の格子を考えると、
その間隔は（ｖ＋ｄ）／ｎ−ｔｎｗ＋　（ｎ−１）ｄ＋
ｄｌ　／ｎ＝ｗ＋ｄとなるが、これは第２の発明の設計
ルールにおける配線層間の最小間隔である。従って、第
２の発明において配線層を最小間隔に圧縮して配線する
ようにすれば、自動的に格子上に重なった配線となり、
高密度で格子から外れない配線が可能となる。

第３の発明においては、全ての配線層の幅を等しくｗと
した状態で、隣接する配線層間が最小間隔ｄとなるよう
に仮想配線格子ピッチを（ｗ＋ｄ）とし、さらに接続穴
周囲の金属パターンの幅をｖ　＝　２　ｗ　＋　ｄとし
ている。従って、第２の発明と同様に配線間隔を最小に
圧縮することができ、且つ高密度で格子から外れない配
線が可能となる。

（実施例） 以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例方法を説明するためのもので
、半導体集積回路の一部分における配線パターンの例を
示す平面図である。なお、この図は第１の発明の実施例
でもあり、第２の発明の実施例でもあり、さらに第３の
発明の実施例でもある。

この実施例においては、２層金属配線が用いられており
、説明の簡単のため第１層金属配線層（下層配線）１１
及び第２層金属配線層（上層配線）１２について同一の
設計ルールが用いられているものとする。各金属配線層
１１゜１２共に、配線幅ｗ、接続穴１３の周囲の金属パ
ターン１４の幅Ｖ、同−層金属配線層の間隔ｄの関係は
、ｖ　−２ｗ　＋　ｄとなっている。即ち、ｖ　−ｎ　
ｗ　＋　（ｎ−１）　ｄ の式においてｎｍ２となっている。

この実施例によれば、同一層における配線層同志は最小
間隔で設置できるため、スペースが有効に利用できる。

また、周囲の余裕゛を含めた接続穴周囲の金属パターン
１４は配線層１１゜１２の２倍以上の幅を持つため、接
続穴１３の面積が大きく、接続穴１３における抵抗を十
分低くすることができる。また、各配線層の中心線は一
定間隔の仮想配線格子１０上にあるため、従来方式の利
点である配線の容易性も損なわれない。また、接続穴１
３の中心点は、配線層の中心線を設置する格子１０上で
はなく、格子１０の中間に設置される。つまり、接続穴
周囲の金属パターン１４は、格子１０からなる最小矩形
を包含するように配置される。

第１図のような配線を第１の発明を使って実現するため
の配線の方法の一例として、基本的配線手法の一つであ
る迷路法を例にとって説明する。通常の２層迷路法と同
様に、第２図に示す如く２層の格子平面２１．２２を用
意する。

各平面２１．２２内を格子に切る。格子間隔は上述した
ように（ｖ十ｄ）／２である。通常の迷路法と同様に探
索の始点から順次ラベルを付けていくが、異なった層に
探索を進める際には注意を要する。即ち、異なる層間の
移動には接続穴が必要であって、本例では接続穴は縦横
にそれぞれ配線２本分の格子を占有することから、接続
穴のためには、縦横計４つの格子を確保する必要がある
。第２図において、ａからｂ（或いはｂからａ）に探索
を進めるためには、例えばＣと示しである格子に障害物
が無いことを確認する必要がある。一般的には、ａ、ｂ
を含む４格子（第１層、第２層を別々に数えれば８格子
）のいずれか（４通りの場所がある）に障害物がないこ
とを確認すればよい。

以上のように異なる層に探索を進める場合を除けば、通
常の迷路法と同様に処理できる。以上、迷路法を例にと
って説明したが、第１の発明は線分探索法、チャネル配
線法等の他の配線手法にも容易に適用できる。

次に、第１図のような配線を第２の発明を使って実現す
るための配線方法の一例として、シンボリック配線とコ
ンパクションを組み合わせた方法を説明する。まず、第
３図のようにシンボリック配線を行う。第３図は第１図
と同じ接続の配線である。このシンボリック配線を実パ
ターンで幅付けし、さらに縦横に圧縮すれば、第１図の
配線が得られる。ここで、得られた配線が（ｖ＋ｄ）／
２の間隔の格子上に乗っている理由について以下に説明
する。本例においてはｖ−２ｗ＋ｄであることから、第
４図のように、接続穴周囲の金属パターン１４が配線２
本分の領域を占めている。従って、完全にコンパクショ
ンをすれば、即ち、隣接する金属パターン間の間隔を最
小間隔ｄにすれば、配線に隣接する配線も、接続穴に隣
接する配線も、必ず（ｗ　十ｄ　）の間隔の格子上に乗
る。

かくして本実施例方法によれば、接続穴周囲の金属パタ
ーンの幅を配線幅の２倍以上に大きくすることができ、
しかも配線間隔は最小間隔ｄ若しくはそれに近い値に設
定することができる。従って、配線の微細化に伴って配
線幅が小さくなっても、接続穴における抵抗を十分小さ
くすることができ、さらに従来の格子を用いた配線方式
の長所を失うことなく無駄なスペースのない高密度の配
線を得ることができる。

なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記第１及び第２の発明は、必ずしも全て
の配線層の幅が一定である必要はなく、場所により配線
層の幅が異なるものにも適用することができる。また、
接続穴周囲の金属パターンの幅Ｖはｖ　−２ｗ　＋　ｄ
に限るものではなく、第２及び第３の発明ではｖ　−ｎ
ｗ＋　（ｎ−１）ｄ　（ｎは２以上の整数）を満足する
ものであればよく、第１の発明では■≧ｎｗ＋　（ｎ−
１）ｄ　（ｎは２以上の整数）を満足するものであれば
よい。その他、本発明の要旨を逸脱しない範囲で、種々
変形して実施することができる。

［発明の効果］ 以上述べたように本発明によれば、半導体集積回路の配
線の微細化に伴って接続穴が比較的大きなままで残った
場合にも、従来の格子を用いた配線方式の長所を失うこ
となく無駄なスペースのない高密度の配線を得ることが
できる。

【図面の簡単な説明】

第１図は本発明によって実現される配線の一例を示す平
面図、第２図は迷路法を説明するための模式図、第３図
はシンボリック配線を説明するための模式図、第４図は
コンパクションを説明するための模式図、第５図は従来
の配線方法を説明するための平面図である。 １０・・・仮想配線格子、１１・・・第１層金属配線層
（下層配線）、１２・・・第２層金属配線層（上層配線
）　１３・・・接続穴、１４・・・金属パターン、２１
．２２・・・格子平面。 第 図 （ａ） （ｃ） 第５図

Claims (3)

【特許請求の範囲】
1. （１）基板上に配線層パターンと共に、上下配線層接続
   穴の周囲の金属パターンを配置配線する半導体集積回路
   の配線方法において、前記各配線層における接続穴周囲
   の金属パターンの幅ｖを、該配線層の幅の２以上の整数
   ｎ倍と、該配線層の最小間隔ｄの（ｎ−１）倍とを加え
   た長さ以上とし、自動配線のための仮想配線格子の間隔
   を（ｖ＋ｄ）／ｎとしたことを特徴とする半導体集積回
   路の配線方法。
2. （２）基板上に配線層パターンと共に、上下配線層接続
   穴の周囲の金属パターンを配置配線する半導体集積回路
   の配線方法において、前記各配線層における接続穴周囲
   の金属パターンの幅ｖを、該配線層の幅の２以上の整数
   ｎ倍と、該配線層の最小間隔ｄの（ｎ−１）倍とを加え
   た長さに等しくし、前記各配線層を最小間隔ｄで配線す
   るようにしたことを特徴とする半導体集積回路の配線方
   法。
3. （３）基板上に配線層パターンと共に、上下配線層接続
   穴の周囲の金属パターンを配置配線する半導体集積回路
   の配線方法において、前記配線層の幅をｗ、隣接する配
   線に許容される最小間隔をｄとするとき、（ｗ＋ｄ）の
   格子ピッチで各配線層を配線し、前記前記接続穴周囲の
   金属パターンを前記（ｗ＋ｄ）ピッチの格子からなる最
   小矩形を包含するように配置し、且つ該パターンの幅ｖ
   をｖ＝２ｗ＋ｄに設定したことを特徴とする半導体集積
   回路の配線方法。