CN108155176B - 防光干扰的半导体芯片的制作方法 - Google Patents

防光干扰的半导体芯片的制作方法 Download PDF

Info

Publication number
CN108155176B
CN108155176B CN201711398705.3A CN201711398705A CN108155176B CN 108155176 B CN108155176 B CN 108155176B CN 201711398705 A CN201711398705 A CN 201711398705A CN 108155176 B CN108155176 B CN 108155176B
Authority
CN
China
Prior art keywords
layer
passivation layer
light shielding
passivation
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201711398705.3A
Other languages
English (en)
Other versions
CN108155176A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Wuxin Technology Holding Group Co ltd
Original Assignee
Shenzhen Jingte Smart Manufacturing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jingte Smart Manufacturing Technology Co ltd filed Critical Shenzhen Jingte Smart Manufacturing Technology Co ltd
Priority to CN201711398705.3A priority Critical patent/CN108155176B/zh
Publication of CN108155176A publication Critical patent/CN108155176A/zh
Application granted granted Critical
Publication of CN108155176B publication Critical patent/CN108155176B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides

Abstract

本发明提供了一种防光干扰的半导体芯片的制作方法，包括：在硅衬底表面制作金属走线和压焊块；在所述金属走线和所述压焊块表面覆盖第一钝化层；在所述第一钝化层表面形成遮光层；在所述遮光层表面形成第二钝化层；对所述第一钝化层、所述遮光层和所述第二钝化层进行刻蚀，以在所述压焊块表面形成打线开口。采用本发明提供的方法可以提高半导体芯片的可靠性和稳定性，并且工艺较为简单且可以有效降低整体制作成本。

Description

防光干扰的半导体芯片的制作方法
【技术领域】
本发明涉及半导体芯片制造技术领域，特别地，涉及一种防光干扰的半导体芯片的制作方法。
【背景技术】
对于有些半导体芯片来说，是应用在有光线照射的场合，此时，光线对芯片的照射会造成芯片工作的异常。诸如发光二极管(LED)驱动控制芯片，LED灯是将几个LED芯片和LED驱动控制芯片共同封装在透明的环氧树脂内，此类产品的驱动控制芯片外没有不透明树脂封装，在光照的环境下驱动控制芯片的漏电流会增大，导致部分控制芯片出现功能异常，由于漏电流增大，表现为LED灯的工作出现异常。
为了解决这种问题，目前有一种办法：通过在钝化层表面生长一层金属，比如铝(Al)，然后光刻刻蚀这层金属，再刻蚀钝化层。依靠钝化层表面的这层不透光的金属层来遮光。其中，为了降低压焊块区域打线的金属线与钝化层表层遮光金属短路的风险，需要将钝化层的刻开区设置的小于遮光金属层的刻开区。
这种做法虽然能解决光的照射对芯片的影响，但是还是有一些明显的缺陷：
一、钝化层表面的金属层是裸露的，容易造成一些短路现象，诸如封装打线时的金属连线与钝化层表面的金属层短路。
二、芯片在存储、运输过程中，钝化层表面的金属层容易与空气中水汽结合，产生腐蚀。
三、对于钝化层表面的金属，为了使得钝化层的刻开窗口小于遮光金属层的刻开窗口，需要做单独的光刻、刻蚀、去胶步骤，工艺复杂。
四、由于增加了钝化层表面的金属，以及一系列工序，制造成本比较高。
有鉴于此，有必要提供一种防光干扰的半导体芯片的制作方法，以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种防光干扰的半导体芯片的制作方法。
本发明提供的防光干扰的半导体芯片的制作方法，包括：在硅衬底表面制作金属走线和压焊块；在所述金属走线和所述压焊块表面覆盖第一钝化层；在所述第一钝化层表面形成遮光层；在所述遮光层表面形成第二钝化层；对所述第一钝化层、所述遮光层和所述第二钝化层进行刻蚀，以在所述压焊块表面形成打线开口。
作为在本发明提供的防光干扰的半导体芯片的制作方法的一种改进，在一种优选实施例中，所述第二钝化层、所述遮光层和所述第一钝化层形成位于所述硅衬底表面的复合遮光钝化膜层。
作为在本发明提供的防光干扰的半导体芯片的制作方法的一种改进，在一种优选实施例中，所述遮光层与所述第一钝化层和所述第二钝化层之间的刻蚀选择比低于预设值。
作为在本发明提供的防光干扰的半导体芯片的制作方法的一种改进，在一种优选实施例中，所述遮光层为TiN层。
作为在本发明提供的防光干扰的半导体芯片的制作方法的一种改进，在一种优选实施例中，所述第一钝化层为PETEOS膜层。
作为在本发明提供的防光干扰的半导体芯片的制作方法的一种改进，在一种优选实施例中，所述第二钝化层的材料与所述第一钝化层不同。
作为在本发明提供的防光干扰的半导体芯片的制作方法的一种改进，在一种优选实施例中，所述第二钝化层为氮化硅层。
作为在本发明提供的防光干扰的半导体芯片的制作方法的一种改进，在一种优选实施例中，所述压焊块表面的所述第一钝化层、所述遮光层和所述第二钝化层通过同一个刻蚀工序进行刻蚀，以形成所述打线开口。
作为在本发明提供的防光干扰的半导体芯片的制作方法的一种改进，在一种优选实施例中，所述金属走线与所述压焊块为位于所述硅衬底表面的同一个金属层制作而成。
作为在本发明提供的防光干扰的半导体芯片的制作方法的一种改进，在一种优选实施例中，所述金属走线制作在所述硅衬底的中间区域表面，而所述压焊块制作在所述硅衬底的边缘区域表面
相较于现有技术，本申请提供的防光干扰的半导体芯片的制作方法通过对半导体芯片的制造工艺流程进行改进，通过在生长钝化层的过程中，在钝化层中间增加一层比较薄的遮光层，且所述遮光层采用与钝化层的刻蚀选择比较低的材料制成(比如TiN层)，然后进行正常的钝化层刻蚀工序，将所述钝化层和所述遮光层一起刻蚀。由于所述遮光层设置在钝化层中间，因此不会出现现有技术的金属层裸露在外而可能发生的短路或者腐蚀的问题，所以所述半导体芯片的可靠性和稳定性均比较高。并且在进行钝化层刻蚀时，由于所述遮光层与钝化层的刻蚀选择比较低，所以不需要专门进行一次遮光层的刻蚀，工艺较为简单且可以有效降低整体制作成本。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图：
图1为本发明提供的防光干扰的半导体芯片的制作方法一种实施例的流程示意图；
图2～图6为图1所示的防光干扰的半导体芯片的制作方法各个工艺步骤的示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为解决现有技术应用在存在光干扰环境的半导体芯片在表面采用裸露金属层遮光所存在的一系列问题，本发明提供了一种防光干扰的半导体芯片的制作方法，其通过对半导体芯片的制造工艺流程进行改进，通过在生长钝化层的过程中，在钝化层中间增加一层比较薄的遮光层，且所述遮光层采用与钝化层的刻蚀选择比较低的材料制成(比如TiN层)，然后进行正常的钝化层刻蚀工序，将所述钝化层和所述遮光层一起刻蚀。由于所述遮光层设置在钝化层中间，因此不会出现现有技术的金属层裸露在外而可能发生的短路或者腐蚀的问题，并且在进行钝化层刻蚀时，由于所述遮光层与钝化层的刻蚀选择比较低，所以不需要专门进行一次遮光层的刻蚀，工艺较为简单且可以有效降低整体制作成本。
请参阅图1，其为本发明提供的防光干扰的半导体芯片的制作方法一种实施例的流程示意图。具体地，所述防光干扰的半导体芯片的制作方法主要包括以下步骤：
步骤S1，在硅衬底表面制作金属走线和压焊块；
如图2所示，在步骤S1中，首先一个硅衬底，并且在所述硅衬底制作芯片内部电路；接着，所述硅衬底表面分别形成金属走线和压焊块，其中，所述金属走线用于实现所述压焊块与芯片内部电路的连接以及所述芯片内部电路之间的互连；所述压焊块用于与进行金属打线从而可以连接外部电路。
在具体实施例中，所述金属走线和所述压焊块可以制作在同一层，其中，所述压焊块可以制作在所述硅衬底的边缘区域表面，而所述金属走线可以制作在所述硅衬底的中间区域表面，二者没有交叠，如图2所示。在其他替代实施例中，所述金属走线还可以跟所述压焊块制作在不同金属层，其中二者之间可以通过绝缘介质层进行电性隔离。
步骤S2，在所述金属走线和所述压焊块表面覆盖第一钝化层；
具体地，请参阅图3，在本步骤中，所述第一钝化层可以具体为PETEOS(PasmaEnhanced Tetraethyl Orthosilicate，等离子增强型正硅酸乙酯)膜层，其可以直接在所述硅衬底表面生长而成，且所述PETEOS的厚度至少保证其可以完全覆盖所述硅衬底表面的金属走线和压焊块。
步骤S3，在所述第一钝化层表面形成遮光层；
具体地，请参阅图4，在本实施例中，所述遮光层优选地采用与所述第一钝化层相比具有较低的刻蚀选择比的不透光材料制成，比如，所述遮光层可以为TiN(氮化钛)层。所述遮光层的厚度可以比较薄，只要达到遮光目的便可。当然，应当理解，上述采用TiN层来作为所述遮光层只是一种优选的实施例，在其他替代实施例中，所述遮光层也可以采用其他不透光的材料制作而成，不过，当所述TiN层采用的不透光材料与所述第一钝化层的刻蚀选择比比较高时，后续所述遮光层和所述第一钝化层需要采用不同的刻蚀工序进行，即所述遮光层需要单独进行刻蚀。
步骤S4，在所述遮光层表面形成第二钝化层；
具体地，请参阅图5，在步骤S4中，所述第二钝化层可以采用与所述第一钝化层不同的材料制成，比如，在本实施例中，所述第二钝化层可以具体为氮化硅(Si3N4)层，其可以直接在所述遮光层表面生长而成。在所述第二钝化层形成之后，所述第二钝化层、所述遮光层和所述第一钝化层便构成位于所述硅衬底表面的复合遮光钝化膜层。优选地，所述第二钝化层所采用的材料与所述第一钝化层和所述遮光层之间的刻蚀选择比均比较低，比如低于某一预设值；因此所述第一钝化层、所述第二钝化层和所述第三钝化层可以通过同一个刻蚀工序进行刻蚀。
步骤S5，对所述第一钝化层、所述遮光层和所述第二钝化层进行刻蚀，以在所述压焊块表面形成打线开口；
具体地，请参阅图6，由于所述压焊块后续需要进行金属打线，因此需要将所述压焊块表面的钝化材料和遮光材料刻蚀掉来形成打线开口，以使所述压焊块暴露出来。在本实施例中，由于所述第一钝化层、所述遮光层和所述第二钝化层之间的刻蚀选择比均比较低，因此在步骤S5中，所述压焊块表面的所述第一钝化层、所述遮光层和所述第二钝化层可以通过同一个刻蚀工序进行刻蚀处理，从而在所述压焊块表面形成用于对所述压焊块进行金属打线的打线开口。
相较于现有技术，本申请提供的防光干扰的半导体芯片的制作方法通过对半导体芯片的制造工艺流程进行改进，通过在生长钝化层的过程中，在钝化层中间增加一层比较薄的遮光层，且所述遮光层采用与钝化层的刻蚀选择比较低的材料制成(比如TiN层)，然后进行正常的钝化层刻蚀工序，将所述钝化层和所述遮光层一起刻蚀。由于所述遮光层设置在钝化层中间，因此不会出现现有技术的金属层裸露在外而可能发生的短路或者腐蚀的问题，并且在进行钝化层刻蚀时，由于所述遮光层与钝化层的刻蚀选择比较低，所以不需要专门进行一次遮光层的刻蚀，工艺较为简单且可以有效降低整体制作成本。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (4)

1.一种防光干扰的半导体芯片的制作方法，其特征在于，包括：
在硅衬底表面制作金属走线和压焊块；
在所述金属走线和所述压焊块表面覆盖第一钝化层；
在所述第一钝化层表面形成遮光层；
在所述遮光层表面形成第二钝化层；
对所述第一钝化层、所述遮光层和所述第二钝化层进行刻蚀，以在所述压焊块表面形成打线开口；
所述第二钝化层、所述遮光层和所述第一钝化层形成位于所述硅衬底表面的复合遮光钝化膜层；所述遮光层与所述第一钝化层和所述第二钝化层之间的刻蚀选择比低于预设值；所述第一钝化层为PETEOS膜层；所述第二钝化层为氮化硅层；
所述压焊块表面的所述第一钝化层、所述遮光层和所述第二钝化层通过同一个刻蚀工序进行刻蚀，以形成所述打线开口。
2.根据权利要求1所述的方法，其特征在于，所述遮光层为TiN层。
3.根据权利要求1所述的方法，其特征在于，所述金属走线与所述压焊块为位于所述硅衬底表面的同一个金属层制作而成。
4.根据权利要求3所述的方法，其特征在于，所述金属走线制作在所述硅衬底的中间区域表面，而所述压焊块制作在所述硅衬底的边缘区域表面。
CN201711398705.3A 2017-12-21 2017-12-21 防光干扰的半导体芯片的制作方法 Expired - Fee Related CN108155176B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711398705.3A CN108155176B (zh) 2017-12-21 2017-12-21 防光干扰的半导体芯片的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711398705.3A CN108155176B (zh) 2017-12-21 2017-12-21 防光干扰的半导体芯片的制作方法

Publications (2)

Publication Number Publication Date
CN108155176A CN108155176A (zh) 2018-06-12
CN108155176B true CN108155176B (zh) 2021-05-25

Family

ID=62464192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711398705.3A Expired - Fee Related CN108155176B (zh) 2017-12-21 2017-12-21 防光干扰的半导体芯片的制作方法

Country Status (1)

Country Link
CN (1) CN108155176B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499459A (zh) * 2002-10-31 2004-05-26 精工爱普生株式会社 电光装置及电子设备
CN103579270A (zh) * 2012-08-08 2014-02-12 索尼公司 图像传感器、成像装置及制造图像传感器的装置及方法
CN105552175A (zh) * 2014-10-28 2016-05-04 北大方正集团有限公司 无封装led闪灯、其驱动芯片及制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348408B1 (ko) * 2008-12-02 2014-01-07 엘지디스플레이 주식회사 상부발광 방식 유기전계 발광소자 및 이의 제조 방법
US9368454B2 (en) * 2013-10-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with shielding layer in post-passivation interconnect structure
CN105977314B (zh) * 2016-06-30 2017-06-16 京东方科技集团股份有限公司 一种感光元件、指纹识别面板及制备方法、指纹识别装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499459A (zh) * 2002-10-31 2004-05-26 精工爱普生株式会社 电光装置及电子设备
CN103579270A (zh) * 2012-08-08 2014-02-12 索尼公司 图像传感器、成像装置及制造图像传感器的装置及方法
CN105552175A (zh) * 2014-10-28 2016-05-04 北大方正集团有限公司 无封装led闪灯、其驱动芯片及制作方法

Also Published As

Publication number Publication date
CN108155176A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
US20110006322A1 (en) Wafer-level package structure of light emitting diode and manufacturing method thereof
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
TWI698968B (zh) 封裝結構以及封裝方法
CN105070734A (zh) 封装结构及封装方法
JP2013197209A (ja) 半導体装置及びその製造方法
CN105977225A (zh) 封装结构以及封装方法
CN108155155B (zh) 半导体结构及其形成方法
TWI540616B (zh) 晶圓級晶片陣列及其製造方法
US20110045668A1 (en) Method of manufacturing wafer level device package
CN108155176B (zh) 防光干扰的半导体芯片的制作方法
CN103928410A (zh) 封装结构及其制作方法
CN108039318B (zh) 抗光照干扰的半导体芯片的制作方法
JP5767934B2 (ja) 半導体発光素子の製造方法
JP2007150038A (ja) 光学半導体装置及びその製造方法
CN103779245A (zh) 芯片封装方法及封装结构
KR100754895B1 (ko) 반도체 장치 및 그 형성 방법
JP5996045B2 (ja) 半導体発光素子
JPS61194740A (ja) 半導体装置
TW201508880A (zh) 晶片封裝體及其形成方法
CN203746835U (zh) 封装结构
JP2005209899A (ja) 中継部材、及び中継部材を用いたマルチチップパッケージ
JP6476478B2 (ja) 発光素子及び発光素子の製造方法
TWM573895U (zh) 具有防溢膠功能之晶片封裝結構
TW202218210A (zh) 透光顯示模組的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210525

Address after: 518000 15th floor, tefa information technology building, 2 Qiongyu Road, Science Park community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Wuxin Intelligent Technology Co.,Ltd.

Address before: 518000 1st floor, building A3, Junfeng Industrial Zone, Heping community, Fuyong street, Bao'an District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 518000 15th floor, tefa information technology building, 2 Qiongyu Road, Science Park community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Wuxin Technology Holding Group Co.,Ltd.

Address before: 518000 15th floor, tefa information technology building, 2 Qiongyu Road, Science Park community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Wuxin Intelligent Technology Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210525