JPH02244740A - イオンビームによる配線の切断および接続に適した半導体装置 - Google Patents

イオンビームによる配線の切断および接続に適した半導体装置

Info

Publication number
JPH02244740A
JPH02244740A JP6557689A JP6557689A JPH02244740A JP H02244740 A JPH02244740 A JP H02244740A JP 6557689 A JP6557689 A JP 6557689A JP 6557689 A JP6557689 A JP 6557689A JP H02244740 A JPH02244740 A JP H02244740A
Authority
JP
Japan
Prior art keywords
wiring
ion beam
semiconductor device
cutting
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6557689A
Other languages
English (en)
Other versions
JP2793232B2 (ja
Inventor
Kazuhiko Hashimoto
一彦 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1065576A priority Critical patent/JP2793232B2/ja
Priority to EP19900104976 priority patent/EP0387887A3/en
Publication of JPH02244740A publication Critical patent/JPH02244740A/ja
Application granted granted Critical
Publication of JP2793232B2 publication Critical patent/JP2793232B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、イオンビームによる配線の切断および接続
に適した半導体装置に関するものである。
(従来の技術) 従来、例えば半導体メモリには、この半導体メモリの高
密度化、および大規模化に伴う歩留りの低下を補うため
に、冗長回路(RedundantC1rcult)が
組み込まれている。例えば、半導体メモリデバイス内に
、あらかじめ、予備の行、および列のメモリセルを形成
しておき、テストの終了時、本体に何等かの異常が発見
された場合、フユーズを切断することによって働く上記
冗長回路により、本体の代わりに上記予備のメモリセル
に置換えるというものである。
以下、図面を参照して、従来技術による上記フユーズの
切断について説明する。
第3図(a)は、従来技術によるフユーズ部分の平面図
、第3図(b)は、第3図(a)に示すC−C’線に沿
う断面図である。
第3図(a、 )および第3図(b)に示すように、シ
リコン基板4上には、絶縁膜(通常シリコン酸化膜)5
が形成されている。この絶縁膜5内には、ポリシリコン
フユーズ1が形成されている。このポリシリコンフユー
ズ1の両端には、コンタクト孔2を介して、アルミニウ
ム配線3が接続されている。このアルミニウム配線3、
およびポリシリコンフユーズ1上には、絶縁膜(通常シ
リコン酸化膜)6が形成されている。
このように、フユーズの材料には、通常、ポリシリコン
が用いられ、その切断には、Y A、 Gレーザが用い
られている。このYAGレーザによるポリシリコンフユ
ーズ1の切断は、YAGレーザを、例えば0,3μJ、
200nsee間、上記ポリシリコンフユーズ1に照射
すると、このポリシリコンフユーズ1が溶融蒸発し切断
されることによる。
しかしながら、このようなYAGレーザによるポリシリ
コンフユーズ1の切断によると、エネルギ源としてレー
ザを用いるために、アルミニウム(AI)や・、モリブ
デン(M o )のようなメタルだと、レーザ光を吸収
できず、溶融蒸発、すなわち、切断させることができな
い。したがって、フユーズ部分に用いる材料は、レーザ
光を吸収できるが高抵抗である、例えばポリシリコンの
ような材料に限定されてしまう。このように、フユーズ
材料が高抵抗の材料に限定されてしまうので、上記冗長
回路の性能が落ちてしまう。また、上記フユーズ材料の
溶融蒸発は瞬時におき、いわば、爆発状態となるため、
フユーズ周囲の絶縁膜、特にフユーズ1の下方の、絶縁
膜6が破壊され、シリコン基板4が露出してしまう。こ
のように、シリコン基板4が露出してしまうと、例えば
この露出部分から装置内に不純物が侵入する、すなわち
、装置が汚染されてしまう等により、半導体装置の特性
が劣化してしまう。さらに、フユーズ上の絶縁膜、図中
では絶縁H6の膜厚を、レーザ光の干渉が生じないよう
に設定しないと、“このレーザ光がフユーズ1に吸収さ
れず、このフユーズ1を切断することができなくなる。
したがって、フユーズ1上の絶縁膜6の組成、および膜
厚には、高精度の制御を必要とし、歩留りを落とすこと
が多い。
以上説明したような、YAGし〜ザによるフユーズの切
断の欠点を除くために、現在、集束イオンビームによっ
てフユーズを切断する方法が提案されている。(例えば
”Redundancy Teehnologywit
h a Focused Ior+ Beam ’ H
,Komano et at、 。
5PIE’s 1989 Symp、 on Mler
ollthography )この集束イオンビームに
よるフユーズの切断の原理は、ガリウム(G a、 )
イオン(陽イオン)を、イオン光学系で集束、移動させ
、フユーズをスパッタによって切断するというものであ
る。
このような、集束イオンビームによるフユーズの切断に
よれば、スパッタによる切断であるので材料の組成は問
われない。したがって、従来、レーザ光を吸収できなか
った低抵抗のアルミニウムや、モリブデン等のメタルを
、フユーズ部分に用いることが可能となるので、冗長回
路の性能は劣化することがない。また、スパッタ条件を
変更することにより、エツチングの深さの制御ができ、
任意の深さの切断が可能である。しかも半導体基板を露
出させることなく、フユーズを切断することができるの
で、半導体装置の特性劣化は生じない。さらに、レーザ
光のように、干渉も起こらないので、フユーズ上の絶縁
膜の組成、および膜厚の条件に対するマージンが広くな
り、歩留りが向上する。
しかしながら、このような集束イオンビームによるフユ
ーズの切断によると、イオン(通常陽イオン)、すなわ
ち、荷電粒子を多量に半導体装置に照射することになる
ので、半導体装置の一部がチャージアップを起こし、そ
の放電によって、絶縁膜を破壊することがあり、半導体
装置が故障してしまう欠点を持っていた。
(発明が解決しようとする課題) この発明は上記のような点に鑑み為されたもので、イオ
ンビームによる配線の切断および接続において、イオン
ビームによって配線を切断、あるいは接続しても、半導
体装置のチャージアップによる故障を起こすことがない
、イオンビームによる配線の切断および接続に適した半
導体装置を提供することを目的とする。
[発明の構成] (課題を解決するための手段) この発明によるイオンビームによる配線の切断および接
続に適した半導体装置によれば、イオンビームにより切
断、あるいは接続されることを予定される配線の近傍に
、少なくとも2つの、あるいは1つのpn接合を形成し
、この少なくとも2つの、あるいは1つのpn接合と、
上記配線とが電気的に接続されていることを特徴とする
(作用) 上記のようなイオンビームによる配線の切断および接続
に適した半導体装置にあっては、上記イオンビームによ
り配線内に電荷が蓄積されても、イオンビームにより切
断、あるいは接続されることを予定される配線の近傍に
形成されたpn接合が非破壊ブレークダウンを起こすこ
とにより、上記配線内に蓄積された電荷を逃がすことが
できる。
したがって、上記配線が接続されている半導体装置がチ
ャージアップを起こすことがない。
(実施例) 以下、図面を参照して、この発明の実施例に係わるイオ
ンビームによる配線の切断および接続に適した半導体装
置について説明する。
(11第1図(a)、および第1図(b)を参照して、
この発明の第1の実施例に係わるイオンビームによる配
線の切断に適した半導体装置について説明する。
第1図(a)は、この発明の第1の実施例に係わるイオ
ンビームによる配線の切断に適した半導体装置の平面図
、第1図(b)は、第1図中に示すA−A’線に沿う断
面図である。
この第1の実施例は、MOS型半導体メモリの冗長回路
に用いたフユーズを例にとっている。
第1図(a)および第1図(b)に示すように、例えば
p型シリコン基板11内に、通常のシリコンLSI形成
工程にて、ヒ素(As)、およびリン(P)を拡散させ
ることにより、n型領域12−1、および12−2を形
成する。このn型領域12−1、および12−2が形成
されることにより、このn型領域12−1、および12
−2と、p型シリコン基板11との間に、所定の間隔を
持ってpn接合が形成される。次に、通常のシリコンL
SIの形成工程にて、絶縁膜(通常シリコン酸化膜)1
4を形成する。次に、この絶縁膜14を通して、上記n
型領域12−1、および12−2に対し、コンタクト孔
16を開孔する。
次に、このコンタクト孔16を介して、上記n型領域1
2−1、および12−2に接続されるように、例えばア
ルミニウム、またはアルミニウム合金による配線13を
、例えば8000人程度形成する。この時、上記n型領
域12−1および12−2との間に存在する配線13に
は、同図(a)に示すように、幅の狭い領域を形成する
ことにより、上記冗長回路のフユーズが設けられている
。次に、このフユーズが設けられた配線13上に絶縁膜
(通常シリコン酸化膜)15を形成する。以上のような
所定の間隔を持って形成されたpn接合が接続されてい
る、フユーズを含む配線13を有するMOS!12半導
体メモリの構造は、通常の、例えばMOS型半導体メモ
リの製造工程によって形成される。
このような構造を持つ半導体装置において、上記フユー
ズを切断するには、例えばガリウムをソースとした集束
イオンビーム(陽イオン)を、加速電圧20KeV S
l 〜90A/cg2の条件でフユーズ、すなわち、同
図(a)、および(b)に示すスパッタ予定部Sに対し
照射する。この時、電荷が上記配線13に蓄積され、配
線13の電位が上昇する。しかしながら、この配線13
の電位の上昇にともない、この配線13に接続されてい
るn型領域12−1、および12−2と、p型のシリコ
ン基板1]との間のpn接合が非破壊ブレークダウンを
起こすことにより、上記配線13内に蓄積された電荷が
p型シリコン基板11に放電される。したがって、この
配線13が接続される半導体装置において、この半導体
装置がチャージアップを起こすことはなくなり、絶縁膜
を破壊することもない。よって、イオンビームによって
フユーズを切断しても、半導体装置が故障することはな
くなる。また、上記フユーズを、例えばアルミニウム、
あるはアルミニウム合金で形成できることから、冗長回
路の性能の劣化もない。
(2)次に、第2図(a)、および第2図(b)を参照
して、この発明の第2の実施例に係わるイオンビームに
よる配線の接続に適した半導体装置について説明する。
第2図(a)は、この発明の第2の実施例に係わるイオ
ンビームによる配線の接続に適した半導体装置の平面図
、第2図(b)は、第2図中に示すB−B’線に沿う断
面図である。
第2図(a)および第2図(b、 ) に示すように、 第1の実施例同様、例えばp型シリコン基板21内に、
n型領域22−1、および22−2が形成されている。
このn型領域22−1、および22−2が形成されでい
ることにより、この11型領域22−1、および22−
2と、p型シリコン基板21との間に、所定の間隔を持
ってprx接合が形成される。このn型領域22−1、
および22−2が形成されたp型シリコン基板21上に
は、絶縁膜(通常シリコン酸化膜)24が形成されてい
る。この絶縁膜24内には、これを通1.て、上記rl
型領域22−1、および22−2に対し、コンタクト孔
26が開孔されている。このコンタクト孔26内には、
これを介して、上記口型領域22−1に接続されるよう
に、例えばアルミニウム、またはアルミニウム合金によ
る配線23が形成されている。一方、同様に、上記n型
領域22−2に接続されるように、例えばアルミニウム
、またはアルミニウム合金による配線23′が形成され
ている。これらの配線23、および2]3′上には、接
続P走部Vを残して絶縁膜(通常シリコン酸化膜)25
が形成されている。
以上のような、所定の間隔を持って形成されたpn、接
合が接続されている、配fi123、および23′をa
する半導体装置の構造は、第1の実施例同様、通常の、
例えばMO8型半導体装置の製造上程によって形成され
る。
このような構造を持つ半導体装置において、配線23と
、配線23′とを接続するには、第1の実施例に示した
ような、集束イオンビーム(陽イオン)を照射する際、
例えばWF6ガスのような、メタルを含むガスを吹付け
ることにより、配線23と、配線23′との間のタング
ステン蒸着予定部(接続r宇部)■に、タングステン膜
を蒸着させて接続する。この時も、電荷が上記配置23
、あるいは23′に蓄積され、配線23、あるいは23
′の電位が上昇する。しかしながら、この配線23、あ
るいは23′の電位の上昇にともない、この配線23に
接続されているn型領域22−1、あるいは配線23′
に接続されているn型領域22−2と、p型シリコン基
板2]との間のpn接合が非破功ブレークダウンを起こ
すことにより、上記配線23、あるいは23′内に蓄積
された電荷がp型シリコン基板11に放電される。した
がって、この配線23、および23′が接続される半導
体装置において、この半導体装置がチャージアップを起
こすことはなくなり、絶縁膜を破壊することもない。よ
って、イオンビームによって異なる配線同士を接続して
も、半導体装置が故障することはなくなる。
尚、本節2の実施例において、異なる配線同士を接続す
るメタルの蒸むを、一方の配線から蒸着させるように限
定した場合、基板との間にpn接合を形成するためのn
型領域は、イオンビームが照射される一方の配線にのみ
接続されるように形成し7でもよい。例えば第2の実施
例において、タングステンを、配線23から、配線23
′へと蒸着させる場合、p Ii接帛を形成するための
口型領域22−1のみ形成すればよい。
また、第1の実施例では、MO8型半導体メモリの冗長
回路に用いたフユーズを例にとって説明したが、あらか
じめ、配線に切断、あるいは接続を予定し、この配線を
切断、あるいは接続することにより、半導体装置を完成
とするLSIであれば、この発明が有効であることは言
うまでもない。
さらに、切断、あるいは接続される配線の材料として、
アルミニウム、あるいはアルミニウム合金としたが、イ
オンビームにより配線を切断、あるいは接続が行なわれ
ることから、その他の低抵抗のメタル、例えばモリブデ
ン、チタン(T1)、コバルト(Co)  タングステ
ン、タンタル(Ta)等を、切断、あるいは接続される
配線の材料としてもよい。また、ポリシリコン、および
メタルシリサイド、または、それらの積層構造、例えば
メタルと、ポリシリコンとの積層構造を、切断、あるい
は接続される配線の材料としてもよい。
[発明の効果] 以上説明したようにこの発明によれば、イオンビームに
よる配線の切断および接続において、このイオンビーム
により配線を切断、あるいは接続しても、半導体装置が
チャージアップを起こすことがなくなる。したがって、
半導体装置のチャージアップによる故障のない、信頼性
に優れたイオンビームによる配線の切断および接続に適
した半導体装置が提供される。
【図面の簡単な説明】
第1図(a)はこの発明の第1の実施例に係わる半導体
装置の平面図、第1図(b)は第1図(a)に示すA−
A’線に沿う断面図、第2図(a)はこの発明の第2の
実施例に係わる半導体装置の平面図、第2図(b)は第
2図(a)に示すB−B’線に沿う断面図、第3図(a
)は従来技術による半導体装置の平面図、第3図(b)
は第3図(a)に示すc−c’線に沿う断面図である。 1・・・ポリシリコンフユーズ、2・・・コンタクト孔
、3・・・配線、4・・・シリコン基板、5・・・絶縁
膜、6・・・絶縁膜、11.21・・・p型シリコン基
板、12−1.12−2.22−1.22−2・・・n
型領域、13.23.23’ ・・・配線、14.24
・・・絶縁膜、15.25・・・絶縁膜、16.26・
・・コンタクト孔。 出願人代理人 弁理士 鈴江武彦 第1 図(b) タングステン蒸着予定部V 第 図(a) 第 図(b) 第 図(b)

Claims (4)

    【特許請求の範囲】
  1. (1)イオンビームにより切断されることを予定される
    配線の両側の近傍位置に、少なくとも2つのpn接合を
    所定の間隔をもって形成し、この少なくとも2つのpn
    接合と、上記配線とが電気的に接続されていることを特
    徴とするイオンビームによる配線の切断に適した半導体
    装置。
  2. (2)イオンビームにより接続されることを予定される
    互いに近接した2つの配線のうち、少なくともイオンビ
    ームが照射される側の配線が、あらかじめpn接合と電
    気的に接続されていることを特徴とするイオンビームに
    よる配線の接続に適した半導体装置。
  3. (3)前記イオンビームが、集束イオンビームであるこ
    とを特徴とする請求項(1)または(2)記載のイオン
    ビームによる配線の切断および接続に適した半導体装置
  4. (4)前記配線が、ポリシリコン、メタル、メタル合金
    、高融点メタルシリサイド、あるいはそれらの積層構造
    であることを特徴とする請求項(1)または(2)記載
    のイオンビームによる配線の切断および接続に適した半
    導体装置。
JP1065576A 1989-03-17 1989-03-17 イオンビームによる配線の切断および接続に適した半導体装置 Expired - Fee Related JP2793232B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1065576A JP2793232B2 (ja) 1989-03-17 1989-03-17 イオンビームによる配線の切断および接続に適した半導体装置
EP19900104976 EP0387887A3 (en) 1989-03-17 1990-03-16 Semiconductor device suitable for cutting or joining inter connection layer by charged particles and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1065576A JP2793232B2 (ja) 1989-03-17 1989-03-17 イオンビームによる配線の切断および接続に適した半導体装置

Publications (2)

Publication Number Publication Date
JPH02244740A true JPH02244740A (ja) 1990-09-28
JP2793232B2 JP2793232B2 (ja) 1998-09-03

Family

ID=13290973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1065576A Expired - Fee Related JP2793232B2 (ja) 1989-03-17 1989-03-17 イオンビームによる配線の切断および接続に適した半導体装置

Country Status (2)

Country Link
EP (1) EP0387887A3 (ja)
JP (1) JP2793232B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791111B2 (en) 2006-09-08 2010-09-07 Nec Electronics Corporation Semiconductor device with an opening for cutting a fuse
US7875954B2 (en) 2006-12-19 2011-01-25 Renesas Electronics Corporation Semiconductor chip
US7923307B2 (en) 2007-12-27 2011-04-12 Hynix Semiconductor Inc. Semiconductor device with fuse and method for fabricating the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses
US5369054A (en) * 1993-07-07 1994-11-29 Actel Corporation Circuits for ESD protection of metal-to-metal antifuses during processing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5864061A (ja) * 1981-10-13 1983-04-16 Toshiba Corp 半導体装置
JPS6261342A (ja) * 1985-09-12 1987-03-18 Toshiba Corp 集束イオンビ−ムによるヒユ−ズの切断方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4198696A (en) * 1978-10-24 1980-04-15 International Business Machines Corporation Laser cut storage cell
JPS59201441A (ja) * 1983-04-30 1984-11-15 Toshiba Corp 集束イオンビ−ムを用いたヒユ−ズ切断方法
JPS6084835A (ja) * 1983-10-17 1985-05-14 Hitachi Ltd ヒユ−ズ処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5864061A (ja) * 1981-10-13 1983-04-16 Toshiba Corp 半導体装置
JPS6261342A (ja) * 1985-09-12 1987-03-18 Toshiba Corp 集束イオンビ−ムによるヒユ−ズの切断方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791111B2 (en) 2006-09-08 2010-09-07 Nec Electronics Corporation Semiconductor device with an opening for cutting a fuse
US7875954B2 (en) 2006-12-19 2011-01-25 Renesas Electronics Corporation Semiconductor chip
US7923307B2 (en) 2007-12-27 2011-04-12 Hynix Semiconductor Inc. Semiconductor device with fuse and method for fabricating the same

Also Published As

Publication number Publication date
EP0387887A3 (en) 1991-11-06
JP2793232B2 (ja) 1998-09-03
EP0387887A2 (en) 1990-09-19

Similar Documents

Publication Publication Date Title
US4476375A (en) Process for selective cutting of electrical conductive layer by irradiation of energy beam
US4617723A (en) Method and device for creating an activatable conducting link in a semiconductor device
US6295721B1 (en) Metal fuse in copper dual damascene
EP0162145B1 (en) Method of melting a fuse using a laser beam
JPH10270566A (ja) レーザ溶断導線を有する固体回路とその固体回路の製造方法
US4835118A (en) Non-destructive energy beam activated conductive links
US6218721B1 (en) Semiconductor device and method of manufacturing the same
US6204548B1 (en) Fuse for semiconductor device and semiconductor device
JPH02244740A (ja) イオンビームによる配線の切断および接続に適した半導体装置
JP3347057B2 (ja) 半導体装置
JPH0438140B2 (ja)
DE4113961A1 (de) Halbleitereinrichtung mit einem redundanzschaltkreisbereich und herstellungsverfahren fuer diese
US6319758B1 (en) Redundancy structure in self-aligned contact process
US20050227493A1 (en) Anti-scattering attenuator structure for high energy particle radiation into integrated circuits
JP2002033393A (ja) 半導体集積回路装置およびその製造方法
JP3012011B2 (ja) 半導体装置の製造方法
JPS58165347A (ja) 半導体装置の製造方法
JPS58190055A (ja) 半導体装置及びその製造方法
JPH02271555A (ja) 半導体装置
JPS6083349A (ja) 半導体装置
JPS58207665A (ja) 半導体装置
JPS6237944A (ja) 半導体装置
US20040099953A1 (en) Redundancy structure in self-aligned contact process
KR19990085774A (ko) 퓨즈노출용 윈도우를 구비하는 반도체소자 및 그 제조방법
JPH1174364A (ja) レーザーにより切断されるヒューズ用の保護層を有する集積回路および該集積回路の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees