JP3012011B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3012011B2 JP3012011B2 JP3037119A JP3711991A JP3012011B2 JP 3012011 B2 JP3012011 B2 JP 3012011B2 JP 3037119 A JP3037119 A JP 3037119A JP 3711991 A JP3711991 A JP 3711991A JP 3012011 B2 JP3012011 B2 JP 3012011B2
- Authority
- JP
- Japan
- Prior art keywords
- link
- circuit elements
- semiconductor device
- metal
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、選択的に作動できる
金属製リンクを有する半導体装置の製造方法に関するも
のである。
金属製リンクを有する半導体装置の製造方法に関するも
のである。
【０００２】
【従来の技術】半導体集積回路の回路素子数が増すにつ
れ、回路素子が故障してチップ全体が使用できなくなる
確率は高くなる。そしてそれ以上に、チップ面積が大き
くなることで、１ウェハから作製できる製品チップ数も
少なくなり、不良チップをそのまま廃棄することは多大
な損失となる。
れ、回路素子が故障してチップ全体が使用できなくなる
確率は高くなる。そしてそれ以上に、チップ面積が大き
くなることで、１ウェハから作製できる製品チップ数も
少なくなり、不良チップをそのまま廃棄することは多大
な損失となる。
【０００３】このため、わずかの不良回路素子に対して
は同様な冗長回路を作成しておき、これらに切り替える
ことにより正常チップとして再生する方法がとられてい
る。すなわち、欠陥のある回路素子は識別されて切断さ
れ、選択された予備の回路素子が接続されることによ
り、不良チップを救済するのである。集積回路のための
最も一般的な導電路変更技術は、既存のリンクを破壊す
ることである。この破壊技術においては、そのリンクに
大電流を流しリンク（ヒューズ）を溶融することで達成
したり、強力なエネルギビームによりリンク（ヒュー
ズ）を蒸発することで達成したりする。
は同様な冗長回路を作成しておき、これらに切り替える
ことにより正常チップとして再生する方法がとられてい
る。すなわち、欠陥のある回路素子は識別されて切断さ
れ、選択された予備の回路素子が接続されることによ
り、不良チップを救済するのである。集積回路のための
最も一般的な導電路変更技術は、既存のリンクを破壊す
ることである。この破壊技術においては、そのリンクに
大電流を流しリンク（ヒューズ）を溶融することで達成
したり、強力なエネルギビームによりリンク（ヒュー
ズ）を蒸発することで達成したりする。
【０００４】以下に従来の選択的に作動できる金属製リ
ンクを有する半導体装置の製造方法を説明する。図２は
従来の半導体装置の製造方法を示す半導体装置の断面図
である。従来の半導体装置は、図２(a) に示すように、
Ｐ型（１００）半導体シリコン基板３１上に、イオン注
入により半導体回路素子を形成するＮ型不純物拡散層３
２，３３を形成し、ＣＶＤ法によりＳｉＯ2 よりなる絶
縁層３４を形成し、ドライエッチングにより各回路素子
とリンク（配線層）を接続するためのコンタクト部を絶
縁層３４に開口し、リン拡散されたポリシリコンよりな
るリンク（配線層）３６を形成したものである。
ンクを有する半導体装置の製造方法を説明する。図２は
従来の半導体装置の製造方法を示す半導体装置の断面図
である。従来の半導体装置は、図２(a) に示すように、
Ｐ型（１００）半導体シリコン基板３１上に、イオン注
入により半導体回路素子を形成するＮ型不純物拡散層３
２，３３を形成し、ＣＶＤ法によりＳｉＯ2 よりなる絶
縁層３４を形成し、ドライエッチングにより各回路素子
とリンク（配線層）を接続するためのコンタクト部を絶
縁層３４に開口し、リン拡散されたポリシリコンよりな
るリンク（配線層）３６を形成したものである。
【０００５】そして、その後の回路変更等の必要に応じ
て、０．５×１０-6Ｊ（ジュール）のエネルギをもつヤ
グ（ＹＡＧ）レーザの照射３７を行い、図２(b) に示す
ように、リンク（配線層）３６を破壊し、半導体回路素
子であるＮ型不純物拡散層３２，３３を電気的に遮断す
る。なお、３８はヤグレーザにより破壊され電気的に遮
断された部分である。
て、０．５×１０-6Ｊ（ジュール）のエネルギをもつヤ
グ（ＹＡＧ）レーザの照射３７を行い、図２(b) に示す
ように、リンク（配線層）３６を破壊し、半導体回路素
子であるＮ型不純物拡散層３２，３３を電気的に遮断す
る。なお、３８はヤグレーザにより破壊され電気的に遮
断された部分である。
【０００６】このように、従来の半導体装置の製造方法
は、導電性半導体のリンク３６を所望の回路素子間を接
続するように形成した後、選択的にこれらのリンク３６
のうち所望のリンクをレーザ等により破壊することで電
気的な遮断を実施していた。そして、破壊されるリンク
３６の下地にＳｉＯ2 よりなる絶縁層３４等を形成し
て、回路素子への破壊による影響を軽減するようにして
いた。
は、導電性半導体のリンク３６を所望の回路素子間を接
続するように形成した後、選択的にこれらのリンク３６
のうち所望のリンクをレーザ等により破壊することで電
気的な遮断を実施していた。そして、破壊されるリンク
３６の下地にＳｉＯ2 よりなる絶縁層３４等を形成し
て、回路素子への破壊による影響を軽減するようにして
いた。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
の方法によれば、リンク３６を構成する物質が破壊され
ると、その物質は飛散し（飛散物質３９）、他の領域の
回路素子に欠陥を生じさせる可能性がある。また、リン
ク３６の破壊には、高いエネルギが必要となり、リンク
３６のみならずリンク３６の周辺部に与えるダメージを
考慮すると、リンク３６と回路素子とを分離するための
距離を十分にとっておく必要があり、高集積回路を製造
するにあたり、１つの設計的課題となってしまう。
の方法によれば、リンク３６を構成する物質が破壊され
ると、その物質は飛散し（飛散物質３９）、他の領域の
回路素子に欠陥を生じさせる可能性がある。また、リン
ク３６の破壊には、高いエネルギが必要となり、リンク
３６のみならずリンク３６の周辺部に与えるダメージを
考慮すると、リンク３６と回路素子とを分離するための
距離を十分にとっておく必要があり、高集積回路を製造
するにあたり、１つの設計的課題となってしまう。
【０００８】この発明の目的は、エネルギビームの照射
によるリンク構成物質の飛散をなくするとともにリンク
周辺部に与えるダメージを抑制し、回路損傷を与えずに
回路素子の電気的遮断を実現することができる半導体装
置の製造方法を提供することである。
によるリンク構成物質の飛散をなくするとともにリンク
周辺部に与えるダメージを抑制し、回路損傷を与えずに
回路素子の電気的遮断を実現することができる半導体装
置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、シリコン基板上に複数の回路素子を形成
し、複数の回路素子を形成したシリコン基板上に絶縁層
を形成し、複数の回路素子間の絶縁層を開口しスルーホ
ール部を形成し、スルーホール部を通じてシリコン基板
と接触し、回路素子間を接続する金属製リンクを形成す
る。そして、スルーホール部付近に選択的にエネルギビ
ームを照射し、シリコン基板からシリコン原子を金属製
リンク中に拡散，析出させて、金属製リンク中にノジュ
ールを形成することによって複数の回路素子を電気的に
遮断するようにしている。
製造方法は、シリコン基板上に複数の回路素子を形成
し、複数の回路素子を形成したシリコン基板上に絶縁層
を形成し、複数の回路素子間の絶縁層を開口しスルーホ
ール部を形成し、スルーホール部を通じてシリコン基板
と接触し、回路素子間を接続する金属製リンクを形成す
る。そして、スルーホール部付近に選択的にエネルギビ
ームを照射し、シリコン基板からシリコン原子を金属製
リンク中に拡散，析出させて、金属製リンク中にノジュ
ールを形成することによって複数の回路素子を電気的に
遮断するようにしている。
【００１０】
【作用】この発明の構成によれば、複数の回路素子間の
絶縁層を開口しスルーホール部を形成し、スルーホール
部を通じてシリコン基板と接触し、回路素子間を接続す
る金属製リンクを形成する。そして、スルーホール部付
近に選択的にエネルギビームを照射し、シリコン基板か
らシリコン原子を金属製リンク中に拡散，析出させて絶
縁性の高いシリコン・ノジュールを形成することによっ
て複数の回路素子を電気的に遮断するのに十分な高抵抗
値を与える。
絶縁層を開口しスルーホール部を形成し、スルーホール
部を通じてシリコン基板と接触し、回路素子間を接続す
る金属製リンクを形成する。そして、スルーホール部付
近に選択的にエネルギビームを照射し、シリコン基板か
らシリコン原子を金属製リンク中に拡散，析出させて絶
縁性の高いシリコン・ノジュールを形成することによっ
て複数の回路素子を電気的に遮断するのに十分な高抵抗
値を与える。
【００１１】
【実施例】この発明の一実施例を図面に基づいて説明す
る。図１はこの発明の一実施例の半導体装置の製造方法
を示す工程順断面図である。まず、１０Ω・ｃｍのＰ型
（１００）半導体シリコン基板１１上に、イオン注入に
より半導体回路素子であるＮ型不純物拡散層１２，１３
を形成する。そして、ＣＶＤ法によりＳｉＯ2 よりなる
絶縁層１４を５０００Å被着させる（図１(a)）。
る。図１はこの発明の一実施例の半導体装置の製造方法
を示す工程順断面図である。まず、１０Ω・ｃｍのＰ型
（１００）半導体シリコン基板１１上に、イオン注入に
より半導体回路素子であるＮ型不純物拡散層１２，１３
を形成する。そして、ＣＶＤ法によりＳｉＯ2 よりなる
絶縁層１４を５０００Å被着させる（図１(a)）。
【００１２】つぎに、ドライエッチングにより絶縁層１
４に、各回路素子と金属製リンクを接続するためのコン
タクト開口部１６，１８および金属製リンクと半導体シ
リコン基板１１を接続するためのコンタクト開口部（ス
ルーホール部）１７を形成する（図１(b) ）。つぎに、
スパッタ装置にてＡｌ−０．１％Ｃｕ金属膜１９ａを１
０００Å被着させた（図１(c) ）後、パターン化して金
属製リンク１９とする（図１(d) ）。
４に、各回路素子と金属製リンクを接続するためのコン
タクト開口部１６，１８および金属製リンクと半導体シ
リコン基板１１を接続するためのコンタクト開口部（ス
ルーホール部）１７を形成する（図１(b) ）。つぎに、
スパッタ装置にてＡｌ−０．１％Ｃｕ金属膜１９ａを１
０００Å被着させた（図１(c) ）後、パターン化して金
属製リンク１９とする（図１(d) ）。
【００１３】以上で一応の半導体装置が完成したことに
なるが、その後の回路変更等の必要に応じて、０．２×
１０-6Ｊ（ジュール）のエネルギをもつヤグ（ＹＡＧ）
レーザの照射２０を金属製リンク１９のスルーホール部
１７に施し（図１(e) ）、金属製リンク１９中にシリコ
ン原子を拡散，析出させてシリコン・ノジュール２１を
形成し、半導体回路素子であるＮ型不純物拡散層１２，
１３を電気的に遮断する（図１(f) ）。
なるが、その後の回路変更等の必要に応じて、０．２×
１０-6Ｊ（ジュール）のエネルギをもつヤグ（ＹＡＧ）
レーザの照射２０を金属製リンク１９のスルーホール部
１７に施し（図１(e) ）、金属製リンク１９中にシリコ
ン原子を拡散，析出させてシリコン・ノジュール２１を
形成し、半導体回路素子であるＮ型不純物拡散層１２，
１３を電気的に遮断する（図１(f) ）。
【００１４】以上のようにこの実施例によれば、半導体
シリコン基板１１と接触した金属製リンク１９のスルー
ホール部１７付近を選択的にエネルギビームで活性化す
ることにより、金属製リンク１９中にシリコン原子を拡
散，析出させて絶縁性の高いシリコン・ノジュール２１
を形成して複数の回路素子を電気的に遮断するのに十分
な高抵抗値を与えることができる。この結果、金属製リ
ンク１９を破壊しないためリンクの構成物質の飛散もな
く、回路損傷を低減できる。また、低いエネルギビーム
で実施できるため周辺部に与えるダメージを低減でき
る。
シリコン基板１１と接触した金属製リンク１９のスルー
ホール部１７付近を選択的にエネルギビームで活性化す
ることにより、金属製リンク１９中にシリコン原子を拡
散，析出させて絶縁性の高いシリコン・ノジュール２１
を形成して複数の回路素子を電気的に遮断するのに十分
な高抵抗値を与えることができる。この結果、金属製リ
ンク１９を破壊しないためリンクの構成物質の飛散もな
く、回路損傷を低減できる。また、低いエネルギビーム
で実施できるため周辺部に与えるダメージを低減でき
る。
【００１５】なお、この実施例では、金属製リンク１９
に析出させるシリコンの供給源として半導体シリコン基
板１１を用いたが、ポリシリコンやゲルマニウム等の析
出可能な物質であれば良い。また、金属製リンク１９と
接続する半導体シリコン基板１１中にはＰ型のアルミニ
ウムに対するＮ型不純物が拡散されていてもよい。
に析出させるシリコンの供給源として半導体シリコン基
板１１を用いたが、ポリシリコンやゲルマニウム等の析
出可能な物質であれば良い。また、金属製リンク１９と
接続する半導体シリコン基板１１中にはＰ型のアルミニ
ウムに対するＮ型不純物が拡散されていてもよい。
【００１６】
【発明の効果】この発明の半導体装置の製造方法は、シ
リコン基板と接触した金属製リンクのスルーホール部付
近に選択的にエネルギビームを照射し、金属製リンク中
に絶縁性の高いシリコン・ノジュールを形成して複数の
回路素子を電気的に遮断することができる。この結果、
金属製リンクを破壊しないためリンクの構成物質の飛散
もなく、回路損傷を低減できる。また、低いエネルギビ
ームで実施できるためリンク周辺部に与えるダメージを
低減できる。また、シリコン・ノジュールはシリコン基
板からシリコン原子を金属製リンク中に拡散，析出させ
て形成され、金属製リンク中に高抵抗のシリコンを含有
させる必要がないため、金属製リンクと回路素子拡散層
との良好なオーミック接触が常に維持できるという効果
も有する。
リコン基板と接触した金属製リンクのスルーホール部付
近に選択的にエネルギビームを照射し、金属製リンク中
に絶縁性の高いシリコン・ノジュールを形成して複数の
回路素子を電気的に遮断することができる。この結果、
金属製リンクを破壊しないためリンクの構成物質の飛散
もなく、回路損傷を低減できる。また、低いエネルギビ
ームで実施できるためリンク周辺部に与えるダメージを
低減できる。また、シリコン・ノジュールはシリコン基
板からシリコン原子を金属製リンク中に拡散，析出させ
て形成され、金属製リンク中に高抵抗のシリコンを含有
させる必要がないため、金属製リンクと回路素子拡散層
との良好なオーミック接触が常に維持できるという効果
も有する。
【図１】この発明の一実施例の半導体装置の製造方法を
示す工程順断面図である。
示す工程順断面図である。
【図２】従来の半導体装置の製造方法を示す半導体装置
の断面図である。
の断面図である。
１１ 半導体シリコン基板 １２，１３ Ｎ型不純物拡散層（回路素子） １４ 絶縁層 １７ スルーホール部 １９ 金属製リンク ２０ ヤグレーザの照射 ２１ シリコン・ノジュール
Claims (1)
- 【請求項１】 シリコン基板上に複数の回路素子を形成
する工程と、前記複数の回路素子を形成したシリコン基
板上に絶縁層を形成する工程と、前記複数の回路素子間
の前記絶縁層を開口しスルーホール部を形成する工程
と、前記スルーホール部を通じて前記シリコン基板と接
触し、前記回路素子間を接続する金属製リンクを形成す
る工程と、前記スルーホール部付近に選択的にエネルギ
ビームを照射し、前記シリコン基板からシリコン原子を
前記金属製リンク中に拡散，析出させて、前記金属製リ
ンク中にノジュールを形成することによって前記複数の
回路素子を電気的に遮断する工程とを含む半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3037119A JP3012011B2 (ja) | 1991-03-04 | 1991-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3037119A JP3012011B2 (ja) | 1991-03-04 | 1991-03-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04275429A JPH04275429A (ja) | 1992-10-01 |
| JP3012011B2 true JP3012011B2 (ja) | 2000-02-21 |
Family
ID=12488717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3037119A Expired - Fee Related JP3012011B2 (ja) | 1991-03-04 | 1991-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012011B2 (ja) |
-
1991
- 1991-03-04 JP JP3037119A patent/JP3012011B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04275429A (ja) | 1992-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5387812A (en) | Electrically programmable antifuse having a metal to metal structure | |
| US5510629A (en) | Multilayer antifuse with intermediate spacer layer | |
| JP3256603B2 (ja) | 半導体装置及びその製造方法 | |
| US7892895B2 (en) | Diode junction poly fuse | |
| JP3095811B2 (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| US5472901A (en) | Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps | |
| US4561906A (en) | Laser activated polysilicon connections for redundancy | |
| US7651893B2 (en) | Metal electrical fuse structure | |
| US5625220A (en) | Sublithographic antifuse | |
| US6335228B1 (en) | Method for making an anti-fuse | |
| US9219040B2 (en) | Integrated circuit with semiconductor fin fuse | |
| JPH10270566A (ja) | レーザ溶断導線を有する固体回路とその固体回路の製造方法 | |
| US4960729A (en) | Integrated circuits and a method for manufacture thereof | |
| JPH05136273A (ja) | 最小面積を有するアンチヒユーズ | |
| US20070080404A1 (en) | Semiconductor device | |
| KR0159450B1 (ko) | 앤티퓨즈소자 | |
| JP3012011B2 (ja) | 半導体装置の製造方法 | |
| JPH0415618B2 (ja) | ||
| US6440781B1 (en) | Method of adding bias-independent aluminum bridged anti-fuses to a tungsten plug process | |
| US6563189B1 (en) | Method of adding Zener zap aluminum bridged anti-fuses to a tungsten plug process | |
| US6319758B1 (en) | Redundancy structure in self-aligned contact process | |
| JPH02244740A (ja) | イオンビームによる配線の切断および接続に適した半導体装置 | |
| KR20000013433A (ko) | 선택적 금속 실리사이드막 형성방법 | |
| JPH0352254A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| US11101213B2 (en) | EFuse structure with multiple links |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |