DE4113961A1 - Halbleitereinrichtung mit einem redundanzschaltkreisbereich und herstellungsverfahren fuer diese - Google Patents
Halbleitereinrichtung mit einem redundanzschaltkreisbereich und herstellungsverfahren fuer dieseInfo
- Publication number
- DE4113961A1 DE4113961A1 DE19914113961 DE4113961A DE4113961A1 DE 4113961 A1 DE4113961 A1 DE 4113961A1 DE 19914113961 DE19914113961 DE 19914113961 DE 4113961 A DE4113961 A DE 4113961A DE 4113961 A1 DE4113961 A1 DE 4113961A1
- Authority
- DE
- Germany
- Prior art keywords
- wiring layers
- semiconductor device
- insulating layer
- protective film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
Die Erfindung betrifft eine Halbleitereinrichtung und ein Herstel
lungsverfahren für diese. Die Erfindung betrifft insbesondere eine
Halbleitereinrichtung, die wenigstens einen speziellen Schaltkreis
bereich mit einer vorbestimmten Funktion und einen redundanten Er
satzschaltkreisbereich, der dieselbe Funktion wie der spezielle
Schaltkreisbereich sowie eine Verbindung aufweist, die durchgebrannt
und entfernt werden kann, um einen bestimmten defekten Schaltkreis
bereich durch den redundanten Schaltkreisbereich zu ersetzen, und
ein Herstellungsverfahren für diese Halbleitereinrichtung.
Im allgemeinen weisen Halbleitereinrichtungen wie statische Direkt
zugriffsspeicher (SRAMs) und dynamische Direktzugriffsspeicher
(DRAMs) redundante Schaltkreise auf, um die Produktionsausbeute der
Halbleitereinrichtungen zu erhöhen. Diese Redundanzschaltkreise wer
den dazu benutzt, um eine Verminderung der Produktionsausbeute der
Halbleitereinrichtungen durch zufällige Defekte, die während der
Herstellungsprozesse der Halbleitereinrichtungen erzeugt werden, zu
vermindern. Redundanz wird bezüglich des speziellen Schaltkreisbe
reichs mit einer vorbestimmten Funktion geschaffen, so daß ein paar
mögliche Defekte die Funktion der Halbleitereinrichtung als ganzes
nicht beeinträchtigen, da der Redundanzschaltkreisbereich so gebil
det ist, daß er dieselbe Funktion wie der spezielle Schaltkreisab
schnitt besitzt. Um den defekten speziellen Schaltkreisbereich durch
den Redundanzschaltkreisbereich zu ersetzen, ist eine Verbindung ge
schaffen, die durch einen Laserstrahl durchgeschmolzen und entfernt
werden kann. Diese Art eines Redundanzschaltkreises wird als Typ mit
Bildung einer offenen Schleife bezeichnet (Open-loop-formation-Typ).
Nun wird der Aufbau einer Halbleitereinrichtung mit redundanten Bau
elementstrukturen dieses Typs schematisch beschrieben. Fig. 5 zeigt
eine Draufsicht, die einen Wafer darstellt, auf dem Halbleiterein
richtungen mit im allgemeinen den Redundanzschaltkreisen als ein
zelne Chips gebildet sind. Fig. 6 zeigt ein schematisches Diagramm
zur Erläuterung der inneren Strukturen der Halbleitereinrichtung mit
Redundanzschaltkreis für jeden Chip.
Bezüglich Fig. 5 weist der Wafer 1000 eine Mehrzahl von Chips
(Halbleitereinrichtungen) 100 auf. Bezüglich Fig. 6 weist jeder Chip
100 Blöcke N1, N2, . . ., Nm auf, die jeweils dieselbe Funktion besit
zen, wie z. B. eine Mehrzahl von Speicherzellen mit derselben Funk
tion in einer Halbleiterspeichereinrichtung. Um diese Blöcke N1, N2,
. . ., Nm zu aktivieren, sind Schmelzverbindungen (Verbindungen L1,
L2, . . ., Lm) gebildet, die durchgeschmolzen werden können. Um einen
der deaktivierten Blöcke N1, N2, . . ., Nm, zu ersetzen, ist ein re
dundanter Block S mit derselben Funktion geschaffen. Die Schmelzver
bindung (Verbindung) Ls kann durchgeschmolzen werden, um den Redun
danzblock S zu aktivieren. Um die Schaltfunktion dieses Feldef
fekttransistors 106 auszuführen, sind eine Spannungsversorgung 103
ein Widerstand 104 und eine Massepotentialquelle 105 gebildet. Um
mögliche Defekte in den jeweiligen Blöcken N1, N2, . . ., Nm zu erfas
sen, sind in einem Pad-Bereich P Test-Pad-Elektroden 101 und 102 ge
schaffen.
Nun wird die Funktionsprüfung der wie oben beschrieben konstruierten
Halbleitereinrichtung erläutert. Im allgemeinen wird eine vorbe
stimmte Schaltkreisprüfung mit der Halbleitereinrichtung ausgeführt,
nachdem integrierte Schaltkreise auf einem Substrat wie z. B. einem
Wafer durch mehrere Schritte gebildet worden sind. Der Wafer 1000
mit den Chips 100 werden bearbeitet, um in Übereinstimmung mit den
folgenden Prozeduren einen Defekt zu erkennen. Diese Bearbeitungs
prozeduren werden im allgemeinen als Reparaturschritt eines defekten
Schaltkreises bezeichnet. Als Ausführungseinrichtung für diesen sind
ein Verfahren, bei dem die Bearbeitung durch einen vorbestimmten
elektrischen Signalfluß ausgeführt wird, und ein Verfahren, bei dem
ein Laserstrahl zusammen mit einem elektrischen Signal verwendet
wird, bekannt. Im weiteren erfolgt eine Beschreibung des letzteren
Falles, bei dem die Bearbeitung durch den Laserstrahl ausgeführt
wird, d. h. durch einen sogenannten Lasertrimm-(im weiteren auch als
"LT" bezeichnet)Prozeß.
Dieser LT-Prozeß wird mit dem halbfertigen Wafer 1000 ausgeführt, auf
dem die Chips gebildet worden sind. Genauer gesagt wird von einer
(nicht gezeigten und auch als "Tester" bezeichneten) Funktionsprü
fungseinrichtung zuerst das elektrische Signal für die Funktionsprü
fung über eine Test-Pad-Elektrode 101 im Pad-Bereich P an jeden der
Chips 100 auf dem Wafer 1000 angelegt. Ist der Chip 100 nicht de
fekt, so wird von der Test-Pad-Elektrode 102 ein entsprechend dem
angelegten elektrischen Signal erwartetes Signal ausgegeben. Bei
dieser Operation ermittelt der Tester auf der Basis einer Korrela
tion zwischen dem an den Chip 100 angelegten Signal und dem ausgege
benen elektrischen Signal, ob der zu bearbeitende Chip 100 defekt
ist oder nicht. Wird einer der Blöcke N1, N2, . . ., Nm als defekt er
mittelt, so wird der defekte Block durch den Redundanzblock S er
setzt, so daß der Chip 100 die gewünschte Funktion erzielt. Damit
kann der als defekt erkannte Chip 100 aufgrund der Existenz des Re
dundanzblocks S möglicherweise zu einem nicht-defekten Chip werden.
Die Ersetzung des defekten Blocks durch den Redundanzblock geschieht
folgendermaßen. Das Potential der Massepotentialquelle 105 wird an
die Gate-Elektrode des Feldeffekttransistors 106 angelegt, wodurch
der Feldeffekttransistor 106 in einem gesperrten Zustand gehalten
wird. Damit wird der Redundanzblock S vom Chip 100 elektrisch iso
liert. Unter dieser Voraussetzung wird der LT-Prozeß ausgeführt.
Wird als Ergebnis z. B. der Block N1 im Chip 100 als defekt erkannt,
so wird dieser defekte Block N1 durch den Redundanzblock S in fol
gender Weise ersetzt.
In diesem Fall wird mit der Erfassung des Defektes im Block N1 durch
den Tester zuerst Information, die den Schmelzverbindungen L1 und Ls
im Chip 100 entspricht oder mit anderen Worten eine Defektadresse
oder -positionskoordinate im Chip und andere Informationen (d. h. Er
setzungsinformation) an die LT-Bearbeitungseinrichtung angelegt.
Diese LT-Verarbeitungseinrichtung arbeitet auf der Basis der Erset
zungsinformation, um die Schmelzverbindungen L1 und Ls durch Be
strahlung mit einem Laserstrahl abzuschmelzen und zu entfernen.
Durch Abschmelzen der Verbindung L1 wird der defekte Block N1 im
Chip 100 isoliert. Durch Abschmelzen der Verbindung Ls wird über den
Widerstand 104 die Spannung der Spannungsversorgung 103 an die Gate-
Elektrode des Feldeffekttransistors 106 angelegt. Dies macht den
Feldeffekttransistor 106 leitend. Damit wird der defekte Block N1
durch den Redundanzblock S ersetzt.
Nun erfolgt eine Beschreibung anhand eines Beispiels, bei dem die
Halbleitereinrichtung mit dem oben angeführten Redundanzschaltkreis
einen DRAM darstellt. Insbesondere wird ein Fall beschrieben, in dem
die Blöcke mit vorbestimmten Funktionen Speicherzellenfelder sind.
Fig. 7 zeigt ein schematisches Diagramm zur Darstellung der Struktu
ren eines Speicherzellenfeldes in einem herkömmlichen DRAM. Bezüg
lich Fig. 7 weist das Speicherzellenfeld 50 eine Mehrzahl von Wort
leitungen WL, die sich in Zeilenrichtung erstrecken, und eine Mehr
zahl von Bitleitungen BL, die sich in Spaltenrichtung erstrecken und
die Wortleitungen WL kreuzen, auf. An einer Kreuzung zwischen einer
Wortleitung WL und einer Bitleitung BL ist eine Speicherzelle MC an
geordnet. Entsprechend den Wortleitungen WL ist eine Mehrzahl von
Zeilendekodern 51 gebildet. Jeder Zeilendekoder 51 ist über einen
Worttreiber 52 mit der entsprechenden Wortleitung WL verbunden. Ent
sprechend den Bitleitungen BL ist eine Mehrzahl von Spaltendekodern
53 gebildet.
Außerhalb der Wortleitungen WL ist eine Ersatzwortleitung SWL gebil
det. An der Kreuzung zwischen der Ersatzwortleitung SWL und der je
weiligen Bitleitung BL ist eine Ersatzspeicherzelle SMC angeordnet.
Entsprechend der Ersatzwortleitung SWL ist ein Ersatzdekoder 54 ge
schaffen. Der Ersatzdekoder 54 ist über einen Ersatzworttreiber 55
mit der Ersatzwortleitung SWL verbunden. Die Ersatzwortleitung SWL,
der Ersatzdekoder 54 sowie der Ersatzworttreiber 55 bilden den soge
nannten Redundanzschaltkreis.
Nun wird die Funktion des Redundanzschaltkreises im DRAM beschrie
ben. Der Redundanzschaltkreis ist im DRAM enthalten, um die Produk
tionsausbeute der Speicherzellen im DRAM zu verbessern. Unter Bezug
nahme auf die Fig. 8 erfolgt nun die Beschreibung eines Speicher
schaltkreis-Charakteristiktests für den DRAM und eines Reparaturver
fahrens, das den Redundanzschaltkreis verwendet. Zuerst wird durch
die Tester- oder eine andere Einrichtung mit dem DRAM eine Betriebs
prüfung ausgeführt, um ein defektes Bit MC1 im Speicherzellenfeld 50
zu erfassen. Dann wird die Schmelzverbindung FU1 der Wortleitung
WL1, die dieses defekte Bit enthält, durchgeschmolzen, um die de
fekte Wortleitung WL1 vom Schaltkreis zu isolieren. Dann werden Ver
bindungen SFU, die mit der Ersatzwortleitung SWL des Redundanz
schaltkreises verbunden sind, in einer bestimmten Kombination abge
schmolzen, um den Schaltkreis so zu bilden, daß die Ersatzwortlei
tung SWL nur dann arbeitet, wenn ein Signal zum Auswählen des defek
ten Bits MC1 als Adreßsignal von außen eingegeben wird. Durch Ver
binden der Ersatzleitung mit dem Redundanzschaltkreis mit der primä
ren Leitung kann auf diese Weise der DRAM mit dem Defekt repariert
werden, um einen nicht-defekten DRAM zu bilden. Die Verbindungen FU1
und SFU werden durch den oben beschriebenen LT-Prozeß abgeschmolzen.
Nun wird der LT-Prozeß genau beschrieben. Die Fig. 9A-9C zeigen
Querschnitte der Halbleitereinrichtung, um die Schritte des LT-Pro
zesses in dieser Reihenfolge zu beschreiben. In Fig. 9A ist das Si
liziumsubstrat 1 mit einem Zwischenschicht-Isolierfilm 2 bedeckt,
der aus einem Oxidfilm geschaffen ist. Eine Polysiliziumschicht (LT-
Schmelzverbindung) 3, auf die der oben angeführte LT-Prozeß angewen
det wird, ist in diesem Zwischenschicht-Isolierfilm 2 eingebettet.
Auf der Polysiliziumschicht (LT-Schmelzverbindung) 2 sind in einem
abschließenden Herstellungsschritt der Halbleitereinrichtung Ver
drahtungsschichten 4 aus Aluminium oder einem ähnlichen Material ge
schaffen worden. Die Polysiliziumschicht 3 befindet sich in einem
Bereich zwischen den Verdrahtungsschichten 4. Neben diesen Verdrah
tungsschichten 4 ist auf dem Zwischenschicht-Isolierfilm 2 eine
Test-Pad-Elektrode 5 geschaffen, die in der oben angeführten Funkti
onsprüfung benutzt wird. Diese Test-Pad-Elektrode 5 besteht aus Alu
minium. Die Polysiliziumschicht 3, die abgeschmolzen und entfernt
werden kann, befindet sich in einer Tiefe t1 von 1 µm oder mehr von
der Oberfläche des Zwischenschicht-Isolierfilms 2 entfernt. Der
linke Abschnitt in der Figur ist als Verbindungsbereich L, der einen
Bereich zum Bilden der LT-Schmelzverbindung darstellt, und der
rechte Abschnitt als Pad-Bereich P dargestellt, der ein Bereich zum
Schaffen der Elektrode für die Funktionsprüfung ist.
In Fig. 9B wird ein Elektrodenanschluß des Testers auf die Oberflä
che der Test-Pad-Elektrode 5 gepreßt, um einen möglichen Defekt im
Schaltkreis zu ermitteln. Wird im Schaltkreis ein defekter Abschnitt
erkannt, so wird die im Redundanzschaltkreis gebildete LT-Verbindung
3 einem Laserstrahl 12 ausgesetzt. Dieser Laserstrahl 12 bestrahlt
den Bereich des Zwischenschicht-Isolierfilms 2, in dem die Polysili
ziumschicht 3, d. h. die LT-Verbindung, eingebettet ist. Der auf die
Polysiliziumschicht 3 gerichtete Laserstrahl 12 läuft durch den Zwi
schenschicht-Isolierfilm 2 durch und trifft auf die Polysilizium
schicht. Hierdurch absorbiert die Polysiliziumschicht 3 die Wärme,
die durch den Laserstrahl erzeugt wird, und schmilzt. Bei diesem
Vorgang wird insbesondere im oberen Bereich der Polysiliziumschicht
3 ein schneller Temperaturanstieg bewirkt, so daß der Druck ansteigt
und dadurch der Zwischenschicht-Isolierfilm 2 über der Polysilizium
schicht 3 weggeblasen wird. Dies vermindert den Druck nahezu auf At
mosphärendruck und gleichzeitig verdampft die geschmolzene Polysili
ziumschicht 3, so daß die LT-Verbindung weggeblasen werden kann.
Diese Bedingung ist in Fig. 9C dargestellt. Fig. 9D zeigt die teil
weise durchgeschmolzene und entfernte LT-Verbindung 3 in einer Per
spektive.
Ist in Fig. 9C die T-Schmelzverbindung durch Verdampfen entfernt
worden, so bildet ein Teil der verdampften LT-Verbindung einen Sili
zium enthaltenden Staub 31, der auf Abschnitte der Verdrahtungs
schichten 4 auf dem Zwischenschicht-Isolierfilm 2 geschleudert wird,
wie dies durch einen Pfeil dargestellt ist. Dies verursacht Probleme
wie einen Kurzschluß zwischen Verdrahtungen.
Ferner ist die Polysiliziumschicht 3, d. h. die LT-Verbindung, in ei
ner Tiefe t1 von 1 µm oder mehr von der Oberfläche des Zwischen
schicht-Isolierfilms 2 entfernt gebildet. Nachdem der dicke Zwi
schenschicht-Isolierfilm 2 über der Polysiliziumschicht 3 durch den
Druck, der sich entsprechend dem Temperaturanstieg durch die Laser
bestrahlung erhöht hat, weggeblasen worden ist, wird daher ein kon
kaver Bereich oder Krater 21 gebildet. Eine größere Dicke des Zwi
schenschicht-Isolierfilms 2 über der Polysiliziumschicht 3, d. h. ein
größerer Wert von t1, vergrößert den Krater 21. Erreicht der Krater
21 die Bereiche für die Verdrahtungsschichten 4, so werden diese be
schädigt und unterbrochen.
Aufgabe der Erfindung ist es daher, den Abbruch von Verbindungen in
einem Lasertrimm-Prozeß zu verhindern. Ferner soll ein Kurzschluß
zwischen Verdrahtungen in einem Lasertrimm-Prozeß vermieden werden.
Außerdem sollen Strukturen für eine Halbleitereinrichtung geschaffen
werden, bei denen eine Verdrahtungsschicht in einem Lasertrimm-Pro
zeß nicht beschädigt wird. Aufgabe der Erfindung ist ferner, eine
Halbleitereinrichtung herzustellen, bei der ein Abbruch der Verbin
dung von Verdrahtungsschichten im Lasertrimm-Prozeß vermieden werden
kann. Außerdem soll eine Halbleitereinrichtung hergestellt werden,
die einen Kurzschluß der Verdrahtung im Lasertrimm-Prozeß verhindern
kann. Aufgabe der Erfindung ist ferner die Bildung von Strukturen
für eine Halbleitereinrichtung, bei denen eine Verdrahtungsschicht
in einem Lasertrimm-Prozeß nicht beschädigt wird.
Eine Halbleitereinrichtung in Übereinstimmung mit der Erfindung
weist ein Halbleitersubstrat, eine Isolierschicht, eine Verbindungs
leiterschicht, Verdrahtungsschichten, eine Testelektrode und einen
Schutzfilm auf. Die Isolierschicht ist auf der Hauptoberfläche des
Halbleitersubstrats gebildet und weist einen konkaven Abschnitt auf.
Die Verbindungsleiterschicht ist aus Polysilizium gebildet und be
findet sich unmittelbar unter der Bodenwand des konkaven Abschnitts.
Die Verdrahtungsschichten sind auf der Isolierschicht gebildet und
befinden sich in einem gleichmäßigen Abstand voneinander, wobei sich
der konkave Abschnitt dazwischen befindet. Die Testelektrode ist in
einem Abstand von den Verdrahtungsschichten in einem Bereich auf der
Isolierschicht gebildet. Der Schutzfilm ist auf der Isolierschicht
geschaffen, um die Oberflächen von wenigstens den Verdrahtungs
schichten zu bedecken und die Oberfläche der Testelektrode freizule
gen.
Beim Herstellungsverfahren für die Halbleitereinrichtung in Überein
stimmung mit der Erfindung werden zuerst Verdrahtungsschichten und
eine Testelektrode in einem Abstand von den Verdrahtungsschichten
auf der Isolierschicht gebildet, die wiederum auf der Hauptoberflä
che eines Halbleitersubstrats geschaffen ist und in der die Verbin
dungsleiterschichten eingebettet sind. Die auf der Isolierschicht
gebildeten Verdrahtungsschichten befinden sich in einem Abstand von
einander, wobei ein Bereich der Verbindungsleiterschicht dazwischen
liegt. Auf der Isolierschicht wird zwischen den Verdrahtungsschich
ten ein konkaver Bereich geschaffen, dessen Bodenwand sich unmittel
bar über der Verbindungsleiterschicht befindet. Auf der Isolier
schicht wird eine Polysiliziumschicht geschaffen, um die Oberflächen
der Verdrahtungsschichten zu bedecken und die Oberfläche von wenig
stens der Testelektrode freizulegen.
Entsprechend der Erfindung ist die Verbindungsleiterstruktur unmit
telbar unterhalb der Bodenwand des konkaven Bereiches in der Iso
lierschicht gebildet. Auf die Bodenwand dieses konkaven Bereiches
wird ein Laserstrahl gerichtet, so daß die aus Polysilizium beste
hende Verbindungsleiterschicht abgeschmolzen und entfernt wird. Bei
diesem Vorgang absorbiert die Verbindungsleiterschicht Wärme, die
vom Laserstrahl erzeugt wird, und schmilzt. Da die Verbindungslei
terschicht unmittelbar unter der Bodenwand des konkaven Bereiches
gebildet ist, wird selbst dann kein großer Krater gebildet, wenn die
Isolierschicht beim Abschmelzen und Entfernen der Verbindungsleiter
schicht durch die erhöhte Temperatur aufgrund des Laserstrahls und
dem damit erhöhten Druck teilweise weggeblasen wird. Daher werden
die auf der Isolierschicht gebildeten Verdrahtungsschichten mit dem
dazwischen befindlichen konkaven Bereich nicht beschädigt und durch
brochen.
Ferner wird das Polysilizium, das die Verbindungsleiterschicht bil
det, durch den Anstieg des Drucks aufgrund des Laserstrahls als Si
lizium enthaltender Staub verstreut. Da die Oberflächen der Verdrah
tungsschichten mit dem Schutzfilm bedeckt sind, wird bei diesem Vor
gang selbst dann kein Kurzschluß zwischen Verdrahtungen verursacht,
wenn der Silizium enthaltende Staub auf die Verdrahtungsschichten
geschleudert wird. Da die Oberfläche der Testelektrode freigelegt
ist, verursacht dieser Schutzfilm keinerlei Unannehmlichkeit beim
Anlegen des elektrischen Signals während der Funktionsprüfung.
Wie oben beschrieben worden ist, ist die Bodenwand des konkaven Be
reichs erfindungsgemäß unmittelbar über der Verbindungsleiterschicht
gebildet. Die Isolierschicht und die Verbindungsleiterschicht werden
weggeblasen, wenn der Laserstrahl auf diese Verbindungsleiterschicht
gerichtet wird, um diese abzuschmelzen und zu entfernen. Da die ab
zuschmelzende und zu entfernende Verbindungsleiterschicht unmittel
bar unter der Bodenwand des konkaven Bereichs in der Isolierschicht
gebildet ist, führt das Wegblasen der Isolierschicht nicht zu einem
großen Krater. Damit werden die Verdrahtungsschichten nicht beschä
digt und durchbrochen. Da die Oberflächen der Verdrahtungsschichten
mit dem Schutzfilm bedeckt sind, wird ferner selbst dann kein Kurz
schluß zwischen den Verdrahtungsschichten verursacht, wenn der Staub
der Verbindungsleiterschicht auf die Verdrahtungsschichten gestreut
wird. Daher ist es möglich, Strukturen für eine Halbleitereinrich
tung zu schaffen, bei denen der Lasertrim-Prozeß die Verdrahtungs
schichten nicht beschädigt. Daher kann eine Halbleitereinrichtung mit
guter Produktionsausbeute und Zuverlässigkeit erhalten werden.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus
der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von
den Figuren zeigen:
Fig. 1 einen Querschnitt einer Halbleitereinrichtung, die eine
Verbindungsleiterschicht in Übereinstimmung mit der
Erfindung aufweist;
Fig. 2A, 2B, 2C Querschnitte entlang der Achse II-II in Fig. 1 zur
Erläuterung von Ausführungsformen von Querschnitts
strukturen;
Fig. 3A bis 3F Querschnitte zur Erläuterung eines Herstellungs
verfahrens einer Halbleitereinrichtung mit den in Fig. 2A
dargestellten Strukturen entsprechend der Reihenfolge von
Prozeßschritten einschließlich eines Lasertrimm-Schrittes;
Fig. 4A bis 4E Querschnitte zur Erläuterung eines Herstellungs
verfahrens einer Halbleitereinrichtung mit den in Fig. 2C
dargestellten Strukturen entsprechend der Reihenfolge von
Prozeßschritten einschließlich eines Lasertrimm-Schrittes;
Fig. 5 eine Draufsicht auf eine Wafer, der allgemein eine
Mehrzahl von Halbleitereinrichtungen aufweist, die
Redundanzschaltkreise besitzen;
Fig. 6 ein schematisches Diagramm zur Darstellung der internen
Strukturen einer Halbleitereinrichtung, die Chips
aufweist, die jeweils Redundanzschaltkreise besitzen;
Fig. 7 ein Blockdiagramm zur Darstellung eines Speicherzellen
feldes in einem DRAM, der sowohl einen Redundanzschalt
kreis als auch einen Peripheriebereich aufweist;
Fig. 8 ein schematisches Diagramm zur Darstellung eines
Beispiels für einen Redundanzschaltkreis in einem DRAM;
Fig. 9A, 9B, 9C Querschnitte zur Darstellung des Lasertrimm-
Prozesses für eine herkömmliche Halbleitereinrichtung, die
eine Verbindungsleiterschicht aufweist; und
Fig. 9D eine Perspektive zur Darstellung einer LT-Schmelz
verbindung, die durch Lasertrimmen teilweise abgeschmolzen
und entfernt worden ist.
Bezüglich Fig. 1 ist auf einem Siliziumsubstrat 1 ein Feldef
fekttransistor 40 geschaffen, der Speicherzellen oder ähnliches bil
det. Dieser Feldeffekttransistor 40 weist eine Gate-Elektrode 8 und
Störstellenbereiche 9a und 9b auf. Die Gate-Elektrode 8 ist abge
trennt durch einen Gate-Isolierfilm auf dem Siliziumsubstrat 1 ge
schaffen. Die Störstellenbereiche 9a und 9b sind in einem Abstand
voneinander mit der Gate-Elektrode 8 zwischen ihnen in Bereichen im
Siliziumsubstrat 1 gebildet. Bei dieser Ausführungsform befindet
sich eine Polysiliziumschicht 3, d. h. eine LT-Schmelzverbindung in
elektrischem Kontakt mit einem der Störstellenbereiche 9a und ist
mit diesem verbunden. Diese Polysiliziumschicht 3 ist so gebildet,
daß sie sich über einem trennenden Oxidfilm 10 erstreckt. Im Zwi
schenschicht-Isolierfilm 2 ist ein spezieller Schaltkreisbereich wie
beispielsweise Speicherzellen mit vorbestimmter Funktion geschaffen.
Auf dem Zwischenschicht-Isolierfilm 2 ist eine Verdrahtungsschicht 4
aus Aluminium gebildet, die z. B. mit der Polysiliziumschicht 3 ver
bunden ist. Diese Verdrahtungsschichten 4 sind mit einem unteren
Schutzfilm 6 bedeckt. Bei dieser Struktur ist ein Verbindungsteil L,
das zur Ersetzung durch einen Redundanzschaltkreis abgeschmolzen und
entfernt werden kann, an einer vorbestimmten Stelle in der Polysili
ziumschicht 3 gebildet.
Wie in Fig. 2A gezeigt ist, weist der Zwischenschicht-Isolierfilm 2
im Verbindungsteil L einen Graben 11 mit einer Tiefe von etwa 8000 Å
bis 1 µm auf. Die abzuschmelzende und zu entfernende Polysilizium
schicht 3 ist an einer Stelle gebildet, die von der Bodenoberfläche
dieses Grabens 11 um t2 mit einem Wert von etwa 6000-8000 Å entfernt
ist. Die auf dem Zwischenschichtisolierfilm 2 gebildeten Verdrah
tungsschichten 4 befinden sich auf einander gegenüberliegenden Sei
ten dieser Polysiliziumschicht 3. Andererseits ist im Bereich eines
Pad-Abschnitts P eine Test-Pad-Elektrode 5 aus Aluminium als Elek
trode angeordnet, die in einer vorbestimmten Funktionsprüfung be
nutzt werden soll. Die Oberflächen der Verdrahtungsschichten 4 sind
mit einem unteren Schutzfilm 6 bedeckt. Dieser untere Schutzfilm 6
ist so auf dem Zwischenschicht-Isolierfilm 2 gebildet, daß die Ober
fläche der Test-Pad-Elektrode 5 im Bereich des Pad-Abschnitts P
teilweise freiliegt.
Die Polysiliziumschicht 3 kann so geschaffen sein, daß deren Ober
fläche am Boden des Grabens 11 freiliegt, wie in Fig. 2B dargestellt
ist. Wie in Fig. 2C dargestellt ist, können die Seitenwände und der
Boden des Grabens 11 mit dem unteren Schutzfilm 6 bedeckt sein. Der
untere Schutzfilm 6 besteht aus einem Nitridfilm oder einem Oxid
film, der durch ein Plasma-CVD-Verfahren geschaffen wird. Der Innen
durchmesser d des Grabens beträgt etwa 3-5 µm. Die Fig. 2A-2C stellen
Strukturen vor einem Lasertrimm-Prozeß dar.
Im folgenden wird nun ein Herstellungsverfahren für die Halbleiter
einrichtung beschrieben, das einen Lasertrimm-Schritt aufweist.
In Fig. 3A wird der Zwischenschicht-Isolierfilm 2, in dem die Poly
siliziumschicht 3, d. h. die LT-Schmelzsicherung eingebettet ist, auf
dem Siliziumsubstrat 1 gebildet. Ein Schaltkreisblock wie beispiels
weise Speicherzellen mit einer vorbestimmten Funktion ist vorher in
diesem Zwischenschicht-Isolierfilm 2 geschaffen worden. Daher ist
der Zwischenschicht-Isolierfilm 2 mit großer Dicke abgeschieden wor
den, um eine glatte Oberfläche zu bilden. Entsprechend befindet sich
die eingebettete Polysiliziumschicht 3 in einer Entfernung t1 von
1 µm oder mehr von der Oberfläche des Zwischenschicht-Isolierfilms 2
entfernt. Auf dem Zwischenschicht-Isolierfilm 2 sind die Verdrah
tungsschichten 4 aus Aluminium oder ähnlichem in Bereichen auf ein
ander gegenüberliegenden Seiten der Polysiliziumschicht 3 gebildet.
Die Test-Pad-Elektrode 5, die als Elektrode verwendet wird, an die
bei der Funktionsprüfung ein elektrisches Signal angelegt wird, wird
auf dem Zwischenschicht-Isolierfilm 2 geschaffen.
In Fig. 3B wird der untere Schutzfilm 6 durch Plasmanitrierung oder
Plasmaoxidation gebildet, um die gesamten Oberflächen des Zwischen
schicht-Isolierfilms 2, der Verdrahtungsschichten 4 und der Test-
Pad-Elektrode 5 zu bedecken. Auf diesem unteren Schutzfilm 6 wird
ein Photolackfilm 7 geschaffen. Dieser Photolackfilm 7 ist so gebil
det, daß er einen Bereich unmittelbar über einem Abschnitt der Poly
siliziumschicht freilegt, der abgeschmolzen und entfernt werden
soll. Ferner ist dieser Photolackfilm 7 so geschaffen, daß er wenig
stens die Oberfläche des auf der Test-Pad-Elektrode 5 gebildeten un
teren Schutzfilms 6 freilegt. Dieser Photolackfilm 7 wird als Maske
für einen Ätzprozeß verwendet, durch den der untere Schutzfilm 6 und
der Zwischenschicht-Isolierfilm 2 selektiv entfernt werden. Bei die
sem Ätzprozeß wird die Selektivität so eingestellt, daß das Ätzen
des Zwischenschicht-Isolierfilms 2 und des unteren Schutzfilms 6 ge
fördert und das Ätzen der Test-Pad-Elektrode 5 unterdrückt wird.
Wie in Fig. 3C dargestellt ist, wird im Zwischenschicht-Isolierfilm
2 damit der Graben 11 mit einer Bodenfläche über der Polysilizium
schicht 3 geschaffen. Das Ätzen wird dabei so gesteuert, daß die Bo
denfläche des Grabens 11 an einer Stelle liegt, die sich von der
Deckfläche der Polysiliziumschicht 3 in einem Abstand t2 von etwa
6000-8000 Å befindet. Damit ist die Struktur von Fig. 2A vervollstän
digt. Es sei bemerkt, daß der Graben 11 so geschaffen sein kann, daß
die Deckfläche der Polysiliziumschicht freiliegt (siehe Fig. 2B).
In dieser Stufe wird ein Schaltkreistest als Funktionsprüfung ausge
führt. Beim Schaltkreistest wird das Elektrodenende eines Testers
auf die Oberfläche der test-Pad-Elektrode 5 gepreßt, um einen mögli
chen Defekt im Schaltkreis zu erfassen. Wird in Übereinstimmung mit
einer vorbestimmten Logik ein defekter Abschnitt im Schaltkreis er
mittelt, so wird die Polysiliziumschicht 3, d. h. die LT-Schmelzver
bindung, im Redundanzschaltkreis abgeschmolzen und entfernt. Dieses
Abschmelzen und Entfernen der Polysiliziumschicht 3 wird durch Be
strahlen der Bodenfläche des Grabens 11 mit einem Laserstrahl 12
ausgeführt, wie in Fig. 3C dargestellt ist. Bei diesem Lasertrimmen
wird der Brennpunkt so gesteuert, daß der Laserstrahl eine Energie
von etwa 1J bei einem Durchmesser von etwa 5 µm aufweist.
Der auf diese Weise auf die LT-Verbindung gerichtete Laserstrahl
läuft durch den Zwischenschicht-Isolierfilm 2 hindurch und trifft
auf die Polysiliziumschicht 3. Aufgrund dieser Laserbestrahlung ab
sorbiert die Polysiliziumschicht Wärme und schmilzt. Bei diesem Vor
gang bewirkt der rapide Temperaturanstieg im oberen Bereich der Po
lysiliziumschicht 3 einen Anstieg des Druckes. Daher wird der Zwi
schenschicht-Isolierfilm 2 weggeblasen, so daß der Druck auf einen
Wert in der Nähe des Atmosphärendrucks sinkt und gleichzeitig die
geschmolzene Polysiliziumschicht 3 durch Verdampfung entfernt wird.
Wie in Fig. 3D gezeigt ist, wird folglich ein Krater 13 gebildet,
der sich an die Seitenwände des Grabens 11 anschließt. Da der Zwi
schenschicht-Isolierfilm 2, der durch die Laserbestrahlung weggebla
sen wurde, dünner als bei der herkömmlichen Struktur ist, wird kein
großer Krater gebildet. Daher ergibt sich kein Krater, der die Ver
drahtungsschichten 4 auf den einander gegenüberliegenden Seiten des
Grabens 11 beschädigen könnte. Selbst wenn die verdampfte Polysili
ziumschicht 3 teilweise einen Silizium enthaltenden Staub bildet,
der auf den Zwischenschicht-Isolierfilm 2 geschleudert wird, ergibt
sich kein Kurzschlußproblem zwischen den Verdrahtungsschichten 4, da
deren Oberflächen mit dem unteren Schutzfilm 6 bedeckt sind.
Anschließend wird an die Test-Pad-Elektrode 5 ein vorbestimmtes
elektrisches Signal angelegt, um die Ersetzung durch den vorbestimm
ten Redundanzschaltkreis durch Wegblasen und Entfernen der LT-Ver
bindung zu erfassen und zu bestätigen.
In Fig. 3E wird ein oberer Schutzfilm 14 aus einem Plasmanitridfilm
so abgeschieden, daß er die Oberfläche von wenigstens der Test-Pad-
Elektrode 5 freilegt und den unteren Schutzfilm 6 bedeckt. Wie in
Fig. 3F gezeigt ist, wird der obere Schutzfilm 14 ferner auch über
einem Bereich gebildet, in dem die Polysiliziumschicht 3 für die LT-
Schmelzverbindungen existiert, die weder abgeschmolzen noch entfernt
worden sind. Dieser obere Schutzfilm kann zum Füllen des Grabens 11
benutzt werden.
Im folgenden wird nun eine weitere Ausführungsform eines Herstel
lungsverfahrens für die Halbleitereinrichtung in Übereinstimmung mit
der Erfindung beschrieben.
Bezüglich Fig. 4A werden die Polysiliziumschicht 3, d. h. die LT-Ver
bindung, Verdrahtungsschichten 4 und eine Test-Pad-Elektrode 5 in
einer der Fig. 3A ähnlichen Weise gebildet.
In Fig. 4B wird der Photolackfilm 7 so geschaffen, daß er die Ober
fläche des Zwischenschicht-Isolierfilms 2 nur in einem Bereich frei
legt, in dem die Polysiliziumschicht 3 eingebettet ist. Dieser Pho
tolack 7 wird als Maske für den Ätzprozeß verwendet, um eine selek
tive Entfernung des Zwischenschicht-Isolierfilms 2 auszuführen.
Wie in Fig. 4C gezeigt ist, wird der Graben 11 zwischen den Verdrah
tungsschichten 4 im Zwischenschicht-Isolierfilm 2 so geschaffen, daß
sich dessen Bodenfläche in einer Entfernung t2 von etwa 6000-8000 Å
von der Deckfläche der Polysiliziumschicht 3 befindet.
Anschließend wird in Fig. 4D der untere Schutzfilm 6 so gebildet,
daß er wenigstens die Oberfläche der Test-Pad-Elektrode 5 freilegt.
Auf die freiliegende Oberfläche der Test-Pad-Elektrode 5 wird die
Elektrodenspitze des Testers gepreßt, um einen möglichen Defekt im
Schaltkreis zu erfassen. Wird in Übereinstimmung mit der vorbestimm
ten Logik im Schaltkreis ein defekter Abschnitt erkannt, so wird der
Bereich der LT-Schmelzverbindung dem Lasertrimm-Prozeß ausgesetzt,
um diese abzuschmelzen. Wie in Fig. 4D gezeigt ist, wird der Laser
strahl 12 von oben auf die Polysiliziumschicht 3, d. h. die LT-
Schmelzverbindung gerichtet.
Durch Wegblasen der Polysiliziumschicht 3 und des Zwischenschicht-
Isolierfilms 2 über diesem wird in Fig. 4E damit der Krater 12 ge
bildet. Da der untere Schutzfilm 6 vorher auf den Seitenwänden des
Grabens 11 gebildet worden ist, werden die Verdrahtungsschichten 4,
die auf dem Zwischenschicht-Isolierfilm 2 angeordnet sind, nicht be
schädigt. Der auf den Seitenwänden des Grabens 11 gebildete untere
Schutzfilm 6 dient als Stopper gegen das Wegblasen des Zwischen
schicht-Isolierfilms 2 und der Polysiliziumschicht 3 durch die Be
strahlung mit dem Laserstrahl.
Nach dem Lasertrim-Prozeß wird die Elektrodenspitze des Testers auf
die test-Pad-Elektrode 5 gepreßt, um die Ersetzung des defekten
Schaltkreises durch den vorbestimmten Redundanzschaltkreis zu bestä
tigen. Dann wird der obere Schutzfilm 14 in einer dem Schritt von
Fig. 3E ähnlichen Weise gebildet.
Es sei bemerkt, daß die Erfindung auf verschiedene Halbleiterein
richtungen wie SRAMs und DRAMs anwendbar ist, die so aufgebaut sind,
daß vorbestimmte Verbindungsabschnitte unterbrochen werden können,
um defekte Schaltkreisblöcke durch die redundanten Ersatzschalt
kreisblöcke zu ersetzen und damit redundante Bauelementstrukturen
des Open-loop-formation-Typs aufweisen.
Wie oben beschrieben worden ist, ist erfindungsgemäß die Bodenfläche
des konkaven Bereichs in der Isolierschicht unmittelbar über der
Verbindungsleiterschicht gebildet. Die Isolierschicht und die Ver
bindungsleiterschicht werden weggeblasen, wenn der Laserstrahl auf
diese Verbindungsleiterschicht gerichtet wird, um diese abzuschmel
zen und zu entfernen. Da die abzuschmelzende und zu entfernende Ver
bindungsleiterschicht unmittelbar unter der Bodenfläche des konkaven
Bereiches in der Isolierschicht gebildet ist, führt das Wegblasen
der Isolierschicht nicht zu einem großen Krater. Damit werden die
Verdrahtungsschichten nicht beschädigt und unterbrochen. Da die
Oberflächen der Verdrahtungsschichten mit dem Schutzfilm bedeckt
sind, wird ferner selbst dann kein Kurzschluß zwischen den Verdrah
tungsschichten verursacht, wenn der Staub der Verbindungsleiter
schicht auf die Verdrahtungsschichten gestreut wird. Daher ist es
möglich, Strukturen für eine Halbleitereinrichtung zu schaffen, bei
denen der Lasertrimm-Prozeß die Verdrahtungsschichten nicht beschä
digt. Hierdurch kann eine Halbleitereinrichtung mit guter Produkti
onsausbeute und Zuverlässigkeit erhalten werden.
Claims (11)
1. Halbleitereinrichtung mit wenigstens einem speziellen Schalt
kreisbereich mit einer vorbestimmten Funktion und einem redundanten
Ersatzschaltkreisbereich, der dieselbe Funktion wie der spezielle
Schaltkreisbereich sowie eine Verbindung, die abgeschmolzen und ent
fernt werden kann, um einen defekten speziellen Schaltkreisbereich
durch den redundanten Schaltkreisbereich zu ersetzen, aufweist, um
fassend
ein Halbleitersubstrat (1) mit einer Hauptoberfläche,
eine Isolierschicht (2), die auf der Hauptoberfläche des Halbleiter substrats gebildet ist und wenigstens einen konkaven Bereich (11) aufweist,
eine Verbindungsleiterschicht (3), die aus Polysilizium gebildet ist und sich unmittelbar unter der Bodenfläche des konkaven Bereiches befindet,
Verdrahtungsschichten (4), die auf der Isolierschicht gebildet sind und sich in einem Abstand voneinander befinden, wobei der konkave Bereich zwischen ihnen liegt,
eine Testelektrode, die auf der Isolierschicht gebildet ist und sich in einem Bereich in einem Abstand von den Verdrahtungsschichten be findet, und
einen Schutzfilm, der auf der Isolierschicht gebildet ist, um die Oberflächen von wenigstens der Verdrahtungsschichten zu bedecken und die Oberfläche der Testelektrode freizulegen.
ein Halbleitersubstrat (1) mit einer Hauptoberfläche,
eine Isolierschicht (2), die auf der Hauptoberfläche des Halbleiter substrats gebildet ist und wenigstens einen konkaven Bereich (11) aufweist,
eine Verbindungsleiterschicht (3), die aus Polysilizium gebildet ist und sich unmittelbar unter der Bodenfläche des konkaven Bereiches befindet,
Verdrahtungsschichten (4), die auf der Isolierschicht gebildet sind und sich in einem Abstand voneinander befinden, wobei der konkave Bereich zwischen ihnen liegt,
eine Testelektrode, die auf der Isolierschicht gebildet ist und sich in einem Bereich in einem Abstand von den Verdrahtungsschichten be findet, und
einen Schutzfilm, der auf der Isolierschicht gebildet ist, um die Oberflächen von wenigstens der Verdrahtungsschichten zu bedecken und die Oberfläche der Testelektrode freizulegen.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß sich die Deckfläche der Verbindungsleiterschicht (3) in einem
vorbestimmten Abstand (t2) von der Bodenfläche des konkaven Berei
ches befindet.
3. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß die Verbindungsleiterschicht (3) eine Deckfläche aufweist, die
einen Abschnitt umfaßt, der am Boden des konkaven Bereiches (11)
freiliegt.
4. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß der Schutzfilm einen Film (6, 14) aufweist, der auf dem Boden
und einer Seitenwand des konkaven Bereiches (11) gebildet ist.
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß der Schutzfilm einen Film aufweist, der durch
ein Plasma-CVD-Verfahren gebildet wird.
6. Halbleitereinrichtung nach Anspruch 1 oder 5, dadurch gekenn
zeichnet, daß die Verbindungsleiterschicht (3) eine Deckfläche auf
weist, die von der Deckfläche der Isolierschicht (2) 1 µm oder mehr
entfernt ist.
7. Herstellungsverfahren für eine Halbleitereinrichtung, die wenig
stens einen speziellen Schaltkreisbereich mit einer vorbestimmten
Funktion und einen redundanten Ersatzschaltkreisbereich, der die
selbe Funktion wie der spezielle Schaltkreisbereich sowie eine Ver
bindung, die abgeschmolzen und entfernt werden kann, um einen defek
ten speziellen Schaltkreisbereich durch den redundanten Schaltkreis
bereich zu ersetzen, aufweist, gekennzeichnet durch die Schritte:
Bilden von Verdrahtungsschichten (4) und einer Testelektrode (5) auf einer Isolierschicht (2), die auf der Hauptoberfläche eines Halblei tersubstrats (1) gebildet ist, wobei sich die Verdrahtungsschichten (4) in einem Abstand voneinander und auf einander gegenüberliegenden Seiten eines Bereiches einer Verbindungsleiterschicht (3), die in der Isolierschicht (2) eingebettet ist, befinden und die Testelek trode (5) sich in einem Abstand von den Verdrahtungsschichten befin det,
Bilden eines konkaven Bereiches (11), der sich in der Isolierschicht zwischen den Verdrahtungsschichten befindet und eine Bodenfläche aufweist, die unmittelbar über der Verbindungsleiterschicht liegt, und
Bilden eines Schutzfilmes (6) auf der Isolierschicht, um die Ober flächen von wenigstens den Verdrahtungsschichten zu bedecken und die Oberfläche der Testelektrode freizulegen.
Bilden von Verdrahtungsschichten (4) und einer Testelektrode (5) auf einer Isolierschicht (2), die auf der Hauptoberfläche eines Halblei tersubstrats (1) gebildet ist, wobei sich die Verdrahtungsschichten (4) in einem Abstand voneinander und auf einander gegenüberliegenden Seiten eines Bereiches einer Verbindungsleiterschicht (3), die in der Isolierschicht (2) eingebettet ist, befinden und die Testelek trode (5) sich in einem Abstand von den Verdrahtungsschichten befin det,
Bilden eines konkaven Bereiches (11), der sich in der Isolierschicht zwischen den Verdrahtungsschichten befindet und eine Bodenfläche aufweist, die unmittelbar über der Verbindungsleiterschicht liegt, und
Bilden eines Schutzfilmes (6) auf der Isolierschicht, um die Ober flächen von wenigstens den Verdrahtungsschichten zu bedecken und die Oberfläche der Testelektrode freizulegen.
8. Herstellungsverfahren nach Anspruch 7, gekennzeichnet durch den
Schritt
Abschmelzen und Entfernen eines Teils der Verbindungsleiterschicht
(3) durch Bestrahlen der Bodenfläche des konkaven Bereiches mit ei
nem Laserstrahl (12).
9. Herstellungsverfahren nach Anspruch 8, gekennzeichnet durch den
Schritt
Bilden eines zusätzlichen Schutzfilmes (14) zum Bedecken eines Kra
ters (13), der durch Abschmelzen und Entfernen der Verbindungslei
terschicht (3) gebildet worden ist.
10. Herstellungsverfahren nach Anspruch 9, dadurch gekennzeichnet,
daß
der Schritt des Bildens des Schutzfilmes (6) die Bildung eines
Schutzfilmes über der Bodenfläche und einer Seitenwand des konkaven
Bereiches (1) aufweist.
11. Herstellungsverfahren nach Anspruch 10, dadurch gekennzeichnet,
daß
der Schritt des Abschmelzens und Entfernens des Teiles der Verbin
dungsleiterschicht (3) die Bestrahlung des Schutzfilms (6), der auf
der Bodenfläche des konkaven Bereiches (11) gebildet ist, mit dem
Laserstrahl aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2115640A JP2579235B2 (ja) | 1990-05-01 | 1990-05-01 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4113961A1 true DE4113961A1 (de) | 1991-11-14 |
Family
ID=14667648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19914113961 Ceased DE4113961A1 (de) | 1990-05-01 | 1991-04-29 | Halbleitereinrichtung mit einem redundanzschaltkreisbereich und herstellungsverfahren fuer diese |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2579235B2 (de) |
KR (1) | KR950001753B1 (de) |
DE (1) | DE4113961A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19652325C1 (de) * | 1996-12-16 | 1998-05-07 | Siemens Ag | Integrierte Halbleiterschaltung mit Kapazitäts-Redundanz |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8676851B1 (en) | 2012-08-30 | 2014-03-18 | Google Inc. | Executing transactions in distributed storage systems |
US9058122B1 (en) | 2012-08-30 | 2015-06-16 | Google Inc. | Controlling access in a single-sided distributed storage system |
US9164702B1 (en) | 2012-09-07 | 2015-10-20 | Google Inc. | Single-sided distributed cache system |
US9313274B2 (en) | 2013-09-05 | 2016-04-12 | Google Inc. | Isolating clients of distributed storage systems |
CN113013090B (zh) * | 2021-02-07 | 2022-06-24 | 长鑫存储技术有限公司 | 半导体结构的熔断填充方法及半导体结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4628590A (en) * | 1983-09-21 | 1986-12-16 | Hitachi, Ltd. | Method of manufacture of a semiconductor device |
EP0128675B1 (de) * | 1983-05-16 | 1987-07-29 | Fujitsu Limited | Verfahren zum Herstellen einer integrierten Schaltung mit Mehrschichtverdrahtung, mit Schmelzsicherung und einer Öffnung dafür |
EP0303396A1 (de) * | 1987-08-12 | 1989-02-15 | AT&T Corp. | Lasertrennbare Verbindungen |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0344062A (ja) * | 1989-06-30 | 1991-02-25 | American Teleph & Telegr Co <Att> | 改善された可溶性リンクを有する集積回路 |
-
1990
- 1990-05-01 JP JP2115640A patent/JP2579235B2/ja not_active Expired - Fee Related
-
1991
- 1991-02-26 KR KR1019910003064A patent/KR950001753B1/ko not_active IP Right Cessation
- 1991-04-29 DE DE19914113961 patent/DE4113961A1/de not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0128675B1 (de) * | 1983-05-16 | 1987-07-29 | Fujitsu Limited | Verfahren zum Herstellen einer integrierten Schaltung mit Mehrschichtverdrahtung, mit Schmelzsicherung und einer Öffnung dafür |
US4628590A (en) * | 1983-09-21 | 1986-12-16 | Hitachi, Ltd. | Method of manufacture of a semiconductor device |
EP0303396A1 (de) * | 1987-08-12 | 1989-02-15 | AT&T Corp. | Lasertrennbare Verbindungen |
Non-Patent Citations (1)
Title |
---|
Lu, chih-Yuan et.al.: Explosion of Poly-Silicide Links in Laser Redundancy of VLSI Memory Repair. In: IEEE Transactions on Electron Devices, Vol. 36, No. 6, June 1989, pp. 1056-1062 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19652325C1 (de) * | 1996-12-16 | 1998-05-07 | Siemens Ag | Integrierte Halbleiterschaltung mit Kapazitäts-Redundanz |
Also Published As
Publication number | Publication date |
---|---|
JPH0412545A (ja) | 1992-01-17 |
KR950001753B1 (ko) | 1995-02-28 |
JP2579235B2 (ja) | 1997-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10125407B4 (de) | Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung | |
DE3127826C2 (de) | Halbleiterspeicher | |
DE10164049B4 (de) | Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement | |
DE19619737C2 (de) | Halbleitereinrichtung mit einer Ersatzschaltung und einer Sicherungsschicht und Verfahren zur Herstellung einer derartigen Halbleitereinrichtung | |
US5888851A (en) | Method of manufacturing a semiconductor device having a circuit portion and redundant circuit portion coupled through a meltable connection | |
DE10310329B4 (de) | Verfahren zur Herstellung einer integrierten Schaltungsvorrichtung, nach dem Verfahren hergestellte integrierte Schaltungsvorrichtung und Sicherungsbox | |
DE68924740T2 (de) | Halbleiterspeicherzellen und Halbleiterspeichergerät mit diesen Zellen. | |
DE60011190T2 (de) | Gemischte Sicherungstechnologien | |
DE2730202A1 (de) | Halbleiterspeicher | |
DE3783404T2 (de) | Leitende aktivierungsverbindungen fuer halbleiteranordnungen. | |
DE3513034C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE69533537T2 (de) | Schmelzstruktur für eine integrierte Schaltungsanordnung | |
DE4407210A1 (de) | Halbleiterspeicherbauelementschaltung und diese realisierender Halbleiterspeicherbauelementaufbau | |
DE102020111649B4 (de) | Integrierte Schaltungsvorrichtung | |
EP0783182A2 (de) | Schmelzsicherung in einer integrierten Halbleiterschaltung | |
DE19819254C2 (de) | Integriertes Halbleiterschaltungsbauelement und Testverfahren dafür | |
DE3223619C2 (de) | Halbleiterschaltungsanordnung mit aus polykristallinem Silizium bestehenden Sicherungen | |
DE4433535C2 (de) | Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen | |
DE10065852A1 (de) | Halbleitervorrichtung umfassend einen Überbrückungskondensator mit einem Aufbau zur Erleichterung automatischer Konstruktion sowie Halbleitervorrichtung-Anordnungsverfahren | |
KR102086466B1 (ko) | 반도체 장치 및 그 제조 방법 | |
DE4113961A1 (de) | Halbleitereinrichtung mit einem redundanzschaltkreisbereich und herstellungsverfahren fuer diese | |
DE4437761B4 (de) | Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung | |
WO2000075987A1 (de) | Fuse für halbleiteranordnung | |
DE10039185B4 (de) | Halbleitervorrichtung mit Potential-Fuse, sowie Verfahren zu ihrer Herstellung | |
DE3930622C2 (de) | Statischer RAM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |