JPS63152150A - 多層配線の接続配線構造の形成方法 - Google Patents
多層配線の接続配線構造の形成方法Info
- Publication number
- JPS63152150A JPS63152150A JP29873186A JP29873186A JPS63152150A JP S63152150 A JPS63152150 A JP S63152150A JP 29873186 A JP29873186 A JP 29873186A JP 29873186 A JP29873186 A JP 29873186A JP S63152150 A JPS63152150 A JP S63152150A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- connection
- connection wiring
- film
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 25
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 11
- 238000001182 laser chemical vapour deposition Methods 0.000 claims abstract description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 5
- 238000010884 ion-beam technique Methods 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910052793 cadmium Inorganic materials 0.000 claims description 3
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 150000002736 metal compounds Chemical class 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 66
- 239000011229 interlayer Substances 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000004804 winding Methods 0.000 abstract 2
- 229910052593 corundum Inorganic materials 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線の接続配線構造及びその形成方法に
関し、特に多層配線構造を有する半導体集積回路装置に
適用して有効な技術に関するものである。
関し、特に多層配線構造を有する半導体集積回路装置に
適用して有効な技術に関するものである。
近年、LSIの完成後に、ウェハー又はチップの状態で
チップ内配線の一部を切断・接続することにより、不良
箇所の修正を行ったり、論理の変更等を行う技術がます
ます重要になってきている。
チップ内配線の一部を切断・接続することにより、不良
箇所の修正を行ったり、論理の変更等を行う技術がます
ます重要になってきている。
本出願人は、このような目的のために、イオンビーム技
術とレーザーCVD技術との組み合わせによるLSIの
配線接続方法を特願昭61−70979号において提案
した。この方法によれば、例えば二層配線構造のLSI
完成後に、不良箇所の修正や論理の変更等の目的で第一
層目配線間を接続する。この場合、最上層の配線は、通
常、電源電流の供給用に広くレイアウトされているため
、この最上層の配線を貫通して下層配線に達する接続孔
を設け、この接続孔を通じて接続配線を設ける必要があ
る。このために、まず集束イオンビーム(Focuse
d Ion Beam、 F I B )照射により最
上層の絶縁膜、第二層目配線及びこの第二層目配線と第
一層目配線との間の層間絶縁膜を加工して接続孔を形成
し、この接続孔に第一層目配線の表面の一部を露出させ
る。次に、例えば全面にSun。
術とレーザーCVD技術との組み合わせによるLSIの
配線接続方法を特願昭61−70979号において提案
した。この方法によれば、例えば二層配線構造のLSI
完成後に、不良箇所の修正や論理の変更等の目的で第一
層目配線間を接続する。この場合、最上層の配線は、通
常、電源電流の供給用に広くレイアウトされているため
、この最上層の配線を貫通して下層配線に達する接続孔
を設け、この接続孔を通じて接続配線を設ける必要があ
る。このために、まず集束イオンビーム(Focuse
d Ion Beam、 F I B )照射により最
上層の絶縁膜、第二層目配線及びこの第二層目配線と第
一層目配線との間の層間絶縁膜を加工して接続孔を形成
し、この接続孔に第一層目配線の表面の一部を露出させ
る。次に、例えば全面にSun。
膜のような絶縁膜を形成し゛た後、この絶縁膜をフォト
リソグラフィー及びエツチング技術を用いてパターンニ
ングし、接続孔の近傍にのみ前記絶縁膜を残す。次に、
この接続孔の底部の前記絶縁膜を選択的にエツチング除
去して、再び接続孔に第一層目配線の表面を部分的に露
出させる。次に、レーザーCVDにより選択的に金属を
堆積させることにより、前記接続孔を通じて第一層目配
線間を接続する接続配線を形成するにの場合、この接続
配線は、前記接続孔内に形成された前記絶縁膜により第
二層目配線から絶縁されるので、第一層目及び第二層目
配線間のショートが防止される。
リソグラフィー及びエツチング技術を用いてパターンニ
ングし、接続孔の近傍にのみ前記絶縁膜を残す。次に、
この接続孔の底部の前記絶縁膜を選択的にエツチング除
去して、再び接続孔に第一層目配線の表面を部分的に露
出させる。次に、レーザーCVDにより選択的に金属を
堆積させることにより、前記接続孔を通じて第一層目配
線間を接続する接続配線を形成するにの場合、この接続
配線は、前記接続孔内に形成された前記絶縁膜により第
二層目配線から絶縁されるので、第一層目及び第二層目
配線間のショートが防止される。
しかしながら、特願昭61−70979号で提案された
前記技術は、絶縁膜を接続孔の近傍にのみ形成するため
にフォトリソグラフィー及びエツチングの工程が必要で
あり、第一層目及び第二層目配線間のショートを防止す
るためのプロセスが複雑であるという問題があった。
前記技術は、絶縁膜を接続孔の近傍にのみ形成するため
にフォトリソグラフィー及びエツチングの工程が必要で
あり、第一層目及び第二層目配線間のショートを防止す
るためのプロセスが複雑であるという問題があった。
本発明の目的は、多層配線構造における下層配線と上層
配線とのショートを生じることなく接続配線を形成する
ことができる技術を提供することにある。
配線とのショートを生じることなく接続配線を形成する
ことができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、第1の発明によれば、接続孔に露出する上層
配線の表面を絶縁物化している。
配線の表面を絶縁物化している。
また、第2の発明によれば、イオンビーム照射により接
続孔を形成する工程と、前記接続孔に露出する上層配線
の表面を絶縁物化する工程と、し−ザーCVDにより接
続配線を形成する工程とを具備している。
続孔を形成する工程と、前記接続孔に露出する上層配線
の表面を絶縁物化する工程と、し−ザーCVDにより接
続配線を形成する工程とを具備している。
第1の発明における上記した手段によれば、上層配線と
接続配線との接触が絶縁膜により防止されるので、上層
配線と下層配線とのショートを防止することができる。
接続配線との接触が絶縁膜により防止されるので、上層
配線と下層配線とのショートを防止することができる。
また、第2の発明における上記した手段によれば、フォ
トリソグラフィー等の複雑なプロセスを必要とすること
なく接続孔内の上層配線の表面に絶縁膜を形成すること
ができるので、下層配線と上層配線とのショートを生じ
ることなく、しかも簡単なプロセスで接続配線を形成す
ることができる。
トリソグラフィー等の複雑なプロセスを必要とすること
なく接続孔内の上層配線の表面に絶縁膜を形成すること
ができるので、下層配線と上層配線とのショートを生じ
ることなく、しかも簡単なプロセスで接続配線を形成す
ることができる。
以下1本発明の一実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
第1図は、本発明の一実施例による二層配線構造のLS
Iを示す平面図であり、第2図は、第1図のX−X線に
沿っての拡大断面図である。
Iを示す平面図であり、第2図は、第1図のX−X線に
沿っての拡大断面図である。
第1図及び第2図に示すように、本実施例によるLSI
においては、トランジスタ等(図示せず)が形成された
例えばシリコンチップのような半導体チップ1上に例え
ばSiO□膜のような層間絶縁膜2が形成され、この眉
間絶縁膜2上に例えばアルミニウム膜のような第一層目
の配線(下層配線)31.32が設けられている。この
配線3□、3□上には1例えばSiO□膜のような層間
絶縁膜4が設けられ、この層間絶縁膜4上に例えばアル
ミニウム膜のような第二層目の配線(上層配線)5□、
5□が設けられている。この配線51.5□は、例えば
電源電流供給用の電源配線を構成し、前記層間絶縁膜4
の表面に広くレイアウトされている。
においては、トランジスタ等(図示せず)が形成された
例えばシリコンチップのような半導体チップ1上に例え
ばSiO□膜のような層間絶縁膜2が形成され、この眉
間絶縁膜2上に例えばアルミニウム膜のような第一層目
の配線(下層配線)31.32が設けられている。この
配線3□、3□上には1例えばSiO□膜のような層間
絶縁膜4が設けられ、この層間絶縁膜4上に例えばアル
ミニウム膜のような第二層目の配線(上層配線)5□、
5□が設けられている。この配線51.5□は、例えば
電源電流供給用の電源配線を構成し、前記層間絶縁膜4
の表面に広くレイアウトされている。
この配線51、S□上にはさらに絶縁膜6(第1図にお
いては図示せず)が設けられている。これらの絶縁膜6
、配線5□、5□及び層間絶縁膜4を貫通して接続孔7
0.7□が設iられ、これらの接続孔71.7□を通じ
て下層配線3い32間を接続する接続配線8が設けられ
ている。そして、この接続配線8によって、例えばLS
Iの完成後に発見された不良の修復(又は論理の変更等
)が行われている。なお、前記接続孔7□、7□は垂直
接続孔であってもテーパ付接続孔であってもよい。前記
接続配線8は、例えばレーザーCVDにより選択的に形
成されたタングステン、モリブデン、カドミウム、アル
ミニウム等の金属膜から成る。
いては図示せず)が設けられている。これらの絶縁膜6
、配線5□、5□及び層間絶縁膜4を貫通して接続孔7
0.7□が設iられ、これらの接続孔71.7□を通じ
て下層配線3い32間を接続する接続配線8が設けられ
ている。そして、この接続配線8によって、例えばLS
Iの完成後に発見された不良の修復(又は論理の変更等
)が行われている。なお、前記接続孔7□、7□は垂直
接続孔であってもテーパ付接続孔であってもよい。前記
接続配線8は、例えばレーザーCVDにより選択的に形
成されたタングステン、モリブデン、カドミウム、アル
ミニウム等の金属膜から成る。
前記接続孔7□、7□に露出した第二層目配線51.5
□の表面には、この表面を絶縁物化することにより形成
された例えばアルミナ(A120.)のような絶縁膜9
が設けられ、これによって接続配線8と第二層目配線5
□、5□との接触が防止されている。従って、第一層目
配線31.3□と第二層目配線51.5□とのショート
を生じることなく、接続配線8を形成することができる
。この絶縁膜9の厚さは、第一層目配線3い3□及び第
二層目配線51.5□間の電位差に応じて必要な絶縁破
壊強度を得ることのできるように選ばれる。その数値例
を挙げると1例えばこの絶縁膜9がアルミナ(絶縁耐圧
は約500V/μm)であり、前記電位差が5vである
場合には、例えば1000〜5000人の範囲の厚さと
することができる。
□の表面には、この表面を絶縁物化することにより形成
された例えばアルミナ(A120.)のような絶縁膜9
が設けられ、これによって接続配線8と第二層目配線5
□、5□との接触が防止されている。従って、第一層目
配線31.3□と第二層目配線51.5□とのショート
を生じることなく、接続配線8を形成することができる
。この絶縁膜9の厚さは、第一層目配線3い3□及び第
二層目配線51.5□間の電位差に応じて必要な絶縁破
壊強度を得ることのできるように選ばれる。その数値例
を挙げると1例えばこの絶縁膜9がアルミナ(絶縁耐圧
は約500V/μm)であり、前記電位差が5vである
場合には、例えば1000〜5000人の範囲の厚さと
することができる。
次に、上述のように構成された本実施例によるLSIの
製造方法について説明する。
製造方法について説明する。
第3図に示すように、まず半導体チップ1にトランジス
タ等(図示せず)を形成した後、層間絶縁膜2、第一層
目配線3□、32、層間絶縁膜4、第一層目配線3□、
5□及び絶縁膜6を形成してLSIを完成させる。この
後、配線の不良箇所を発見してその修復を行う場合を考
える。このため。
タ等(図示せず)を形成した後、層間絶縁膜2、第一層
目配線3□、32、層間絶縁膜4、第一層目配線3□、
5□及び絶縁膜6を形成してLSIを完成させる。この
後、配線の不良箇所を発見してその修復を行う場合を考
える。このため。
例えば前記特願昭61−’70979号において提案さ
れた第6図に示すようなイオンビーム加工装置を用いて
、絶縁膜6の表面の所定部分に加工精度の高い集束イオ
ンビーム10(第3図)を照射することにより接続孔7
□、7□を形成する。以下。
れた第6図に示すようなイオンビーム加工装置を用いて
、絶縁膜6の表面の所定部分に加工精度の高い集束イオ
ンビーム10(第3図)を照射することにより接続孔7
□、7□を形成する。以下。
このイオンビーム加工法の詳細について説明する。
第6図において、まず、試料交換室を構成する予備排気
室11のフタ12を開いて上述の半導体チップ・1をス
テージ13の上の載物台14の上に設置する。
室11のフタ12を開いて上述の半導体チップ・1をス
テージ13の上の載物台14の上に設置する。
次に、フタ12を閉じ、バルブ15を開いて真空ポンプ
16により予備排気室11を真空に排気する。その後、
ゲートバルブ17を開き、真空ポンプ18により予め真
空排気された真空容器18内のXYステージ19上に載
物台14を移送する。なお、符号20はバルブであり、
通常は開いた状態にある。次に、ゲートバルブ17を閉
じた後、真空容器18内を十分に真空排気する。次に、
前記真空容器18の上部に設けられたイオンビーム鏡筒
21内に設けられた例えばガリウム(Ga)等の液体金
属イオン源のような高輝度イオン源22から、その下部
に設置された引き出し電極23により引き出されたイオ
ンビーム10を静電レンズ24、ブランキング電極25
、デフレクタ−電極26等を通して集束偏向させ、半導
体チップ1に照射する。次に、このイオンビーム10の
照射により生じる二次電子を二次電子ディテクターDに
より検出し、この二次電子信号による走査イオンビーム
像を偏向電極用電源27のモニタ28上で観察しながら
XYステージ19を移動させて、半導体チップ1上の接
続孔71.72を形成すべき箇所を検出する。その後、
第3図に示すように、この接続孔71,7□を形成すべ
き箇所にのみイオンビーム10を照射して接続孔7い7
□を形成する。この後、半導体チップ1を一旦イオンビ
ーム加工装置の外部に取り出す。
16により予備排気室11を真空に排気する。その後、
ゲートバルブ17を開き、真空ポンプ18により予め真
空排気された真空容器18内のXYステージ19上に載
物台14を移送する。なお、符号20はバルブであり、
通常は開いた状態にある。次に、ゲートバルブ17を閉
じた後、真空容器18内を十分に真空排気する。次に、
前記真空容器18の上部に設けられたイオンビーム鏡筒
21内に設けられた例えばガリウム(Ga)等の液体金
属イオン源のような高輝度イオン源22から、その下部
に設置された引き出し電極23により引き出されたイオ
ンビーム10を静電レンズ24、ブランキング電極25
、デフレクタ−電極26等を通して集束偏向させ、半導
体チップ1に照射する。次に、このイオンビーム10の
照射により生じる二次電子を二次電子ディテクターDに
より検出し、この二次電子信号による走査イオンビーム
像を偏向電極用電源27のモニタ28上で観察しながら
XYステージ19を移動させて、半導体チップ1上の接
続孔71.72を形成すべき箇所を検出する。その後、
第3図に示すように、この接続孔71,7□を形成すべ
き箇所にのみイオンビーム10を照射して接続孔7い7
□を形成する。この後、半導体チップ1を一旦イオンビ
ーム加工装置の外部に取り出す。
次に、前記半導体チップ1を例えば陽極酸化装置(図示
せず)内に移し、上述のようにして形成された接続孔7
い7□に露出する第二層目配線51.5□の表面を陽極
酸化して、第4図に示すように、例えばアルミナ(Al
□03)膜のような絶縁膜9を前記接続孔7□、7□に
対して自己整合的に形成する。なお、この陽極酸化の際
には、接続孔70.7□における第一層目の配線3い3
□の表面にも絶縁膜9が形成される。このように接続孔
7い72に露出する第二層目配線5□、5□の表面を絶
縁物化しているので、第一層目配線3□、3□と第二層
目配線5□sい 52とのショート防止をフォトリソグ
ラフィー等の複雑なプロセスを必要とすることなく、簡
単なプロセスにより行うことができる5なお、前記アル
ミナ膜を形成する方法としては、前記陽極酸化以外に、
例えばo2プラズマ酸化(例えば、「真空」、27巻、
12号、P、901.1984年)のような方法を用い
ることもできる。また、配線材料としてアルミニウム以
外の材料、例えばタングステン、モリブデン等の高融点
金属を用いる場合には、例えばオゾンを照射しつつ低温
熱処理を行うことによりこれらの金属の酸化物を形成す
ることができ、これにより絶縁膜9を層成することがで
きる。なお、前記接続孔7□、7□を形成する際に、第
一層目配線3□、32の表面がイオンビーム照射を受け
る結果、接続孔7い7□の内周面に例えばアルミニウム
が第3図の一点鎖線で示すように付着し、これにより接
続孔7□、7□を形成した段階で第一層目配線31.3
□及び第二層目配線51.5□間がショートしてしまう
ことがあるが。
せず)内に移し、上述のようにして形成された接続孔7
い7□に露出する第二層目配線51.5□の表面を陽極
酸化して、第4図に示すように、例えばアルミナ(Al
□03)膜のような絶縁膜9を前記接続孔7□、7□に
対して自己整合的に形成する。なお、この陽極酸化の際
には、接続孔70.7□における第一層目の配線3い3
□の表面にも絶縁膜9が形成される。このように接続孔
7い72に露出する第二層目配線5□、5□の表面を絶
縁物化しているので、第一層目配線3□、3□と第二層
目配線5□sい 52とのショート防止をフォトリソグ
ラフィー等の複雑なプロセスを必要とすることなく、簡
単なプロセスにより行うことができる5なお、前記アル
ミナ膜を形成する方法としては、前記陽極酸化以外に、
例えばo2プラズマ酸化(例えば、「真空」、27巻、
12号、P、901.1984年)のような方法を用い
ることもできる。また、配線材料としてアルミニウム以
外の材料、例えばタングステン、モリブデン等の高融点
金属を用いる場合には、例えばオゾンを照射しつつ低温
熱処理を行うことによりこれらの金属の酸化物を形成す
ることができ、これにより絶縁膜9を層成することがで
きる。なお、前記接続孔7□、7□を形成する際に、第
一層目配線3□、32の表面がイオンビーム照射を受け
る結果、接続孔7い7□の内周面に例えばアルミニウム
が第3図の一点鎖線で示すように付着し、これにより接
続孔7□、7□を形成した段階で第一層目配線31.3
□及び第二層目配線51.5□間がショートしてしまう
ことがあるが。
接続孔7□、7□の内周面に付着した前記アルミニウム
を例えば上述の陽極酸化により完全にアルミナ化するこ
とによりこの問題を解消することがで1.きる。
を例えば上述の陽極酸化により完全にアルミナ化するこ
とによりこの問題を解消することがで1.きる。
次に、上述の陽極酸化の際に接続孔71.7□における
第一層目配線31.32の表面に形成された前記絶縁膜
9を例えばレーザー光照射により選択的に除去して、第
5図に示すように、これらの第一層目配線31.3□の
表面を部分的に露出させる。
第一層目配線31.32の表面に形成された前記絶縁膜
9を例えばレーザー光照射により選択的に除去して、第
5図に示すように、これらの第一層目配線31.3□の
表面を部分的に露出させる。
次に、第6図のXYステージ13上の載物台14上に再
び前記半導体チップ1を設置し、この載物台14をレー
ザーCVD装置の真空容器29内のXYステージ30上
に移送する。次に、このXYステージ30により半導体
チップ1を1例えばアルゴンレーザーのようなレーザー
発振器31で発振されたレーザー光32の照射位置に移
動させ、配線修正箇所の位置合わせを行う。次に、レー
ザー光32をシャッタ33を介してダイクロイックミラ
ー34で反射させ、さらに対物レンズ35で集光させ、
真空容器29に設けた窓36を通って配線修正箇所に照
射する。この際、配線修正箇所の位置合わせは、照射光
学系37、ハーフミラ−38、レーザー光カットフィル
タ39、プリズム40、接眼レンズ41等を介して修正
箇所をamしながら行うことができるようになっている
。
び前記半導体チップ1を設置し、この載物台14をレー
ザーCVD装置の真空容器29内のXYステージ30上
に移送する。次に、このXYステージ30により半導体
チップ1を1例えばアルゴンレーザーのようなレーザー
発振器31で発振されたレーザー光32の照射位置に移
動させ、配線修正箇所の位置合わせを行う。次に、レー
ザー光32をシャッタ33を介してダイクロイックミラ
ー34で反射させ、さらに対物レンズ35で集光させ、
真空容器29に設けた窓36を通って配線修正箇所に照
射する。この際、配線修正箇所の位置合わせは、照射光
学系37、ハーフミラ−38、レーザー光カットフィル
タ39、プリズム40、接眼レンズ41等を介して修正
箇所をamしながら行うことができるようになっている
。
次に、バルブ42を開けて、真空容器29に接続された
、例えばMo(CO)いW(CO)、等の有機金属化合
物から成る反応ガスが収容されたボンベ43から真空容
器29内に反応ガスを導入し、これと同時に、バルブ4
4を開けて不活性ガスが収容されたボンベ45から不活
性ガスを導入する。この状態で前記レーザー光29を配
線修正箇所に選択的に照射することにより、前記反応ガ
スを分解し、このレーザー光32の照射部に金属を選択
的に堆積させる。
、例えばMo(CO)いW(CO)、等の有機金属化合
物から成る反応ガスが収容されたボンベ43から真空容
器29内に反応ガスを導入し、これと同時に、バルブ4
4を開けて不活性ガスが収容されたボンベ45から不活
性ガスを導入する。この状態で前記レーザー光29を配
線修正箇所に選択的に照射することにより、前記反応ガ
スを分解し、このレーザー光32の照射部に金属を選択
的に堆積させる。
これによって、第1図及び第2図に示すように、接続孔
7□、7□を通じて第一層目配線31.31間を接続す
る接続配線8を形成する。この場合、レーザー光32の
一回スキャンにより1例えば0.5〜1.0μm程度の
厚さの金属膜を堆積させることができる。
7□、7□を通じて第一層目配線31.31間を接続す
る接続配線8を形成する。この場合、レーザー光32の
一回スキャンにより1例えば0.5〜1.0μm程度の
厚さの金属膜を堆積させることができる。
以上、本発明を実施例に基づき具体的に説明したが1本
発明は、前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
言うまでもない。
発明は、前記実施例に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
言うまでもない。
例えば、上述の実施例においては、半導体チップ1の状
態で不良箇所の修正等を行う場合について説明したが、
チップに切断する前のウェハーの状態で不良箇所の修正
を行うことも勿論可能である。また、上述の実施例にお
いては、LSIの完成後に配線の修正や論理変更等を行
う場合について説明したが、例えばマスタースライスや
ゲートアレイにおいて所望の論理を実現するための配線
を形成する場合にも本発明を適用することができる。ま
た、本発明は、例えば多層配線を有するLSIの製造工
程の途中において、同層又は異なる層の配線間を形成す
るような場合にも適用することができる。さらに、本発
明は、例えば多層配線構造のプリント基板にも適用する
ことができる。
態で不良箇所の修正等を行う場合について説明したが、
チップに切断する前のウェハーの状態で不良箇所の修正
を行うことも勿論可能である。また、上述の実施例にお
いては、LSIの完成後に配線の修正や論理変更等を行
う場合について説明したが、例えばマスタースライスや
ゲートアレイにおいて所望の論理を実現するための配線
を形成する場合にも本発明を適用することができる。ま
た、本発明は、例えば多層配線を有するLSIの製造工
程の途中において、同層又は異なる層の配線間を形成す
るような場合にも適用することができる。さらに、本発
明は、例えば多層配線構造のプリント基板にも適用する
ことができる。
なお、第7図及び第8図に示すように、例えば接続孔7
1.7□の周囲の上層配線51.52を例えばイオンビ
ーム照射によりその上の絶縁膜6と共に選択的に除去し
て溝46を形成することによっても、接続配線8と上層
配線5□、5□との接触を防止することができるので、
これらの配線31.3□及び配線51.52間のショー
トを防止することができる。
1.7□の周囲の上層配線51.52を例えばイオンビ
ーム照射によりその上の絶縁膜6と共に選択的に除去し
て溝46を形成することによっても、接続配線8と上層
配線5□、5□との接触を防止することができるので、
これらの配線31.3□及び配線51.52間のショー
トを防止することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、第1の発明によれば、上層配線と下層配線と
のショートを防止することができる。
のショートを防止することができる。
また、第2の発明によれば、下層配線と上層配線とのシ
ョートを生じることなく、しかも簡単なプロセスで接続
配線を形成することができる。
ョートを生じることなく、しかも簡単なプロセスで接続
配線を形成することができる。
【図面の簡単な説明】
第1図は、本発明の一実施例による二層配線構造のLS
Iを示す平面図。 第2図は、第1図のX−X線に沿っての拡大断面図、 第3図〜第5図は、第1図及び第2図に示すLSIの製
造方法を工程順に説明するための断面図、第6図は、イ
オンビーム加工装置及びレーザーCVD装置を示す図、 第7図は、第一層目配線及び第二層目配線間のショート
を防止するための他の例を示す平面図。 第8図は、第7図のY−Y線に沿っての拡大断面図であ
る。 図中、1・・・半導体チップ、31.32.5い S2
・・・配線、7□、72・・・接続孔、8・・・接続配
線、9・・・絶縁膜、10・・・イオンビーム、32・
・・レーザー光である。 7/二゛ \
Iを示す平面図。 第2図は、第1図のX−X線に沿っての拡大断面図、 第3図〜第5図は、第1図及び第2図に示すLSIの製
造方法を工程順に説明するための断面図、第6図は、イ
オンビーム加工装置及びレーザーCVD装置を示す図、 第7図は、第一層目配線及び第二層目配線間のショート
を防止するための他の例を示す平面図。 第8図は、第7図のY−Y線に沿っての拡大断面図であ
る。 図中、1・・・半導体チップ、31.32.5い S2
・・・配線、7□、72・・・接続孔、8・・・接続配
線、9・・・絶縁膜、10・・・イオンビーム、32・
・・レーザー光である。 7/二゛ \
Claims (1)
- 【特許請求の範囲】 1、絶縁膜により互いに分離された複数層の配線におけ
る上層配線を貫通して設けられた接続孔を通じて下層配
線に接続されている接続配線を有する多層配線の接続配
線構造であって、前記接続孔に露出する前記上層配線の
表面を絶縁物化したことを特徴とする多層配線の接続配
線構造。 2、前記複数層の配線が二層配線であることを特徴とす
る特許請求の範囲第1項記載の多層配線の接続配線構造
。 3、前記配線がアルミニウム配線であることを特徴とす
る特許請求の範囲第1項又は第2項記載の多層配線の接
続配線構造。 4、前記絶縁物がアルミナであることを特徴とする特許
請求の範囲第3項記載の多層配線の接続配線構造。 5、前記接続配線がモリブデン膜、タングステン膜、カ
ドミウム膜又はアルミニウム膜から成ることを特徴とす
る特許請求の範囲第1項〜第4項のいずれか一項記載の
多層配線の接続配線構造。 6、絶縁膜により互いに分離された複数層の配線におけ
る上層配線を貫通して設けられた接続孔を通じて下層配
線に接続されている接続配線を有する多層配線の接続配
線構造の形成方法であって、イオンビーム照射により前
記接続孔を形成する工程と、前記接続孔に露出する前記
上層配線の表面を絶縁物化する工程と、レーザーCVD
により前記接続配線を形成する工程とを具備することを
特徴とする多層配線の接続配線構造の形成方法。 7、前記複数層の配線が二層配線であることを特徴とす
る特許請求の範囲第6項記載の多層配線の接続配線構造
の形成方法。 8、前記配線がアルミニウム配線であることを特徴とす
る特許請求の範囲第6項又は第7項記載の多層配線の接
続配線構造の形成方法。 9、前記絶縁物がアルミナであることを特徴とする特許
請求の範囲第8項記載の多層配線の接続配線構造の形成
方法。 10、陽極酸化又は酸素プラズマ酸化により前記アルミ
ナを形成するようにしたことを特徴とする特許請求の範
囲第9項記載の多層配線の接続配線構造の形成方法。 11、前記接続配線がモリブデン膜、タングステン膜、
カドミウム膜又はアルミニウム膜から成ることを特徴と
する特許請求の範囲第6項〜第10項のいずれか一項記
載の多層配線の接続配線構造の形成方法。 12、前記接続配線を有機金属化合物を用いた前記レー
ザーCVDにより形成するようにしたことを特徴とする
特許請求の範囲第6項〜第11項のいずれか一項記載の
多層配線の接続配線構造の形成方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61298731A JPH081928B2 (ja) | 1986-12-17 | 1986-12-17 | 多層配線の接続配線構造の形成方法 |
US07/134,460 US4900695A (en) | 1986-12-17 | 1987-12-17 | Semiconductor integrated circuit device and process for producing the same |
US07/584,180 US6753253B1 (en) | 1986-06-18 | 1990-09-18 | Method of making wiring and logic corrections on a semiconductor device by use of focused ion beams |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61298731A JPH081928B2 (ja) | 1986-12-17 | 1986-12-17 | 多層配線の接続配線構造の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63152150A true JPS63152150A (ja) | 1988-06-24 |
JPH081928B2 JPH081928B2 (ja) | 1996-01-10 |
Family
ID=17863538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61298731A Expired - Fee Related JPH081928B2 (ja) | 1986-06-18 | 1986-12-17 | 多層配線の接続配線構造の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH081928B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63244756A (ja) * | 1987-03-31 | 1988-10-12 | Sony Corp | 多層配線構造 |
JPH05211240A (ja) * | 1992-01-08 | 1993-08-20 | Nec Corp | 半導体装置の配線修正方法 |
EP0706211B1 (de) * | 1994-10-05 | 2004-12-01 | Micronas GmbH | Anschlussstruktur für Doppelschichten |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5667938A (en) * | 1979-11-08 | 1981-06-08 | Nec Corp | Semiconductor system |
JPS6070743A (ja) * | 1983-09-27 | 1985-04-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS61224342A (ja) * | 1985-03-29 | 1986-10-06 | Hitachi Ltd | Lsi配線修正方法及びその装置 |
JPS6386455A (ja) * | 1986-09-29 | 1988-04-16 | Mitsubishi Electric Corp | 半導体装置 |
-
1986
- 1986-12-17 JP JP61298731A patent/JPH081928B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5667938A (en) * | 1979-11-08 | 1981-06-08 | Nec Corp | Semiconductor system |
JPS6070743A (ja) * | 1983-09-27 | 1985-04-22 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS61224342A (ja) * | 1985-03-29 | 1986-10-06 | Hitachi Ltd | Lsi配線修正方法及びその装置 |
JPS6386455A (ja) * | 1986-09-29 | 1988-04-16 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63244756A (ja) * | 1987-03-31 | 1988-10-12 | Sony Corp | 多層配線構造 |
JPH05211240A (ja) * | 1992-01-08 | 1993-08-20 | Nec Corp | 半導体装置の配線修正方法 |
EP0706211B1 (de) * | 1994-10-05 | 2004-12-01 | Micronas GmbH | Anschlussstruktur für Doppelschichten |
Also Published As
Publication number | Publication date |
---|---|
JPH081928B2 (ja) | 1996-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4900695A (en) | Semiconductor integrated circuit device and process for producing the same | |
JPS62229956A (ja) | Ic素子における配線接続方法 | |
US7615385B2 (en) | Double-masking technique for increasing fabrication yield in superconducting electronics | |
EP0156999A2 (en) | A method of forming a conductive film on an insulating region of a substrate | |
US5026664A (en) | Method of providing a semiconductor IC device with an additional conduction path | |
JPH10303199A (ja) | 半導体装置の加工方法およびそれに用いる加工装置 | |
JPS63152150A (ja) | 多層配線の接続配線構造の形成方法 | |
US20050186753A1 (en) | FIB exposure of alignment marks in MIM technology | |
JPH01217946A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2550027B2 (ja) | Ic素子における微細布線方法 | |
JP2962474B2 (ja) | Ic素子加工方法 | |
JPH08139099A (ja) | 半導体装置における配線修正方法及びその装置並びに半導体装置 | |
JP2002299705A (ja) | 微小面積トンネル接合の作製方法 | |
JP2708560B2 (ja) | 半導体装置への接続配線形成方法 | |
JP2594941B2 (ja) | Ic配線の接続方法及びその装置 | |
JPS6355957A (ja) | Ic配線の接続方法および装置 | |
JP2708451B2 (ja) | エネルギビームを用いた加工方法 | |
JP3185320B2 (ja) | 半導体装置の配線修正方法及びその装置 | |
JPH06295910A (ja) | Ic素子およびic素子における配線接続方法 | |
JP2916117B2 (ja) | Ic素子における配線形成装置 | |
JPH04192247A (ja) | ミクロ断面観察方法 | |
JPH084089B2 (ja) | Ic素子並びにic素子における配線接続方法 | |
JPH1187350A (ja) | Ic素子の配線付加形成方法 | |
JP2813343B2 (ja) | 導体膜形成方法とその装置 | |
JPS583230A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |