JPS63244756A - 多層配線構造 - Google Patents

多層配線構造

Info

Publication number
JPS63244756A
JPS63244756A JP7778187A JP7778187A JPS63244756A JP S63244756 A JPS63244756 A JP S63244756A JP 7778187 A JP7778187 A JP 7778187A JP 7778187 A JP7778187 A JP 7778187A JP S63244756 A JPS63244756 A JP S63244756A
Authority
JP
Japan
Prior art keywords
wiring layer
layer
opening
wiring
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7778187A
Other languages
English (en)
Inventor
Kanji Takahashi
高橋 寛司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7778187A priority Critical patent/JPS63244756A/ja
Publication of JPS63244756A publication Critical patent/JPS63244756A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置等において複数の配線層を積層さ
せてなる多層配線構造に関し、特にその接続部に関する
〔発明の概要〕
本発明は、被接続部上に絶縁層を介して第1の配線層が
形成され、その第1の配線層上に層間絶縁膜を介して第
2の配線層が形成され、その第2の配線層と上記被接続
部が接続される多層配線構造において、上記第1の配線
層の形成された領域に開口部が形成され、その第1の配
線層の開口部側壁には絶縁部が形成される構造とするこ
とにより、半導体装置の高集積化を達成することが可能
な多層配線構造を提供しようとするものである。
〔従来の技術〕
半導体装置を構成する素子部の配線構造として、例えば
ポリシリコン配線からなる第1配線層、A1等の導体配
線からなる第2の配線層等の異なった配線層を絶縁層を
介して多層に積層し、前記絶縁層の一部に開口部を形成
するものが知られている。
その−例として第4図に示すような、シリコン基板(1
01)上に絶縁層(102)を介してポリシリコン配線
層(103)が形成され、そのポリシリコン配線層(1
03)上に眉間絶縁# (104)を介してAI配線層
(105)が形成されて構成される多層配線構造が挙げ
られる。
ところで、上述のような構成で示される多層配線構造に
おいては、ポリシリコン配線層(103)がシリコン基
板(101)と上記A1配線層(105)との間に存在
するにもかかわらず上記AI配線層(105)と上記シ
リコン基板(101)との接続を図る場合がある。そし
て、この場合には、第5図に示すように、ポリシリコン
配線層(103)は、シリコン基板(101)とA1配
線層(105)との電気的絶縁を保つため、形成される
接続用開口部(106)を迂回するように引き回された
パターンで形成されている。
〔発明が解決しようとする問題点〕
しかしながら、上述のような方法によってシリコン基板
(101)とAI配線層(105)との接続を図った場
合には、引き回して形成されたポリシリコン配線層(1
03)のパターンは、エツチングの際マスクの位置がず
れた場合にポリシリコン配線層(103)とシリコン基
板(101)もしくはAA配線層(105)との間で電
気的短絡を生ずるおそれがある。
また、ポリシリコン配線層(103)を接続用開口部(
106)を迂回するような形に引き回すことにより、レ
イアウト上制限を受け、接続部だけで広い占有面積が必
要となる。そのため、素子面積が拡大し半導体装置の高
集積化及び小型化の要望を実現することが難しくなる。
そこで、本発明は上述の従来の実情に鑑み、信転性の高
い半導体装置の高集積化を達成することが可能な多層配
線構造を提供することを目的とするものである。
〔問題点を解決するための手段〕
本発明は、上述の目的を達成するために提案されたもの
で、被接続部上に絶縁層を介して第1の配線層が形成さ
れ、その第1の配線層上に層間絶縁膜を介して第2の配
線層が形成され、その第2の配線層と上記被接続部が接
続される多層配線構造において、上記第1の配線層の形
成された領域に開口部が形成され、その第1の配線層の
開口部側壁には絶縁部が形成されてなることを特徴とす
るものである。
〔作用〕
被接続部と第2の配線層との接続は、第1の配線層に直
接開口部を形成して行うため、第1の配線層を引き回す
必要がなくなり、接続に必要となる占有面積が減少され
る。
また、第1の配線層と被接続部もしくは第2の配線層と
の電気的絶縁は、第1の配線層の開口部側壁に酸化等か
ら絶縁部を形成することにより可能であり、しかもその
絶縁部の形成は、セルファラインで行うことができる。
(実施例〕 以下、本発明を適用した実施例を図面を参考にして説明
する。
本発明に係る多層配線構造を適用した半導体装置の配線
接続部は、第1図に示すように、N型領域(2)が形成
されたシリコン基板(1)上に絶縁層(3)を介してポ
リシリコン層からなる第1の配線層(4)が形成され、
その上部には、層間絶縁膜(5)を介してAl導体から
なる第2の配線層(8)が形成されている。そして、上
記シリコン基板(1)表面のN型領域(2)が露出する
ように所定の位置に垂直な壁面を有して形成された開口
部(6)があり、該開口部(6)内にはAt導体である
第2の配線層(8)が、上記N型領域(2)の被接続部
(9)と接続されるように充填されている。ポリシリコ
ン層である第1の配線層(4)の開口部側壁(6a)に
は、酸化処理によりセルファラインに成長したstow
からなる絶縁部(7)が形成されており、直接開口部が
形成された第1の配線層(4)とN型領域(2)と接続
する第2の配線層(8)との電気的絶縁を図っている。
上記半導体装置の多層配線構造を構成する第1の配線層
(4)は、ポリシリコン層からなるものであるが、その
他ポリサイド、シリサイド、一部の高融点メタル等も使
用可能である。尚、上記第1の配線層(4)に使用され
る材料としては、第1の配線層(4)の有する特性に応
じて適宜選択すればよい。
また、第2の配線層(8)は、本実施例ではAZ厚導体
使用されているが、所定の機能を有する導体であれば何
れの材料を使用してもよく適宜選択して用いればよい。
上述したように、第2の配&I暦(8)とシリコン基板
(1)を接続する際に形成する開口部(6)は、直接第
1の配線層(4)を貫通するように形成されていること
、開口形成された開口部(6)内の上記第1の配線層(
4)の開口部側壁(6a)には、Singからなる絶縁
部(7)が形成されていることから、第1の配線層(4
)を上記開口部(6)を迂回して引き回す必要が無くな
り、素子面積を縮小することができる。
また、第1の配線層(4)の開口部側壁(6a)にセル
ファラインで形成された絶縁部(7)によって、第2の
配線層(8)と第1の配線層(4)、もしくは被接続部
(9)と第1の配線層(4)との絶縁を図っているため
、絶縁の信鯨性が向上し電気的短絡のおそれがなくなっ
た。
また、上記第1の配線層(3)の開口部側壁(6a)は
、その上下を絶縁層(3)及び層間絶縁膜(5)によっ
て挾まれており、したがって、上記開口部(6)を酸化
処理することによって上記第1の配線層(4)のみが酸
化される。いわゆるセルファラインが使える構造となっ
ている。
尚、上記第1の配線層(4)に形成する開口部(6)は
、上述のように、第1の配線層(4)の略中央部に略正
方形状として設けてもよく、また第1の配線層(4)の
側部に開口部の一部がかかるような形状、すなわち第1
の配線層(4)側部が略凹状に切り欠かれた形状であっ
てもよい。
上記多層配線構造をさらに詳細に説明するために、その
製造方法について述べる。
本実施例に係る多層配線構造を適用した配線接続部を形
成するには、先ず、第2図Aに示すように、N型領域(
2)が形成されたシリコン基板(1)上に絶縁層(3)
、ポリシリコン層からなる第1の配線層(4)、層間絶
縁膜(5)の順に各層を順次積層形成する。そして、上
記層間絶縁膜(5)上に所定の位置に開口部(6)を形
成するために所定の位置に開口部(10a)を設けたレ
ジスト膜(10)を形成する。ここで、被接続部(9)
として上記シリコン基板(1)に限定されず、例えばポ
リシリコンやシリサイド等の層を用いることもできる。
また、第1の配線層(4)は上述のようにポリシリコン
の他シリサイド、ポリサイド、一部の高融点メタル等が
使用できる。
次に、第2図Bに示すように、上記レジスト膜(10)
に設けた開口部(10a)に従って異方性エツチングを
行い、シリコン基板(1)の表面に形成したN型領域(
2)に相当する被接続部(9)が露出するように絶縁膜
(3)、第1の配線層(4)、層間絶縁膜(5)を貫通
してシリコン基板(1)に対して垂直な壁面を有した開
口部(6)を形成する。
ここで、上記各層に対して開口部(6)を形成する際の
エツチング方法としては、上述の異方性エツチングの他
、等方性エツチング法を適用してもよい。
続いて、第2図Cに示すように、パターニングしたレジ
スト(10)を除去した後、第1の配線層(4)の開口
部側壁(6a)の露出部に対して酸化雰囲気中で酸化処
理を行うことによって、Singが成長し絶縁部(7)
がセルファラインで形成される。その時、同時に被接続
部(9)上に薄い酸化膜(11)が形成される。
ここで、上記第1の配線層(4)の開口部側壁(6a)
にSlO□からなる絶縁部(7)を形成する場合、上記
第1の配線層(3)の開口部側壁(6a)は、その上下
を絶縁層(3)及び層間絶縁膜(5)によって挾まれて
いるため、レジスト等マスクをしなくても酸化処理する
ことによって上記第1の配線層(4)の開口部側壁(6
a)のみが酸化されることとなり。
いわゆるセルファラインで形成できる。そのため、第1
の配線層(4)の開口部側壁(6a)を酸化する際に特
別な工程を経ることなく行うことができるので、多層配
線構造の製造工程が簡略化される。
そして、第2図りに示すように、上述の工程で形成され
た開口部(6)内に膨張成長した絶縁部(7)及びシリ
コン基板(1)上の被接続部(9)に上記酸化処理によ
って形成された酸化膜(11)を除去する。
シリコン基板(1)上の被接続部(9)の酸化膜(11
)を除去することによって、第2の配線層(8)との良
好な接続が確保される。
最後に、第2図Eに示すように、層間絶縁膜(5)上全
面にわたって開口部(6)を全て覆うようにAl導体か
らなる第2の配線層(8)を形成し、シリコン基板(1
)上の被接続部(9)との電気的導通を図る。
このように、被接続部(6)と第2の配線層(8)とを
接続する場合、第1の配線層(4)及びそれを挟んで設
けられている絶縁層(3)及び層間絶縁膜(5)を貫通
して形成した開口部(6)で行われるために、第1の配
線層(4)を引き回す必要がなく、接続に必要となる面
積が縮減される。
また、第1の配線層(4)と被接続部(9)もしくは第
2の配線層(8)との電気的絶縁は、第1の配線層(4
)の開口部側壁(6a)を単に酸化処理すればよく、セ
ルファラインに実現できる。
次に、第1の配線層(4)の開口部壁面(6b)に対し
て絶縁部(7)を設ける方法としては、上述のセルファ
ラインを利用した方法の他、例えばサイドウオールを利
用した方法がある。
以下、サイドウオールを利用した多層配線構造の配線接
続部の形成方法について説明する。
先ず、第3図Aに示すように、N型領域(2)が形成さ
れたシリコン基板(1)上に絶縁層(3)、ポリシリコ
ン層からなる第1の配線層(4)1層間絶縁膜(5)の
順に各層を順次積層形成する。そして、上記層間絶縁膜
(5)上に所定の位置に開口部(6)を形成するために
所定の位置に開口部(10a)を設けたレジスト膜(1
0)を形成する。ここで、被接続部(9)として上記シ
リコン基板(1)に限定されず、例えばポリシリコンや
シリサイド等の層を用いることもできる。また、第1の
配線層(4)は上述のようにポリシリコンの他シリサイ
ド、ポリサイド。
一部の高融点メタル等が使用できる。そして、上記レジ
ストIl!(10)に設けた開口部(10a)に従って
異方性エツチングを行い、シリコン基板(1)の表面に
形成したN型領域(2)に相当する被接続部(9)が露
出するように絶縁層(3)、第1の配線層(4)、層間
絶縁膜(5)を貫通して開口部(6)を形成する。
ここで、上記各層に対して開口部(6)を形成する際の
エツチング方法としては、上述の異方性エツチングの他
、等方性エツチング法が適用できる。
次に、第3図Bに示すように、素子全面に亘っTCVD
法により5kOt膜(12)を形成する。
そして、これをエッチバックすることにより第3図Cに
示すように、開口部(6)内にサイドウオール(13)
を形成する。開口部(6)内に形成されたサイドウオー
ル(13)により開口部(6)内は絶縁される。サイド
ウオール(13)を開口部(6)内に形成することによ
って開口部(6)の段差の緩和も図れ、その後に形成す
る第2の配線層(8)の形成が非常に行い易い。
そして、第3図りに示すように、形成された開口部(6
)内で被接続部(9)と電気的接続が図れるように第2
の配線層(8)を形成する。
このように、開口部(6)内にサイドウオール(13)
を形成して、第1の配線層(4)とその他の層との絶縁
を図ることにより、開口部(6)内の段差が緩和でき、
第2の配線層(8)と被接続部(9)との接続の信転性
が向上する。
〔発明の効果〕
以上の説明から明らかなように、本発明を適用した場合
には、第2の配線層と接続部との間に存在する第1の配
線層を該接続部を回避して形成することがなくなるため
、素子の面積が縮小できる。
したがって、半導体装置の小型化、高集積化を達成する
ことができる。
また、第1の配線層を貫通して設けられる開口部を形成
した場合には、上記第1の配線層が絶縁層にはさまれて
存在することから該開口部側壁を酸化することによって
所定の酸化部がセルファラインによって形成することが
できる。また、サイドウオールを用いて絶縁部を形成し
てもよい。
【図面の簡単な説明】
第1図は本発明を適用した多層配線構造を示す概略断面
図である。 第2図A乃至第2図Eは多層配線構造の製造方法をその
工程順を追って示す概略断面図であり、第2図Aは絶縁
層、第1の配線層1層間絶縁膜。 レジスト層の積層工程、第2図Bは開口部形成工程、第
2図Cは第1の配線層酸化工程、第2図りは余剰酸化部
除去工程、第2図Eは第2の配線層形成工程をそれぞれ
示す。 第3図A乃至第3図りは多層配線構造の他の製造方法を
その工程順を追って示す概略断面図であり、第3図Aは
絶縁層、第1の配線層、層間絶縁膜、レジスト層の積層
及び開口部形成工程、第3図Bは絶縁層形成工程、第3
図Cは酸化層エッチバソク工程、第3図りは第2の配線
層形成工程をそれぞれ示す。 第4図は従来の多層配線構造を示す概略断面図、第5図
はその概略平面図である。 ■・・・シリコン基板 2・・・N型領域 3・・・絶縁層 4・・・第1の配線層 5・・・層間絶縁膜 6・・・開口部 6a・・・開口部側壁 7・・・絶縁部 8・・・第2の配線層 9・・・被接続部 特許出願人   ソニー株式会社 代理人  弁理士  小泡  晃 岡   円相 榮−

Claims (1)

    【特許請求の範囲】
  1. 被接続部上に絶縁層を介して第1の配線層が形成され、
    その第1の配線層上に層間絶縁膜を介して第2の配線層
    が形成され、その第2の配線層と上記被接続部が接続さ
    れる多層配線構造において、上記第1の配線層の形成さ
    れた領域に開口部が形成され、その第1の配線層の開口
    部側壁には絶縁部が形成される多層配線構造。
JP7778187A 1987-03-31 1987-03-31 多層配線構造 Pending JPS63244756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7778187A JPS63244756A (ja) 1987-03-31 1987-03-31 多層配線構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7778187A JPS63244756A (ja) 1987-03-31 1987-03-31 多層配線構造

Publications (1)

Publication Number Publication Date
JPS63244756A true JPS63244756A (ja) 1988-10-12

Family

ID=13643510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7778187A Pending JPS63244756A (ja) 1987-03-31 1987-03-31 多層配線構造

Country Status (1)

Country Link
JP (1) JPS63244756A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02161755A (ja) * 1988-12-14 1990-06-21 Nec Corp 半導体装置
JPH04312919A (ja) * 1991-03-27 1992-11-04 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070743A (ja) * 1983-09-27 1985-04-22 Fujitsu Ltd 半導体装置の製造方法
JPS63152150A (ja) * 1986-12-17 1988-06-24 Hitachi Ltd 多層配線の接続配線構造の形成方法
JPS63228646A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070743A (ja) * 1983-09-27 1985-04-22 Fujitsu Ltd 半導体装置の製造方法
JPS63152150A (ja) * 1986-12-17 1988-06-24 Hitachi Ltd 多層配線の接続配線構造の形成方法
JPS63228646A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02161755A (ja) * 1988-12-14 1990-06-21 Nec Corp 半導体装置
JPH04312919A (ja) * 1991-03-27 1992-11-04 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4202450B2 (ja) 集積回路構造の複数の絶縁レベルにおいて自己位置合わせされた導電性プラグを形成する方法
JP2578577B2 (ja) コンタクトホール形成方法
JP2000100938A (ja) 半導体装置の多層配線構造
JPH11186382A (ja) 半導体装置及びその製造方法
JPS63244756A (ja) 多層配線構造
JP2623019B2 (ja) 半導体装置
JPS63211672A (ja) 半導体集積回路装置
JPS58215055A (ja) 半導体集積回路装置
JP2001339048A (ja) 半導体装置およびその製造方法
JPH0426162A (ja) 浮遊ゲート型半導体記憶装置およびその製造方法
JPH08264647A (ja) 半導体装置
US6599825B2 (en) Method for forming wiring in semiconductor device
JPS6347952A (ja) 半導体装置
JP2555755B2 (ja) 半導体装置およびその製造方法
JP2551030B2 (ja) 半導体装置およびその製造方法
JPH02161755A (ja) 半導体装置
JP3204449B2 (ja) 半導体装置
JP3396742B2 (ja) 半導体装置及び半導体装置の製造方法
JPH01140645A (ja) 半導体集積回路装置の製造方法
JPH11176932A (ja) 半導体集積回路装置及びその製造方法
JPS63237443A (ja) 半導体装置
JP2570992B2 (ja) 半導体集積回路装置の製造方法
JPH10189477A (ja) 半導体装置およびその製造方法
JPS63237440A (ja) 半導体装置の配線構造
JPH01122138A (ja) 溝充填分離層を有する半導体集積回路装置およびその製造方法