JP3396742B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP3396742B2 JP3396742B2 JP22009399A JP22009399A JP3396742B2 JP 3396742 B2 JP3396742 B2 JP 3396742B2 JP 22009399 A JP22009399 A JP 22009399A JP 22009399 A JP22009399 A JP 22009399A JP 3396742 B2 JP3396742 B2 JP 3396742B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film layer
- contact hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法に関するものであり、更に詳しく
は、ダウンサイジング化される半導体装置に於て、配線
層とコンタクト部との間のショートマージンを拡大する
と共に、水素の拡散を維持する事が出来る半導体装置及
びその製造方法に関するものである。
導体装置の製造方法に関するものであり、更に詳しく
は、ダウンサイジング化される半導体装置に於て、配線
層とコンタクト部との間のショートマージンを拡大する
と共に、水素の拡散を維持する事が出来る半導体装置及
びその製造方法に関するものである。
【０００２】
【従来の技術】近年のデバイス縮小化、集積化により、
コンタクト、配線間の間隔が非常に小さくなってきてい
る。そこで、コンタクト、配線ショートマージンの拡大
の方法として、サイドウォールコンタクトが用いられる
ようになった。特に、フッ酸等の薬品の処理に対して、
エッチングされにくく、膜減りが少ない窒化膜をサイド
ウォールに用いたケースが増えてきている。
コンタクト、配線間の間隔が非常に小さくなってきてい
る。そこで、コンタクト、配線ショートマージンの拡大
の方法として、サイドウォールコンタクトが用いられる
ようになった。特に、フッ酸等の薬品の処理に対して、
エッチングされにくく、膜減りが少ない窒化膜をサイド
ウォールに用いたケースが増えてきている。
【０００３】一方、層間酸化膜の平坦化のために行われ
るＣＭＰに対するストッパーとして、積層構造内で、窒
化膜が用いられるようになってきている。
るＣＭＰに対するストッパーとして、積層構造内で、窒
化膜が用いられるようになってきている。
【０００４】しかしながら、当該窒化膜は、電気的な絶
縁性に関しては問題はないものの、従来の酸化膜と比較
して、水素を通しにくく、水素アロイ工程における、水
素の拡散を妨げるという問題点がある。特に、従来の窒
化膜サイドウォールを用いたコンタクトの場合、コンタ
クト内を伝って、水素が周囲に拡散することは非常に困
難である。
縁性に関しては問題はないものの、従来の酸化膜と比較
して、水素を通しにくく、水素アロイ工程における、水
素の拡散を妨げるという問題点がある。特に、従来の窒
化膜サイドウォールを用いたコンタクトの場合、コンタ
クト内を伝って、水素が周囲に拡散することは非常に困
難である。
【０００５】此処で、従来の方法により製造された半導
体装置の例を図１３を参照しながら説明する。
体装置の例を図１３を参照しながら説明する。
【０００６】即ち、図中、２２０は窒化膜サイドウォー
ルであり、又２３０は導電材料である。この構造におい
ては、当該窒化膜サイドウォール２２０にスリットが入
っていない。このため、例えば、複数層に形成された当
該第２の層間絶縁膜層１０５に於ける第１の副層間絶縁
膜１０７と第３の層間絶縁膜１０４に於ける第１の副層
間絶縁膜層１０６の材料が窒化膜のとき、第１配線層１
０２、第２配線層１０３は、窒化膜に囲われる構造にな
る。そして、窒化膜は酸化膜と比べ密でであるため、水
素を非常に通しにくい。このため、後の水素アロイ工程
において、水素拡散の妨害になり、第１配線層１０２、
第２配線層１０３をはじめ、図示していないが、その他
素子の界面等のダメージ層への水素の到達が不十分にな
り、ダメージ回復が不十分になり、信頼性上の問題が生
じる可能性がある。
ルであり、又２３０は導電材料である。この構造におい
ては、当該窒化膜サイドウォール２２０にスリットが入
っていない。このため、例えば、複数層に形成された当
該第２の層間絶縁膜層１０５に於ける第１の副層間絶縁
膜１０７と第３の層間絶縁膜１０４に於ける第１の副層
間絶縁膜層１０６の材料が窒化膜のとき、第１配線層１
０２、第２配線層１０３は、窒化膜に囲われる構造にな
る。そして、窒化膜は酸化膜と比べ密でであるため、水
素を非常に通しにくい。このため、後の水素アロイ工程
において、水素拡散の妨害になり、第１配線層１０２、
第２配線層１０３をはじめ、図示していないが、その他
素子の界面等のダメージ層への水素の到達が不十分にな
り、ダメージ回復が不十分になり、信頼性上の問題が生
じる可能性がある。
【０００７】その他、特開平５−１６０３６２号公報に
は、シリコン窒化膜を使用したＤＲＡＭの構造が示され
てはいるが、当該窒化膜は、単にエッチングストッパと
してメモリ部及び周辺回路部の表面を被覆する為に平面
的に配置されるに過ぎず、コンタクトホール内のサイド
ウォールとして当該窒化膜を使用する技術に関しては開
示がない。
は、シリコン窒化膜を使用したＤＲＡＭの構造が示され
てはいるが、当該窒化膜は、単にエッチングストッパと
してメモリ部及び周辺回路部の表面を被覆する為に平面
的に配置されるに過ぎず、コンタクトホール内のサイド
ウォールとして当該窒化膜を使用する技術に関しては開
示がない。
【０００８】又、特開平９−１９９６８１号公報には、
容量素子の形成方法に関して記載されており、その中
で、コンタクトホールのサイドウォールとしてシリコン
酸化膜を使用する技術が開示されてはいるが、係るサイ
ドウォールは、上記した様に、後工程の於ける種々の処
理操作に於て、破壊される可能性が大きいので本発明の
目的には使用しえないものである。
容量素子の形成方法に関して記載されており、その中
で、コンタクトホールのサイドウォールとしてシリコン
酸化膜を使用する技術が開示されてはいるが、係るサイ
ドウォールは、上記した様に、後工程の於ける種々の処
理操作に於て、破壊される可能性が大きいので本発明の
目的には使用しえないものである。
【０００９】更に、特開平９−２１３７９３号公報に
は、スルーホールを使用した多層化半導体装置の構造が
開示されているが、当該スルーホール内にはサイドウォ
ールを使用する技術は開示されておらず、又窒化膜を使
用する例が示されてはいるものの、当該窒化膜は、単に
当該スルーホールに対するエッチングストッパとして当
該スルーホールの形成位置に基板と平行に形成されてい
るに過ぎないものであり、当該窒化膜をコンタクトホー
ルのサイドウォールとして使用する技術を開示してはい
ない。
は、スルーホールを使用した多層化半導体装置の構造が
開示されているが、当該スルーホール内にはサイドウォ
ールを使用する技術は開示されておらず、又窒化膜を使
用する例が示されてはいるものの、当該窒化膜は、単に
当該スルーホールに対するエッチングストッパとして当
該スルーホールの形成位置に基板と平行に形成されてい
るに過ぎないものであり、当該窒化膜をコンタクトホー
ルのサイドウォールとして使用する技術を開示してはい
ない。
【００１０】
【解決しようとする課題】従って、本発明の目的は、上
記した従来技術の欠点を改良し、微細化が進む半導体装
置に於て、当該窒化膜をサイドウォールに使用したコン
タクトに於て、当該コンタクト部の導電性部材と配線層
とのショートマージンを拡大しつつ、かつ、水素拡散の
妨害を抑制する事が可能な半導体装置及びその製造方法
を提供するものである。
記した従来技術の欠点を改良し、微細化が進む半導体装
置に於て、当該窒化膜をサイドウォールに使用したコン
タクトに於て、当該コンタクト部の導電性部材と配線層
とのショートマージンを拡大しつつ、かつ、水素拡散の
妨害を抑制する事が可能な半導体装置及びその製造方法
を提供するものである。
【００１１】
【課題を解決する手段】本発明は上記した目的を達成す
るため、以下に記載されたような技術構成を採用するも
のである。即ち、本発明に係る第１の態様としては、基
板基材と、当該基板基材上に形成された半導体素子と、
当該半導体素子上に配置された第１の層間絶縁膜層と、
当該第１の層間絶縁膜層上に設けた第２の層間絶縁膜層
と、当該第１、第２の層間絶縁膜層内部にそれぞれ保持
されている導電性配線層と、当該半導体素子の少なくと
も一部に接触し、且つ当該第１、第２の層間絶縁膜層を
貫通して形成されたコンタクトホールと、当該コンタク
トホール内壁部に設けられた絶縁膜層からなるサイドウ
オール及び当該コンタクトホールの当該サイドウオール
で囲まれた空間部に埋め込まれている導電材料からなる
コンタクト部とから構成されている半導体装置であっ
て、前記コンタクトホール内壁部に設けられた絶縁膜層
からなるサイドウオールは、前記第１、第２の層間絶縁
膜層に対応して設けられた２つの部分からなり、当該２
つのサイドウオールに挟まれた部分には、前記サイドウ
ォールにおける当該コンタクトホールの中心軸線方向に
沿って、当該中心軸線方向と直交する平面を含むスリッ
ト部が設けられ、当該スリット部は、前記導電材料で満
たされて、且つ、当該導電材料は当該スリット部を介し
て前記第１の層間絶縁膜層に接していることを特徴とす
る半導体装置であり、又本発明に係る第２の態様として
は、基板基材上に形成された半導体素子と、当該半導体
素子上に少なくとも配置された第１の層間絶縁膜層と、
当該第１の層間絶縁膜層上に設けた第２の層間絶縁膜層
と、当該第１、第２の層間絶縁膜層内部にそれぞれ保持
されている導電性配線層とからなる半導体装置に於い
て、前記第１、第２の層間絶縁膜層を含む層間絶縁膜層
の最上層部より当該半導体素子の所定の部位が露出する
ように、コンタクトホールを形成する第１の工程と、当
該コンタクトホール内に絶縁性物質を埋め込む第２の工
程と、当該絶縁性物質をエッチバックして当該絶縁性物
質の上面の位置が、当該第１の層間絶縁膜層に狭持され
ている当該導電性配線層の上面の位置よりも高く、且つ
当該第１の層間絶縁膜層の上表面の位置よりも低くなる
様な位置にエッチバックする第３の工程と、導電性材料
からなる導電性膜層を当該コンタクトホールの内壁面に
形成する第４の工程と、当該コンタクトホールの内壁面
に形成された当該導電性膜層をマスクとして使用して、
当該絶縁性物質をエッチングして、当該コンタクトホー
ルの内壁部分に当該絶縁性物質からなる第１のサイドウ
ォールを形成する第５の工程と、当該導電性膜層を取り
除くか或いはそのままで、当該コンタクトホール内に導
電性材料を埋め込む第６の工程と、当該導電性材料をエ
ッチバックして当該導電性材料の上面の位置が、当該第
１のサイドウォールを構成する当該絶縁性物質の上端部
よりも高く、且つ当該第１の層間絶縁膜層の上表面の位
置よりも低くなる様な位置にエッチバックする第７の工
程と、当該コンタクトホール内に絶縁性物質を埋め込む
第８の工程と、前記第８の工程で埋め込んだ絶縁性物質
をエッチバックして、当該絶縁性物質の上面の位置が、
当該第２の層間絶縁膜層に狭持されている当該導電性配
線層の上面の位置よりも高く、且つ当該第２の層間絶縁
膜層の上表面の位置よりも低くなる様な位置にエッチバ
ックする第９の工程と、導電性材料からなる導電性膜層
を当該コンタクトホールの内壁面に形成する第１０の工
程と、前記第１０の工程で当該コンタクトホールの内壁
面に形成された当該導電性膜層をマスクとして、前記第
８の工程で埋め込んだ絶縁性物質をエッチングして、当
該コンタクトホールの内壁部分に絶縁性物質からなる第
２のサイドウォールを形成する第１１の工程と、前記第
１０の工程で形成した導電性膜層を取り除くか或いはそ
のままで、当該コンタクトホール内に導電性材料を埋め
込む第１２の工程と、前記第１２の工程で埋め込んだ導
電性材料をエッチバックして当該導電性材料 の上面の位
置が、当該第２のサイドウォールを構成する当該絶縁性
物質の上端部よりも高く、且つ当該第２の層間絶縁膜層
の上表面の位置よりも低くなる様な位置にエッチバック
する第１３の工程と、から構成されている事を特徴とす
る半導体装置の製造方法である。
るため、以下に記載されたような技術構成を採用するも
のである。即ち、本発明に係る第１の態様としては、基
板基材と、当該基板基材上に形成された半導体素子と、
当該半導体素子上に配置された第１の層間絶縁膜層と、
当該第１の層間絶縁膜層上に設けた第２の層間絶縁膜層
と、当該第１、第２の層間絶縁膜層内部にそれぞれ保持
されている導電性配線層と、当該半導体素子の少なくと
も一部に接触し、且つ当該第１、第２の層間絶縁膜層を
貫通して形成されたコンタクトホールと、当該コンタク
トホール内壁部に設けられた絶縁膜層からなるサイドウ
オール及び当該コンタクトホールの当該サイドウオール
で囲まれた空間部に埋め込まれている導電材料からなる
コンタクト部とから構成されている半導体装置であっ
て、前記コンタクトホール内壁部に設けられた絶縁膜層
からなるサイドウオールは、前記第１、第２の層間絶縁
膜層に対応して設けられた２つの部分からなり、当該２
つのサイドウオールに挟まれた部分には、前記サイドウ
ォールにおける当該コンタクトホールの中心軸線方向に
沿って、当該中心軸線方向と直交する平面を含むスリッ
ト部が設けられ、当該スリット部は、前記導電材料で満
たされて、且つ、当該導電材料は当該スリット部を介し
て前記第１の層間絶縁膜層に接していることを特徴とす
る半導体装置であり、又本発明に係る第２の態様として
は、基板基材上に形成された半導体素子と、当該半導体
素子上に少なくとも配置された第１の層間絶縁膜層と、
当該第１の層間絶縁膜層上に設けた第２の層間絶縁膜層
と、当該第１、第２の層間絶縁膜層内部にそれぞれ保持
されている導電性配線層とからなる半導体装置に於い
て、前記第１、第２の層間絶縁膜層を含む層間絶縁膜層
の最上層部より当該半導体素子の所定の部位が露出する
ように、コンタクトホールを形成する第１の工程と、当
該コンタクトホール内に絶縁性物質を埋め込む第２の工
程と、当該絶縁性物質をエッチバックして当該絶縁性物
質の上面の位置が、当該第１の層間絶縁膜層に狭持され
ている当該導電性配線層の上面の位置よりも高く、且つ
当該第１の層間絶縁膜層の上表面の位置よりも低くなる
様な位置にエッチバックする第３の工程と、導電性材料
からなる導電性膜層を当該コンタクトホールの内壁面に
形成する第４の工程と、当該コンタクトホールの内壁面
に形成された当該導電性膜層をマスクとして使用して、
当該絶縁性物質をエッチングして、当該コンタクトホー
ルの内壁部分に当該絶縁性物質からなる第１のサイドウ
ォールを形成する第５の工程と、当該導電性膜層を取り
除くか或いはそのままで、当該コンタクトホール内に導
電性材料を埋め込む第６の工程と、当該導電性材料をエ
ッチバックして当該導電性材料の上面の位置が、当該第
１のサイドウォールを構成する当該絶縁性物質の上端部
よりも高く、且つ当該第１の層間絶縁膜層の上表面の位
置よりも低くなる様な位置にエッチバックする第７の工
程と、当該コンタクトホール内に絶縁性物質を埋め込む
第８の工程と、前記第８の工程で埋め込んだ絶縁性物質
をエッチバックして、当該絶縁性物質の上面の位置が、
当該第２の層間絶縁膜層に狭持されている当該導電性配
線層の上面の位置よりも高く、且つ当該第２の層間絶縁
膜層の上表面の位置よりも低くなる様な位置にエッチバ
ックする第９の工程と、導電性材料からなる導電性膜層
を当該コンタクトホールの内壁面に形成する第１０の工
程と、前記第１０の工程で当該コンタクトホールの内壁
面に形成された当該導電性膜層をマスクとして、前記第
８の工程で埋め込んだ絶縁性物質をエッチングして、当
該コンタクトホールの内壁部分に絶縁性物質からなる第
２のサイドウォールを形成する第１１の工程と、前記第
１０の工程で形成した導電性膜層を取り除くか或いはそ
のままで、当該コンタクトホール内に導電性材料を埋め
込む第１２の工程と、前記第１２の工程で埋め込んだ導
電性材料をエッチバックして当該導電性材料 の上面の位
置が、当該第２のサイドウォールを構成する当該絶縁性
物質の上端部よりも高く、且つ当該第２の層間絶縁膜層
の上表面の位置よりも低くなる様な位置にエッチバック
する第１３の工程と、から構成されている事を特徴とす
る半導体装置の製造方法である。
【００１２】
【発明の実施の形態】本発明に係る当該半導体装置及び
その製造方法は、上記した様な技術構成を採用している
ので、窒化膜サイドウォールコンタクトにおいて、スリ
ット状のサイドウォール窒化膜を有する構造としている
ことから、窒化膜サイドウォールのスリットを通して水
素の拡散が行われ、従来の構造と比較して、十分に水素
が配線層をはじめ、各素子へ到達する事になる。更に、
本発明に係る当該半導体装置及び半導体装置の製造方法
に於いては、当該スリット状部を形成した窒化膜サイド
ウォールを有するコンタクトの構造を使用する事から、
配線とコンタクトホール内の導電性部材とのショートマ
ージンを拡大しつつ、かつ、水素拡散の妨害を抑制する
事が可能となるのである。
その製造方法は、上記した様な技術構成を採用している
ので、窒化膜サイドウォールコンタクトにおいて、スリ
ット状のサイドウォール窒化膜を有する構造としている
ことから、窒化膜サイドウォールのスリットを通して水
素の拡散が行われ、従来の構造と比較して、十分に水素
が配線層をはじめ、各素子へ到達する事になる。更に、
本発明に係る当該半導体装置及び半導体装置の製造方法
に於いては、当該スリット状部を形成した窒化膜サイド
ウォールを有するコンタクトの構造を使用する事から、
配線とコンタクトホール内の導電性部材とのショートマ
ージンを拡大しつつ、かつ、水素拡散の妨害を抑制する
事が可能となるのである。
【００１３】
【実施例】以下に、本発明に係る半導体装置及びその製
造方法の具体例の構成を図面を参照しながら詳細に説明
する。
造方法の具体例の構成を図面を参照しながら詳細に説明
する。
【００１４】即ち、図１は、本発明に係る当該半導体装
置の一具体例の構成を示す断面図が示されており、図
中、基板基材１０１と、当該基板基材１０１上に形成さ
れた半導体素子と、当該半導体素子１上に配置された少
なくとも一層の層間絶縁膜層１００（層間絶縁膜層１１
５及び１０８とから構成されている）と、当該層間絶縁
膜層１００内部に保持されている少なくとも１層の導電
性配線層１０２と、当該半導体素子１の少なくとも一部
に接触し、且つ当該層間絶縁膜１００を貫通して形成さ
れたコンタクトホール２０と、当該コンタクトホール２
０の内壁部２１に設けられた絶縁膜層からなるサイドウ
オール３３及び当該コンタクトホール２０の当該サイド
ウオール３３で囲まれた空間部２４に埋め込まれている
導電材料２１０からなるコンタクト部２５とから構成さ
れている半導体装置１０であって、当該サイドウォール
３３における当該コンタクトホール２０の中心軸線方向
に沿って、当該中心軸線方向と直交する平面を含んだス
リット部２６が少なくとも一つ設けられている半導体装
置１０が示されている。
置の一具体例の構成を示す断面図が示されており、図
中、基板基材１０１と、当該基板基材１０１上に形成さ
れた半導体素子と、当該半導体素子１上に配置された少
なくとも一層の層間絶縁膜層１００（層間絶縁膜層１１
５及び１０８とから構成されている）と、当該層間絶縁
膜層１００内部に保持されている少なくとも１層の導電
性配線層１０２と、当該半導体素子１の少なくとも一部
に接触し、且つ当該層間絶縁膜１００を貫通して形成さ
れたコンタクトホール２０と、当該コンタクトホール２
０の内壁部２１に設けられた絶縁膜層からなるサイドウ
オール３３及び当該コンタクトホール２０の当該サイド
ウオール３３で囲まれた空間部２４に埋め込まれている
導電材料２１０からなるコンタクト部２５とから構成さ
れている半導体装置１０であって、当該サイドウォール
３３における当該コンタクトホール２０の中心軸線方向
に沿って、当該中心軸線方向と直交する平面を含んだス
リット部２６が少なくとも一つ設けられている半導体装
置１０が示されている。
【００１５】本発明に係る当該半導体装置１０に於ける
当該スリット部２６に於いては、当該層間絶縁膜層１０
０と当該コンタクト部２５とが互いに当接する様に構成
されているものである。又、本発明に於ける当該半導体
装置１０の当該コンタクトホール２０は、当該導電性配
線層１０２又は１０３に近接して配置されている事が望
ましい。更に、本発明に係る当該スリット部２６は、水
素の移動通路として機能しているものである。一方、本
発明に於ける当該半導体装置１０の当該スリット部２６
は、当該半導体装置１０を構成する層間絶縁膜層１０
０、１０５、１０４にそれぞれ対応して設けられている
事が望ましい。
当該スリット部２６に於いては、当該層間絶縁膜層１０
０と当該コンタクト部２５とが互いに当接する様に構成
されているものである。又、本発明に於ける当該半導体
装置１０の当該コンタクトホール２０は、当該導電性配
線層１０２又は１０３に近接して配置されている事が望
ましい。更に、本発明に係る当該スリット部２６は、水
素の移動通路として機能しているものである。一方、本
発明に於ける当該半導体装置１０の当該スリット部２６
は、当該半導体装置１０を構成する層間絶縁膜層１０
０、１０５、１０４にそれぞれ対応して設けられている
事が望ましい。
【００１６】然も、本発明に係る当該スリット部２６
は、当該コンタクトホール２０の中心軸線方向に沿って
所定の位置で且つ当該コンタクトホール２０の中心軸線
の方向と直交する方向の面内に於いて、当該コンタクト
ホールの周縁に沿って適宜の周縁部長さを有して形成さ
れる事が好ましく、更には、当該スリット部２６は、当
該コンタクトホール２０の中心軸線方向に沿って所定の
位置で且つ当該コンタクトホールの中心軸線の方向と直
交する方向の面内に於いて、当該コンタクトホールの周
縁に沿って当該周縁部長さを有して形成される事も望ま
しい。
は、当該コンタクトホール２０の中心軸線方向に沿って
所定の位置で且つ当該コンタクトホール２０の中心軸線
の方向と直交する方向の面内に於いて、当該コンタクト
ホールの周縁に沿って適宜の周縁部長さを有して形成さ
れる事が好ましく、更には、当該スリット部２６は、当
該コンタクトホール２０の中心軸線方向に沿って所定の
位置で且つ当該コンタクトホールの中心軸線の方向と直
交する方向の面内に於いて、当該コンタクトホールの周
縁に沿って当該周縁部長さを有して形成される事も望ま
しい。
【００１７】つまり、本発明に係る当該スリット部２６
は、当該コンタクトホールの内壁部を構成するサイドウ
ォールの周縁部に当該コンタクトホール２０の中心軸線
の方向と直交する方向の面を含んだ方向に形成されるも
のであって、その形状は、当該コンタクトホール２０の
全周縁部に形成されるもので有っても良く、又その一部
の周縁部に形成したもので有っても良い。又、当該スリ
ット部２６は、当該半導体装置１０が当該層間絶縁膜層
を複数層１００、１０５、１０４に積層している場合に
は、各層間絶縁膜層に対応した位置に形成されるもので
ある事が望ましい。尚、本発明に使用される当該それぞ
れの層間絶縁膜層は、それぞれの配線層１０２、１０３
等を狭持する為、少なくとも２層の層間絶縁膜を積層し
て形成されている事が望ましい。本発明に於て使用され
る当該サイドウォール２２は、窒化膜層で構成されてい
るものであり、例えばシリコン窒化膜で構成されている
ものである。
は、当該コンタクトホールの内壁部を構成するサイドウ
ォールの周縁部に当該コンタクトホール２０の中心軸線
の方向と直交する方向の面を含んだ方向に形成されるも
のであって、その形状は、当該コンタクトホール２０の
全周縁部に形成されるもので有っても良く、又その一部
の周縁部に形成したもので有っても良い。又、当該スリ
ット部２６は、当該半導体装置１０が当該層間絶縁膜層
を複数層１００、１０５、１０４に積層している場合に
は、各層間絶縁膜層に対応した位置に形成されるもので
ある事が望ましい。尚、本発明に使用される当該それぞ
れの層間絶縁膜層は、それぞれの配線層１０２、１０３
等を狭持する為、少なくとも２層の層間絶縁膜を積層し
て形成されている事が望ましい。本発明に於て使用され
る当該サイドウォール２２は、窒化膜層で構成されてい
るものであり、例えばシリコン窒化膜で構成されている
ものである。
【００１８】本発明に係る当該半導体装置１０の更に詳
細な構成に付いて付言するならば、図１に於て、１０１
はシリコン基板であり、１３１は素子分離酸化膜であ
る。又、１３０は拡散層であって、図１では示されてい
ないが、ソース拡散層及びドレイン拡散層をそれぞれ個
別に形成している。一方、１０２は、第１の層間絶縁膜
層１００内に配置された第１配線層であり、又、１０３
は、第２の層間絶縁膜層１０５内に配置された第２の配
線層である。
細な構成に付いて付言するならば、図１に於て、１０１
はシリコン基板であり、１３１は素子分離酸化膜であ
る。又、１３０は拡散層であって、図１では示されてい
ないが、ソース拡散層及びドレイン拡散層をそれぞれ個
別に形成している。一方、１０２は、第１の層間絶縁膜
層１００内に配置された第１配線層であり、又、１０３
は、第２の層間絶縁膜層１０５内に配置された第２の配
線層である。
【００１９】既に説明した様に、本発明に於ける当該半
導体装置１０に於て、当該第１の層間絶縁膜層１００
は、更に第１の副層間絶縁膜１１５と第２の副層間絶縁
膜１０８とから構成されているものであり、同様に他の
層間絶縁膜層１０５に於いても、複数の副層間絶縁膜層
を組み合わせて構成されている事が望ましい。即ち、当
該第２の層間絶縁膜層１０５に於いては、第１の副層間
絶縁膜層１０７と第２の副層間絶縁膜層１１６とで構成
されているものであり、又当該第３の層間絶縁膜層１０
４に於いては、第１の副層間絶縁膜層１０６と第２の副
層間絶縁膜層１１７とで構成されているものである。
尚、本具体例に於ける当該第１の副層間絶縁膜層１０７
と１０６とは、積層構造を形成する際、層間酸化膜に対
してＣＭＰ処理を行うときのストッパーとして機能する
事になるので、その材料としては窒化膜を使用する事が
好ましい。
導体装置１０に於て、当該第１の層間絶縁膜層１００
は、更に第１の副層間絶縁膜１１５と第２の副層間絶縁
膜１０８とから構成されているものであり、同様に他の
層間絶縁膜層１０５に於いても、複数の副層間絶縁膜層
を組み合わせて構成されている事が望ましい。即ち、当
該第２の層間絶縁膜層１０５に於いては、第１の副層間
絶縁膜層１０７と第２の副層間絶縁膜層１１６とで構成
されているものであり、又当該第３の層間絶縁膜層１０
４に於いては、第１の副層間絶縁膜層１０６と第２の副
層間絶縁膜層１１７とで構成されているものである。
尚、本具体例に於ける当該第１の副層間絶縁膜層１０７
と１０６とは、積層構造を形成する際、層間酸化膜に対
してＣＭＰ処理を行うときのストッパーとして機能する
事になるので、その材料としては窒化膜を使用する事が
好ましい。
【００２０】次に、本発明に係る当該半導体装置の製造
方法の具体例を図面を参照しながら詳細に説明する。
方法の具体例を図面を参照しながら詳細に説明する。
【００２１】先ず、図２に示す様に、基板材料１０１上
に素子分離酸化膜１３１、拡散層１３０、を従来公知の
方法で形成した後、図示の様な３層の層間絶縁膜層１０
０、１０５、１０４を順次積層すると共に、当該層間絶
縁膜層１００と１０５内にそれぞれ第１の配線層１０２
と第２の配線層１０３を個別に形成する。
に素子分離酸化膜１３１、拡散層１３０、を従来公知の
方法で形成した後、図示の様な３層の層間絶縁膜層１０
０、１０５、１０４を順次積層すると共に、当該層間絶
縁膜層１００と１０５内にそれぞれ第１の配線層１０２
と第２の配線層１０３を個別に形成する。
【００２２】その際の各部分のスペックは、以下の通り
とした。
とした。
【００２３】第１配線層１０２の厚さを８０ｎｍ、第２
配線層１０３の厚さを８０ｎｍ、第１の層間絶縁膜層１
００に於ける当該第１の副層間絶縁膜層１１５の厚さを
１００ｎｍ、第２の副層間絶縁膜１０８の厚さを２００
ｎｍ、第２の層間絶縁膜層１０５に於ける第１の副層間
絶縁膜層１０７の厚さを４０ｎｍ、当該第２の副層間絶
縁膜層１０５の厚さを２５０ｎｍ、及び第３の層間絶縁
膜層１０４に於ける第１の副層間絶縁膜層１０６の厚さ
を４０ｎｍ、当該第２の副層間絶縁膜層１１７の厚さを
１５０ｎｍとなる様に設定して製造した後、当該半導体
装置の最上層の層間絶縁膜層の表面から、当該基板１０
１に形成された当該半導体素子部１の一部に当接する様
に略垂直にコンタクトホール２０を開口する。
配線層１０３の厚さを８０ｎｍ、第１の層間絶縁膜層１
００に於ける当該第１の副層間絶縁膜層１１５の厚さを
１００ｎｍ、第２の副層間絶縁膜１０８の厚さを２００
ｎｍ、第２の層間絶縁膜層１０５に於ける第１の副層間
絶縁膜層１０７の厚さを４０ｎｍ、当該第２の副層間絶
縁膜層１０５の厚さを２５０ｎｍ、及び第３の層間絶縁
膜層１０４に於ける第１の副層間絶縁膜層１０６の厚さ
を４０ｎｍ、当該第２の副層間絶縁膜層１１７の厚さを
１５０ｎｍとなる様に設定して製造した後、当該半導体
装置の最上層の層間絶縁膜層の表面から、当該基板１０
１に形成された当該半導体素子部１の一部に当接する様
に略垂直にコンタクトホール２０を開口する。
【００２４】図中、第１の配線層１０２と、第２の配線
層１０３は紙面に対して、垂直に配線されているものと
する。また、当該第１の層間絶縁膜層１００に於ける第
１の副層間絶縁膜１１５と第２の副層間絶縁膜１０８、
又当該第２の層間絶縁膜層１０５に於ける第２の副層間
絶縁膜層１１６と当該第３の層間絶縁膜層１０４に於け
る第２の副層間絶縁膜層１１７とは何れもその材料はＳ
ｉＯ２若しくはＢＰＳＧ等の酸化膜系の材料を使用する
事が好ましい。また、当該第２の層間絶縁膜層１０５に
於ける当該第１の副層間絶縁膜層１０７及び当該第３の
層間絶縁膜層１０４に於ける当該第１の副層間絶縁膜層
１０６とは、上記した様に積層構造を形成する際、層間
酸化膜に対してＣＭＰを行うときのストッパーとして、
又は、他部の素子にて製造上必要となり堆積されたもの
とし、その材料としては窒化膜が考えられる。
層１０３は紙面に対して、垂直に配線されているものと
する。また、当該第１の層間絶縁膜層１００に於ける第
１の副層間絶縁膜１１５と第２の副層間絶縁膜１０８、
又当該第２の層間絶縁膜層１０５に於ける第２の副層間
絶縁膜層１１６と当該第３の層間絶縁膜層１０４に於け
る第２の副層間絶縁膜層１１７とは何れもその材料はＳ
ｉＯ２若しくはＢＰＳＧ等の酸化膜系の材料を使用する
事が好ましい。また、当該第２の層間絶縁膜層１０５に
於ける当該第１の副層間絶縁膜層１０７及び当該第３の
層間絶縁膜層１０４に於ける当該第１の副層間絶縁膜層
１０６とは、上記した様に積層構造を形成する際、層間
酸化膜に対してＣＭＰを行うときのストッパーとして、
又は、他部の素子にて製造上必要となり堆積されたもの
とし、その材料としては窒化膜が考えられる。
【００２５】次に、図３に示す様に、当該コンタクトホ
ール２０及び当該半導体装置１０の外表面全体に窒化膜
１０９を堆積せしめるものである。即ち、図３に示す様
に、窒化膜１０９を３５０ｎｍ程度堆積し、当該コンタ
クトホール２０を完全に当該窒化膜で埋め込むと同時に
当該半導体装置１０の外表面部にも当該窒化膜１０９の
膜を形成する。
ール２０及び当該半導体装置１０の外表面全体に窒化膜
１０９を堆積せしめるものである。即ち、図３に示す様
に、窒化膜１０９を３５０ｎｍ程度堆積し、当該コンタ
クトホール２０を完全に当該窒化膜で埋め込むと同時に
当該半導体装置１０の外表面部にも当該窒化膜１０９の
膜を形成する。
【００２６】更に、図４に示す様に、当該窒化膜１０９
のエッチバックを行う。係る工程に於いては、当該窒化
膜１０９に対して異方性ドライエッチングにより、エッ
チバックを行う事が望ましい。係るエッチングにおい
て、第３の層間絶縁膜層１０４を構成する第２の副層間
絶縁膜層１１７をエッチングしないような、選択性を有
するガスを用いる必要があり、具体的には、例えば、当
該窒化膜がシリコン窒化膜である場合には、層間絶縁膜
層を構成するシリコン酸化膜に対する選択比が高い塩素
ガス（Ｃｌ2ガス)を使用する事が望ましい。当該エッチ
バック処理に於いては、図４に示す様に、当該コンタク
トホール２０内に残される当該窒化膜１０９の当該基板
１０１の表面からの高さＨ１が約２５０ｎｍ程度と成る
ように処理を行った。つまり、本発明に於ける当該具体
例に於いては、当該絶縁性物質である当該窒化膜１０９
をエッチバックして当該絶縁性物質１０９の上面の位置
が、当該最下層の層間絶縁膜である第１の層間絶縁膜１
００内に狭持されている当該導電性配線層１０２の上面
の位置よりも高く、且つ当該第１の層間絶縁膜層１００
の上表面の位置よりも低くなる様な位置となる様にエッ
チバックする事が望ましい。
のエッチバックを行う。係る工程に於いては、当該窒化
膜１０９に対して異方性ドライエッチングにより、エッ
チバックを行う事が望ましい。係るエッチングにおい
て、第３の層間絶縁膜層１０４を構成する第２の副層間
絶縁膜層１１７をエッチングしないような、選択性を有
するガスを用いる必要があり、具体的には、例えば、当
該窒化膜がシリコン窒化膜である場合には、層間絶縁膜
層を構成するシリコン酸化膜に対する選択比が高い塩素
ガス（Ｃｌ2ガス)を使用する事が望ましい。当該エッチ
バック処理に於いては、図４に示す様に、当該コンタク
トホール２０内に残される当該窒化膜１０９の当該基板
１０１の表面からの高さＨ１が約２５０ｎｍ程度と成る
ように処理を行った。つまり、本発明に於ける当該具体
例に於いては、当該絶縁性物質である当該窒化膜１０９
をエッチバックして当該絶縁性物質１０９の上面の位置
が、当該最下層の層間絶縁膜である第１の層間絶縁膜１
００内に狭持されている当該導電性配線層１０２の上面
の位置よりも高く、且つ当該第１の層間絶縁膜層１００
の上表面の位置よりも低くなる様な位置となる様にエッ
チバックする事が望ましい。
【００２７】続いて、図５に示す様に、当該半導体装置
１０の外部表面全面と当該コンタクトホール２０の内部
にサイドウォールル３０が形成される様に導電性材料１
１０を堆積する。係る工程に於いては、例えば、当該導
電性材料１１０としてＤＯＰＯＳ或いはタングステン等
が使用出来、その堆積膜厚を約５０ｎｍとする。当該導
電性材料の堆積方法は、例えばＣＶＤ法が望ましい。そ
の後、図６に示す様に、当該コンタクトホール２０内部
の側壁面にサイドウォール３０を残して当該導電性材料
１１０をエッチバックする。係る工程に於ける当該導電
材料１１０のエッチバック処理は、異方性ドライエッチ
ング法を使用してエッチバックを行う事が望ましい。又
当該エッチバック処理に於て、前記した様に、第３の層
間絶縁膜層１０４を構成する第２の副層間絶縁膜層１１
７をエッチングしないような、選択性を有するガスを用
いる必要があり、具体的には、例えば、シリコン酸化膜
に対する選択比が高いＨＢｒとＣｌ2 の混合ガスを使用
する事が望ましい。
１０の外部表面全面と当該コンタクトホール２０の内部
にサイドウォールル３０が形成される様に導電性材料１
１０を堆積する。係る工程に於いては、例えば、当該導
電性材料１１０としてＤＯＰＯＳ或いはタングステン等
が使用出来、その堆積膜厚を約５０ｎｍとする。当該導
電性材料の堆積方法は、例えばＣＶＤ法が望ましい。そ
の後、図６に示す様に、当該コンタクトホール２０内部
の側壁面にサイドウォール３０を残して当該導電性材料
１１０をエッチバックする。係る工程に於ける当該導電
材料１１０のエッチバック処理は、異方性ドライエッチ
ング法を使用してエッチバックを行う事が望ましい。又
当該エッチバック処理に於て、前記した様に、第３の層
間絶縁膜層１０４を構成する第２の副層間絶縁膜層１１
７をエッチングしないような、選択性を有するガスを用
いる必要があり、具体的には、例えば、シリコン酸化膜
に対する選択比が高いＨＢｒとＣｌ2 の混合ガスを使用
する事が望ましい。
【００２８】次いで、図７に示す様に、当該コンタクト
ホール２０の内部壁面２１に形成さされた導電性材料１
１０からなるサイドウォール３０をマスクとして、当該
窒化膜１０９をエッチバック処理して当該窒化膜１０９
にも中空状空間部３２を形成する。係るエッチバック処
理に於いては、当該窒化膜１０９に対して異方性ドライ
エッチングにより、エッチバックを行う事が好ましい。
このエッチングにおいても第３の層間絶縁膜層１０４を
構成する第２の副層間絶縁膜層１１７をエッチングしな
いような、選択性を有するガスを用いる必要があり、例
えば、シリコン酸化膜に対する選択比が高い塩素ガス
（Ｃｌ2ガス) を使用する事が望ましい。これによって
窒化膜サイドウォール３３が形成される。その後、図７
に示す構造を有する半導体装置１０の当該コンタクトホ
ール２０内に導電性材料１１１を埋め込み、続いて当該
導電材料１１０及び１１１をエッチバック処理する。具
体的には、図７の当該半導体装置１０の表面に導電材料
１１１を３５０ｎｍ程度堆積し、コンタクト２０の内部
も当該導電材料１１１により再び埋め込む。当該導電材
料１１１の材料は、導電材料１１０と同一材料を用いる
もので有ってもよい。しかる後、当該導電材料１１０と
１１１に対して異方性ドライエッチングにより、エッチ
バックを行う。このエッチングにおいても前記した様
に、第３の層間絶縁膜層１０４を構成する第２の副層間
絶縁膜層１１７をエッチングしないような、選択性を有
するガスを用いる必要があり、具体的には、例えば、シ
リコン酸化膜に対する選択比が高いＨＢｒとＣｌ2 の混
合ガスを使用する事が望ましい。
ホール２０の内部壁面２１に形成さされた導電性材料１
１０からなるサイドウォール３０をマスクとして、当該
窒化膜１０９をエッチバック処理して当該窒化膜１０９
にも中空状空間部３２を形成する。係るエッチバック処
理に於いては、当該窒化膜１０９に対して異方性ドライ
エッチングにより、エッチバックを行う事が好ましい。
このエッチングにおいても第３の層間絶縁膜層１０４を
構成する第２の副層間絶縁膜層１１７をエッチングしな
いような、選択性を有するガスを用いる必要があり、例
えば、シリコン酸化膜に対する選択比が高い塩素ガス
（Ｃｌ2ガス) を使用する事が望ましい。これによって
窒化膜サイドウォール３３が形成される。その後、図７
に示す構造を有する半導体装置１０の当該コンタクトホ
ール２０内に導電性材料１１１を埋め込み、続いて当該
導電材料１１０及び１１１をエッチバック処理する。具
体的には、図７の当該半導体装置１０の表面に導電材料
１１１を３５０ｎｍ程度堆積し、コンタクト２０の内部
も当該導電材料１１１により再び埋め込む。当該導電材
料１１１の材料は、導電材料１１０と同一材料を用いる
もので有ってもよい。しかる後、当該導電材料１１０と
１１１に対して異方性ドライエッチングにより、エッチ
バックを行う。このエッチングにおいても前記した様
に、第３の層間絶縁膜層１０４を構成する第２の副層間
絶縁膜層１１７をエッチングしないような、選択性を有
するガスを用いる必要があり、具体的には、例えば、シ
リコン酸化膜に対する選択比が高いＨＢｒとＣｌ2 の混
合ガスを使用する事が望ましい。
【００２９】このとき、図８に示すように、当該導電性
材料（主に１１１）の当該コンタクトホール２０内部に
残留する部分に於ける当該基板１０１からの高さＨ２は
２８０ｎｍ程度となる様にエッチバック処理を行う事が
望ましい。即ち、本具体例に於いては、当該導電性材料
１１１をエッチバックして当該導電性材料１１１の上面
の位置が、当該サイドウォール３３を構成する当該絶縁
性物質である当該窒化膜１０９の上端部よりも高く、且
つ当該第１の層間絶縁膜層１００の上表面の位置よりも
低くなる様な位置になる様にエッチバック処理する事が
望ましい。係るエッチバック処理することによって、当
該導電性部材１１１が、当該窒化膜１０９のサイドウォ
ール３３で形成された当該中空状空間部３２内を埋める
と同時に、当該サイドウォール３３の上端部から突出し
た当該導電性部材１１１の先端部が、当該サイドウォー
ル３３の連続性を破壊し、直接当該第１の層間絶縁膜１
００を構成する部材と当接する事になる。従って、当該
サイドウォール３３の上端部から突出した当該導電性部
材１１１の先端部が本発明に於ける当該サイドウォール
３３のスリット部２６を形成する事になる。
材料（主に１１１）の当該コンタクトホール２０内部に
残留する部分に於ける当該基板１０１からの高さＨ２は
２８０ｎｍ程度となる様にエッチバック処理を行う事が
望ましい。即ち、本具体例に於いては、当該導電性材料
１１１をエッチバックして当該導電性材料１１１の上面
の位置が、当該サイドウォール３３を構成する当該絶縁
性物質である当該窒化膜１０９の上端部よりも高く、且
つ当該第１の層間絶縁膜層１００の上表面の位置よりも
低くなる様な位置になる様にエッチバック処理する事が
望ましい。係るエッチバック処理することによって、当
該導電性部材１１１が、当該窒化膜１０９のサイドウォ
ール３３で形成された当該中空状空間部３２内を埋める
と同時に、当該サイドウォール３３の上端部から突出し
た当該導電性部材１１１の先端部が、当該サイドウォー
ル３３の連続性を破壊し、直接当該第１の層間絶縁膜１
００を構成する部材と当接する事になる。従って、当該
サイドウォール３３の上端部から突出した当該導電性部
材１１１の先端部が本発明に於ける当該サイドウォール
３３のスリット部２６を形成する事になる。
【００３０】続いて、図３に示す操作を繰り返して、当
該コンタクトホール２０を含む当該半導体装置１０の外
表面に、窒化膜１１２を３５０ｎｍ程度堆積し、当該コ
ンタクトホール２０も当該窒化膜１１２で埋めつくす
（図９参照）。
該コンタクトホール２０を含む当該半導体装置１０の外
表面に、窒化膜１１２を３５０ｎｍ程度堆積し、当該コ
ンタクトホール２０も当該窒化膜１１２で埋めつくす
（図９参照）。
【００３１】その後、図４に示す操作を繰り返し、当該
窒化膜１１２に対して異方性ドライエッチングにより、
エッチバックを行う事によって図１０に示す様な半導体
装置１０の構成を得る。係るエッチバック処理に於いて
は、図４に於いて説明したと同様に、第３の層間絶縁膜
層１０４を構成する第２の副層間絶縁膜層１１７をエッ
チングしないような、選択性を有するガスを用いる必要
があり、具体的には、例えば、当該窒化膜がシリコン窒
化膜である場合には、層間絶縁膜層を構成するシリコン
酸化膜に対する選択比が高い塩素ガス（Ｃｌ２ガス) を
使用する事が望ましい。このとき、図９に示すように、
当該新たに形成された窒化膜１１２の上端部は、基板１
０１からの高さＨ３が４４０ｎｍ程度となるように、窒
化膜１１２をエッチバックする事が望ましい。
窒化膜１１２に対して異方性ドライエッチングにより、
エッチバックを行う事によって図１０に示す様な半導体
装置１０の構成を得る。係るエッチバック処理に於いて
は、図４に於いて説明したと同様に、第３の層間絶縁膜
層１０４を構成する第２の副層間絶縁膜層１１７をエッ
チングしないような、選択性を有するガスを用いる必要
があり、具体的には、例えば、当該窒化膜がシリコン窒
化膜である場合には、層間絶縁膜層を構成するシリコン
酸化膜に対する選択比が高い塩素ガス（Ｃｌ２ガス) を
使用する事が望ましい。このとき、図９に示すように、
当該新たに形成された窒化膜１１２の上端部は、基板１
０１からの高さＨ３が４４０ｎｍ程度となるように、窒
化膜１１２をエッチバックする事が望ましい。
【００３２】つまり、本具体例に於いて、当該絶縁性物
質である当該窒化膜１１２をエッチバックして当該絶縁
性物質１１２の上面の位置が、当該中間層の層間絶縁膜
である第２の層間絶縁膜１０５内に狭持されている当該
導電性配線層１０３の上面の位置よりも高く、且つ当該
第２の層間絶縁膜層１０５の上表面の位置よりも低くな
る様な位置となる様にエッチバックする事が望ましい。
質である当該窒化膜１１２をエッチバックして当該絶縁
性物質１１２の上面の位置が、当該中間層の層間絶縁膜
である第２の層間絶縁膜１０５内に狭持されている当該
導電性配線層１０３の上面の位置よりも高く、且つ当該
第２の層間絶縁膜層１０５の上表面の位置よりも低くな
る様な位置となる様にエッチバックする事が望ましい。
【００３３】続いて、図示されてはいないが、前記した
図５〜図８に示す工程が繰り返されて、導電材料１５１
を堆積して厚さ５０ｎｍの導電性部材膜１５１を形成す
る工程、及び導電性部材膜１５１をエッチバック処理す
る工程、窒化膜１１２をエッチバックする工程、導電材
料１１３を堆積して厚さ３５０ｎｍ程度の導電性部材膜
１１３を形成する工程、及び導電性部材膜１１３と１５
１をエッチバック処理する工程とが実行され、図１０に
示す様なコンタクト部の構成を得る事になる。
図５〜図８に示す工程が繰り返されて、導電材料１５１
を堆積して厚さ５０ｎｍの導電性部材膜１５１を形成す
る工程、及び導電性部材膜１５１をエッチバック処理す
る工程、窒化膜１１２をエッチバックする工程、導電材
料１１３を堆積して厚さ３５０ｎｍ程度の導電性部材膜
１１３を形成する工程、及び導電性部材膜１１３と１５
１をエッチバック処理する工程とが実行され、図１０に
示す様なコンタクト部の構成を得る事になる。
【００３４】図１０に於いて、窒化膜サイドウォール３
４は窒化膜１１２をエッチバックして得られたものであ
る。また、導電材料１５１、１１３の材料は、導電材料
１１０、１１１と同一の材料を用いる。また、導電材料
１５１、１１３の表面は図１０に示すように、基板から
の高さＨ４が５５０ｎｍ程度になるようにエッチバック
を施す事が望ましい。
４は窒化膜１１２をエッチバックして得られたものであ
る。また、導電材料１５１、１１３の材料は、導電材料
１１０、１１１と同一の材料を用いる。また、導電材料
１５１、１１３の表面は図１０に示すように、基板から
の高さＨ４が５５０ｎｍ程度になるようにエッチバック
を施す事が望ましい。
【００３５】つまり、本具体例に於いては、当該導電性
部材からなる膜層１５１、１１３の上面部の位置が、当
該導電性材料１１３、１５１をエッチバックして当該サ
イドウォール３４を構成する当該絶縁性物質である当該
窒化膜１１２の上端部よりも高く、且つ当該第２の層間
絶縁膜層１０５の上表面の位置よりも低くなる様な位置
になる様にエッチバック処理する事が望ましい。
部材からなる膜層１５１、１１３の上面部の位置が、当
該導電性材料１１３、１５１をエッチバックして当該サ
イドウォール３４を構成する当該絶縁性物質である当該
窒化膜１１２の上端部よりも高く、且つ当該第２の層間
絶縁膜層１０５の上表面の位置よりも低くなる様な位置
になる様にエッチバック処理する事が望ましい。
【００３６】その後、当該半導体装置１０の上面に窒化
膜１１４を５０ｎｍ程度堆積する事によって、図１１に
示す様な構成をうる。
膜１１４を５０ｎｍ程度堆積する事によって、図１１に
示す様な構成をうる。
【００３７】次いで、図１２に示す様に、当該窒化膜１
１４に対して異方性ドライエッチングにより、エッチバ
ックを行うことにより、窒化膜サイドウォール３５を得
る。このエッチング処理工程ににおいても、第３の層間
絶縁膜層１０４を構成する第２の副層間絶縁膜層１１７
をエッチングしないような、選択性を有するガスを用い
る必要があり、具体的には、例えば、塩素ガス（Ｃｌ2
ガス) を使用する事が望ましい。
１４に対して異方性ドライエッチングにより、エッチバ
ックを行うことにより、窒化膜サイドウォール３５を得
る。このエッチング処理工程ににおいても、第３の層間
絶縁膜層１０４を構成する第２の副層間絶縁膜層１１７
をエッチングしないような、選択性を有するガスを用い
る必要があり、具体的には、例えば、塩素ガス（Ｃｌ2
ガス) を使用する事が望ましい。
【００３８】最後に、当該コンタクトホール２０を含む
当該半導体装置１０の外表面に導電材料２１０を３５０
ｎｍ程度堆積させると共に、当該コンタクトホール２０
内にも当該導電材料２１０を埋め込んだ後、当該導電材
料２１０を異方性ドライエッチングにより、エッチバッ
クを行う事によって図１に示す様な本発明に係る当該半
導体装置１０を得る事が出来る。このエッチングにおい
ても、第３の層間絶縁膜層１０４を構成する第２の副層
間絶縁膜層１１７をエッチングしないような、選択性を
有するガスを用いる必要があり、例えば、ＨＢｒとＣｌ
2 の混合ガスを使用する事が望ましい。
当該半導体装置１０の外表面に導電材料２１０を３５０
ｎｍ程度堆積させると共に、当該コンタクトホール２０
内にも当該導電材料２１０を埋め込んだ後、当該導電材
料２１０を異方性ドライエッチングにより、エッチバッ
クを行う事によって図１に示す様な本発明に係る当該半
導体装置１０を得る事が出来る。このエッチングにおい
ても、第３の層間絶縁膜層１０４を構成する第２の副層
間絶縁膜層１１７をエッチングしないような、選択性を
有するガスを用いる必要があり、例えば、ＨＢｒとＣｌ
2 の混合ガスを使用する事が望ましい。
【００３９】その後の工程は、図示しないが、配線材料
を堆積、パターニングする事によって、導電材料２１０
を介して、拡散層１３０と電気的に接触した配線を得る
ことができる。
を堆積、パターニングする事によって、導電材料２１０
を介して、拡散層１３０と電気的に接触した配線を得る
ことができる。
【００４０】なお、本実施例の構成材料、成膜方法、各
種の数値は上記に限定されるものではない。
種の数値は上記に限定されるものではない。
【００４１】又、本具体例に於いては、当該半導体装置
１０は、３層の層間絶縁膜１００、１０５、１０４で構
成され、当該第１と第２の層間絶縁膜１００、１０５に
配線層１０２、１０３が配置された例を示したが、本発
明に於いては係る構成に特定されるものではなく、当該
層間絶縁膜の積層数が、３層以上のもので、配線層を含
む層間絶縁膜も３層以上である場合も当然含まれる事は
言うまでもない。
１０は、３層の層間絶縁膜１００、１０５、１０４で構
成され、当該第１と第２の層間絶縁膜１００、１０５に
配線層１０２、１０３が配置された例を示したが、本発
明に於いては係る構成に特定されるものではなく、当該
層間絶縁膜の積層数が、３層以上のもので、配線層を含
む層間絶縁膜も３層以上である場合も当然含まれる事は
言うまでもない。
【００４２】上記の具体例の説明から明らかな様に、本
発明に係る第２の態様である半導体装置の製造方法とし
ては、例えば、以下に示す様な工程の組合せで構成され
るものである。
発明に係る第２の態様である半導体装置の製造方法とし
ては、例えば、以下に示す様な工程の組合せで構成され
るものである。
【００４３】即ち、基板基材上に形成された半導体素子
と、当該半導体素子上に少なくとも１層の導電性配線層
をその内部に狭持した層間絶縁膜層とが少なくとも一層
配置されている半導体装置に於いて、当該半導体装置に
於ける最上層部を構成する当該層間絶縁膜層の表面より
当該半導体素子の所定の部位が露出するように、コンタ
クトホールを形成する第１の工程と、当該コンタクトホ
ール内に絶縁性物質を埋め込む第２の工程と、当該絶縁
性物質をエッチバックして当該絶縁性物質の上面の位置
が、当該層間絶縁膜層に狭持されている当該導電性配線
層の上面の位置よりも高く、且つ当該層間絶縁膜層の上
表面の位置よりも低くなる様な位置にエッチバックする
第３の工程と、導電性材料からなる導電性膜層を当該コ
ンタクトホールの内壁面に形成する第４の工程と、当該
コンタクトホールの内壁面に形成された当該導電性膜層
をマスクとして使用して、当該絶縁性物質をエッチング
して、当該コンタクトホールの内壁部分に当該絶縁性物
質からなるサイドウォールを形成する第５の工程と、当
該導電性膜層を取り除くか或いはそのままで、当該コン
タクトホール内に導電性材料を埋め込む第６の工程と、
当該導電性材料をエッチバックして当該導電性材料の上
面の位置が、当該サイドウォールを構成する当該絶縁性
物質の上端部よりも高く、且つ当該層間絶縁膜層の上表
面の位置よりも低くなる様な位置にエッチバックする第
７の工程と、上記した第２の工程から第７の工程を繰り
返す第８の工程と、 から構成されている事を特徴とする
半導体装置の製造方法である。
と、当該半導体素子上に少なくとも１層の導電性配線層
をその内部に狭持した層間絶縁膜層とが少なくとも一層
配置されている半導体装置に於いて、当該半導体装置に
於ける最上層部を構成する当該層間絶縁膜層の表面より
当該半導体素子の所定の部位が露出するように、コンタ
クトホールを形成する第１の工程と、当該コンタクトホ
ール内に絶縁性物質を埋め込む第２の工程と、当該絶縁
性物質をエッチバックして当該絶縁性物質の上面の位置
が、当該層間絶縁膜層に狭持されている当該導電性配線
層の上面の位置よりも高く、且つ当該層間絶縁膜層の上
表面の位置よりも低くなる様な位置にエッチバックする
第３の工程と、導電性材料からなる導電性膜層を当該コ
ンタクトホールの内壁面に形成する第４の工程と、当該
コンタクトホールの内壁面に形成された当該導電性膜層
をマスクとして使用して、当該絶縁性物質をエッチング
して、当該コンタクトホールの内壁部分に当該絶縁性物
質からなるサイドウォールを形成する第５の工程と、当
該導電性膜層を取り除くか或いはそのままで、当該コン
タクトホール内に導電性材料を埋め込む第６の工程と、
当該導電性材料をエッチバックして当該導電性材料の上
面の位置が、当該サイドウォールを構成する当該絶縁性
物質の上端部よりも高く、且つ当該層間絶縁膜層の上表
面の位置よりも低くなる様な位置にエッチバックする第
７の工程と、上記した第２の工程から第７の工程を繰り
返す第８の工程と、 から構成されている事を特徴とする
半導体装置の製造方法である。
【００４４】本発明に係る当該半導体装置の製造方法に
於いては、当該第７の工程と第８の工程との間に、上記
した第２の工程から第７の工程を必要に応じて１回もし
くは複数回繰り返す工程が付加される事の望ましい。更
に、本発明に於ける当該半導体装置の製造方法に於いて
は、当該絶縁性物質は窒化膜である事が望ましい。更
に、本発明に係る当該半導体装置の製造方法に於いて
は、当該窒化膜からなるサイドウォールは、当該導電性
配線層の近傍に形成する事が望ましい。
於いては、当該第７の工程と第８の工程との間に、上記
した第２の工程から第７の工程を必要に応じて１回もし
くは複数回繰り返す工程が付加される事の望ましい。更
に、本発明に於ける当該半導体装置の製造方法に於いて
は、当該絶縁性物質は窒化膜である事が望ましい。更
に、本発明に係る当該半導体装置の製造方法に於いて
は、当該窒化膜からなるサイドウォールは、当該導電性
配線層の近傍に形成する事が望ましい。
【００４５】一方、本発明に係る当該半導体装置の製造
方法に於いては、当該窒化膜に形成される当該スリット
部は、当該コンタクトホールの中心軸線方向に沿って所
定の位置で且つ当該コンタクトホールの中心軸線の方向
と直交する方向の面内に於いて、当該コンタクトホール
の周縁に沿って当該周縁部長さを有して形成する事が好
ましい。
方法に於いては、当該窒化膜に形成される当該スリット
部は、当該コンタクトホールの中心軸線方向に沿って所
定の位置で且つ当該コンタクトホールの中心軸線の方向
と直交する方向の面内に於いて、当該コンタクトホール
の周縁に沿って当該周縁部長さを有して形成する事が好
ましい。
【００４６】
【発明の効果】本発明に係る当該半導体装置及びその製
造方法は、上記した様な技術構成を採用しているので、
第１の配線層１０２と、第２の配線層１０３の横は、窒
化膜サイドウォール３３、３４があり、第１の配線層１
０２と第２の配線層１０３とコンタクトホール２０内の
導電材料１１１、１１３及び２１０とのショートマージ
ンを拡大するという、窒化膜サイドウォール本来の目的
を達成している。
造方法は、上記した様な技術構成を採用しているので、
第１の配線層１０２と、第２の配線層１０３の横は、窒
化膜サイドウォール３３、３４があり、第１の配線層１
０２と第２の配線層１０３とコンタクトホール２０内の
導電材料１１１、１１３及び２１０とのショートマージ
ンを拡大するという、窒化膜サイドウォール本来の目的
を達成している。
【００４７】それに加え、本発明に於いては、第１の配
線層１０２と第２の配線層１０３が配置されていない当
該コンタクトホール２０に於ける当該サイドウォール３
３、３４、３５部において、その１部にスリット２６が
入っている（つまり、窒化膜サイドウォール３３と窒化
膜サイドウォール３４の間と、窒化膜サイドウォール３
４と窒化膜サイドウォール３５との間）。この構造によ
り、後の水素アロイ工程における、水素の拡散妨害を抑
制する効果が得られる事になる。
線層１０２と第２の配線層１０３が配置されていない当
該コンタクトホール２０に於ける当該サイドウォール３
３、３４、３５部において、その１部にスリット２６が
入っている（つまり、窒化膜サイドウォール３３と窒化
膜サイドウォール３４の間と、窒化膜サイドウォール３
４と窒化膜サイドウォール３５との間）。この構造によ
り、後の水素アロイ工程における、水素の拡散妨害を抑
制する効果が得られる事になる。
【図１】図１は、本発明に係る半導体装置の１具体的の
構成を示す断面図である。
構成を示す断面図である。
【図２】図２は、本発明に係る半導体装置の製造方法の
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
【図３】図３は、本発明に係る半導体装置の製造方法の
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
【図４】図４は、本発明に係る半導体装置の製造方法の
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
【図５】図５は、本発明に係る半導体装置の製造方法の
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
【図６】図６は、本発明に係る半導体装置の製造方法の
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
【図７】図７は、本発明に係る半導体装置の製造方法の
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
【図８】図８は、本発明に係る半導体装置の製造方法の
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
【図９】図９は、本発明に係る半導体装置の製造方法の
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
一具体例の手順の要部の工程に於ける半導体装置の断面
図である。
【図１０】図１０は、本発明に係る半導体装置の製造方
法の一具体例の手順の要部の工程に於ける半導体装置の
断面図である。
法の一具体例の手順の要部の工程に於ける半導体装置の
断面図である。
【図１１】図１１は、本発明に係る半導体装置の製造方
法の一具体例の手順の要部の工程に於ける半導体装置の
断面図である。
法の一具体例の手順の要部の工程に於ける半導体装置の
断面図である。
【図１２】図１２は、本発明に係る半導体装置の製造方
法の一具体例の手順の要部の工程に於ける半導体装置の
断面図である。
法の一具体例の手順の要部の工程に於ける半導体装置の
断面図である。
【図１３】図２は、従来の半導体装置の構成の具体例を
示す断面図である。
示す断面図である。
１…半導体素子
１０…半導体装置
２０…コンタクトホール
２１…コンタクトホールの内壁部
２２、３３、３４、３５、２２０…窒化膜サイドウォー
ル ２４…コンタクトホールの空間部 ２５…コンタクト部 ２６…スリット部 ３０…導電性材料からなるサイドウォール ３２…中空状空間部 １００…第１の層間絶縁膜層 １０１…基板基材 １０２…第１の導電性配線層 １０４…第３の層間絶縁膜層 １０５…第２の層間絶縁膜層 １０６…第１の副層間絶縁膜層 １０７…第１の副層間絶縁膜層 １０８…第２の副層間絶縁膜層 １０９、１１２…窒化膜 １１０、１１１、１１３、１５１、２１０…導電材料、
導電性部材 １１５…第１の副層間絶縁膜層 １１６…第２の副層間絶縁膜層 １１７…第２の副層間絶縁膜層 １１７とで構成されているものである。 １３１…素子分離酸化膜 ２３０…導電材料
ル ２４…コンタクトホールの空間部 ２５…コンタクト部 ２６…スリット部 ３０…導電性材料からなるサイドウォール ３２…中空状空間部 １００…第１の層間絶縁膜層 １０１…基板基材 １０２…第１の導電性配線層 １０４…第３の層間絶縁膜層 １０５…第２の層間絶縁膜層 １０６…第１の副層間絶縁膜層 １０７…第１の副層間絶縁膜層 １０８…第２の副層間絶縁膜層 １０９、１１２…窒化膜 １１０、１１１、１１３、１５１、２１０…導電材料、
導電性部材 １１５…第１の副層間絶縁膜層 １１６…第２の副層間絶縁膜層 １１７…第２の副層間絶縁膜層 １１７とで構成されているものである。 １３１…素子分離酸化膜 ２３０…導電材料
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/321
H01L 21/3213
H01L 21/768
Claims (10)
- 【請求項１】 基板基材と、当該基板基材上に形成され
た半導体素子と、当該半導体素子上に配置された第１の
層間絶縁膜層と、当該第１の層間絶縁膜層上に設けた第
２の層間絶縁膜層と、当該第１、第２の層間絶縁膜層内
部にそれぞれ保持されている導電性配線層と、当該半導
体素子の少なくとも一部に接触し、且つ当該第１、第２
の層間絶縁膜層を貫通して形成されたコンタクトホール
と、当該コンタクトホール内壁部に設けられた絶縁膜層
からなるサイドウオール及び当該コンタクトホールの当
該サイドウオールで囲まれた空間部に埋め込まれている
導電材料からなるコンタクト部とから構成されている半
導体装置であって、前記コンタクトホール内壁部に設けられた絶縁膜層から
なるサイドウオールは、前記第１、第２の層間絶縁膜層
に対応して設けられた２つの部分からなり、当該２つの
サイドウオールに挟まれた部分には、前記 サイドウォー
ルにおける当該コンタクトホールの中心軸線方向に沿っ
て、当該中心軸線方向と直交する平面を含むスリット部
が設けられ、当該スリット部は、前記導電材料で満たさ
れて、且つ、当該導電材料は当該スリット部を介して前
記第１の層間絶縁膜層に接していることを特徴とする半
導体装置。 - 【請求項２】 基板基材と、当該基板基材上に形成され
た半導体素子と、当該半導体素子上に配置された第１の
層間絶縁膜層と、当該第１の層間絶縁膜層上に設けた第
２の層間絶縁膜層と、当該第１、第２の層間絶縁膜層内
部にそれぞれ保持されている導電性配線層と、当該半導
体素子の少なくとも一部に接触し、且つ当該第１、第２
の層間絶縁膜層を貫通して形成されたコンタクトホール
と、当該コンタクトホール内壁部に設けられた絶縁膜層
からなるサイドウオール及び当該コンタクトホールの当
該サイドウオールで囲まれた空間部に埋め込まれている
導電材料からなるコンタクト部とから構成されている半
導体装置であって、 前記コンタクトホール内壁部に設けられた絶縁膜層から
なるサイドウオールは、前記第１、第２の層間絶縁膜層
に対応して設けられた２つの部分からなり、当該２つの
サイドウオールに挟まれた部分は、前記導電材料で満た
されて、且つ、当該導電材料は、前記第１の層間絶縁膜
層に接していることを特徴とする半導体装置。 - 【請求項３】 当該コンタクトホールは、当該導電性配
線層に近接して配置されている事を特徴とする請求項１
又は２に記載の半導体装置。 - 【請求項４】 当該スリット部は、水素の移動通路を構
成している事を特徴とする請求項１記載の半導体装置。 - 【請求項５】 当該スリット部は、当該コンタクトホー
ルの中心軸線方向に沿って所定の位置で且つ当該コンタ
クトホールの中心軸線の方向と直交する方向の面内に於
いて、当該コンタクトホールの周縁に沿って適宜の周縁
部長さを有して形成される事を特徴とする請求項１記載
の半導体装置。 - 【請求項６】 当該スリット部は、当該コンタクトホー
ルの中心軸線方向に沿って所定の位置で且つ当該コンタ
クトホールの中心軸線の方向と直交する方向の面内に於
いて、当該コンタクトホールの周縁に沿って当該周縁部
長さを有して形成される事を特徴とする請求項１記載の
半導体装置。 - 【請求項７】 当該サイドウォールは、窒化膜層で構成
されている事を特徴とする請求項１乃至６の何れかに記
載の半導体装置。 - 【請求項８】 基板基材上に形成された半導体素子と、
当該半導体素子上に少なくとも配置された第１の層間絶
縁膜層と、当該第１の層間絶縁膜層上に設けた第２の層
間絶縁膜層と、当該第１、第２の層間絶縁膜層内部にそ
れぞれ保持されている導電性配線層とからなる半導体装
置に於いて、 前記第１、第２の層間絶縁膜層を含む層間絶縁膜層の最
上層部より当該半導体素子の所定の部位が露出するよう
に、コンタクトホールを形成する第１の工程と、 当該コンタクトホール内に絶縁性物質を埋め込む第２の
工程と、 当該絶縁性物質をエッチバックして当該絶縁性物質の上
面の位置が、当該第１の層間絶縁膜層に狭持されている
当該導電性配線層の上面の位置よりも高く、且つ当該第
１の層間絶縁膜層の上表面の位置よりも低くなる様な位
置にエッチバックする第３の工程と、 導電性材料からなる導電性膜層を当該コンタクトホール
の内壁面に形成する第４の工程と、 当該コンタクトホールの内壁面に形成された当該導電性
膜層をマスクとして使 用して、当該絶縁性物質をエッチ
ングして、当該コンタクトホールの内壁部分に当該絶縁
性物質からなる第１のサイドウォールを形成する第５の
工程と、 当該導電性膜層を取り除くか或いはそのままで、当該コ
ンタクトホール内に導電性材料を埋め込む第６の工程
と、 当該導電性材料をエッチバックして当該導電性材料の上
面の位置が、当該第１のサイドウォールを構成する当該
絶縁性物質の上端部よりも高く、且つ当該第１の層間絶
縁膜層の上表面の位置よりも低くなる様な位置にエッチ
バックする第７の工程と、 当該コンタクトホール内に絶縁性物質を埋め込む第８の
工程と、 前記第８の工程で埋め込んだ絶縁性物質をエッチバック
して、当該絶縁性物質の上面の位置が、当該第２の層間
絶縁膜層に狭持されている当該導電性配線層の上面の位
置よりも高く、且つ当該第２の層間絶縁膜層の上表面の
位置よりも低くなる様な位置にエッチバックする第９の
工程と、 導電性材料からなる導電性膜層を当該コンタクトホール
の内壁面に形成する第１０の工程と、 前記第１０の工程で当該コンタクトホールの内壁面に形
成された当該導電性膜層をマスクとして、前記第８の工
程で埋め込んだ絶縁性物質をエッチングして、当該コン
タクトホールの内壁部分に絶縁性物質からなる第２のサ
イドウォールを形成する第１１の工程と、 前記第１０の工程で形成した導電性膜層を取り除くか或
いはそのままで、当該コンタクトホール内に導電性材料
を埋め込む第１２の工程と、 前記第１２の工程で埋め込んだ導電性材料をエッチバッ
クして当該導電性材料の上面の位置が、当該第２のサイ
ドウォールを構成する当該絶縁性物質の上端部よりも高
く、且つ当該第２の層間絶縁膜層の上表面の位置よりも
低くなる様な位置にエッチバックする第１３の工程と、 から構成されている事を特徴とする半導体装置の製造方
法。 - 【請求項９】 当該サイドウォールは窒化膜である事を
特徴とする請求項８記載の半導体装置の製造方法。 - 【請求項１０】 当該サイドウォールは、当該導電性配
線層の近傍に形成す る事を特徴とする請求項８又は９記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22009399A JP3396742B2 (ja) | 1999-08-03 | 1999-08-03 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22009399A JP3396742B2 (ja) | 1999-08-03 | 1999-08-03 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044282A JP2001044282A (ja) | 2001-02-16 |
| JP3396742B2 true JP3396742B2 (ja) | 2003-04-14 |
Family
ID=16745825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22009399A Expired - Fee Related JP3396742B2 (ja) | 1999-08-03 | 1999-08-03 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3396742B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220293518A1 (en) * | 2021-03-10 | 2022-09-15 | Invention And Collaboration Laboratory Pte. Ltd. | Interconnection structure and manufacture method thereof |
-
1999
- 1999-08-03 JP JP22009399A patent/JP3396742B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001044282A (ja) | 2001-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100266762B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100503519B1 (ko) | 반도체 장치 및 그 제조방법 | |
| TWI271806B (en) | Method for fabricating semiconductor device | |
| US6709972B2 (en) | Methods for fabricating semiconductor devices by forming grooves across alternating elongated regions | |
| EP2053638A2 (en) | Semiconductor device having a self-aligned contact structure and methods of forming the same | |
| CN113097144B (zh) | 半导体结构及其制备方法 | |
| US5714401A (en) | Semiconductor device capacitor manufactured by forming stack with multiple material layers without conductive layer therebetween | |
| JP2005026641A (ja) | 半導体装置およびその製造方法 | |
| US20070020975A1 (en) | Wiring structure of a semiconductor device and method of forming the same | |
| US20040077143A1 (en) | Semiconductor device and method for fabricating the same using damascene process | |
| KR20000003872A (ko) | 반도체 장치의 콘택 홀을 형성하는 방법 | |
| US6664585B2 (en) | Semiconductor memory device having multilayered storage node contact plug and method for fabricating the same | |
| US6967150B2 (en) | Method of forming self-aligned contact in fabricating semiconductor device | |
| KR20020018025A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2003249572A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3396742B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100408414B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US6690093B2 (en) | Metal contact structure in semiconductor device and method for forming the same | |
| JP2000022099A (ja) | Ｄｒａｍセルキャパシタ及びその製造方法 | |
| US20060249775A1 (en) | Semiconductor device with contact and method of fabricating the same | |
| KR100333541B1 (ko) | 반도체소자의제조방법 | |
| JP2000228502A (ja) | Ｃｏｂ構造のｄｒａｍ及びその製造方法 | |
| JPH11177052A (ja) | 半導体装置とその製造方法 | |
| KR20030020554A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR20040042184A (ko) | 자기정렬 콘텍홀을 갖는 반도체소자의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |