JPS63228646A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 多層配線の最上導体層を下部導体層と接続することなく
、基板にコンタクトさせる際に、各層の貫通孔を形成し
、貫通孔周面に露出された下部導体層を絶縁物質に変化
させた後にコンタクトを行なうと、微細化が実現できる
。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法に関するものであり、
さらに詳しく述べるならば、半導体または導体基板上に
絶縁層を介挿して多層の導体層を形成し、最上の導体層
を導体または半導体基板に導通させる工程を含む半導体
装置の製造方法に関するものである。

〔従来の技術〕

第２図は、半導体または導体基板１　（以下、半導体基
板１と称することもある）上に絶縁層２゜４を介して２
層の導体層３．５を形成し、最上の導体層５を半導体基
板１に導通させるべく、これらの層（以下、最下絶縁層
２、中間絶縁層４、中間導体層３、最上導体層５、と称
する）を概念的に示しており、いわゆる多層配線構造に
相当する。

この多層配線構造において、特定のスルーホール部にお
いて中間導体層３に最上導体層５が電気的に接続されな
いようにしながら最上導体層５を半導体基板１に電気的
に接続するためには、第３図および第４図に示すような
方法が採用されていた。

第３図（１）−（３）では、最終的なスルーホールのコ
ンタクト窓に接触しない様にあらかじめ中間導体層３の
窓部を広く形成（第３図（１））　Ｌ。

た後、中間絶縁層４を全面に付着しく第３図（２））、
スルーホールをあけ最上導体層５を付着する（第３図（
３））。この方法では、最下絶縁層２の上に被着された
中間導体Ｎ３の横方向の厚さく中間導体層３の窓部と最
終的スルーホールの窓部の寸法差）により、中間導体層
３と最上導体層５とが電気的非接続になる。

第４図（１）−（２）では、最上導体層５以外の各層２
．３．４を積層し、コンタクト窓をこれらの層２．３．
４にあけた後、コンタクト窓にサイドウオール６を付着
し、続いて最上導体層５を全面に付着する。この方法で
は、コンタクト窓に付着されたサイドウオール６の横方
向の厚さにより、中間導体層３と最上導体層５とが電気
的非接続になる。

〔発明が解決しようとする問題点〕

これらの方法において、半導体基板１とのコンタクト窓
の寸法が第２．３図で同じであること想定した場合、第
２図に示される方法では露光装置の位置合わせの精度の
制限を見込んで中間導体層３の窓部と最終的スルーホー
ルの窓部の寸法差を大きく取らなければならないため、
チップの寸法が大きくなり、また第３図に示される方法
ではサイドウオール６の上部コーナー（中間絶縁層４と
接する部分）が薄くなり、耐圧が低くなるために、中間
導体層３の窓部と最終的スルーホールの窓部の寸法差を
大きく取り、サイドウオール６を厚く成長させなければ
ならず、このためやはりチップの寸法が大きくなってい
た。

第３図に示される方法はセルファライン的にコンタクト
窓の加工ができるので、第２図に示される方法に比べよ
り微細化に適している。なお、第２図に示される方法に
おいて、サイドウオール６に、ＣＶＤ膜あるいはＰＶＤ
膜をさらにつけると、その耐圧は高くなるものの、スル
ーホール内の導体と半導体基板１との接触面積は減少し
てしまい、コンタクト抵抗の増大を招く事になる。

〔問題点を解決するための手段〕

本発明は、半導体または導体基板上に絶縁層を介挿して
多層の導体層を形成し、これらの絶縁層および導体層を
貫通するスルーホールにより最上の導体層を半導体基板
に導通させる工程を含む半導体装置の製造方法において
、前記半導体または導体基板に達するかあるいは達しな
い貫通孔を形成し、該貫通孔に露出された前記導体層の
露出部を絶縁物質に変化させた後に、前記最上の導体層
を前記スルーホールに埋め込む工程を有することを特徴
とする。

〔作　用〕

本発明によると、半導体基板に達する貫通孔（すなわち
、スルーホール）あるいは半導体基板に達しない貫通孔
（すなわち、スルーホールの上側）を形成して、導体層
と絶縁層の断面を露出させ、貫通孔の周面に露出された
導体層を絶縁物質に変化させる。その後の貫通孔周面は
すべて絶縁物質により囲まれることになるから、コンタ
クト用導体をスルーホールに埋め込むと、該導体は前記
導体層とはその露出部（′４＠縁物質に変化せしめられ
た部分）により絶縁される。このような一連の加工は貫
通孔の形成とセルファライン的に実施されるため、微細
化に適している。さらに、４体層の露出部を絶縁物質化
させるには、酸化、窒化、酸窒化などの化学的方法が採
用されるのであるが、これらの方法は、露光装置の位置
合わせの精度の制限とは関係なく、その酸化等の深さを
決められるため、微細化の制約になるものではなく、ま
た、酸化等の化学反応は時間で制御され、貫通孔の露−
山部の形状の影響を受けずに一様に進行するから、耐圧
不足の問題を招くことはない。

以下、本発明をさらに具体的に説明する。

〔実施例〕

第１図は、第２−３図と同様の参照符号を示した図面で
あり、まず第１−　（１）図に示す層構造と半導体シリ
コン基板１を露出する貫通孔８を通常の工程で作り、第
１−（２）図に示す様に半導体シリラン基板１の露出部
および中間導体層３の露出断面端を酸化あるいは窒化し
て、それぞれ、絶縁物マスク９および絶縁物質１０に変
える。中間導体層３に用いる物質は、その酸化物あるい
は窒化物が絶縁物であるとともに、酸化もしくは窒化が
容易である必要があり、そのような物質としては、アル
ミニウム、ケイ素などの多くの例がある。これらの物質
を酸化もしくは窒化する条件は、一般に酸化はドライ０
２雰囲気中で９００〜１０００℃で行ない、また窒化は
Ｎｚ　＋ＮＨ，ｌ雰囲気中で１１００〜１２００℃で行
なうことが好ましい。このようにして、絶縁物マスク９
および絶縁物質１０を形成後、異方性エッチによりその
絶縁物マスク９を除去し、最上導体層５を付着せしめる
。以上のような、一連のプロセスによれば最上導体層５
と中間導体層３の絶縁をセルファライン的にリソグラフ
ィー可能な最小幅にすることができ、また酸化等により
貫通孔が縮小することによるコンタクト抵抗の増大はな
い。

なお、第１図（２）において、最下絶縁層２を除去せず
に残して置き、中間導体層３の露出断面端を酸化あるい
は窒化してもよい。この場合は、残された最下絶縁層２
は半導体シリコン基板１のマスクとして使用され、酸化
あるいは窒化後に異方性エツチングにより除去される。

このプロセスは、最下絶縁層２が窒化膜であり、中間導
体層３を酸化により絶縁物質化する際の好ましいプロセ
スとなる。

また、第１図を例示して、２層の導体（絶縁体）層の配
線構造の場合を説明したが、３層以上の導体（絶縁体）
層の配線構造の場合も同様のプロセスを行なって、最上
導体層と半導体シリコン基板１を接続させつつ中間導体
層とを非接続にすることができる。

以下、さらに実験例により説明を行なう。

実施例１ 第５図（１）に示すように、半導体シリコン基板１の上
に、熱酸化により酸化膜２　（最下絶縁層２）を厚さ０
．２μｍに形成し、ポリシリコン層３（中間導体層３）
を厚さ０．５μｍに形成し、その上にさらに熱酸化によ
り酸化膜２　（最下絶縁層２）を厚さ０．２μｍに形成
した。続いて、異方性エツチングにより幅が１．５μｍ
のスルーホール８を形成した。この後に第５図（２）に
示す様に絶縁物マスク９　（ＳｉＯ□）および絶縁物質
１０　（ＳｉＯ□）を形成した。このための酸化条件は
、７５０℃、８時間、ウェット雰囲気、であり、厚さが
２００人の絶縁物マスク９および１０００人の絶縁物質
１０が得られた。

なお、この酸化熱処理により、ポリシリコン（中間導体
層３）の体積膨張が生じた。絶縁物マスク９を異方性エ
ッチにより除去しく第５−（３）図）、次にＣＶＤによ
りポリシリコン（最上導体層５）を付着し、ドーピング
を行ない、ポリシリコン５を配線としてパターニングし
た。

実施例２ 第６図（１）に示すように、Ｔｉ５ｉｚ基板１の上に、
ＣＶＤにより酸化膜２　（最下絶縁層２）を厚さ０．５
μｍに形成し、ポリシリコン層３（中間導体層３）を厚
さ０．４μｍに形成し、その上にさらに熱酸化により酸
化膜２　（最下絶縁層２）を厚さ０、２μｍに形成した
。続いて、幅が２μｍのスルーホール８を形成した。こ
の後に窒化を行なうと、第６図（２）に示す様にマスク
９　（ＴｉＮ）および絶縁物ｆｔ　１０　（Ｓ＋Ｊｔ）
が形成された。このための窒化条件は、１１００℃、１
時間、ＮＨ，雰囲気、であり、厚さが３０人の絶縁物マ
スク９および７０人の絶縁物質ｌＯが得られた。マスク
９のＴｉＮは導電性であるため、除去せず、次にＰＶＤ
によりアルミニウム（最上導体層５）を付着し、配線と
してバターニングした。

実施例３ 第７図（１）に示すように、金属Ｗ基板１の上に、ＣＶ
Ｄにより酸化膜２　（最下絶縁層２）を厚さ０．５μｍ
に形成し、ポリシリコン層３　（中間導体層３）を厚さ
０．４μｍに形成し、その上にさらに熱酸化により酸化
膜２　（最下絶縁層２）を厚さ０．２μｍに形成した。

続いて、幅が２μｍのスルーホール８を形成した。この
後に酸化を行なうと、第７図（２）に示す様に絶縁物質
１０　（ＳｔＯ□）が形成されたが、金属Ｗ基板１の表
面は殆ど酸化されなかった。このための酸化条件は、７
５０℃、４時間、ドライ０２雰囲気であり、厚さが６０
０人の絶縁物質１０が得られた。金属Ｗ基板１の表面は
導電性であるため、そのまま、その上にＰＶＤによりア
ルミニウム（最上導体層５）を付着し、配線としてパタ
ーニングした。

〔発明の効果〕 本発明によると、半導体または導体基板上に絶縁層を介
して多層の導体層を形成し、最上の導体層を半導体基板
に導通させる工程を含む半導体装置の製造方法において
、スルーホールの微細化と、半導体または導体基板との
優れたコンタクト特性が達成される。

【図面の簡単な説明】

第１図（１）−（３）は本発明の詳細な説明するための
半導体装置製造工程図、 第２図は多層配線構造の一例を示す図面、第３図（１）
−（３）は、半導体基板上に絶縁層を介して二層の導体
層を形成し、最上の導体層を半導体基板に導通させる従
来の方法を説明するための半導体装置製造工程図、 第４図（１）、（２）は第３図とは別の従来法を説明す
る図面、 第５図（１）　−（３）　、第６図（１）　−（３）、
第７図（１）、（２）は本発明の実施例を示す半導体装
置製造工程図である。 ■一基板：シリコンー第５図、ＴｉＳｉ２−第６図、金
属Ｗ−第７図、 ２−最下絶縁層：　５ｉＯｚ−第５図、第６図、第７図
、 ３−中間４体層：ポリシリコン第５図、第６図第７図、 ４−中間絶縁層：　ＳｉＯ□−第５図、第６図、第７図
、 ５−最上導体層：ポリシリコン−第５図、ＡＩ−第６図
、第７図、 ６−サイドウオール、 ８−スルーホール、 ９−絶縁物マスク：　ＳｉＯ□−第５図、１〇−絶縁物
質：　５ｉＯｚ−第５図、５ｉＪｎ＝第６図、５ｉｆｔ
−第７図。 第　１　口（１） 第１　図（２） 嬉１　図（３） 第２図 笑３図（１） 第３回（２） 栢　３　回　（３） 第４図（１） 第４図（２） 〒　５ｒ図　（１） 笑５７（２） 第５０（３） 第６０（１） 第６図（２） 喝６　ｒＦＥ（３）

Claims (1)

1. 【特許請求の範囲】 １、半導体または導体基板上に絶縁層を介挿して多層の
   導体層を形成し、これらの絶縁層および導体層を貫通す
   るスルーホールにより最上の導体層を半導体または導体
   基板に導通させる工程を含む半導体装置の製造方法にお
   いて、前記半導体または導体基板に達するかあるいは達
   しない貫通孔を形成し、該貫通孔周面に露出された前記
   導体層の露出部を絶縁物質に変化させた後に、前記最上
   の導体層を前記スルーホールに埋め込む工程を有するこ
   とを特徴とする半導体装置の製造方法。 ２、前記貫通孔を前記半導体または導体基板が表われる
   ように形成し、前記導体層の露出部を絶縁物質に変化さ
   せる際に、前記半導体または導体基板の表面に絶縁物質
   を形成させ、該絶縁物質を除去した後、前記最上の導体
   層を前記スルーホールに埋め込むことを特徴とする特許
   請求の範囲第１項記載の方法。 ３、前記貫通孔を前記半導体または導体基板が表われる
   ように形成し、前記導体層の露出部を絶縁物質に変化さ
   せる際に、前記半導体または導体基板の表面を半導電性
   もしくは導電性に維持し、前記最上の導体層を前記貫通
   孔に埋め込むことを特徴とする特許請求の範囲第１項記
   載の方法。