KR100368980B1 - 캐패시터의유전층어닐링방법 - Google Patents

캐패시터의유전층어닐링방법 Download PDF

Info

Publication number
KR100368980B1
KR100368980B1 KR1019950072236A KR19950072236A KR100368980B1 KR 100368980 B1 KR100368980 B1 KR 100368980B1 KR 1019950072236 A KR1019950072236 A KR 1019950072236A KR 19950072236 A KR19950072236 A KR 19950072236A KR 100368980 B1 KR100368980 B1 KR 100368980B1
Authority
KR
South Korea
Prior art keywords
capacitor
dielectric layer
dielectric film
annealing
laser
Prior art date
Application number
KR1019950072236A
Other languages
English (en)
Other versions
KR970053864A (ko
Inventor
홍성훈
장명식
양예석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950072236A priority Critical patent/KR100368980B1/ko
Publication of KR970053864A publication Critical patent/KR970053864A/ko
Application granted granted Critical
Publication of KR100368980B1 publication Critical patent/KR100368980B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/2636Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자 제조 방법
2. 발명이 해결하려고 하는 기술적 과제
캐패시터의 유전층으로 산화탄탈막을 형성한 후 어닐링을 실시하는데 그 방법으로 범용되는 고온 어닐링 방법과 활성종 산소 어닐링 방법을 사용하면 폴리실리콘층과 산화탄탈막층의 계면에 산화막이 형성되어 비유전율이 감소되거나, 오존가스 또는 저압 수은 램프를 이용하여야 하므로 반도체 기판에 불필요하게 고온이 가해져 소자가 불량해진다는 문제점을 해결하고자 함.
3. 발명의 해결방법의 요지
캐패시터의 유전층으로 산화탄탈막을 사용하는 경우에 아산화질소 또는 산소가스의 분위기에서 레이저를 유전층에 평행하게 또는 수직으로 조사함으로써, 간단한 공정으로 캐패시터의 유전층을 어닐링하고자 함.
4. 발명의 중요한 용도
반도체 소자의 캐패시터의 유전층을 어닐링시키는데 이용됨.

Description

캐패시터의 유전층 어닐링 방법
본 발명은 일반적으로 반도체 소자 제조 방법에 관한 것으로서 특히 캐패시터의 제조 공정 중 유전층으로 고유전율의 산화탄탈막을 사용할 때 누설전류를 줄이기 위한 레이저 어닐링(laser annealing) 방법에 관한 것이다.
차세대 DRAM의 캐패시터의 유전체로 각광을 받고 있는 산화탄탈(Ta2O5)막은고유전율 특성을 가지고 있다는 장점이 있지만 전류가 누설되기 쉬워 실제 소자의 제조 공정에 널리 이용되지 못하고 있다. 그리하여 캐패시터의 유전층으로 산화탄탈막을 형성한 후 어닐링(annealing)을 실시하는데 그 방법으로는 고온 어닐링 방법과 활성종 산소 어닐링 방법 등이 범용되고 있다. 그러나 상기 고온 어닐링 방법은 실시 중에 폴리실리콘층과 산화탄탈막층의 계면에 산화막(SiO2)이 형성되어 비유전율이 감소한다는 문제점이 있었다. 또한, 상기 활성종 산소 어닐링 방법은 오존(O3)가스 또는 저압 수은(Hg) 램프를 이용하여야 하고 반도체 기판이 불필요하게 고온이 되므로 안전상의 위험도 있다는 문제점을 가지고 있었다.
따라서 전술한 바와 같은 문제점을 해결하기 위해 안출된 본 발명은 캐패시터의 유전층으로 산화탄탈막을 사용하는 경우에 아산화질소(N2O) 또는 산소(O2) 가스의 분위기에서 레이저를 유전층에 나란하게 또는 수직으로 조사함으로써, 간단한 공정으로 반도체 소자의 수율이 향상된 캐패시터의 유전층 어닐링 방법을 제공하는 것을 목적으로 한다.
본 발명의 한 실시예에 따른 캐패시터의 유전층 어닐링 방법은, 반도체 기판 상에 층간절연막과 캐패시터의 전하저장 전극 및 유전층이 형성된 구조 상에 소정의 가스 분위기에서 상기 유전층과 평행하게 엑시머 레이저를 조사하는 단계를 포함하여 이루어진 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 캐패시터의 유전층 어닐링 방법은, 반도체 기판 상에 층간절연막과 캐패시터의 전하저장 전극 및 유전층의 형성된 구조 상에 소정의 가스 분위기에서 상기 전하저장 전극과 수직으로 엑시머 레이저를 조사하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이제 본 발명의 캐패시터의 유전층 어닐링 방법의 한 실시예에 대하여 첨부도면을 참조하여 상세하게 살펴보게 된다. 제 1 도에 도시된 바와 같이 반도체 기판(1) 상에 층간절연막(2) 및 캐패시터의 전하저장 전극(3) 및 산화탄탈막(4)이 형성된 구조 상에 아산화질소(N2O) 가스 또는 산소(O2) 가스의 분위기에서 상기 산화탄탈층(4)과 평행하게 엑시머 레이저(Excimer Laser)를 조사시켜 레이저 어닐공정을 실시한다. 이때 상기 아산화질소 가스 또는 산소 가스는 상기 레이저(laser)의 파장이 약 150nm 내지 200nm인 부분에서 여기되어 활성화된 산소를 발생시키고 상기 산화탄탈층에 전달하여 상기 산화탄탈층을 안정화시킨다. 이와 같이 래이저를 유전층에 평행하게 조사하면 웨이퍼 전면이 어닐링된다.
다음으로 본 발명의 캐패시터의 유전층 어닐링 방법의 다른 실시예에 대하여 첨부도면을 참조하여 상세하게 살펴보게 된다. 제 2 도에 도시된 바와 같이 반도체 기판(1) 상에 층간절연막(2) 및 캐패시터의 전하저장 전극(3) 및 산화탄탈막(4)이 형성된 구조 상에 아산화질소 가스 또는 산소 가스의 분위기에서 상기 산화탄탈막(4)과 수직인 방향으로 레이저를 조사시킨다. 그러면 상기 레이저에 의해 상기 아산화질소 가스 또는 산소 가스에서 활성화된 산소가 생성되어 상기 산화탄탈층(4)에 전달되어 레이저 어닐링이 실시된다. 이와 같이 유전층에 수직 방향으로 레이저를 주사하면 제 1 실시예와 같이 유전층에 평행하게 레이저를 실시하는것보다는 오랜시간이 걸리지만 레이저가 주사되는 일부 영역만 어닐링이 실시된다는 장점을 가지고 있다.
반도체 소자 제조시, 전술한 바와 같은 본 발명에 따라 레이저 어닐링 방법을 사용하면 종래의 활성종 산소 어닐링 방법에서 사용한 오존(O3) 발생기(generator)를 사용할 필요가 없어지고 반도체 기판을 불필요하게 고온으로 가열하여 기판이 휘는 현상과 같은 악영향을 없앨 수 있다. 그리고 레이저에 의해 활성화된 산소가 산화탄탈막 내에 들어가 불안정한 구조를 견고히 하여 누설전류를 감소시킬 수 있다.
제1도는 본 발명의 캐패시터의 유전층 어닐링 방법의 한 실시예를 도시한 단면도.
제2도는 본 발명의 캐패시터의 유전층 어닐링 방법의 다른 실시예를 도시한 단면도.
※ 도면의 주요부분에 대한 부호의 설명 ※
1 : 반도체 기판 2 : 층간절연막
3 : 캐패시터의 전하저장 전극
4 : 산화탄탈막

Claims (4)

  1. 캐패시터의 유전층을 어닐링하는 방법에 있어서,
    반도체 기판 상에 층간절연막과 캐패시터의 전하저장 전극 및 유전층이 형성된 구조 상에 아산화질소가스 또는 산소가스 분위기에서 상기 유전층과 평행하게 엑시머 레이저를 조사하는 단계를 포함하여 이루어진 캐패시터의 유전층 어닐링 방법.
  2. 제 1 항에 있어서,
    상기 유전층은 산화탄탈막인 것을 특징으로 하는 캐페시터의 유전층 어닐링 방법.
  3. 캐패시터의 유전층을 어닐링하는 방법에 있어서,
    반도체 기판 상에 층간절연막과 캐패시터의 전하저장 전극 및 유전층이 형성된 구조 상에 아산화질소가스 또는 산소가스 분위기에서 상기 전하저장 전극과 수직으로 엑시머 레이저를 조사하는 단계를 포함하여 이루어진 캐패서터의 유전층 어닐링 방법.
  4. 제 3 항에 있어서,
    상기 유전층은 산화탄탈막인 것을 특징으로 하는 캐패시터의 유전층 어닐링방법.
KR1019950072236A 1995-12-29 1995-12-29 캐패시터의유전층어닐링방법 KR100368980B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950072236A KR100368980B1 (ko) 1995-12-29 1995-12-29 캐패시터의유전층어닐링방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950072236A KR100368980B1 (ko) 1995-12-29 1995-12-29 캐패시터의유전층어닐링방법

Publications (2)

Publication Number Publication Date
KR970053864A KR970053864A (ko) 1997-07-31
KR100368980B1 true KR100368980B1 (ko) 2003-03-26

Family

ID=37416343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950072236A KR100368980B1 (ko) 1995-12-29 1995-12-29 캐패시터의유전층어닐링방법

Country Status (1)

Country Link
KR (1) KR100368980B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990054911A (ko) * 1997-12-26 1999-07-15 김영환 반도체 장치의 커패시터 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797560B2 (en) * 2000-05-22 2004-09-28 Tokyo Electron Limited Method of manufacturing a capacitor having tantalum oxide film as an insulating film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990054911A (ko) * 1997-12-26 1999-07-15 김영환 반도체 장치의 커패시터 제조방법

Also Published As

Publication number Publication date
KR970053864A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
JP3451943B2 (ja) 半導体素子のキャパシタ形成方法
US7153746B2 (en) Capacitors, methods of forming capacitors, and methods of forming capacitor dielectric layers
JP2008028403A (ja) 第1の酸化物層および第2の酸化物層を形成するための方法
US6114222A (en) Method to cure mobile ion contamination in semiconductor processing
JPH05335483A (ja) 半導体装置の製造方法
US5811326A (en) Method for manufacturing thin film transistor
JPH0964307A (ja) 酸化物薄膜の熱処理方法
KR100368980B1 (ko) 캐패시터의유전층어닐링방법
KR19990032347A (ko) 이중 산화막 형성방법
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
KR20010085446A (ko) 산화탄탈막을 갖는 반도체장치 제조방법
JP3450463B2 (ja) 半導体装置の製造方法
JP2000150511A (ja) 酸化タンタル膜の熱処理方法
KR100411304B1 (ko) 동기식 디램 소자의 제조방법
JP3495806B2 (ja) 薄膜トランジスタの作製方法
KR0151619B1 (ko) 반도체 집적회로 유전체막 형성방법
KR970067859A (ko) 반도체장치의 커패시터 형성방법
KR100231604B1 (ko) 반도체소자의 캐패시터 제조방법
KR100282425B1 (ko) 캐패시터의제조방법
KR19990088287A (ko) 반도체장치의제조방법
JPH06124959A (ja) 半導体装置の製造方法
KR0171071B1 (ko) 반도체 메모리 제조방법
KR100268782B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR950030397A (ko) 반도체 소자의 캐패시터 형성방법
KR100190193B1 (ko) 반도체 소자의 전하저장전극 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee