JP3495806B2 - 薄膜トランジスタの作製方法 - Google Patents

薄膜トランジスタの作製方法

Info

Publication number
JP3495806B2
JP3495806B2 JP02225595A JP2225595A JP3495806B2 JP 3495806 B2 JP3495806 B2 JP 3495806B2 JP 02225595 A JP02225595 A JP 02225595A JP 2225595 A JP2225595 A JP 2225595A JP 3495806 B2 JP3495806 B2 JP 3495806B2
Authority
JP
Japan
Prior art keywords
gate electrode
anodic oxide
thin film
active region
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02225595A
Other languages
English (en)
Other versions
JPH07245412A (ja
Inventor
睦夫 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP02225595A priority Critical patent/JP3495806B2/ja
Publication of JPH07245412A publication Critical patent/JPH07245412A/ja
Application granted granted Critical
Publication of JP3495806B2 publication Critical patent/JP3495806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜状の絶縁ゲイト型
電界効果トランジスタ(いわゆる薄膜トランジスタ、T
FT)の作製方法に関するものである。本発明のTFT
は液晶ディスプレーの画素のスイッチング素子として、
また、その他の半導体集積回路において用いられる。
【0002】
【従来の技術】従来、薄膜型の絶縁ゲイト型電界効果ト
ランジスタ(TFT)等の薄膜デバイスにおいては、ゲ
イト電極とソース、ドレイン領域とを重ならないように
して、オフセット状態とするとソース−ドレイン間のリ
ーク電流を減らすことができることが知られている。
【0003】特にこのオフセット領域(ソースもしくは
ドレインとゲイト電極が重ならない領域)の幅は、サブ
ミクロン程度の微妙な精度が要求された。例えば、オフ
セットの幅が0.5μm以上も変動すると、TFTの特
性が全く変わってしまった。したがって、オフセットの
大きさは0.1μm以下、好ましくは、500Å以下の
精度で制御することが要求された。このような微妙な制
御はもはや、フォトリソグラフィー工程においては制御
できないものであった。
【0004】この問題点に関しては、ゲイト電極を陽極
酸化可能な材料によって形成し、これを陽極酸化するこ
とによって、少なくともその側面に厚さ5μm以下の陽
極酸化物を100Å以下の精度で形成し、これをマスク
として不純物を、イオンドーピング、イオン注入等の方
法で導入することによって自己整合(セルフアライン)
的にオフセット状態を得ることが提案されている。(特
開平5−267667)
【0005】
【発明が解決しようする課題】特にゲイト電極をアルミ
ニウムを主成分とする金属材料によって構成すると、陽
極酸化が容易なだけでなく、低抵抗であることから回路
特性の向上にも役立った。しかしながら、アルミニウム
を陽極酸化した場合には、得られた陽極酸化物は化学量
論的な酸化物(Al2 3 )ではなく、一般に酸素の比
率が小さいものであった。
【0006】このことは、陽極酸化物の中に金属性のア
ルミニウムが孤立して存在することを意味していた。一
般にこのようなアルミニウムはそれが原子のようなもの
であれ、複数の原子の集合したクラスターのようなもの
であれ、あるいはより大きな塊であれ、容易に電子を放
出して、正イオン化する傾向があった。そして、このた
めにマクロ的には電子が陽極酸化物に引き寄せられると
いう傾向があった。すなわち、ゲイト絶縁膜上に陽極酸
化物が存在すると、ゲイト絶縁膜の下のオフセット領域
の半導体活性層に負の電荷が誘起され、N型となった。
すなわち、本来、I型であるべきオフセット領域が実現
できなかった。
【0007】このため、Nチャネル型のTFTにおいて
は、ソース/ドレイン間のリーク電流が大きく、また、
Pチャネル型のTFTにおいては、しきい値電圧の絶対
値が高くなるという欠点を有していた。さらに、陽極酸
化物中の金属性アルミニウムの電離度はTFTの使用時
間とともに変化するので、特性が安定しないという、信
頼性の欠点も有していた。
【0008】
【発明を解決するための手段】本発明はこのような問題
点に鑑みてなされたものである。本発明の第1は、陽極
酸化工程後のいずれかの工程もしくは工程間において、
ゲイト電極に酸素、オゾン、亜酸化窒素等の酸化性雰囲
気において、波長400nm以下、好ましくは、300
nm以下の紫外光を照射する工程を設けることを特徴と
する。紫外光の光源としては水銀ランプ等の非コヒーレ
ント光、エキシマーレーザーのようなコヒーレント光い
ずれも利用できる。
【0009】本発明の第2は,陽極酸化工程後のいずれ
かの工程もしくは工程間において、酸化雰囲気のプラズ
マ中にTFTを放置する工程を設けることを特徴とす
る。プラズマはDC放電、RF放電、マイクロ波放電い
ずれでも可能である。あるいは、上記第1および第2の
発明を組み合わせて、酸化雰囲気のプラズマ中でゲイト
電極に紫外光を照射してもよい。そして、これらの工程
においては、TFTを室温(50℃)〜500℃、好ま
しくは200〜300℃に保つとより効果的である。
【0010】
【作用】上記のごとき紫外光の照射あるいはプラズマ処
理によって、陽極酸化物中に残存していた金属性のアル
ミニウムが酸化され、よって、陽極酸化物によるオフセ
ット領域における電荷の誘起が減少し、特性が向上する
とともに長時間の使用における劣化も低減せしめること
ができる。特に、オフセット領域がN型化するために、
Nチャネル型TFTとPチャネル型TFTで、特性の対
称性が良くなかったが、本発明によって対称性の良い理
想的なTFTとすることができる。
【0011】
【実施例】
〔実施例1〕 本実施例はTFTの作製工程である。図
1に本実施例の工程断面図を示す。まず、基板(コーニ
ング7059)101上にスパッタリング法によって厚
さ2000Åの酸化珪素の下地膜102を形成した。さ
らに、プラズマCVD法によって、厚さ200〜150
0Å、例えば500Åの真性(I型)のアモルファスシ
リコン膜を堆積した。さらに、スパッタリング法によっ
て厚さ200Åの酸化珪素膜を、保護膜としてアモルフ
ァスシリコン膜上に堆積した。
【0012】そして、このアモルファスシリコン膜を窒
素雰囲気中、550〜650℃で4〜48時間アニール
して結晶化させた。アニール後、シリコン膜をエッチン
グして、島状シリコン領域103を形成し、保護膜の酸
化珪素膜は除去した。さらに、プラズマCVD法によっ
て厚さ800〜2000Å、例えば1000Åの酸化珪
素膜104をゲイト絶縁膜として堆積した。
【0013】引き続いて、スパッタリング法によって、
厚さ3000〜8000Å、例えば4000Åのアルミ
ニウム膜(0.1〜0.3重量%のスカンジウム(S
c)を含む)を堆積した。なお、この酸化珪素とアルミ
ニウム膜の成膜工程は連続的におこなうことが望まし
い。そして、公知のフォトリソグラフィー法によって、
ゲイト電極105をパターニング・エッチングした。
(図1(A))
【0014】 次に、基板を3〜20%のクエン酸もし
くはシュウ酸、燐酸、クロム酸、硫酸等の水溶液、例え
ば、10%シュウ酸水溶液に浸漬し、10〜50V、例
えば10Vの定電圧で10〜50分、例えば30分陽極
酸化をおこなうことによって、厚さ約3000Åの多孔
質の陽極酸化物106を±200Å以下の精度でゲイト
電極の側面および上面に形成することができた。このよ
うにして得られた陽極酸化物は多孔質のものであり、陽
極酸化物の厚さは陽極酸化時間によって主に制御され
【0015】一方、3〜10%の酒石酸、硼酸、硝酸等
のエチレングリコール溶液等の有機溶媒を用いても陽極
酸化をおこなえる。例えば、3%酒石酸のエチレングリ
コール溶液(アンモニアで中性にpH調整したもの)中
に基板を浸漬し、これに電流を流して、1〜5V/分、
例えば4V/分で電圧を120〜200Vまで上昇させ
て、陽極酸化をおこなってもよい。この際には、バリヤ
型と称される緻密な陽極酸化物が形成された。この陽極
酸化物の厚さは最高酸化電圧によって決定される。多孔
質陽極酸化物は容易に厚いものが得られたが、耐圧の点
では劣っていた。一方、バリヤ型陽極酸化物は耐圧は最
高酸化電圧の半分以上で、通常、50〜100V以上で
あったが、厚さ3000Å以上のものを得るには最高酸
化電圧を250V以上とせねばならず、このような高い
電圧を印加するとTFTのゲイト電極と活性層の間が絶
縁破壊されてしまうため、現実には、2500Å以下の
ものしか得られなかった。
【0016】いずれの方法を採用するかは必要とされる
耐圧と陽極酸化物の厚さ(=オフセット領域の幅)によ
って決定される。もちろん、いずれか一方の単層の陽極
酸化物だけではなく、適当な厚さの多孔質陽極酸化物と
バリヤ型陽極酸化物を組み合わせて、必要とする耐圧と
厚さを実現させてもよい。(図1(B)) このようにして陽極酸化物を形成したのち、純水によっ
て洗浄して、電解液を十分に除去して乾燥させ、次に、
基板を酸素、オゾン、亜酸化窒素(N2 O)等の酸化雰
囲気に置き、これに紫外光を照射した。
【0017】ここでは、石英性の処理槽に基板を入れ、
真空排気した後、酸素ガス(O2 )を0.1〜10リッ
トル/分、例えば、1リットル/分流しながら、0.0
1〜1気圧、好ましくは0.05〜0.1気圧、また、
基板温度を室温〜500℃、好ましくは50〜350
℃、より好ましくは200〜300℃に保ち、水銀ラン
プによる紫外光を照射した。紫外光の強度は100〜2
00mW/cm2 とした。処理時間は10分〜3時間、
例えば、30分とした。純粋な酸素ガスの代わりにオゾ
ナイザーで処理し、オゾン(O3 )を含有せしめた酸素
ガスを用いると時間短縮の上でより効果的である。ま
た、紫外光を照射する代わりに、上記の酸化雰囲気にお
いて、RFプラズマを発生させても同様な効果が認めら
れた。(図1(C))
【0018】次に、プラズマドーピング法によって、シ
リコン領域103にゲイト電極105および陽極酸化物
106をマスクとして自己整合的にドーピング不純物
(燐)を注入した。ドーピングガスとして、フォスフィ
ン(PH3 )を用い、加速電圧を60〜90kV、例え
ば80kVとした。ドーズ量は1×1014〜8×1015
cm-2、例えば、1×1015cm-2とした。この結果、
N型の不純物領域107、108が形成された。この際
には、不純物領域107、108とゲイト電極105と
は、陽極酸化物の厚さx程度だけ離れて、オフセット状
態となっている。(図1(D))
【0019】次に、上面からレーザー光を照射して、レ
ーザーアニールをおこない、ドーピングされた不純物を
活性化した。レーザーとしては、KrFエキシマーレー
ザー(波長248nm、パルス幅30nsec)を用い
たが、他に、XeClエキシマーレーザー(波長308
nm)、ArFエキシマーレーザー(波長193n
m)、XeFエキシマーレーザー(波長353nm)等
を用いてもよい。レーザーのエネルギー密度は200〜
400mJ/cm2 、例えば、250mJ/cm2
し、2〜10ショット、例えば2ショット照射した。レ
ーザー照射時には基板を200〜300℃、例えば25
0℃に加熱しておいた。こうして不純物領域107、1
08を活性化した。(図1(E))
【0020】続いて、厚さ3000〜8000Å、例え
ば、6000Åの酸化珪素膜109を層間絶縁物として
プラズマCVD法によって形成し、これにコンタクトホ
ールを形成して、金属材料、例えば、窒化チタンとアル
ミニウムの多層膜によってTFTのソース領域、ドレイ
ン領域の電極・配線110、111を形成した。最後
に、1気圧の水素雰囲気で350℃、30分のアニール
をおこなった。以上の工程によって薄膜トランジスタが
完成した。(図1(F))
【0021】〔実施例2〕 図2に本実施例の作製工程
の断面図を示す。まず、基板(コーニング7059)2
01上にスパッタリング法によって厚さ2000Åの酸
化珪素の下地膜202を形成した。さらに、プラズマC
VD法によって、厚さ200〜1000Å、例えば50
0Åの真性(I型)のアモルファスシリコン膜を堆積
し、これをパターニング、エッチングして、島状シリコ
ン領域203を形成し、レーザー光(KrFエキシマー
レーザー)を照射して、結晶化させた。さらに、スパッ
タリング法によって厚さ1000Åの酸化珪素膜204
をゲイト絶縁膜として堆積した。
【0022】引き続いて、スパッタリング法によって、
厚さ3000〜8000Å、例えば4000Åのアルミ
ニウム膜(0.1〜0.3重量%のスカンジウムを含
む)を堆積した。そして、基板を3%の酒石酸エチレン
グルコール溶液(アンモニアによって中和し、pH≒7
とした)中に浸し、10〜30Vの電圧を印加すること
によって、アルミニウム膜の表面に厚さ100〜400
Åの薄い陽極酸化物を形成した。そして、このように処
理したアルミニウム膜上に、スピンコート法によって厚
さ1μm程度のフォトレジスト(例えば、東京応化製、
OFPR800/30cp)を形成した。フォトレジス
トの代わりに、例えば、東レ製UR3800のような感
光性ポリイミド(フォトニース)を用いてもよい。そし
て、公知のフォトリソグラフィー法によって、ゲイト電
極205を形成した。ゲイト電極上には、フォトレジス
トのマスク206が残存する。(図2(A))
【0023】次に、基板を10%シュウ酸水溶液に浸漬
し、5〜50V、例えば8Vの定電圧で10〜500
分、例えば200分陽極酸化をおこなうことによって、
厚さ約5000Åの多孔質の陽極酸化物207を±20
0Å以下の精度でゲイト電極の側面に形成することがで
きた。ゲイト電極の上面にはマスク材206が存在して
いたので、陽極酸化はほとんど進行しなかった。(図2
(B))
【0024】次に、マスク材を除去して、ゲイト電極上
面を露出させ、3%酒石酸のエチレングリコール溶液
(アンモニアで中性にpH調整したもの)中に基板を浸
漬し、これに電流を流して、1〜5V/分、例えば4V
/分で電圧を100Vまで上昇させて、陽極酸化をおこ
なった。この際には、ゲイト電極上面のみならず、ゲイ
ト電極側面も陽極酸化されて、緻密なバリヤ型陽極酸化
物208がゲイト電極の上面およびゲイト電極の側面と
多孔質陽極酸化物207の境界に厚さ1000Å形成さ
れた。この陽極酸化物の耐圧は50V以上であった。
(図2(C))
【0025】次に、ドライエッチング法によって、酸化
珪素膜204をエッチングした。このエッチングにおい
ては、等方性エッチングのプラズマモードでも、あるい
は異方性エッチングの反応性イオンエッチングモードで
もよい。ただし、珪素と酸化珪素の選択比を十分に大き
くすることによって、活性層203を深くエッチングし
ないようにすることが重要である。例えば、エッチング
ガスとしてCF4 を使用すれば多孔質陽極酸化物207
およびバリヤ型陽極酸化物208はエッチングされず、
酸化珪素膜のみがエッチングされた。また、陽極酸化物
およびゲイト電極の下の酸化珪素膜はエッチングされず
にゲイト絶縁膜203’として残った。
【0026】そして、プラズマドーピング法によって、
活性層203にゲイト電極205および側面の多孔質陽
極酸化物207をマスクとして自己整合的に不純物
(燐)を注入した。ドーピングガスとして、フォスフィ
ン(PH3 )を用い、加速電圧を5〜30kV、例えば
10kVとした。ドーズ量は1×1014〜8×1015
-2、例えば、1×1015cm-2とした。本実施例では
活性層を覆う酸化膜が除去されているので、ドーピング
の加速電圧は低くても良かった。この結果、N型の不純
物領域209、210が形成された。(図2(D))
【0027】次に、燐酸、燐酸、酢酸、硝酸の混酸を用
いて多孔質陽極酸化物207をエッチングし、バリヤ型
陽極酸化物208を露出させた。このエッチング工程で
は多孔質陽極酸化物のみがエッチングされ、酸化珪素、
シリコン、バリヤ型陽極酸化物等の材料は全くエッチン
グされなかった。また、アルミニウムとその合金はエッ
チングされるのであるが、本実施例では、その上面と側
面がバリヤ型陽極酸化物で被覆されているため損傷を受
けなかった。もっとも、あまりにバリヤ型陽極酸化物が
薄いとエッチングされるので、バリヤ型陽極酸化物の厚
さは200Å以上であることが好ましい。
【0028】次に、基板を図3に示すような複数の処理
チャンバーを有する装置に入れた。ここで、図3で示さ
れる装置について簡単に説明する。図3の装置を上から
見た様子は図3(B)に示される。この装置では、3つ
のチャンバーがある。チャンバー2は基板をセットもし
くは取り出すための予備室である。チャンバー1は本発
明の紫外光照射のためのチャンバーである。また、チャ
ンバー3はレーザーアニールのためのチャンバーであ
る。
【0029】図3(A)には、この装置の断面の概念図
が示される。各チャンバーは独立に真空排気装置が設け
られている。また、チャンバー1には酸素ボンベ、亜酸
化窒素ボンベ、およびオゾナイザーより酸素ガス、亜酸
化窒素ガス、オゾンガスが供給される。一方、チャンバ
ー3には窒素、水素、酸素が各ボンベから供給される。
チャンバー2には基板4を出し入れするための扉7が設
けられている。チャンバー2には、最高3枚までの基板
が収納できる。基板はヒーター付の基板ホルダー5に乗
せられて各チャンバーを移動する。
【0030】チャンバー1および3には石英製の窓6、
8が設けられている。チャンバー1の外側には水銀ラン
プ12が設けられている。さらに、図には示されていな
いがチャンバー1にはRF電極が設けられており、チャ
ンバー1内にRF放電を発生できるようになっている。
また、チャンバー3には、エキシマーレーザー装置9よ
り放射されたレーザー光がミラー10、レンズ11等を
経て、チャンバー3内に照射されるようになっている。
【0031】 本装置では、チャンバー2にセットされ
た後、最初、チャバー1に送られて、紫外線照射処理
がおこなわれる。次に、基板は再びチャンバー2に戻さ
れた後、チャンバー3に送られ、レーザーアニール処理
がおこなわれる。そして、チャンバー2に戻されて、基
板は取り出される。本実施例の紫外光照射およびレーザ
ーアニール工程はこのような装置を用いておこなわれ
た。再び、図2に戻って、本実施例の作製工程について
説明する。まず、図3のチャンバー1において、酸素ガ
ス(O2)を0.1〜10リットル/分、例えば、1リ
ットル/分流しながら、0.01〜1気圧、好ましくは
0.05〜0.1気圧、また、基板温度を室温〜500
℃、好ましくは50〜350℃、より好ましくは200
〜300℃に保ち、さらに、10〜100W、例えば、
50WのRF電力を投入して、雰囲気を放電せしめた。
そして、この状態で、水銀ランプによる紫外光を照射し
た。紫外光の強度は100〜200mW/cm2とし
た。処理時間は5〜30分、例えば、10分とした。
【0032】その後、基板をチャンバー3に移し、上面
からレーザー光を照射して、レーザーアニールをおこな
い、ドーピングされた不純物を活性化した。本実施例で
は、レーザー照射において、ドーピングされた不純物領
域とオフセット領域の境界にもレーザー光が照射される
ので、従来、問題となっていた境界部での準位の発生を
抑制することができた。(図2(E)) 続いて、厚さ5000Åの酸化珪素膜211を層間絶縁
物としてプラズマCVD法によって形成し、これにコン
タクトホールを形成して、金属材料、例えば、窒化チタ
ンとアルミニウムの多層膜によってTFTのソース領
域、ドレイン領域の電極・配線212、213を形成し
た。最後に、1気圧の水素雰囲気で350℃、30分の
アニールをおこなった。以上の工程によって薄膜トラン
ジスタが完成した。なお、本実施例ではオフセット領域
の幅は、多孔質陽極酸化物の幅5000Åに、バリヤ型
陽極酸化物の厚さ1000Åを加えた約6000Åであ
った。(図2(F))
【0033】
【発明の効果】既に述べたように、本発明によって、従
来の方法によるTFTに比較して、信頼性、特性の両面
で優れたTFTを得ることができた。実施例2では、図
3のような複数のチャンバーを有する装置によっておこ
なった。しかし、より設備投資規模を小さくするには、
レーザーアニールに用いるチャンバー(通常、石英窓が
設けられており、紫外光を入射することが可能である)
を用いて、レーザーアニールと同じチャンバーでおこな
ってもよい。
【0034】同様に、アッシング(灰化)工程に用いる
プラズマ処理装置を用いても本発明を実施することが可
能である。また、本発明をおこなうチャンバーに、プラ
ズマCVD装置のチャンバーやスパッタ装置のチャンバ
ー、ドーピング装置のチャンバーを接続してもよい。こ
のように、本発明は設備投資の額を実施するものの都合
に合わせて加減でき、また、その効果は投資額以上に大
きい。以上、述べたように、本発明は工業上、有益であ
ると信ずるものである。
【図面の簡単な説明】
【図1】 実施例におけるTFTの作製工程図を示
す。(実施例1)
【図2】 実施例におけるTFTの作製工程図を示
す。(実施例2)
【図3】 実施例2において用いた本発明の処理装置
の例を示す。
【符号の説明】
101・・・基板(コーニング7059) 102・・・下地絶縁膜(酸化珪素) 103・・・島状半導体領域(活性層、シリコン) 104・・・ゲイト絶縁膜(酸化珪素) 105・・・ゲイト電極(シリコンドープされたアルミ
ニウム) 106・・・陽極酸化物(酸化アルミニウム) 107、108・・・不純物領域 109・・・層間絶縁物(酸化珪素) 110、111・・・金属配線・電極(窒化チタン/ア
ルミニウム)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】活性領域上にアルミニウムを主成分とする
    ゲイト電極を形成する第1の工程と、前記ゲイト電極を
    陽極酸化することにより、前記ゲイト電極の側面及び上
    面に陽極酸化物を形成する第2の工程と、前記ゲイト電
    極を酸化性雰囲気のプラズマ中に放置し、かつ、紫外光
    を照射する第3の工程とを有することを特徴とする薄膜
    トランジスタの作製方法。
  2. 【請求項2】活性領域上にアルミニウム膜を形成し、前
    アルミニウム膜をエッチングしてゲイト電極を形成す
    る第1の工程と、前記ゲイト電極を陽極酸化することに
    より、前記ゲイト電極の側面及び上面に陽極酸化物を形
    成する第2の工程と、前記陽極酸化物中に残存する金属
    性のアルミニウムを酸化性雰囲気のプラズマ中に放置
    し、かつ、紫外光を照射して酸化させる第3の工程とを
    有することを特徴とする薄膜トランジスタの作製方法。
  3. 【請求項3】請求項1または2において、前記酸化性雰
    囲気は、酸素、オゾン、または亜酸化窒素からなること
    を特徴とする薄膜トランジスタの作製方法。
  4. 【請求項4】活性領域上にアルミニウムを主成分とする
    ゲイト電極を形成する第1の工程と、前記ゲイト電極を
    陽極酸化することにより、前記ゲイト電極の側面及び上
    面に陽極酸化物を形成する第2の工程と、酸素、オゾン
    を含む酸素、オゾン、または亜酸化窒素からなる酸化性
    雰囲気中において、前記ゲイト電極に紫外光を照射する
    第3の工程と、前記活性領域に不純物を注入する第4の
    工程と、不純物が注入された前記活性領域にレーザー光
    を照射する第5の工程と、を有することを特徴とする薄
    膜トランジスタの作製方法。
  5. 【請求項5】活性領域上にアルミニウム膜を形成し、前
    アルミニウム膜をエッチングしてゲイト電極を形成す
    る第1の工程と、前記ゲイト電極を陽極酸化することに
    より、前記ゲイト電極の側面及び上面に陽極酸化物を形
    成する第2の工程と、前記陽極酸化物中に残存する金属
    性のアルミニウムを酸素、オゾンを含む酸素、オゾン、
    または亜酸化窒素からなる酸化性雰囲気中において紫外
    光を照射して酸化させる第3の工程と、前記活性領域に
    不純物を注入する第4の工程と、不純物が注入された前
    記活性領域にレーザー光を照射する第5の工程と、
    することを特徴とする薄膜トランジスタの作製方法。
  6. 【請求項6】請求項1乃至のいずれか一項において、
    前記第3の工程は室温〜500℃で行うことを特徴とす
    る薄膜トランジスタの作製方法。
JP02225595A 1994-01-17 1995-01-17 薄膜トランジスタの作製方法 Expired - Fee Related JP3495806B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02225595A JP3495806B2 (ja) 1994-01-17 1995-01-17 薄膜トランジスタの作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1701594 1994-01-17
JP6-17015 1994-01-17
JP02225595A JP3495806B2 (ja) 1994-01-17 1995-01-17 薄膜トランジスタの作製方法

Publications (2)

Publication Number Publication Date
JPH07245412A JPH07245412A (ja) 1995-09-19
JP3495806B2 true JP3495806B2 (ja) 2004-02-09

Family

ID=26353473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02225595A Expired - Fee Related JP3495806B2 (ja) 1994-01-17 1995-01-17 薄膜トランジスタの作製方法

Country Status (1)

Country Link
JP (1) JP3495806B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
JP5537957B2 (ja) * 2010-01-07 2014-07-02 岩谷産業株式会社 アルミニウムの表面処理方法

Also Published As

Publication number Publication date
JPH07245412A (ja) 1995-09-19

Similar Documents

Publication Publication Date Title
KR0145458B1 (ko) Mis형 반도체 장치 제작방법
JP2759415B2 (ja) 半導体装置の作製方法
US5523257A (en) Mis semiconductor device and method of fabricating the same
US6417057B1 (en) Method of forming a semiconductor device having a TFT utilizing optical annealing before a gate electrode is formed
US5576231A (en) Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
JPH07106594A (ja) 半導体装置およびその作製方法
JPH05166837A (ja) 薄膜トランジスタとその製造方法
JPH07169974A (ja) 半導体装置およびその作製方法
US6326246B1 (en) Method for manufacturing thin film transistor
JPH06338612A (ja) 薄膜トランジスタおよびその作製方法
JPH07310191A (ja) エッチング材料およびエッチング方法
JP3495806B2 (ja) 薄膜トランジスタの作製方法
JP2840812B2 (ja) 半導体装置およびその作製方法
JP3431653B2 (ja) Mis型半導体装置の作製方法
JP3141979B2 (ja) 半導体装置およびその作製方法
JP3117872B2 (ja) 薄膜半導体集積回路の作製方法
JP3394406B2 (ja) 結晶性珪素膜の作製方法
JP3226655B2 (ja) 薄膜トランジスタの作製方法
JP3315190B2 (ja) 薄膜トランジスタの作製方法
JP2000058860A (ja) Mis型半導体装置
JP3612486B2 (ja) 半導体装置の作製方法
KR0185821B1 (ko) 반도체장치
JP3360057B2 (ja) 半導体装置
JP3393834B2 (ja) 半導体装置の作製方法
JPH09312406A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees