JPH06338612A - 薄膜トランジスタおよびその作製方法 - Google Patents

薄膜トランジスタおよびその作製方法

Info

Publication number
JPH06338612A
JPH06338612A JP30117393A JP30117393A JPH06338612A JP H06338612 A JPH06338612 A JP H06338612A JP 30117393 A JP30117393 A JP 30117393A JP 30117393 A JP30117393 A JP 30117393A JP H06338612 A JPH06338612 A JP H06338612A
Authority
JP
Japan
Prior art keywords
gate electrode
anodic oxide
film transistor
thin film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30117393A
Other languages
English (en)
Other versions
JP3367618B2 (ja
Inventor
Toshimitsu Konuma
利光 小沼
Akira Sugawara
彰 菅原
Takahiro Tsuji
隆博 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP30117393A priority Critical patent/JP3367618B2/ja
Publication of JPH06338612A publication Critical patent/JPH06338612A/ja
Priority to US08/460,775 priority patent/US5576231A/en
Priority to US08/677,175 priority patent/US5619045A/en
Application granted granted Critical
Publication of JP3367618B2 publication Critical patent/JP3367618B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 ソース、ドレインとゲイト電極がオフセット
状態である薄膜トランジスタ(TFT)を作製する際
に、素子の特性や歩留りを損なわずに生産する方法およ
び、そのようなTFTの構造を提供する。 【構成】 ゲイト電極15を陽極酸化可能な材料によっ
て形成し、その上部にはマスク材16を形成する。そし
て、最初に比較的低い電圧によって多孔質な陽極酸化膜
17をゲイト電極の側面に比較的厚く形成する。次い
で、マスク材を除去して、比較的高い電圧によって、緻
密な陽極酸化物18を、少なくともゲイト電極の上面に
形成する。この陽極酸化物を側面および上面に有するゲ
イト電極部をマスクとして、不純物を半導体被膜に導入
することにより、オフセット状態とすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜状の絶縁ゲイト型
電界効果トランジスタ(いわゆる薄膜トランジスタ、T
FT)の構造およびその作製方法に関するものである。
【0002】
【従来の技術】従来、薄膜型の絶縁ゲイト型電界効果ト
ランジスタ(TFT)等の薄膜デバイスにおいては、ゲ
イト電極とソース、ドレイン領域とを重ならないように
して、オフセット状態とするとソース−ドレイン間のリ
ーク電流を減らすことができることが知られている。特
にこのオフセットの幅は、サブミクロン程度の微妙な精
度が要求された。例えば、オフセットの幅が0.5μm
以上も変動すると、TFTの特性が全く変わってしまっ
た。したがって、オフセットの大きさは0.1μm以
下、好ましくは、500Å以下の精度で制御することが
要求された。このような微妙な制御はもはや、フォトリ
ソグラフィー工程においては制御できないものであっ
た。
【0003】この問題点に関しては、ゲイト電極を陽極
酸化可能な材料によって形成し、これを陽極酸化するこ
とによって、その周囲に厚さ0.5μm以下の陽極酸化
物を100Å以下の精度で形成し、これをマスクとして
不純物を、イオンドーピング、イオン注入等の方法で導
入することによってオフセット状態を得ることが提案さ
れている。(特願平3−237100)
【0004】
【発明が解決しようする課題】このような陽極酸化物を
使用した従来の例を図2に示す。図2(A)および
(C)は、その典型的なものである。図2(E)は、T
FTを上方から見た様子を示したものであるが、図2
(A)は図2(E)のA−A’断面(ゲイト電極に垂直
な断面)を示し、図2(C)は図2(E)のB−B’断
面(ゲイト電極に平行な断面)を示す。基板22、下地
絶縁膜23上には活性領域(チャネル形成領域)および
不純物領域(ソース、ドレイン)を有する島状の半導体
被膜24が設けられ、さらに、ゲイト絶縁膜25が形成
されている。そして、このゲイト絶縁膜上にゲイト電極
26が設けられ、その周囲(上面および側面)には陽極
酸化物27が設けられる。
【0005】このようにゲイト電極の周囲を陽極酸化し
てから半導体被膜24に不純物を導入するので、図から
明らかなように、不純物領域(図の斜線部)とゲイト電
極は陽極酸化物の厚さxだけ離れた状態(オフセット状
態)となっている。このようにゲイト電極の側面の陽極
酸化物はオフセット状態とするために必要であった。ま
た、上面はゲイト電極配線の上部配線との絶縁性を向上
させるために必要であるので、陽極酸化物は緻密(無孔
性)で抵抗率の高いものとする必要があった。
【0006】一般にオフセットの大きさは大きければ大
きいほど、ソース−ドレイン間のリーク電流が小さくな
ることが分かっていた。そこで、十分に低いリーク電流
を得るために陽極酸化物の厚さを0.2μm以上、好ま
しくは0.4μm以上とすることが要求された。しかし
ながら、このような厚い陽極酸化物を得るには、高い陽
極酸化電圧が必要であった。従来は、0.4μmの厚さ
の無孔性の陽極酸化物を得るには400Vもの陽極酸化
電圧が必要であったが、このときゲイト電極に印加され
た電圧の一部は半導体被膜24とゲイト電極26の間に
かかり、ゲイト絶縁膜25の永久破壊や、界面準位密度
の増加をもたらした。このため、歩留りおよび信頼性が
低下した。
【0007】また、例えば、ゲイト電極がアルミニウム
で構成されている場合、0.4μmの厚さの陽極酸化物
は0.2μm程度の厚さのアルミニウムが酸化されるの
であるが、このことはすなわち、ゲイト電極のアルミニ
ウムの厚さを0.2μm以上、好ましくは0.4μm以
上にしなければならないことを意味していた。例えば、
初期のアルミニウム膜の厚さを0.4μmとし、陽極酸
化物を0.4μmだけ形成したときには、図2(B)に
示すように、厚さ0.2μmのアルミニウムゲイト電極
が残され、結果的に、ゲイト電極と陽極酸化物の厚さは
0.6μmとなる。一般的に、歩留りを上げるには、ゲ
イト配線等の段差を0.5μm以下とすることが望まれ
るが、上記の例では、これを越えてしまう。しかも、実
質的な配線の高さは0.2ミクロンであるので、抵抗が
増大して、TFTの特性は劣化する。
【0008】特に、本発明人の観察によると、図2
(D)に示す段差部9のような箇所においては、被膜の
陽極酸化が著しく進展し、図に示すように、ほとんど全
ての間が陽極酸化され、実質的に断線してしまうことが
あった。本発明はこのような問題点に鑑みてなされたも
のであり、陽極酸化工程における最大の陽極酸化電圧を
低くすることにより、TFTの信頼性、歩留りを向上さ
せること、側面の陽極酸化物を選択的に成長させること
によって、0.2μm以上、好ましくは0.5μm以上
のオフセットを得ること、および、ゲイト電極と陽極酸
化物の高さを可能な限り低くすることを課題とする。
【0009】
【発明を解決するための手段】本発明は、陽極酸化物と
して、多孔質のものと、無孔質のものとの2種類を組み
合わせることによって上記課題を解決する。すなわち、
本発明では、ゲイト電極の側面に、比較的低い電圧で形
成される多孔質の陽極酸化物を、0.2μm以上、好ま
しくは0.5μm以上形成し、一方、ゲイト電極の上面
には、絶縁性の良好な無孔質の陽極酸化物を形成する。
【0010】多孔性の陽極酸化物は、3〜20%のクエ
ン酸もしくはシュウ酸、燐酸、クロム酸、硫酸等の水溶
液中において、陽極酸化をおこなうことによって得られ
る。一方、無孔性の陽極酸化物は、3〜10%の酒石
酸、硼酸、硝酸等のエチレングリコール溶液等の有機溶
媒を用いて陽極酸化をおこなうことによって得られる。
ゲイト電極の上面に形成される無孔質の陽極酸化物は、
可能な限り(上部配線との絶縁性が保たれる限り)薄い
方が好ましく、0.2μm以下、好ましくは0.1μm
以下が望まれる。
【0011】このように、2種類の陽極酸化物を形成す
るには、ゲイト電極の上面にマスク材を形成し、この状
態で最初に多孔質の陽極酸化物を形成し、続いて、マス
ク材を除去して、ゲイト電極の上面を中心として無孔質
の陽極酸化物を形成すればよい。このような目的に用い
るマスク材としては、陽極酸化の電圧に耐えることが必
要で、例えば、ポリイミド等が適している。特に、フォ
トニース(感光性ポリイミド)やAZ1350等の感光
性の材料であれば、ゲイト電極のパターニング時にこの
マスク材を用いて、パターニングすればよい。また、通
常のフォトリソグラフィー工程で用いられるフォトレジ
スト(例えば、東京応化製、OFPR800/30c
p)等では、絶縁性が不十分であるので、多孔質陽極酸
化をおこなっていると、次第にレジストが剥離するとい
う欠点があるが、これを解決するには、レジストの塗布
前に、無孔質陽極酸化の条件で、厚さ50〜1000Å
の酸化物被膜を形成しておけばよい。
【0012】本発明における多孔質陽極酸化物は特に処
理しなくても用いることが可能であるが、側面の絶縁性
を高めるためにいわゆる封孔処理をおこなってもよい。
また、形成された陽極酸化物は最後まで残してもよい
が、途中で除去してもよい。特にアルミニウムもしくは
その合金の多孔質陽極酸化物は、燐酸、酢酸、硝酸の混
酸を用いて容易にエッチングされる。そして、このエッ
チングでは多孔質陽極酸化物のみがエッチングされ、酸
化珪素、シリコン、無孔質陽極酸化物等の材料は全くエ
ッチングされない。また、アルミニウムとその合金はエ
ッチングされるのであるが、本発明では、その上面と側
面が無孔質陽極酸化物で被覆されているため損傷を受け
ない。もっとも、あまりに無孔質陽極酸化物が薄いと、
エッチングされるので、無孔質陽極酸化物の厚さは20
0Å以上、必要である。以下に実施例を示し本発明の構
成を詳細に説明する。
【0013】
【実施例】
〔実施例1〕 図1に本実施例の作製工程の断面図を示
す。まず、基板(コーニング7059)11上にスパッ
タリング法によって厚さ2000Åの酸化珪素の下地膜
12を形成した。さらに、プラズマCVD法によって、
厚さ500〜1500Å、例えば1500Åの真性(I
型)のアモルファスシリコン膜を堆積した。さらに、ス
パッタリング法によって厚さ200Åの酸化珪素膜を、
アモルファスシリコン膜上に堆積した。
【0014】そして、このアモルファスシリコン膜を窒
素雰囲気中、550℃で4時間アニールして結晶化させ
た。アニール後、シリコン膜をパターニングして、島状
シリコン領域13を形成し、さらに、スパッタリング法
によって厚さ1000Åの酸化珪素膜14をゲイト絶縁
膜として堆積した。スパッタリングには、ターゲットと
して酸化珪素を用い、スパッタリング時の基板温度は2
00〜400℃、例えば250℃、スパッタリング雰囲
気は酸素とアルゴンで、アルゴン/酸素=0〜0.5、
例えば0.1以下とした。
【0015】引き続いて、スパッタリング法によって、
厚さ3000〜5000Å、例えば4000Åのアルミ
ニウム膜(1〜3%のシリコンを含む)を堆積した。な
お、この酸化珪素とアルミニウム膜の成膜工程は連続的
におこなうことが望ましい。さらに、このアルミニウム
膜上に、スピンコート法によって厚さ1μm程度のフォ
トレジスト、Shipley 社製AZ1350のごとき、耐圧
性の良好なフォトレジストを形成した。そして、公知の
フォトリソグラフィー法によって、ゲイト電極15をパ
ターニングした。ゲイト電極上には、フォトレジストの
マスク16が残存する。フォトレジストの代わりに、例
えば、東レ製UR3800のような感光性ポリイミド
(フォトニース)を用いても同様な効果が得られる。
(図1(A))
【0016】次に、基板を10%クエン酸水溶液に浸漬
し、10〜50V、例えば10Vの定電圧で10〜50
分、例えば30分陽極酸化をおこなうことによって、厚
さ約3000Åの多孔質の陽極酸化物17を200Å以
下の精度でゲイト電極の側面に形成すことができた。他
に、8%蓚酸溶液中で、30〜40Vの陽極酸化をおこ
なってもよい。なお、ゲイト電極の上面にはマスク材が
存在していたので、陽極酸化はほとんど進行しなかっ
た。(図1(B))
【0017】次に、マスク材を除去して、ゲイト電極上
面を露出させ、3%酒石酸のエチレングリコール溶液
(アンモニアで中性にpH調整したもの)中に基板を浸
漬し、これに電流を流して、1〜5V/分、例えば4V
/分で電圧を120Vまで上昇させて、陽極酸化をおこ
なった。この際には、ゲイト電極上面のみならず、ゲイ
ト電極側面も陽極酸化されて、緻密な陽極酸化物18が
厚さ1000Å形成された。この陽極酸化物の耐圧は5
0V以上であった。(図1(C))
【0018】次に、プラズマドーピング法によって、シ
リコン領域13にゲイト電極をマスクとして不純物
(燐)を注入した。ドーピングガスとして、フォスフィ
ン(PH3 )を用い、加速電圧を60〜90kV、例え
ば80kVとした。ドーズ量は1×1015〜8×1015
cm-2、例えば、2×1015cm-2とした。この結果、
N型の不純物領域19が形成された。(図1(D))
【0019】次に、上面からレーザー光を照射して、レ
ーザーアニールをおこない、ドーピングされた不純物を
活性化した。レーザーとしては、KrFエキシマーレー
ザー(波長248nm、パルス幅30nsec)を用い
たが、他に、XeClエキシマーレーザー(波長308
nm)、ArFエキシマーレーザー(波長193n
m)、XeFエキシマーレーザー(波長353nm)等
を用いてもよい。レーザーのエネルギー密度は200〜
400mJ/cm2 、例えば、250mJ/cm2
し、2〜10ショット、例えば2ショット照射した。レ
ーザー照射時には基板を200〜300℃、例えば25
0℃に加熱しておいた。こうして不純物領域19を活性
化した。
【0020】続いて、厚さ6000Åの酸化珪素膜20
を層間絶縁物としてプラズマCVD法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってTFT
のソース領域、ドレイン領域の電極・配線21を形成し
た。最後に、1気圧の水素雰囲気で350℃、30分の
アニールをおこなった。以上の工程によって薄膜トラン
ジスタが完成した。(図1(E))
【0021】本実施例では、多孔質陽極酸化物17は最
終的には除去されることはなかった。しかしながら、図
に示すようにソース/ドレイン19とチャネル形成領域
との境界には高い電圧がかかり、その結果、高速の電荷
が発生することがあった。そして、多孔質陽極酸化物に
は多くのトラップ準位が存在するので、電荷をトラップ
し、TFTの特性に悪い影響を及ぼすことがあった。し
たがって、特に信頼性に注目するのであれば、多孔質陽
極酸化物17は最終的には除去されることが望まれる。
【0022】図3には本実施例で得られたTFTと従来
の方法(特願平3−237100に記述された方法)に
よって得られたTFTの特性を示す。従来の方法のもの
では、陽極酸化は、3%酒石酸のエチレングリコール溶
液(アンモニアで中性にpH調整したもの)中で、4V
/分で電圧を220Vまで上昇させて、陽極酸化をおこ
なった。この結果、厚さ2000Åの陽極酸化物が形成
され、オフセットは約2000Åであった。一方、本実
施例によるものでは、オフセットは約4000Å(多孔
質陽極酸化物3000Å+無孔質陽極酸化物1000
Å)もあり、その結果、リーク電流(IOFF )は極めて
低く抑えられた。
【0023】また、陽極酸化の際にゲイト絶縁膜に過大
な電圧が印加されないため、ゲイト絶縁膜の界面準位密
度が小さく、そのため、TFTのサブスレシュホールド
特性(S値)が極めて小さく、この結果、図に示すよう
な立ち上がりが急峻な特性が得られた。両TFTに長時
間のバイアス電圧を印加して特性の劣化を調べたら、そ
の差はさらに大きくなり、例えば、ソースを接地し、ゲ
イトおよびドレインに25Vの電圧を100時間印加し
たところ、従来のTFTでは全く特性が得られなかった
のに対して、本実施例のTFTでは、オン電流が20%
減少し、リーク電流が30%増加しただけであった。
【0024】〔実施例2〕 図4に本実施例の作製工程
の断面図を示す。まず、基板(コーニング7059)3
1上にスパッタリング法によって厚さ2000Åの酸化
珪素の下地膜32を形成した。さらに、プラズマCVD
法によって、厚さ200〜1000Å、例えば500Å
の真性(I型)のアモルファスシリコン膜を堆積し、こ
れをパターニング、エッチングして、島状シリコン領域
33を形成し、レーザー光(KrFエキシマーレーザ
ー)を照射して、結晶化させた。さらに、スパッタリン
グ法によって厚さ1000Åの酸化珪素膜34をゲイト
絶縁膜として堆積した。
【0025】引き続いて、スパッタリング法によって、
厚さ3000〜8000Å、例えば4000Åのアルミ
ニウム膜(0.1〜0.3重量%のスカンジウムを含
む)を堆積した。そして、基板を3%の酒石酸をアンモ
ニアによって中和し、pH≒7としたエチレングルコー
ル溶液中に浸し、10〜30Vの電圧を印加することに
よって、アルミニウム膜の表面に厚さ100〜400Å
の薄い陽極酸化物を形成した。そして、このように処理
したアルミニウム膜上に、スピンコート法によって厚さ
1μm程度のフォトレジスト(例えば、東京応化製、O
FPR800/30cp)を形成した。そして、公知の
フォトリソグラフィー法によって、ゲイト電極35を形
成した。ゲイト電極上には、フォトレジストのマスク3
6が残存する。(図4(A))
【0026】次に、基板を10%クエン酸水溶液に浸漬
し、5〜50V、例えば8Vの定電圧で10〜500
分、例えば200分陽極酸化をおこなうことによって、
厚さ約5000Åの多孔質の陽極酸化物37を±200
Å以下の精度でゲイト電極の側面に形成することができ
た。ゲイト電極の上面にはマスク材36が存在していた
ので、陽極酸化はほとんど進行しなかった。(図4
(B))
【0027】次に、マスク材を除去して、ゲイト電極上
面を露出させ、3%酒石酸のエチレングリコール溶液
(アンモニアで中性にpH調整したもの)中に基板を浸
漬し、これに電流を流して、1〜5V/分、例えば4V
/分で電圧を100Vまで上昇させて、陽極酸化をおこ
なった。この際には、ゲイト電極上面のみならず、ゲイ
ト電極側面も陽極酸化されて、緻密な無孔質陽極酸化物
38が厚さ1000Å形成された。この陽極酸化物の耐
圧は50V以上であった。(図4(C))
【0028】次に、ドライエッチング法によって、酸化
珪素膜34をエッチングした。このエッチングにおいて
は、等方性エッチングのプラズマモードでも、あるいは
異方性エッチングの反応性イオンエッチングモードでも
よい。ただし、珪素と酸化珪素の選択比を十分に大きく
することによって、活性層33を深くエッチングしない
ようにすることが重要である。例えば、エッチングガス
としてCF4 を使用すれば陽極酸化物37および38は
エッチングされず、酸化珪素膜のみがエッチングされ
る。また、陽極酸化物の下の酸化珪素膜はエッチングさ
れずにゲイト絶縁膜40として残った。
【0029】そして、プラズマドーピング法によって、
シリコン領域33にゲイト電極35および側面の多孔質
陽極酸化物37をマスクとして不純物(燐)を注入し
た。ドーピングガスとして、フォスフィン(PH3 )を
用い、加速電圧を5〜30kV、例えば10kVとし
た。ドーズ量は1×1014〜8×1015cm-2、例え
ば、2×1015cm-2とした。この結果、N型の不純物
領域39が形成された。(図4(D))
【0030】次に、燐酸、燐酸、酢酸、硝酸の混酸を用
いて多孔質陽極酸化物37をエッチングし、無孔質陽極
酸化物38を露出させた。そして、上面からレーザー光
を照射して、レーザーアニールをおこない、ドーピング
された不純物を活性化した。本実施例では、レーザー照
射において、ドーピングされた不純物領域とドーピング
されていない領域の境界41にもレーザー光が照射され
るので、従来、問題となっていた境界部での準位の発生
を抑制することができた。(図4(E))
【0031】続いて、厚さ6000Åの酸化珪素膜42
を層間絶縁物としてプラズマCVD法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってTFT
のソース領域、ドレイン領域の電極・配線43を形成し
た。最後に、1気圧の水素雰囲気で350℃、30分の
アニールをおこなった。以上の工程によって薄膜トラン
ジスタが完成した。なお、本実施例ではオフセット幅x
は、多孔質陽極酸化物の幅5000Åに、無孔質陽極酸
化物の厚さ1000Åを加えた約6000Åであった。
(図4(F))
【0032】〔実施例3〕 図5に本実施例の作製工程
の断面図を示す。まず、基板(コーニング7059)5
1上に厚さ2000Åの酸化珪素の下地膜52と厚さ2
00〜1500Å、例えば800Åの真性(I型)の結
晶性シリコンの島状領域53、および島状シリコン領域
を覆って、厚さ1000Åの酸化珪素膜54を形成し
た。
【0033】引き続いて、スパッタリング法によって、
厚さ3000〜8000Å、例えば6000Åのアルミ
ニウム膜(0.1〜0.3重量%のスカンジウムを含
む)を堆積した。そして、実施例2と同様にして、アル
ミニウム膜の表面に厚さ100〜400Åの薄い陽極酸
化物を形成した。そして、このように処理したアルミニ
ウム膜上に、スピンコート法によって厚さ1μm程度の
フォトレジストを形成した。そして、公知のフォトリソ
グラフィー法によって、ゲイト電極55を形成した。ゲ
イト電極上には、フォトレジストのマスク56が残存す
る。(図5(A))
【0034】次に、基板を10%シュウ酸水溶液に浸漬
し、5〜50V、例えば8Vの定電圧で10〜500
分、例えば200分陽極酸化をおこなうことによって、
厚さ約5000Åの多孔質の陽極酸化物57をゲイト電
極の側面に形成した。ゲイト電極の上面にはマスク材5
6が存在していたので、陽極酸化はほとんど進行しなか
った。(図5(B))
【0035】次に、マスク材を除去して、ゲイト電極上
面を露出させ、3%酒石酸のエチレングリコール溶液
(アンモニアで中性にpH調整したもの)中に基板を浸
漬し、これに電流を流して、1〜5V/分、例えば4V
/分で電圧を100Vまで上昇させて、陽極酸化をおこ
なった。この際には、ゲイト電極上面のみならず、ゲイ
ト電極側面も陽極酸化されて、緻密な無孔質陽極酸化物
58が厚さ1000Å形成された。この陽極酸化物の耐
圧は50V以上であった。(図5(C))
【0036】次に、ドライエッチング法によって、酸化
珪素膜54をエッチングした。このエッチングにおいて
は、陽極酸化物37および38はエッチングされず、酸
化珪素膜のみがエッチングされた。また、陽極酸化物の
下の酸化珪素膜はエッチングされずにゲイト絶縁膜59
として残った。(図5(D)) 次に、燐酸、燐酸、酢酸、硝酸の混酸を用いて多孔質陽
極酸化物57をエッチングし、無孔質陽極酸化物58を
露出させた。そして、プラズマドーピング法によって、
シリコン領域33にゲイト電極35および側面の多孔質
陽極酸化物37をマスクとして不純物(燐)を注入し
た。ドーピングガスとして、フォスフィン(PH3 )を
用い、加速電圧を5〜30kV、例えば10kVとし
た。ドーズ量は1×1014〜8×1015cm-2、例え
ば、2×1015cm-2とした。
【0037】このドーピング工程においては、ゲイト絶
縁膜59で被覆されていない領域60には高濃度の燐が
注入されたが、ゲイト絶縁膜59で表面の覆われた領域
61においては、ゲイト絶縁膜が障害となって、ドーピ
ング量は少なく、本実施例では、領域60の0.1〜5
%の不純物しか注入されなかった。この結果、N型の高
濃度不純物領域60および低濃度不純物領域61が形成
された。(図5(E))
【0038】その後、上面からレーザー光を照射して、
レーザーアニールをおこない、ドーピングされた不純物
を活性化した。続いて、厚さ6000Åの酸化珪素膜6
2を層間絶縁物としてプラズマCVD法によって形成
し、これにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってTF
Tのソース領域、ドレイン領域の電極・配線63を形成
した。最後に、1気圧の水素雰囲気で350℃、30分
のアニールをおこなった。以上の工程によって薄膜トラ
ンジスタが完成した。(図5(F))
【0039】本実施例では、いわゆる低濃度ドレイン
(LDD)構造と同じ構造を得ることができた。LDD
構造はホットキャリヤによる劣化を抑制するうえで有効
であることが示されているが、本実施例で作製したTF
Tでも同じ効果が得られた。しかしながら、公知のLD
Dを得るプロセスに比較すると、本実施例では1回のド
ーピング工程によって、LDDが得られることに特徴が
ある。また、本実施例では多孔質陽極酸化物57によっ
て画定されたゲイト絶縁膜59を利用することによって
高濃度不純物領域60が画定されていることに特徴があ
る。すなわち、最終的には多孔質陽極酸化物57によっ
て、間接的に不純物領域が画定されるのである。そし
て、本実施例で明らかなように、LDD領域の幅xは、
実質的に多孔質陽極酸化物の幅によって決定される。
【0040】本実施例、あるいは先の実施例2で示した
TFTの作製方法を用いて、より高度な集積化を実行す
ることができる。そして、その際には、TFTの必要と
される特性に応じてオフセット領域あるいはLDD領域
の幅xを変化させるとより都合がよい。図6には、1枚
のガラス基板上にディスプレーから、CPU、メモリー
まで搭載した集積回路を用いた電気光学システムののブ
ロック図を示す。
【0041】ここで、入力ポートとは、外部から入力さ
れた信号を読み取り、画像用信号に変換し、補正メモリ
ーは、アクティブマトリクスパネルの特性に合わせて入
力信号等を補正するためのパネルに固有のメモリーであ
る。特に、この補正メモリーは、各画素固有の情報を不
揮発性メモリーとして融資、個別に補正するためのもの
である。すなわち、電気光学装置の画素に点欠陥のある
場合には、その点の周囲の画素にそれに合わせて補正し
た信号を送り、点欠陥をカバーし、欠陥を目立たなくす
る。または、画素が周囲の画素に比べて暗い場合には、
その画素により大きな信号を送って、周囲の画素同じ明
るさとなるようにするものである。CPUとメモリーは
通常のコンピュータのものと同様で、特にメモリーは各
画素に対応した画像メモリーをRAMとして持ってい
る。また、画像情報に応じて、基板を裏面から照射する
バックライトを変化させることもできる。
【0042】そして、これらの回路のそれぞれに適した
オフセット領域あるいはLDD領域の幅を得るために、
3〜10系統の配線を形成し、個々に陽極酸化条件を変
えられるようにすればよい。典型的には、アクティブマ
トリクス回路においては、チャネル長が10μmで、L
DD領域の幅は0.4〜1μm、例えば、0.6μm。
ドライバーにおいては、Nチャネル型TFTで、チャネ
ル長8μm、チャネル幅200μmとし、LDD領域の
幅は0.2〜0.3μm、例えば、0.25μm。同じ
くPチャネル型TFTにおいては、チャネル長5μm、
チャネル幅500μmとし、LDD領域の幅は0〜0.
2μm、例えば、0.1μm。デコーダーにおいては、
Nチャネル型TFTで、チャネル長8μm、チャネル幅
10μmとし、LDD領域の幅は0.3〜0.4μm、
例えば、0.35μm。同じくPチャネル型TFTにお
いては、チャネル長5μm、チャネル幅10μmとし、
LDD領域の幅は0〜0.2μm、例えば、0.1μm
とすればよい。さらに、図6における、CPU、入力ポ
ート、補正メモリー、メモリーのNTFT、PTFTは
高周波動作、低消費電力用のデコーダーと同様にLDD
領域の幅を最適化すればよい。かくして、電気光学装置
74を絶縁表面を有する同一基板上に形成することがで
きた。
【0043】本発明においては、高抵抗領域の幅を2〜
4種類、またはそれ以上に用途によって可変することを
特徴としている。また、この領域はチャネル形成領域と
全く同じ材料、同じ導電型であるという必要はない。す
なわち、NTFTでは、微量にN型不純物を、また、P
TFTでは微量にP型不純物を添加し、また、選択的に
炭素、酸素、窒素等を添加して高抵抗領域を形成するこ
ともホットキャリヤによる劣化と信頼性、周波数特性、
オフ電流とのトレードオフを解消する上で有効である。
【0044】
【発明の効果】実施例で詳細に述べたように、本発明の
TFTは従来の方法によるTFTに比較して、信頼性、
特性の両面で優れている。さらに、ゲイト電極と陽極酸
化物の高さが抑制されているために、段差によるピンホ
ールや断線の発生が少なく、よって高い歩留りが得られ
る。また、陽極酸化中のゲイト配線の断線も皆無であ
る。このように本発明は工業上、有益な発明である。
【図面の簡単な説明】
【図1】 実施例におけるTFTの作製工程図を示
す。(実施例1)
【図2】 従来のTFTの例および問題点を示す。
【図3】 実施例1および従来法によるTFTの特性
の例を示す。
【図4】 実施例におけるTFTの作製工程図を示
す。(実施例2)
【図5】 実施例におけるTFTの作製工程図を示
す。(実施例3)
【図6】 集積化された回路のブロック図を示す。
(実施例3)
【符号の説明】
11・・・基板(コーニング7059) 12・・・下地絶縁膜(酸化珪素) 13・・・島状半導体領域(シリコン) 14・・・ゲイト絶縁膜(酸化珪素) 15・・・ゲイト電極(シリコンドープされたアルミニ
ウム) 16・・・マスク材(AZ1350) 17・・・多孔質陽極酸化物(酸化アルミニウム) 18・・・無孔質陽極酸化物(酸化アルミニウム) 19・・・不純物領域(ソース、ドレイン) 20・・・層間絶縁物(酸化珪素) 21・・・金属配線・電極(窒化チタン/アルミニウ
ム)

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成された活性領域上にゲイト
    電極を有し、該ゲイト電極の側面および上面には、ゲイ
    ト電極の材料の陽極酸化物が存在し、側面に存在する陽
    極酸化物の厚さは、上面のものよりも厚いことを特徴と
    する薄膜トランジスタ。
  2. 【請求項2】 基板上に形成された活性領域上にゲイト
    電極を有し、該ゲイト電極の側面および上面には、ゲイ
    ト電極の材料の陽極酸化物が存在し、側面に存在する陽
    極酸化物は、上面のものよりも多孔質であることを特徴
    とする薄膜トランジスタ。
  3. 【請求項3】 基板上に形成された活性領域上にゲイト
    絶縁膜を形成する第1の工程と、 前記ゲイト絶縁膜上に、陽極酸化可能な第1の被膜およ
    び該被膜上にマスク材となる第2の被膜を形成する第2
    の工程と、 前記第1および第2の被膜をパターニングして、ゲイト
    電極とその上に存在するマスク材を形成する第3の工程
    と、 前記ゲイト電極に電流を通じて、ゲイト電極の主として
    側面に陽極酸化物を形成する第4の工程と、 前記マスク材を除去した後、ゲイト電極に電流を通じ
    て、少なくともゲイト電極の上面に陽極酸化物を形成す
    る第5の工程と、 前記第4および/または第5の工程によって得られた陽
    極酸化物とゲイト電極をマスクとして、活性領域に不純
    物を導入する第6の工程とを有することを特徴とする薄
    膜トランジスタの作製方法。
  4. 【請求項4】 請求項3において、第1の被膜が、アル
    ミニウムを主成分とする導電性材料であることを特徴と
    する薄膜トランジスタの作製方法。
  5. 【請求項5】 請求項3において、第2の被膜が、感光
    性有機材料であることを特徴とする薄膜トランジスタの
    作製方法。
  6. 【請求項6】 請求項3の第2の工程において、第1の
    被膜の形成後、その表面を酸化することを特徴とする薄
    膜トランジスタの作製方法。
  7. 【請求項7】 請求項3の第6の工程の後、主として第
    4の工程によって得られた陽極酸化物を除去することを
    特徴とする薄膜トランジスタの作製方法。
  8. 【請求項8】 基板上に形成された活性領域上にゲイト
    電極を有し、活性層中の少なくとも1種類の不純物注入
    領域が、ゲイト電極の側面に形成された多孔質な陽極酸
    化物によって直接、もしくは間接に画定されたことを特
    徴とする薄膜トランジスタ。
JP30117393A 1993-03-30 1993-11-05 薄膜トランジスタおよびその作製方法 Expired - Fee Related JP3367618B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP30117393A JP3367618B2 (ja) 1993-03-30 1993-11-05 薄膜トランジスタおよびその作製方法
US08/460,775 US5576231A (en) 1993-11-05 1995-06-02 Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
US08/677,175 US5619045A (en) 1993-11-05 1996-07-09 Thin film transistor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-96667 1993-03-30
JP9666793 1993-03-30
JP30117393A JP3367618B2 (ja) 1993-03-30 1993-11-05 薄膜トランジスタおよびその作製方法

Publications (2)

Publication Number Publication Date
JPH06338612A true JPH06338612A (ja) 1994-12-06
JP3367618B2 JP3367618B2 (ja) 2003-01-14

Family

ID=26437844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30117393A Expired - Fee Related JP3367618B2 (ja) 1993-03-30 1993-11-05 薄膜トランジスタおよびその作製方法

Country Status (1)

Country Link
JP (1) JP3367618B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07218932A (ja) * 1993-09-20 1995-08-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH09116161A (ja) * 1995-10-18 1997-05-02 Seiko Epson Corp 薄膜半導体装置およびその製造方法
US5830776A (en) * 1995-08-04 1998-11-03 Sharp Kabushiki Kaisha Method of manufacturing thin film transistor
US6049092A (en) * 1993-09-20 2000-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
JP2004119991A (ja) * 2003-12-12 2004-04-15 Semiconductor Energy Lab Co Ltd 半導体集積回路
JP2004153290A (ja) * 2003-12-12 2004-05-27 Semiconductor Energy Lab Co Ltd 半導体集積回路の作製方法
US7050138B1 (en) 1995-03-10 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device having a driver circuit attached to a display substrate
JP2007311827A (ja) * 2007-08-16 2007-11-29 Semiconductor Energy Lab Co Ltd 剥離方法
US7517738B2 (en) 1995-01-17 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US8012782B2 (en) 1995-03-18 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US8835271B2 (en) 2002-04-09 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US8946718B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9366930B2 (en) 2002-05-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device with capacitor elements

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049092A (en) * 1993-09-20 2000-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JPH07218932A (ja) * 1993-09-20 1995-08-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7517738B2 (en) 1995-01-17 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US8547516B2 (en) 1995-03-10 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US7050138B1 (en) 1995-03-10 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device having a driver circuit attached to a display substrate
US8013972B2 (en) 1995-03-10 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US7446843B2 (en) 1995-03-10 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US8012782B2 (en) 1995-03-18 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US5830776A (en) * 1995-08-04 1998-11-03 Sharp Kabushiki Kaisha Method of manufacturing thin film transistor
JPH09116161A (ja) * 1995-10-18 1997-05-02 Seiko Epson Corp 薄膜半導体装置およびその製造方法
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US8835271B2 (en) 2002-04-09 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US9666614B2 (en) 2002-04-09 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US11101299B2 (en) 2002-04-09 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US10854642B2 (en) 2002-04-09 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8946718B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8946717B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9105727B2 (en) 2002-04-09 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US10700106B2 (en) 2002-04-09 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9406806B2 (en) 2002-04-09 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US10083995B2 (en) 2002-04-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US10050065B2 (en) 2002-04-09 2018-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US10133139B2 (en) 2002-05-17 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US10527903B2 (en) 2002-05-17 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US9366930B2 (en) 2002-05-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device with capacitor elements
US11422423B2 (en) 2002-05-17 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2004119991A (ja) * 2003-12-12 2004-04-15 Semiconductor Energy Lab Co Ltd 半導体集積回路
JP2004153290A (ja) * 2003-12-12 2004-05-27 Semiconductor Energy Lab Co Ltd 半導体集積回路の作製方法
JP2007311827A (ja) * 2007-08-16 2007-11-29 Semiconductor Energy Lab Co Ltd 剥離方法

Also Published As

Publication number Publication date
JP3367618B2 (ja) 2003-01-14

Similar Documents

Publication Publication Date Title
KR0145458B1 (ko) Mis형 반도체 장치 제작방법
US5576231A (en) Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
US5620905A (en) Method of fabricating thin film semiconductor integrated circuit
EP0513590B1 (en) Thin-film transistor and method for manufacturing it
US7238558B2 (en) Semiconductor device and method of fabricating the same
US6388291B1 (en) Semiconductor integrated circuit and method for forming the same
JP3335757B2 (ja) 陽極酸化方法
JPH07106594A (ja) 半導体装置およびその作製方法
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
JP3367618B2 (ja) 薄膜トランジスタおよびその作製方法
US5904514A (en) Method for producing electrodes of semiconductor device
JP3452981B2 (ja) 半導体集積回路およびその作製方法
JP3695573B2 (ja) 半導体装置の作製方法
JP4197270B2 (ja) 半導体集積回路の作製方法
KR0185822B1 (ko) 반도체장치
JPH07153971A (ja) 半導体装置およびその作製方法
JP3695572B2 (ja) 半導体装置の作製方法
JPH07193247A (ja) 薄膜トランジスタ及びその製造方法
JPH07193252A (ja) 薄膜トランジスタ及びその製造方法
JP3963663B2 (ja) 半導体装置
JP3393834B2 (ja) 半導体装置の作製方法
JP3383280B2 (ja) 半導体装置の作製方法
JPH09237898A (ja) 多結晶半導体tft、その製造方法、及びtft基板
JPH06260500A (ja) 薄膜トランジスタの作製方法
JPH06314784A (ja) 薄膜トランジスタおよびその作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20091108

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20091108

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101108

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101108

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees