JP3695573B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP3695573B2
JP3695573B2 JP22010499A JP22010499A JP3695573B2 JP 3695573 B2 JP3695573 B2 JP 3695573B2 JP 22010499 A JP22010499 A JP 22010499A JP 22010499 A JP22010499 A JP 22010499A JP 3695573 B2 JP3695573 B2 JP 3695573B2
Authority
JP
Japan
Prior art keywords
film
region
thin film
island
ldd region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22010499A
Other languages
English (en)
Other versions
JP2000058860A (ja
Inventor
舜平 山崎
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP22010499A priority Critical patent/JP3695573B2/ja
Publication of JP2000058860A publication Critical patent/JP2000058860A/ja
Application granted granted Critical
Publication of JP3695573B2 publication Critical patent/JP3695573B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、金属(M)−絶縁物(I)−半導体(S)型半導体装置、いわゆるMIS型半導体装置(絶縁ゲイト型半導体装置ともいう)の作製方法に関する。MIS型半導体装置には、例えば、MOSトランジスタ、薄膜トランジスタ等が含まれる。
【0002】
【従来の技術】
従来、MIS型半導体装置は自己整合法(セルフアライン法)を用いて作製されてきた。この方法は半導体基板もしくは半導体被膜上にゲイト絶縁膜を介してゲイト配線(電極)を形成し、このゲイト配線をマスクとして、前記半導体基板もしくは半導体被膜中に不純物を導入するものである。不純物を導入する手段としては、熱拡散法、イオン注入法、プラズマドーピング法、レーザードーピング法が用いられる。このような手段によって、ゲイト電極との端部と不純物領域(ソース、ドレイン)の端部がほぼ一致し、ゲイト電極と不純物領域が重なるオーバーラップ状態(寄生容量の発生の原因)やゲイト電極と不純物領域が離れるオフセット状態(実効移動度の低下の原因)をなくすことができた。
【0003】
ただし、従来の工程では、不純物領域と、それに隣接し、ゲイト電極の下部にある活性領域(チャネル形成領域)のキャリヤ濃度の空間的変化が大きすぎて、著しく大きな電界を生じせしめ、特にゲイト電極に逆バイアス電圧を印加した場合のリーク電流(OFF電流)が増大するという問題があった。
この問題に対しては、本発明人らは、ゲイト電極と不純物領域とをわずかにオフセット状態とすることによって改善できることを見出した。そして、このオフセット状態を実現せしめるために、ゲイト電極を陽極酸化可能な材料によって形成し、陽極酸化の結果、生成された陽極酸化膜をもマスクとして不純物導入をおこなうことによって、一定の大きさのオフセット状態を再現性よく得ることを見出した。
【0004】
また、イオン注入法、プラズマドーピング法のごとき高速イオンを半導体基板もしくは半導体被膜に照射することによって不純物導入をおこなう方法においては、イオンの侵入した部分の半導体基板もしくは半導体被膜の結晶性が損なわれるため、結晶性を改善せしめること(活性化)が必要とされた。従来は、主として600℃以上の温度において熱的に結晶性の改善をおこなったが、近年にはプロセスの低温化が求められる傾向にあり、本発明人等は、レーザーもしくはそれと同等な強光を照射することによっても活性化をおこなえること、およびその量産性が優れていることをも示した。
【0005】
図2に示すのは、上記の思想に基づいた薄膜トランジスタの作製工程である。まず、基板201上に下地絶縁膜202を堆積し、さらに、島状の結晶性半導体領域203を形成し、これを覆って、ゲイト絶縁膜として機能する絶縁膜204を形成する。そして、陽極酸化可能な材料を用いてゲイト配線205を形成する。(図2(A))
【0006】
次に、ゲイト配線を陽極酸化し、ゲイト配線の表面に適当な厚さ、例えば、300nm以下、好ましくは250nm以下の陽極酸化物206を形成する。そして、この陽極酸化物をマスクとして、イオン注入法、イオンドーピング法等の手段によって、自己整合的に不純物(例えば、燐(P))を照射し、不純物領域207を形成する。(図2(B))
その後、上面からレーザー光等の強光を照射することによって不純物の導入された領域の活性化をおこなう。(図2(C))
最後に、層間絶縁物208を堆積し、不純物領域にコンタクトホールを形成して、これに接続する電極209を形成して、薄膜トランジスタが完成する。(図2(D))
【0007】
【発明が解決しようする課題】
図2には、Nチャネル型薄膜トランジスタを作製する例を示したが、同一基板上に、Nチャネル型薄膜トランジスタとPチャネル型薄膜トランジスタを作製することも行われている。
本発明は、同一基板上に、Nチャネル型薄膜トランジスタとPチャネル型薄膜トランジスタを作製した半導体装置に関するものであり、必要とされる特性に応じて、Nチャネル型薄膜トランジスタ及びPチャネル型薄膜トランジスタの構成を適正化することを目的とする。
また、上記図2を用いて説明した薄膜トランジスタの作製方法では、不純物領域と活性領域(ゲイト電極の直下の半導体領域で不純物領域に挟まれている)の境界(図2(C)において、Xで指示する)の物性が不安定であり、長時間の使用においてはリーク電流の増大等の問題が生じ、信頼性が低下することが明らかになった。すなわち、工程から明らかなように、活性領域は実質的に、最初から結晶性は変化しない。一方、活性領域に隣接する不純物領域は、最初、活性領域と同じ結晶性を有しているが、多量(〜1015cm-2)の不純物導入の過程で結晶性が破壊される。不純物領域は後のレーザー照射工程によって回復されるが、当初の結晶性と同じ状態を再現することは難しく、特に不純物領域の中でも活性領域に接する部分は、レーザー照射の際に影となる可能性が高く、十分な活性化がおこなえないことが明らかになった。
【0008】
すなわち、不純物領域と活性領域の結晶性が不連続であり、このためトラップ準位等が発生しやすい。特に不純物の導入方法として高速イオンを照射する方式を採用した場合には、不純物イオンが散乱によって、ゲイト電極部の下に回り込み、その部分の結晶性を破壊する。そして、このようなゲイト電極部の下の領域はゲイト電極部が影となってレーザー等によって活性化することが不可能であった。
【0009】
この活性化における問題点を解決する一つの方法は、裏面からレーザー等の光照射をおこなって、活性化することである。この方法では、ゲイト配線が影とならないので、活性領域と不純物領域の境界も十分に活性化される。しかし、この場合には基板材料が光を透過することが必要であり、当然のことながら、シリコンウェファー等を用いる場合には利用できない。また、多くのガラス基板は300nm以下の紫外光を透過することは難しいので、例えば、量産性に優れたKrFエキシマーレーザー(波長248nm)は利用できない。
前記活性化にかかる問題点を顧みて、本明細書においては、活性領域と不純物領域の結晶性の連続性を達成することによって、信頼性の高いMIS型半導体装置、例えば、MOSトランジスタや薄膜トランジスタを得ることを一つの課題としている。
【0010】
【課題を解決するための手段】
本発明の半導体装置の作製方法は、絶縁表面を有する基板上に、アクティブマトリクス回路、該アクティブマトリクス回路を駆動するためのドライバー、メモリー、及びCPUが設けられた半導体装置の作製方法であって、前記アクティブマトリクス回路は、LDD領域を有するNチャネル型薄膜トランジスタを有し、前記ドライバー、前記メモリー、及び前記CPUは、それぞれLDD領域を有するNチャネル型薄膜トランジスタ、及びLDD領域を有するPチャネル型薄膜トランジスタを有し、前記アクティブマトリクス回路のNチャネル型薄膜トランジスタと、前記ドライバー、前記メモリ、及び前記CPUのNチャネル型薄膜トランジスタ及びPチャネル型薄膜トランジスタの作製工程は前記絶縁表面を有する基板上に島状の半導体膜を形成し、島状の半導体膜上に、ゲイト絶縁膜となる絶縁膜を形成し、絶縁膜を介して島状の半導体膜上にゲイト電極を形成し、絶縁膜をエッチングし、島状の半導体膜の表面の一部を露出させ、所定の形状のゲイト絶縁膜を形成し、ゲイト絶縁膜及びゲイト電極をマスクにしたドーピングにより、島状の半導体膜にソース領域、ドレイン領域、及びLDD領域を形成することを有し、前記エッチングにおいて、ゲイト絶縁膜は、ゲイト電極の幅よりも幅が広い形状にされ、前記ドーピングにおいて、ゲイト絶縁膜を通じて島状の半導体膜に不純物を注入してLDD領域を形成することにより、LDD領域とソース領域との境界部、及びLDD領域とドレイン領域との境界部ゲイト絶縁膜の端部に一致させ、前記ドライバー、前記メモリー、及び前記CPUそれぞれにおいて、当該Nチャネル型薄膜トランジスタのLDD領域の幅は、当該Pチャネル型薄膜トランジスタのLDD領域の幅よりも大きいことを特徴とする。
【0011】
本発明の半導体装置の作製方法は、絶縁表面を有する基板上に、アクティブマトリクス回路、該アクティブマトリクス回路を駆動するためのドライバー、メモリー、及びCPUが設けられた半導体装置の作製方法であって、
前記アクティブマトリクス回路は、LDD領域を有するNチャネル型薄膜トランジスタを有し、
前記ドライバー、前記メモリー、及び前記CPUは、それぞれLDD領域を有するNチャネル型薄膜トランジスタ、及びLDD領域を有するPチャネル型薄膜トランジスタを有し、
前記アクティブマトリクス回路のNチャネル型薄膜トランジスタと、前記ドライバー、前記メモリ、及び前記CPUのNチャネル型薄膜トランジスタ及びPチャネル型薄膜トランジスタの作製工程は
前記絶縁表面を有する基板上に島状の半導体膜を形成し、
島状の半導体膜上に、ゲイト絶縁膜となる絶縁膜を形成し、
絶縁膜を介して島状の半導体膜上にゲイト電極を形成し、
絶縁膜をエッチングし、島状の半導体膜の表面の一部を露出させ、所定の形状のゲイト絶縁膜を形成し、
ゲイト絶縁膜及びゲイト電極をマスクにしたドーピングにより、島状の半導体膜にソース領域、ドレイン領域、及びLDD領域を形成することを有し、
前記エッチングにおいて、ゲイト絶縁膜は、ゲイト電極の幅よりも幅が広い形状にされ、
前記ドーピングにおいて、ゲイト絶縁膜を通じて島状の半導体膜に不純物を注入してLDD領域を形成することにより、LDD領域とソース領域との境界部、及びLDD領域とドレイン領域との境界部ゲイト絶縁膜の端部に一致させ
前記ドライバーにおいて、当該Nチャネル型薄膜トランジスタのチャネル長は、当該Pチャネル型薄膜トランジスタのチャネル長よりも大きく、
かつ、前記ドライバー、前記メモリー、及び前記CPUそれぞれにおいて、当該Nチャネル型薄膜トランジスタのLDD領域の幅は、当該Pチャネル型薄膜トランジスタのLDD領域の幅よりも大きいことを特徴とする。
【0012】
本発明の半導体装置の作製方法において、前記島状の半導体膜は、シリコン−ゲルマニウム合金膜、炭化珪素膜、ゲルマニウム膜、又はシリコン膜であることを特徴とする。
【0013】
本発明の半導体装置の作製方法において、前記島状の半導体膜は、結晶性シリコン膜であることを特徴とする。
【0014】
本発明の半導体装置の作製方法において、前記ゲイト電極は、アルミニウム、チタン、タンタル、シリコン、タングステンもしくはモリブデンの単体膜または合金膜を含むことを特徴とする。
【0015】
本発明の半導体装置の作製方法において、前記アクティブマトリクス回路のNチャネル型薄膜トランジスタのLDD領域の幅は、0.4μm乃至1μmであることを特徴とする。
【0016】
本発明の半導体装置における基板は、ガラス基板又は石英基板であることを特徴とする。
本明細書に記載されている技術は、レーザーもしくはフラッシュランプ等の強力な光源より発せられる光エネルギーを上面より不純物領域に照射してこれを活性化せしめる際に、不純物領域のみでなくそれに隣接する活性領域の一部、特に不純物領域と活性領域の境界部分にも光エネルギーを照射するものであり、かかる目的を遂行するために不純物導入の前もしくは後に、ゲイト電極部を構成する材料の一部を除去することによって、該境界部を照射される光に対して実質的に透明な状態とすることを特徴とする。
本明細書に記載されている技術は、結晶性の半導体基板もしくは半導体被膜上にゲイト絶縁膜として機能する絶縁被膜を形成したのち、陽極酸化可能な材料によってゲイト配線(ゲイト電極)を形成し、これを陽極酸化し、その表面に陽極酸化物(第1の陽極酸化物)を形成する工程と、このようにして陽極酸化可能な材料とその陽極酸化物よりなるゲイト電極部、あるいはゲイト電極部に由来するものをマスクとして自己整合的に不純物を半導体基板もしくは半導体被膜中に導入する工程と、前記不純物導入工程の前もしくは後で先に形成された第1の陽極酸化物の一部もしくは全部を除去して、不純物領域と活性領域の境界もしくはその近傍に光エネルギーが照射できる状態とし、この状態で光エネルギーを照射して、不純物領域の活性化をおこなう工程とを有する。
本明細書に記載されている技術は、さらに必要であれば、ゲイト電極を再び陽極酸化することによってその表面を絶縁性の高い陽極酸化物(第2の陽極酸化物)で被覆し、また、層間絶縁物等を設けて上部配線との容量結合を低下させる構造としてもよいことはいうまでもない。陽極酸化を使用するにおいては、通常は電解溶液を利用する湿式法を用いるが、その他に公知の減圧プラズマ中での方式(乾式法)を用いてもよいことはいうまでもない。さらに、湿式法によって得られる陽極酸化物としても、緻密で耐圧の高いバリヤ型であっても、多孔質で耐圧の低い多孔質型であってもよく、これらを適当に組み合わせてもよい。
本明細書に記載されている技術において、好ましい陽極酸化可能な材料として は、アルミニウム、チタン、タンタル、シリコン、タングステン、モリブテンである。これらの材料の単体もしくは合金を単層もしくは多層構造としてゲイト電極とするとよい。これらの材料にさらに微量の他の元素を加えてもよいことは言うまでもない。さらに陽極酸化以外の他の適切な酸化方法を用いて配線を酸化してもよいことは言うまでもない。
さらに、本明細書に記載されている技術において用いられる光エネルギーの源泉(ソース)としては、KrFレーザー(波長248nm)、XeClレーザー(308nm)、ArFレーザー(193nm)、XeFレーザー(353nm)等のエキシマーレーザーや、Nd:YAGレーザー(1064nm)およびその第2、第3、第4高調波、炭酸ガスレーザー、アルゴンイオンレーザー、銅蒸気レーザー等のコヒーレント光源、およびキセノンフラッシュランプ、クリプトンアークランプ、ハロゲンランプ等の非コヒーレント光源が適している。
本明細書に記載されている技術において、このような工程で得られたMIS型半導体装置は、上方から見たときに、不純物領域(ソース、ドレイン)の接合とゲイト電極部(ゲイト電極もしくはこれに付随している陽極酸化物を含む)が実質的に同一形状であり(相似形であること)、しかも、ゲイト電極(導伝面を境界とする。陽極酸化物等の付随物は含まない)と不純物領域がオフセット状態となっていることが特徴である。
また、第2の陽極酸化物等の酸化物を有しない場合にはゲイト電極の周囲には陽極酸化物がなく、かつ、不純物領域とゲイト電極がオフセット状態となっている。オフセットの幅は0.1〜0.5μmが好ましい。
本明細書に記載されている技術においては、第1の陽極酸化物を形成したのち、その一部を残存せしめ、これを挟んで上部配線を形成して、第1の陽極酸化物を絶縁材料とするキャパシタを構成することもできる。この場合にはMIS型半導体装置のゲイト電極として機能している部分のゲイト電極部における陽極酸化物の厚さとキャパシタ部分の酸化物の厚さが異なることがあり、それぞれの厚さはそれぞれの目的に応じて決定すればよい。
同様に、第2の陽極酸化物等の酸化物を形成する工程で、例えば、配線ごとに印加電圧を加減することによって同一基板上であっても陽極酸化物の厚さを変更することもできる。この場合にもゲイト電極部の陽極酸化物等の酸化物の厚さとキャパシタ(あるいは配線の交差する部分)の酸化物の厚さを異なるものとしてもよい。
【0017】
本明細書に記載された技術によって、低温プロセスによって作製されるMOSトランジスタ、薄膜トランジスタ等のMIS型半導体素子の信頼性を向上せしめることができた。具体的には、ソースを接地し、ドレインもしくはゲイトの一方もしくは双方に+20V以上、もしくは−20V以下の電位を加えた状態で10時間以上放置した場合でもトランジスタの特性には大きな影響はなかった。
【0018】
【実施例】
参考例1〕 図1に本参考例を示す。本参考例は絶縁基板上に薄膜トランジスタを形成するものである。基板101は、ガラス基板で、例えば、コーニング7059等の無アルカリガラス基板や石英基板等を使用できる。コストを考慮して、ここではコーニング7059基板を用いた。これに下地の酸化膜として酸化珪素膜102を堆積した。酸化珪素膜の堆積方法は、例えば、スパッタ法や化学的気相成長法(CVD法)を使用できる。ここでは、TEOS(テトラ・エトキシ・シラン)と酸素を材料ガスとして用いて、プラズマCVD法によって成膜をおこなった。基板温度は200〜400℃とした。この下地酸化珪素膜の厚さは、500〜2000Åとした。
【0019】
次いで、アモルファスシリコン膜を堆積し、これを島状にパターニングした。アモルファスシリコン膜の堆積方法としてはプラズマCVD法や減圧CVD法が用いられる。ここでは、モノシラン(SiH 4 )を材料ガスとして、プラズマCVD法によってアモルファスシリコン膜を堆積した。このアモルファスシリコン膜の厚さは200〜700Åとした。そして、これにレーザー光(KrFレーザー、波長248nm、パルス幅20nsec)を照射した。レーザー照射前には基板を真空中で0.1〜3時間、300〜550℃に加熱して、アモルファスシリコン膜に含有されている水素を放出させた。レーザーのエネルギー密度は250〜450mJ/cm 2 とした。また、レーザー照射時には、基板を250〜550℃に加熱した。この結果、アモルファスシリコン膜は結晶化し、結晶性シリコン膜となった。
【0020】
次いで、ゲイト絶縁膜として機能する酸化珪素膜104を厚さ800〜1200Å形成した。ここではその作製方法は下地酸化珪素膜102と同じ方法を採用した。さらに、陽極酸化可能な材料、例えば、アルミニウム、タンタル、チタン等の金属、シリコン等の半導体、窒化タンタル、窒化チタン等の導電性金属窒化物を用いてゲイト電極105を形成した。ここではタンタルを使用し、その厚さは2000〜10000Åとした。(図1(A))
【0021】
その後、ゲイト電極を陽極酸化し、その表面に厚さ1500〜2500Åの陽極酸化物(第1の陽極酸化物)106を形成した。陽極酸化は、1〜5%のクエン酸のエチレングリコール溶液中に基板を浸し、全てのゲイト配線を統合して、これを正極とし、一方、白金を負極として、印加する電圧を1〜5V/分で昇圧することによっておこなった。さらに、プラズマドーピング法によって、ボロン(B)もしくは燐(P)のイオンを照射して不純物領域107を形成した。イオンの加速エネルギーはゲイト絶縁膜104の厚さによって変更されるが、典型的にはゲイト絶縁膜が1000Åの場合には、ボロンでは50〜65keV、燐では60〜80keVが適していた。また、ドーズ量は2×10 14 cm -2 〜6×10 15 cm -2 が適していたが、ドーズ量が低いほど信頼性の高い素子が得られることが明らかになった。このように陽極酸化物が存在する状態で不純物の導入をおこなった結果、ゲイト電極(タンタル)と不純物領域はオフセットの状態となった。なお、図で示した不純物領域の範囲は名目的なもので、実際にはイオンの散乱等によって回り込みがあることはいうまでもない。(図1(B))
【0022】
さて、不純物ドーピングが終了した後、第1の陽極酸化物106のみをエッチングした。エッチングは、四フッ化炭素(CF 4 )と酸素のプラズマ雰囲気中でおこなった。四フッ化炭素(CF 4 )と酸素の比率(流量比)は、CF 4 /O 2 =3〜10とした。このような条件ではタンタルの陽極酸化物である五酸化二タンタルはエッチングされるが、酸化珪素はエッチングされない。このようにして、ゲイト配線105およびゲイト絶縁膜である酸化珪素膜104をエッチングすることなく、陽極酸化物106のみをエッチングすることができた。その結果、図1(C)に示すように不純物領域107とそれにはさまれた活性領域の境界(xと指示)が現れた。そして、このような状態でレーザー照射によって不純物領域の活性化をおこなった。レーザーはKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を使用し、レーザーのエネルギー密度は250〜450mJ/cm 2 とした。また、レーザー照射時には、基板を250〜550℃に加熱すると、より効果的に活性化できた。典型的には、燐がドープされたものでドーズ量が1×10 15 cm -2 、基板温度250℃、レーザーエネルギー300mJ/cm 2 で500〜1000Ω/□のシート抵抗が得られた。
【0023】
また、本参考例では不純物領域と活性領域の境界(xと指示)もレーザーによって照射されるので、従来の作製プロセスで問題となった境界の部分の劣化による信頼性の低下は著しく減少した。なお、本工程では露出されたゲイト配線にレーザー光が照射するので、配線表面は十分にレーザー光を反射するか、あるいは配線自体が十分な耐熱性を有していることが望まれる。タンタルは融点が3000℃以上であるので問題はなかったが、アルミニウムのごとき融点の低い材料をもちいる場合には注意が必要で、上面に耐熱材料を設ける等の工夫をすることが望まれる。(図1(C))
【0024】
その後、再びゲイト配線に電流を通じて陽極酸化をおこない、陽極酸化物(第2の陽極酸化物)108を厚さ1000〜2500Å形成した。この陽極酸化物108は導体面が後退することによって、薄膜トランジスタのオフセットの大きさを決定するとともに、上部配線との短絡を防止するためのものでもあるので、その目的に適切な厚さが選択される必要がある。もちろん、場合によってはこのような陽極酸化物を形成せずともよい。(図1(D))
最後に層間絶縁物として酸化珪素膜109を厚さ2000〜1000Å、例えばTEOSを材料ガスとしたプラズマCVD法によって形成し、これにコンタクトホールを穿って金属等の材料、例えば厚さ200Åの窒化チタンと厚さ5000Åのアルミニウムの多層膜からなる電極110を不純物領域に接続して、薄膜トランジスタが完成された。(図1(E))
【0025】
参考例2〕 図3および図4に本参考例を示す。図3は、図4(上面図)の一点鎖線での断面図である。まず、基板(コーニング7059)301上に下地の酸化珪素膜を形成し、さらに、アモルファスシリコン膜を厚さ1000〜1500Å形成した。そして、窒素もしくはアルゴン雰囲気において、600℃で24〜48時間アニールすることにより、アモルファスシリコンを結晶化せしめた。このようにして結晶性の島状シリコン302を形成した。さらに、ゲイト絶縁膜として機能する厚さ1000Åの酸化珪素膜303を堆積し、タンタルの配線(厚さ5000Å)304、305、306を形成した。(図3(A))
【0026】
そして、これらの配線304〜306に電流を通じ、その表面に厚さ2000〜2500Åの第1の陽極酸化物307、308、309を形成した。そして、このような処理がなされた配線をマスクとして、プラズマドーピング法によってシリコン膜302中に不純物を導入し、不純物領域310を形成した。(図3(B)および図4(A))
次に第1の陽極酸化物307〜309のみをエッチングして、配線の表面を露出させ、この状態でKrFエキシマーレーザー光を照射することによって活性化をおこなった。(図3(C))
【0027】
その後、配線306のうち、コンタクトホールを形成する部分にのみ厚さ1〜5μmのポリイミドの被膜311を設けた。ポリイミドとしては、パターニングの容易さから感光性のものが使用しやすい。(図3(D)および図4(B))
そして、この状態で配線304〜306に電流を通じ、厚さ2000〜2500Åの第2の陽極酸化物312、313、314を形成した。ただし、先にポリイミドが設けられた部分は陽極酸化されず、コンタクトホール315が残る。(図3(E))
【0028】
最後に層間絶縁物として厚さ2000〜5000Åの酸化珪素膜316を堆積し、コンタクトホールを形成した。また、配線305の一部(図4(C)の点線で囲まれた部分319)では層間絶縁物を全て除去して第2の陽極酸化物313を露出せしめた。そして、窒化タンタル(厚さ500Å)とアルミニウム(厚さ3500Å)の多層膜を用いた配線・電極317、318を形成し、回路を完成させた。このとき、配線318は319で配線305とキャパシタンスを構成し、さらに、コンタクト320で配線306に接続している。(図3(F)および図4(C))
【0029】
参考例3〕 図5に本参考例を示す。基板(コーニング7059)501上に下地の酸化珪素膜を形成し、さらに、アモルファスシリコン膜を厚さ1000〜1500Å形成した。そして、窒素もしくはアルゴン雰囲気において、600℃で24〜48時間アニールすることにより、アモルファスシリコンを結晶化せしめた。このようにして結晶性の島状シリコン502を形成した。さらに、ゲイト絶縁膜として機能する厚さ1000Åの酸化珪素膜503を堆積し、タンタルの配線(厚さ5000Å)504、505、506を形成した。(図5(A))
【0030】
そして、これらの配線を陽極酸化し、配線の側面および上面に厚さ500〜1500Åの陽極酸化物被膜507、508、509を形成した。そして、このように処理された配線をマスクとして、プラズマドーピング法によってシリコン膜502中に不純物を導入し、不純物領域510を形成した。(図5(B))
【0031】
次に陽極酸化物507〜509のみをエッチングして、不純物領域510と不純物領域に挟まれた活性領域の境界を露出させ、この状態でKrFエキシマーレーザー光を照射することによって活性化をおこなった。(図5(C))
その後、配線504を覆って、厚さ1〜5μmのポリイミドの被膜を設けた。ポリイミドとしては、パターニングの容易さから感光性のものが使用しやすい。(図5(D))
そして、この状態で配線504〜506に電流を通じ、厚さ2000〜2500Åの陽極酸化物513、514を形成した。ただし、配線504のうち先にポリイミドが設けられた部分512は陽極酸化されなかった。(図5(E))
【0032】
最後に層間絶縁物として厚さ2000〜5000Åの酸化珪素膜515を堆積し、不純物領域510にコンタクトホールを形成した。また、配線506の一部では層間絶縁物を全て除去して陽極酸化物514を露出せしめた。そして、窒化チタン(厚さ500Å)とアルミニウム(厚さ3500Å)の多層膜を用いた配線・電極516、517を形成し、回路を完成させた。このとき、配線517は518で配線506と陽極酸化物514を誘電体とするキャパシタを構成する。(図5(F))
【0033】
参考例4〕 図6に本参考例を示す。本参考例は絶縁基板上に薄膜トランジスタを形成するものである。基板601上に下地の酸化膜として酸化珪素膜602を堆積した。次いで、アモルファスシリコン膜を堆積し、これを島状にパターニングした。そして、これにレーザー光(KrFレーザー、波長248nm、パルス幅20nsec)を照射した。レーザー照射前には基板を真空中で0.1〜3時間、300〜550℃に加熱して、アモルファスシリコン膜に含有されている水素を放出させた。レーザーのエネルギー密度は250〜450mJ/cm2 とした。また、レーザー照射時には、基板を250〜550℃に加熱した。この結果、アモルファスシリコン膜は結晶化し、結晶性シリコン膜603となった。
【0034】
次いで、ゲイト絶縁膜として機能する酸化珪素膜604を厚さ800〜1200Å形成した。さらに、アルミニウムを用いてゲイト電極605を形成した。その厚さは2000〜10000Åとした。(図6(A))
その後、ゲイト電極を陽極酸化し、その表面に厚さ1500〜2500Åの陽極酸化物(第1の陽極酸化物)606を形成した。陽極酸化は、1〜5%の酒石酸酸のエチレングリコール溶液中に基板を浸し、全てのゲイト配線を統合して、これを正極とし、一方、白金を負極として、印加する電圧を1〜5V/分で昇圧することによっておこなった。さらに、プラズマドーピング法によって、ボロン(B)もしくは燐(P)のイオンを照射して不純物領域607を形成した。(図6(B))
【0035】
不純物ドーピングが終了した後、第1の陽極酸化物606のみをエッチングした。エッチングは、四フッ化炭素(CF 4 )と酸素のプラズマ雰囲気中でおこなった。四フッ化炭素(CF 4 )と酸素の比率(流量比)は、CF 4 /O 2 =3〜10とした。このような条件ではアルミニウムの陽極酸化物はエッチングされるが、酸化珪素はエッチングされない。このようにして、ゲイト配線605およびゲイト絶縁膜である酸化珪素膜604をエッチングすることなく、陽極酸化物606のみをエッチングすることができた。このエッチング工程によって陽極酸化物の厚さを減らし、500〜1500Å(陽極酸化物608)とした。
【0036】
その結果、図6(C)に示すように不純物領域607とそれにはさまれた活性領域の境界(xと指示)が現れた。そして、このような状態でレーザー照射によって不純物領域の活性化をおこなった。レーザーはKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を使用し、レーザーのエネルギー密度は250〜450mJ/cm2 とした。また、レーザー照射時には、基板を250〜550℃に加熱すると、より効果的に活性化できた。本参考例では不純物領域と活性領域の境界(xと指示)もレーザーによって照射されるので、従来の作製プロセスで問題となった境界の部分の劣化による信頼性の低下は著しく減少した。(図6(C))
【0037】
その後、再びゲイト配線に電流を通じて陽極酸化をおこない、陽極酸化物(第2の陽極酸化物)609を厚さ2000〜3000Åとした。この陽極酸化物609の厚さは、陽極酸化の際の導体面の後退によって薄膜トランジスタのオフセットの大きさを決定すると同時に、上部配線との短絡を防止する効果を有するので、その目的に適切な厚さが選択されればよく、場合によってはこのような陽極酸化物を形成せずともよい。(図6(D))
【0038】
最後に層間絶縁物として酸化珪素膜610を厚さ2000〜1000Å形成し、これにコンタクトホールを穿って厚さ200Åの窒化チタンと厚さ5000Åのアルミニウムの多層膜からなる電極611を不純物領域に接続して、薄膜トランジスタが完成された。(図6(E))
【0039】
参考例5〕 本参考例は、陽極酸化物として、多孔質のものと、バリヤ型のものとの2種類を組み合わせる例を示す。すなわち、本参考例では、ゲイト電極の側面に、比較的低い電圧で形成される多孔質の陽極酸化物を、0.2μm以上、好ましくは0.5μm以上形成し、一方、ゲイト電極の上面には、絶縁性の良好なバリヤ型の陽極酸化物を形成する。
【0040】
多孔性の陽極酸化物は、3〜20%のクエン酸もしくはシュウ酸、燐酸、クロム酸、硫酸等の水溶液中において、陽極酸化をおこなうことによって得られる。一方、バリヤ型の陽極酸化物は、3〜10%の酒石酸、硼酸、硝酸等のエチレングリコール溶液等の有機溶媒を用いて陽極酸化をおこなうことによって得られる。ゲイト電極の上面に形成されるバリヤ型の陽極酸化物は、可能な限り(上部配線との絶縁性が保たれる限り)薄い方が好ましく、0.2μm以下、好ましくは0.1μm以下が望まれる。
【0041】
このように、2種類の陽極酸化物を形成するには、ゲイト電極の上面にマスク材を形成し、この状態で最初に多孔質の陽極酸化物を形成し、続いて、マスク材を除去して、ゲイト電極の上面を中心としてバリヤ型の陽極酸化物を形成すればよい。このような目的に用いるマスク材としては、陽極酸化の電圧に耐えることが必要で、例えば、ポリイミド等が適している。特に、フォトニース(感光性ポリイミド)やAZ1350等の感光性の材料であれば、ゲイト電極のパターニング時にこのマスク材を用いて、パターニングすればよい。また、通常のフォトリソグラフィー工程で用いられるフォトレジスト(例えば、東京応化製、OFPR800/30cp)等では、絶縁性が不十分であるので、多孔質陽極酸化をおこなっていると、次第にレジストが剥離するという欠点があるが、これを解決するには、レジストの塗布前に、バリヤ型陽極酸化の条件で、厚さ50〜1000Åの酸化物被膜を形成しておけばよい。
【0042】
図7に本参考例の作製工程の断面図を示す。まず、基板(コーニング7059)701上にスパッタリング法によって厚さ2000Åの酸化珪素の下地膜702を形成した。さらに、プラズマCVD法によって、厚さ200〜1000Å、例えば500Åの真性(I型)のアモルファスシリコン膜を堆積し、これをパターニング、エッチングして、島状シリコン領域703を形成し、レーザー光(KrFエキシマーレーザー)を照射して、結晶化させた。さらに、スパッタリング法によって厚さ1000Åの酸化珪素膜704をゲイト絶縁膜として堆積した。
【0043】
引き続いて、スパッタリング法によって、厚さ3000〜8000Å、例えば4000Åのアルミニウム膜(0.1〜0.3重量%のスカンジウムを含む)を堆積した。そして、基板を、3%の酒石酸をアンモニアによって中和し、pH≒7としたエチレングルコール溶液中に浸し、10〜30Vの電圧を印加することによって、アルミニウム膜の表面に厚さ100〜400Åの薄い陽極酸化物を形成した。そして、このように処理したアルミニウム膜上に、スピンコート法によって厚さ1μm程度のフォトレジスト(例えば、東京応化製、OFPR800/30cp)を形成した。そして、公知のフォトリソグラフィー法によって、ゲイト電極705を形成した。ゲイト電極上には、フォトレジストのマスク706が残存する。フォトレジストの代わりに、例えば、東レ製UR3800のような感光性ポリイミド(フォトニース)を用いても同様な効果が得られる。(図7(A))
【0044】
次に、基板を10%クエン酸水溶液に浸漬し、5〜50V、例えば8Vの定電圧で10〜500分、例えば200分陽極酸化をおこなうことによって、厚さ約5000Åの多孔質の陽極酸化物707を±200Å以下の精度でゲイト電極の側面に形成することができた。ゲイト電極の上面にはマスク材706が存在していたので、陽極酸化はほとんど進行しなかった。(図7(B))
【0045】
次に、マスク材を除去して、ゲイト電極上面を露出させ、3%酒石酸のエチレングリコール溶液(アンモニアで中性にpH調整したもの)中に基板を浸漬し、これに電流を流して、1〜5V/分、例えば4V/分で電圧を100Vまで上昇させて、陽極酸化をおこなった。この際には、ゲイト電極上面のみならず、ゲイト電極側面も陽極酸化されて、緻密なバリヤ型陽極酸化物708が厚さ1000Å形成された。この陽極酸化物の耐圧は50V以上であった。(図7(C))
【0046】
次に、ドライエッチング法によって、酸化珪素膜704をエッチングした。このエッチングにおいては、等方性エッチングのプラズマモードでも、あるいは異方性エッチングの反応性イオンエッチングモードでもよい。ただし、珪素と酸化珪素の選択比を十分に大きくすることによって、シリコン領域703を深くエッチングしないようにすることが重要である。例えば、エッチングガスとしてCF 4 を使用すれば陽極酸化物707および708はエッチングされず、酸化珪素膜のみがエッチングされる。また、陽極酸化物の下の酸化珪素膜はエッチングされずにゲイト絶縁膜710として残った。
そして、プラズマドーピング法によって、シリコン領域703に、ゲイト電極705および側面の多孔質陽極酸化物707をマスクとして不純物(燐)を注入した。ドーピングガスとして、フォスフィン(PH 3 )を用い、加速電圧を5〜30kV、例えば10kVとした。ドーズ量は1×10 14 〜8×10 15 cm -2 、例えば、2×10 15 cm -2 とした。この結果、N型の不純物領域709が形成された。(図7(D))
【0047】
次に、燐酸、燐酸、酢酸、硝酸の混酸を用いて多孔質陽極酸化物707をエッチングし、バリヤ型陽極酸化物708を露出させた。そして、上面からレーザー光を照射して、レーザーアニールをおこない、ドーピングされた不純物を活性化した。レーザー照射においては、ドーピングされた不純物領域とドーピングされていない領域の境界711にもレーザー光が照射される。(図7(E))
レーザーのエネルギー密度は100〜400mJ/cm2 、例えば、150mJ/cm2 とし、2〜10ショット、例えば2ショット照射した。レーザー照射時には基板を200〜300℃、例えば250℃に加熱してもよい。本参考例では、レーザー照射の際に、シリコン領域の表面が露出されるので、レーザーのエネルギー密度は、やや低い方が望ましい。
【0048】
続いて、厚さ6000Åの酸化珪素膜712を層間絶縁物としてプラズマCVD法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってTFTのソース領域、ドレイン領域の電極・配線713を形成した。最後に、1気圧の水素雰囲気で350℃、30分のアニールをおこなった。以上の工程によって薄膜トランジスタが完成した。なお、本参考例ではオフセット幅xは、多孔質陽極酸化物の幅5000Åに、バリヤ型陽極酸化物の厚さ1000Åを加えた約6000Åであった。(図7(F))
参考例では、陽極酸化の際にゲイト絶縁膜に過大な電圧が印加されないため、ゲイト絶縁膜の界面準位密度が小さく、そのため、TFTのサブスレシュホールド特性(S値)が極めて小さく、この結果、ON/OFF特性の立ち上がりが急峻な特性が得られた。
【0049】
〔実施例〕 図8に本実施例の作製工程の断面図を示す。まず、基板(コーニング7059)801上に厚さ2000Åの酸化珪素の下地膜802と厚さ200〜1500Å、例えば800Åの真性(I型)の結晶性シリコンの島状領域803、および島状シリコン領域を覆って、厚さ1000Åの酸化珪素膜804を形成した。
引き続いて、スパッタリング法によって、厚さ3000〜8000Å、例えば6000Åのアルミニウム膜(0.1〜0.3重量%のスカンジウムを含む)を堆積した。そして、参考例5と同様にして、アルミニウム膜の表面に厚さ100〜400Åの薄い陽極酸化物を形成した。そして、このように処理したアルミニウム膜上に、スピンコート法によって厚さ1μm程度のフォトレジストを形成した。そして、公知のフォトリソグラフィー法によって、ゲイト電極805を形成した。ゲイト電極上には、フォトレジストのマスク806が残存する。(図8(A))
【0050】
次に、基板を10%シュウ酸水溶液に浸漬し、5〜50V、例えば8Vの定電圧で10〜500分、例えば200分陽極酸化をおこなうことによって、厚さ約5000Åの多孔質の陽極酸化物807をゲイト電極の側面に形成した。ゲイト電極の上面にはマスク材806が存在していたので、陽極酸化はほとんど進行しなかった。(図8(B))
次に、マスク材を除去して、ゲイト電極上面を露出させ、3%酒石酸のエチレングリコール溶液(アンモニアで中性にpH調整したもの)中に基板を浸漬し、これに電流を流して、1〜5V/分、例えば4V/分で電圧を100Vまで上昇させて、陽極酸化をおこなった。この際には、ゲイト電極上面と側面が陽極酸化されて、緻密なバリヤ型陽極酸化物808が厚さ1000Å形成された。この陽極酸化物の耐圧は50V以上であった。
【0051】
次に、ドライエッチング法によって、酸化珪素膜804をエッチングした。このエッチングにおいては、陽極酸化物807および808はエッチングされず、酸化珪素膜のみがエッチングされた。また、陽極酸化物の下の酸化珪素膜はエッチングされずにゲイト絶縁膜809として残った。(図8(C))
次に、燐酸、燐酸、酢酸、硝酸の混酸を用いて多孔質陽極酸化物807をエッチングし、無孔質陽極酸化物808を露出させた。そして、プラズマドーピング法によって、シリコン領域803にゲイト電極805および側面の多孔質陽極酸化物807によって画定されたゲイト絶縁膜809をマスクとして不純物(燐)を注入した。ドーピングガスとして、フォスフィン(PH 3 )を用い、加速電圧を5〜30kV、例えば10kVとした。ドーズ量は1×10 14 〜8×10 15 cm -2 、例えば、2×10 15 cm -2 とした。
【0052】
このドーピング工程においては、ゲイト絶縁膜809で被覆されていない領域810には高濃度の燐が注入されたが、ゲイト絶縁膜809で表面の覆われた領域811においては、ゲイト絶縁膜が障害となって、ドーピング量は少なく、本実施例では、領域810の0.1〜5%の不純物しか注入されなかった。この結果、N型の高濃度不純物領域810および低濃度不純物領域811が形成された。(図8(D))
【0053】
その後、上面からレーザー光を照射して、レーザーアニールをおこない、ドーピングされた不純物を活性化した。この場合には、低濃度不純物領域811と活性領域の境界に十分にレーザー光が照射されるとは言いがたい。しかしながら、低濃度不純物領域811へのドーピング量は上述のように微量であるので、シリコン結晶に対するダメージも小さく、したがって、レーザー照射による結晶性改善の必要はそれほど大きくない。
これに対し、高濃度不純物領域810と低濃度不純物領域811の境界は十分にレーザー照射がなされる必要がある。というのも、高濃度不純物領域811には多量の不純物イオンが導入されているために、結晶欠陥も大きいからである。本実施例に関しては、図から明らかなように境界部にもレーザー光が透過するような構造となっている。(図8(E))
【0054】
続いて、厚さ6000Åの酸化珪素膜812を層間絶縁物としてプラズマCVD法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってTFTのソース領域、ドレイン領域の電極・配線813を形成した。最後に、1気圧の水素雰囲気で350℃、30分のアニールをおこなった。以上の工程によって薄膜トランジスタが完成した。(図8(F))
【0055】
本実施例では、いわゆる低濃度ドレイン(LDD)構造と同じ構造を得ることができた。LDD構造はホットキャリヤによる劣化を抑制するうえで有効であることが示されているが、本実施例で作製したTFTでも同じ効果が得られた。しかしながら、公知のLDDを得るプロセスに比較すると、本実施例では1回のドーピング工程によって、LDDが得られることに特徴がある。また、本実施例では多孔質陽極酸化物807によって画定されたゲイト絶縁膜809を利用することによって高濃度不純物領域810が画定されていることに特徴がある。すなわち、多孔質陽極酸化物807によって、間接的に不純物領域が画定されるのである。そして、本実施例で明らかなように、LDD領域の幅xは、実質的に多孔質陽極酸化物の幅によって決定される。
【0056】
本実施例、あるいは先の参考例5で示したTFTの作製方法を用いて、より高度な集積化を実行することができる。そして、その際には、TFTの必要とされる特性に応じてオフセット領域あるいはLDD領域の幅xを変化させるとより都合がよい。図9には、1枚のガラス基板上にディスプレーから、CPU、メモリーまで搭載した集積回路を用いた電気光学システムののブロック図を示す。
【0057】
ここで、入力ポートとは、外部から入力された信号を読み取り、画像用信号に変換する。補正メモリーは、アクティブマトリクスパネルの特性に合わせて入力信号等を補正するためのパネルに固有のメモリーである。特に、この補正メモリーは、各画素固有の情報を不揮発性メモリー内に有し、個別に補正するためのものである。すなわち、電気光学装置の画素に点欠陥のある場合には、その点の周囲の画素にそれに合わせて補正した信号を送り、点欠陥をカバーし、欠陥を目立たなくする。または、画素が周囲の画素に比べて暗い場合には、その画素により大きな信号を送って、周囲の画素同じ明るさとなるようにするものである。
CPUとメモリーは通常のコンピュータのものと同様で、特にメモリーは各画素に対応した画像メモリーをRAMとして持っている。また、画像情報に応じて、基板を裏面から照射するバックライトを変化させることもできる。
【0058】
そして、これらの回路のそれぞれに適したオフセット領域あるいはLDD領域の幅を得るために、3〜10系統の配線を形成し、個々に陽極酸化条件を変えられるようにすればよい。典型的には、アクティブマトリクス回路のTFT(91)においては、チャネル長が10μmで、LDD領域の幅は0.4〜1μm、例えば、0.6μm。ドライバーにおいては、Nチャネル型TFTで、チャネル長8μm、チャネル幅200μmとし、LDD領域の幅は0.2〜0.3μm、例えば、0.25μm。同じくPチャネル型TFTにおいては、チャネル長5μm、チャネル幅500μmとし、LDD領域の幅は0〜0.2μm、例えば、0.1μm。デコーダーにおいては、Nチャネル型TFTで、チャネル長8μm、チャネル幅10μmとし、LDD領域の幅は0.3〜0.4μm、例えば、0.35μm。同じくPチャネル型TFTにおいては、チャネル長5μm、チャネル幅10μmとし、LDD領域の幅は0〜0.2μm、例えば、0.1μmとすればよい。さらに、図9における、CPU、入力ポート、補正メモリー、メモリーのNTFT、PTFTは高周波動作、低消費電力用のデコーダーと同様にLDD領域の幅を最適化すればよい。かくして、電気光学装置94を絶縁表面を有する同一基板上に形成することができた。
【0059】
【発明の効果】
本発明の半導体装置の作製方法によれば、ゲイト絶縁膜およびゲイト電極をマスクにしたドーピング工程により、ドライバー、メモリー及びCPUのNTFT、PTFTについて、LDD領域の幅を異ならせ、最適化することができる。
実施例は薄膜トランジスタが中心であったが、いまでもなく、本発明の効果は、単結晶半導体基板上に作製されるMIS型半導体装置でも同じく得られるものであり、また、半導体材料に関しても、実施例で取り上げたシリコン以外にも、シリコン−ゲルマニウム合金、炭化珪素、ゲルマニウム、セレン化カドミウム、硫化カドミウム、砒化ガリウム等においても同等な効果が得られる。
以上のように、本発明は工業上有益な発明である。
【図面の簡単な説明】
【図1】 本発明の参考例を示す。(参考例1、断面図)
【図2】 従来の技術の参考例を示す。(断面図)
【図3】 本発明の参考例を示す。(参考例2、断面図)
【図4】 本発明の参考例を示す。(参考例2、上面図)
【図5】 本発明の参考例を示す。(参考例3、断面図)
【図6】 本発明の参考例を示す。(参考例4、断面図)
【図7】 本発明の参考例を示す。(参考例5、断面図)
【図8】 本発明の実施例を示す。(実施例、断面図)
【図9】 集積化された回路のブロック図を示す。(実施例)
【符号の説明】
101・・・基板
102・・・下地絶縁膜
103・・・島状半導体領域
104・・・ゲイト絶縁膜
105・・・ゲイト配線(ゲイト電極)
106・・・第1の陽極酸化物
107・・・不純物領域
108・・・第2の陽極酸化物
109・・・層間絶縁物
110・・・電極(配線)

Claims (7)

  1. 絶縁表面を有する基板上に、アクティブマトリクス回路、該アクティブマトリクス回路を駆動するためのドライバー、メモリー、及びCPUが設けられた半導体装置の作製方法であって、
    前記アクティブマトリクス回路は、LDD領域を有するNチャネル型薄膜トランジスタを有し、
    前記ドライバー、前記メモリー、及び前記CPUは、それぞれLDD領域を有するNチャネル型薄膜トランジスタ、及びLDD領域を有するPチャネル型薄膜トランジスタを有し、
    前記アクティブマトリクス回路のNチャネル型薄膜トランジスタと、前記ドライバー、前記メモリ、及び前記CPUのNチャネル型薄膜トランジスタ及びPチャネル型薄膜トランジスタの作製工程は
    前記絶縁表面を有する基板上に島状の半導体膜を形成し、
    島状の半導体膜上に、ゲイト絶縁膜となる絶縁膜を形成し、
    絶縁膜を介して島状の半導体膜上にゲイト電極を形成し、
    絶縁膜をエッチングし、島状の半導体膜の表面の一部を露出させ、所定の形状のゲイト絶縁膜を形成し、
    ゲイト絶縁膜及びゲイト電極をマスクにしたドーピングにより、島状の半導体膜にソース領域、ドレイン領域、及びLDD領域を形成することを有し、
    前記エッチングにおいて、ゲイト絶縁膜は、ゲイト電極の幅よりも幅が広い形状にされ、
    前記ドーピングにおいて、ゲイト絶縁膜を通じて島状の半導体膜に不純物を注入してLDD領域を形成することにより、LDD領域とソース領域との境界部、及びLDD領域とドレイン領域との境界部ゲイト絶縁膜の端部に一致させ
    前記ドライバー、前記メモリー、及び前記CPUそれぞれにおいて、当該Nチャネル型薄膜トランジスタのLDD領域の幅は、当該Pチャネル型薄膜トランジスタのLDD領域の幅よりも大きいことを特徴とする半導体装置の作製方法
  2. 絶縁表面を有する基板上に、アクティブマトリクス回路、該アクティブマトリクス回路を駆動するためのドライバー、メモリー、及びCPUが設けられた半導体装置の作製方法であって、
    前記アクティブマトリクス回路は、LDD領域を有するNチャネル型薄膜トランジスタを有し、
    前記ドライバー、前記メモリー、及び前記CPUは、それぞれLDD領域を有するNチャネル型薄膜トランジスタ、及びLDD領域を有するPチャネル型薄膜トランジスタを有し、
    前記アクティブマトリクス回路のNチャネル型薄膜トランジスタと、前記ドライバー、前記メモリ、及び前記CPUのNチャネル型薄膜トランジスタ及びPチャネル型薄膜トランジスタの作製工程は
    前記絶縁表面を有する基板上に島状の半導体膜を形成し、
    島状の半導体膜上に、ゲイト絶縁膜となる絶縁膜を形成し、
    絶縁膜を介して島状の半導体膜上にゲイト電極を形成し、
    絶縁膜をエッチングし、島状の半導体膜の表面の一部を露出させ、所定の形状のゲイト絶縁膜を形成し、
    ゲイト絶縁膜及びゲイト電極をマスクにしたドーピングにより、島状の半導体膜にソース領域、ドレイン領域、及びLDD領域を形成することを有し、
    前記エッチングにおいて、ゲイト絶縁膜は、ゲイト電極の幅よりも幅が広い形状にされ、
    前記ドーピングにおいて、ゲイト絶縁膜を通じて島状の半導体膜に不純物を注入してL DD領域を形成することにより、LDD領域とソース領域との境界部、及びLDD領域とドレイン領域との境界部ゲイト絶縁膜の端部に一致させ
    前記ドライバーにおいて、当該Nチャネル型薄膜トランジスタのチャネル長は、当該Pチャネル型薄膜トランジスタのチャネル長よりも大きく、
    かつ、前記ドライバー、前記メモリー、及び前記CPUそれぞれにおいて、当該Nチャネル型薄膜トランジスタのLDD領域の幅は、当該Pチャネル型薄膜トランジスタのLDD領域の幅よりも大きいことを特徴とする半導体装置の作製方法
  3. 請求項1又は請求項2において、前記島状の半導体膜は、シリコン−ゲルマニウム合金膜、炭化珪素膜、ゲルマニウム膜又はシリコン膜であることを特徴とする半導体装置の作製方法
  4. 請求項1又は請求項2において、前記島状の半導体膜は、結晶性シリコン膜であることを特徴とする半導体装置の作製方法
  5. 請求項1乃至請求項4のいずれか一項において、前記ゲイト電極は、アルミニウム、チタン、タンタル、シリコン、タングステンもしくはモリブデンの単体膜または合金膜を含むことを特徴とする半導体装置の作製方法
  6. 請求項1乃至請求項5のいずれか一項において、前記アクティブマトリクス回路のNチャネル型薄膜トランジスタのLDD領域の幅は、0.4μm乃至1μmであることを特徴とする半導体装置の作製方法
  7. 請求項1乃至請求項6のいずれか一項において、前記基板は、ガラス基板又は石英基板であることを特徴とする半導体装置の作製方法
JP22010499A 1993-01-18 1999-08-03 半導体装置の作製方法 Expired - Fee Related JP3695573B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22010499A JP3695573B2 (ja) 1993-01-18 1999-08-03 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2328793 1993-01-18
JP5-23287 1993-01-18
JP22010499A JP3695573B2 (ja) 1993-01-18 1999-08-03 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP32311793A Division JP3437863B2 (ja) 1993-01-18 1993-11-29 Mis型半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2000058860A JP2000058860A (ja) 2000-02-25
JP3695573B2 true JP3695573B2 (ja) 2005-09-14

Family

ID=26360617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22010499A Expired - Fee Related JP3695573B2 (ja) 1993-01-18 1999-08-03 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP3695573B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825820B2 (en) 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP4906022B2 (ja) * 2000-08-10 2012-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型el表示装置及び電子機器
US6770518B2 (en) 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
CN111627803B (zh) * 2020-06-11 2022-08-09 上海华虹宏力半导体制造有限公司 器件测试结构及其制造方法和测试方法

Also Published As

Publication number Publication date
JP2000058860A (ja) 2000-02-25

Similar Documents

Publication Publication Date Title
JP3437863B2 (ja) Mis型半導体装置の作製方法
KR100320789B1 (ko) 반도체장치
US5620905A (en) Method of fabricating thin film semiconductor integrated circuit
JPH07106594A (ja) 半導体装置およびその作製方法
JPH06338612A (ja) 薄膜トランジスタおよびその作製方法
JP3452981B2 (ja) 半導体集積回路およびその作製方法
JP3695573B2 (ja) 半導体装置の作製方法
JP2001189462A (ja) 半導体装置の作製方法
JPH1050609A (ja) 薄膜状半導体装置の作製方法
JP3695572B2 (ja) 半導体装置の作製方法
JP3431653B2 (ja) Mis型半導体装置の作製方法
JP3117872B2 (ja) 薄膜半導体集積回路の作製方法
JP4197270B2 (ja) 半導体集積回路の作製方法
KR0185822B1 (ko) 반도체장치
JP3357321B2 (ja) 半導体装置の作製方法
JP2000068522A (ja) Mis型半導体装置
JP3357337B2 (ja) 集積回路
JP2000058858A (ja) Mis型半導体装置
JP4000118B2 (ja) 半導体装置の作製方法
JP3431857B2 (ja) 半導体装置の作製方法
JP3963663B2 (ja) 半導体装置
JP3355137B2 (ja) 半導体装置の作製方法
JP2001203363A (ja) 半導体装置
JP2001196596A (ja) 半導体装置
JPH11154750A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050622

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130708

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130708

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees