JP2001203363A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001203363A
JP2001203363A JP2000361847A JP2000361847A JP2001203363A JP 2001203363 A JP2001203363 A JP 2001203363A JP 2000361847 A JP2000361847 A JP 2000361847A JP 2000361847 A JP2000361847 A JP 2000361847A JP 2001203363 A JP2001203363 A JP 2001203363A
Authority
JP
Japan
Prior art keywords
film
gate
silicon
region
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000361847A
Other languages
English (en)
Other versions
JP3612486B2 (ja
Inventor
Yasuhiko Takemura
保彦 竹村
Toshimitsu Konuma
利光 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000361847A priority Critical patent/JP3612486B2/ja
Publication of JP2001203363A publication Critical patent/JP2001203363A/ja
Application granted granted Critical
Publication of JP3612486B2 publication Critical patent/JP3612486B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課 題】 薄膜トランジスタと補助容量とを有する半
導体装置。 【解決手段】 前記半導体装置は、ゲイト電極、ゲイト
絶縁膜、及びP型またはN型の導電型を有する半導体膜
からなる薄膜トランジスタと、前記半導体膜を一方の電
極とし、ゲイト配線を他方の電極とした補助容量とから
構成されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、絶縁表面上に形成され
た薄膜トランジスタを有する半導体集積回路を構成する
半導体装置に関するものである。本発明において、絶縁
表面とは、絶縁基板や、その上に形成された絶縁被膜、
あるいは半導体や金属材料上に形成された絶縁被膜のこ
とである。本発明は、特に、アルミニウムを主成分とす
る金属材料をゲイト電極・配線材料として用いた集積回
路で、液晶ディスプレー等に用いられるアクティブマト
リクス回路等の半導体集積回路を含む半導体装置に関す
る。
【0002】
【従来の技術】従来、薄膜トランジスタ(TFT)は、
単結晶半導体集積回路技術を援用して、自己整合法(セ
ルフアライン法)を用いて作製されてきた。この方法
は、半導体被膜上にゲイト絶縁膜を介してゲイト電極を
形成し、このゲイト電極をマスクとして、前記半導体被
膜中に不純物を導入するものである。不純物を導入する
手段としては、熱拡散法、イオン注入法、プラズマドー
ピング法、レーザードーピング法が用いられる。
【0003】従来、TFTは、ゲイト電極材料として、
単結晶半導体集積回路技術を援用して、ドーピングによ
って導電率を高めたシリコンを用いていた。これは耐熱
性が高く、高温処理をおこなう場合には理想的な材料で
あった。しかしながら、近年になると、シリコンゲイト
を用いることが適切でないことが明らかになった。第1
は、導電率が低いということである。これは、それまで
比較的、小さな面積のデバイスにおいては目立たなかっ
たが、液晶ディスプレーが大型化するにつれて、アクテ
ィブマトリクス回路も大型化し、しかも、デザインルー
ル(ゲイト配線の幅)が据え置かれたために、顕著にな
った。
【0004】第2は基板材料に関連する問題で、デバイ
スの大型化に伴って、用いられる基板材料が石英やシリ
コンウェハーのような耐熱性の高い高価な材料ではな
く、コーニング社の7059番ガラスやNHテクノグラ
ス社のNA−35、NA−45等の硼珪酸ガラスのよう
に、安価だが耐熱性に劣る低廉な材料を用いる必要が生
じた。シリコンゲイトの形成には少なくとも650℃以
上の熱処理が必要であるので、このような材料を基板と
することは適切ではなかった。
【0005】このような問題から、シリコンゲイトに代
えてアルミニウムゲイトを用いることが必要とされた。
この場合、純粋なアルミニウムを用いてもよいが、耐熱
性が極端に劣るために、通常はシリコンや銅、スカンジ
ウム(Sc)等の材料が微量添加される。それでも、ア
ルミニウムは耐熱性の点で問題があるので、例えば、イ
オン注入等の加速したイオンを利用したドーピング工程
の後の不純物の活性化には熱アニールを用いることはで
きず、レーザー照射のような光アニールが用いられた。
その際も、アルミニウムゲイトが光照射によって、ダメ
ージを受けないように照射する光の強度等は大きな制約
が課せられた。
【0006】鏡面を有するアルミニウム自体は紫外線か
ら赤外線まで、広い波長域にわたって、光を反射するの
であるが、例えば、フラッシュランプ・アニールでは、
光照射の持続時間が長いため、シリコン膜等に吸収され
た光によってシリコン膜が昇温し、それが熱伝導によっ
てアルミニウムに伝わり、アルミニウムが溶融・変形す
るので適切でなかった。レーザー・アニールでも、連続
発振のレーザー光を照射する方式でも同様の問題が生じ
た。極めて短いパルス発振のレーザーを照射する場合に
はシリコン膜に吸収された光はシリコン膜のアニールの
みに使用され、アルミニウムは昇温せず、利用すること
ができた。
【0007】図4に示すのは、上記の思想に基づいたア
ルミニウムゲイトを有する薄膜トランジスタの作製工程
である。まず、基板401上に下地絶縁膜402を堆積
し、さらに、島状の結晶性半導体領域403、404を
形成する。そして、これを覆って、ゲイト絶縁膜として
機能する絶縁膜405を形成する。(図4(A))
【0008】そして、アルミニウムを主成分とする材料
を用いてゲイト電極・配線406、407を形成する。
(図4(B)) 次に、ゲイト電極・配線406、407をマスクとし
て、イオン注入法、イオンドーピング法等の手段によっ
て、自己整合的に不純物(例えば、燐(P)や硼素
(B))を注入し、不純物領域408、409を形成す
る。ここでは、不純物領域408には燐が注入され、同
408には硼素が注入されるので、前者はN型、後者は
P型になるとする。(図4(C))
【0009】その後、上面からパルスレーザー光を照射
することによって不純物の導入された領域の活性化をお
こなう。(図4(D)) 最後に、層間絶縁物411を堆積し、各不純物領域にコ
ンタクトホールを形成して、これに接続する電極・配線
412〜416を形成して、薄膜トランジスタが完成す
る。(図4(E))
【0010】
【発明が解決しようする課題】しかしながら、上記に示
した方法では、不純物領域とチャネル形成領域(ゲイト
電極の直下の半導体領域で不純物領域に挟まれている部
分)の境界(例えば、図4(D)において、410で示
す)は工程上、十分な処理を受けていないので、電気的
に不安定であり、長時間の使用においてはリーク電流の
増大等の問題が生じ、信頼性が低下することが明らかに
なった。すなわち、工程から明らかなように、ゲイト電
極が形成された後は、不純物が導入されることも、レー
ザーが照射されることもないので、実質的に、チャネル
形成領域の結晶性は変化しない。
【0011】一方、チャネル形成領域に隣接する不純物
領域は、最初、チャネル形成領域と同じ結晶性を有して
いるが、不純物導入の過程で結晶性が破壊される。不純
物領域は後のレーザー照射工程によって回復されるが、
当初の結晶性と同じ状態を再現することは難しく、特
に、不純物領域の中でも活性領域に接する部分は、レー
ザー照射の際に影となる可能性が高く、十分な活性化が
おこなえない。すなわち、不純物領域と活性領域の結晶
性が不連続であり、このためトラップ準位等が発生しや
すい。特に、不純物の導入方法として高速イオンを照射
する方式を採用した場合には、不純物イオンが散乱によ
って、ゲイト電極部の下に回り込み、その部分の結晶性
を破壊する。そして、このようなゲイト電極部の下の領
域は、ゲイト電極部が影となってレーザー等によって活
性化することが不可能であった。
【0012】ゲイト絶縁膜についても同様であった。す
なわち、チャネル形成領域の上のゲイト絶縁膜は、初期
の状態を保っているのに対し、不純物領域上のゲイト絶
縁膜は、不純物導入、レーザー照射等の工程によって大
きく変化し、その境界部分では多くのトラップ準位が発
生した。
【0013】この問題点を解決する一つの方法は、裏面
からレーザー等の光照射をおこなって、活性化すること
である。この方法では、ゲイト配線が影とならないの
で、活性領域と不純物領域の境界も十分に活性化され
る。しかし、この場合には基板材料が光を透過すること
が必要であり、多くのガラス基板は、300nm以下の
紫外光を透過することは難しいので、例えば、量産性に
優れたKrFエキシマーレーザー(波長248nm)は
利用できない。
【0014】また、このようなレーザー照射の工程にお
いては、アルミニウムが瞬間的ではあるにせよ、高温に
加熱されることにより、アルミニウム結晶の異常成長
(ヒロック)が発生した。特に、垂直方向への異常成長
は上部配線とのショートの原因となった。この他に、不
純物のドーピング法としてイオンドーピング法を用いる
場合には別の問題があった。イオンドーピング法とは、
ドーピングすべき不純物を含む気体(例えば、燐であれ
ばフォスフィン(PH3 )、硼素であればジボラン(B
26 ))を放電させて、発生したイオンを高い電圧で
引き出して照射する方法である。
【0015】この方法は、イオン注入法に比較すると簡
便な方法で、大面積処理に向いているが、質量を分離し
ないので、さまざまなイオンが照射されることとなる。
特に、水素イオンは、原子状、分子状あわせて非常に多
量に照射される。このような水素イオンはゲイト電極近
傍(図4の領域410の上方のゲイト絶縁膜)のゲイト
絶縁膜中に存在すると電圧印加によって特性の変動をも
たらした。特に、図4の方法では、ゲイト絶縁膜に注入
された水素を十分に離脱せしめる処置をおこなえないと
いうことが問題であった。
【0016】本発明は、かかる問題点を顧みてなされた
ものであり、活性領域と不純物領域の結晶性の連続性を
達成することによって、信頼性の高い薄膜トランジスタ
を作製する方法を提唱し、さらに、このような薄膜トラ
ンジスタを集積化した高性能の薄膜半導体集積回路を提
唱することを課題とする。
【0017】
【問題を解決するための手段】本発明は、熱アニール処
理、あるいは、レーザーもしくはフラッシュランプ等の
強力な光源より発せられる光エネルギーを照射する光ア
ニール処理によって、不純物領域およびゲイト絶縁膜に
加えてチャネル形成領域までをも活性化せしめることに
より、上記の問題を解決する。
【0018】本発明の基本的な構成は、以下のようなも
のである。まず、結晶性を有する島状の半導体領域上に
不純物領域を形成するためのマスクとして機能する材料
を形成したのち、これをマスクとしてイオンドーピング
等の手段により、ドーピング不純物を半導体被膜中に導
入する。マスクとして用いるべき材料としては、絶縁性
のものではポリイミド等の有機材料や酸化珪素、窒化珪
素等の珪素を含有するものが、また、導電性材料として
はアルミニウム、タンタル、チタン等の金属、窒化タン
タル、窒化チタン等の導電性金属窒化物が好ましい。半
導体領域とマスクが直接に接触することを避けたい場合
には、間に酸化珪素や窒化珪素の被膜を形成すればよ
い。
【0019】次に、このマスクを除去して、ゲイト絶縁
膜として機能する絶縁膜を形成する。その後、熱アニー
ルもしくは光アニール処理により、ドーピングされた不
純物の活性化のみならず、ゲイト絶縁膜とチャネル形成
領域の界面特性、チャネル形成領域と不純物領域の境界
の特性を改善せしめる。この際には、光アニール単独、
もしくは熱アニール単独でも、光アニールと熱アニール
を併用してもよい。熱アニール処理において、アニール
温度は、650℃以下とする。また、光アニール処理に
おいて、レーザーを用いる場合には、KrFレーザー
(波長248nm)、XeClレーザー(308n
m)、ArFレーザー(193nm)、XeFレーザー
(353nm)等の各種エキシマーレーザーや、Nd:
YAGレーザー(1064nm)およびその第2、第
3、第4高調波、炭酸ガスレーザー、アルゴンイオンレ
ーザー、銅蒸気レーザー等を用いればよい。
【0020】また、非コヒーレントな光源も低廉であり
利用しやすい。例えば、キセノンランプ、クリプトンア
ークランプ、ハロゲンランプ等である。これらの光処理
においては、半導体領域の上方からの照射だけでなく、
裏面からの照射も、上方と裏面の双方から照射すること
も可能である。また、これらの熱アニールあるいは光ア
ニール処理に際しては、ハロゲン元素を含有する雰囲気
(塩化水素、塩素、三塩化エチレン、フッ化水素、弗
素、三フッ化窒素等を含有する雰囲気)や酸化性の雰囲
気(酸素や各種酸化窒素、オゾン等を含有する雰囲気)
でおこなうと効果的である。
【0021】なお、ゲイト電極を形成する場合には、ゲ
イト電極と不純物領域との関係をオフセットゲイトとす
ることもオーバーラップゲイトとすることも任意であ
る。オフセットゲイトとすれば、TFTのリーク電流を
低減させることができる。ただし、オフセットゲイトの
場合はTFTをオンとしたときの電流が少ないので、動
作速度の点で不利であるので、通常はオフセットゲイト
が、アクティブマトリクス回路の画素のスイッチングT
FTやサンプリングTFTにのみ用い、その他の論理回
路は若干のオーバーラップゲイトとするとよい。オーバ
ーラップゲイトは寄生容量が存在するので高速動作では
不利であるが、アクティブマトリクス回路程度の駆動に
おいては問題はない。
【0022】なお、このようにして形成したゲイト電極
・配線の全部もしくは一部について、その上面および側
面を陽極酸化して、耐圧の高い酸化アルミニウム被膜を
形成すると、上部配線との短絡を防止することができ
る。特に配線の交差の多い、アクティブマトリクス回路
においては、このように上面に陽極酸化被膜を形成すれ
ば、層間短絡を防止することができる。また、酸化アル
ミニウムは誘電率が高いので、上部配線との間に容量
(キャパシター)を形成することもできる。陽極酸化
は、通常、電解溶液中で電気化学的におこなわれるが、
公知のプラズマ陽極酸化法のように、減圧プラズマ雰囲
気においておこなってもよいことはいうまでもない。
【0023】
【作用】本発明では、ドーピングされた不純物の活性化
のための熱アニールや光アニールをおこなう際にはゲイ
ト電極・配線は形成されていないので、図4に示される
ような従来のセルフアライン的なドーピングに比較し
て、熱アニールや光アニールの許容範囲が広くなる。例
えば、従来の技術では使用できなかった熱アニールやフ
ラッシュランプアニールを利用できるようになる。ま
た、熱アニール処理においては、不純物領域、チャネル
形成領域、ゲイト絶縁膜が均等に加熱されるので、それ
らの境界部における不連続性は発生しない。同様に、光
アニール処理の場合においても、ゲイト電極が存在しな
いので影によって不連続性が生じることもない。
【0024】また、光アニールや熱アニールをハロゲン
を含有する雰囲気もしくは酸化性の雰囲気でおこなう
と、特に、ゲイト絶縁膜や半導体領域中に残存する水素
原子を置換する効果が認められる。ゲイト絶縁膜やチャ
ネル形成領域では高い電界が発生し、その際に水素原子
が珪素−水素、あるいは酸素−水素という形で存在する
と、電界によって水素が離脱し、特性の経時変化をもた
らすこととなる。水素の代わりにハロゲン、特に弗素や
塩素が存在すると、珪素−ハロゲン、酸素−ハロゲンの
結合は非常に強いので、容易には離脱せず、特性が安定
する。
【0025】加えて、不純物のドーピング手段としてイ
オンドーピング法を用いる場合には、ゲイト絶縁膜を有
しない状態でイオンドーピングをおこなうため、ゲイト
絶縁膜に水素イオンが注入されることがなく、極めて安
定な特性が得られる。さらに、交差部を有する回路にお
いては、ゲイト電極の上面および側面を陽極酸化すれ
ば、ヒロックの発生による上部配線とのショートも防止
できる。特に、電気的に耐圧の高い陽極酸化物被膜が得
られるということがアルミニウムの特徴であり、従来の
シリコンゲイトでは達成しえなかった特色である。
【0026】
【実施例】〔実施例1〕 図1に本実施例を示す。本実
施例は、絶縁基板上に交差部を有する薄膜トランジスタ
回路を形成する工程を示したものである。基板101
は、ガラス基板で、例えば、コーニング7059等の無
アルカリ硼珪酸ガラス基板である。これに下地の酸化膜
として酸化珪素膜102を堆積した。酸化珪素膜の堆積
方法は、例えば、スパッタ法や化学的気相成長法(CV
D法)を使用できる。ここでは、TEOS(テトラ・エ
トキシ・シラン)と酸素を材料ガスとして用いて、プラ
ズマCVD法によって成膜をおこなった。基板温度は2
00〜400℃とした。この下地酸化珪素膜の厚さは、
500〜2000Åとした。
【0027】次いで、アモルファスシリコン膜を堆積し
た。アモルファスシリコン膜の堆積方法としては、プラ
ズマCVD法や減圧CVD法が用いられる。ここでは、
モノシラン(SiH4 )を材料ガスとして、プラズマC
VD法によってアモルファスシリコン膜を堆積した。ア
モルファスシリコン膜の厚さは、1000〜15000
Åとした。そして、この膜を600℃で72時間アニー
ルすることで結晶化させた。このようにして得た結晶性
シリコン膜をエッチングして、島状シリコン領域103
を形成した。
【0028】その後、プラズマCVD法によって、全面
に窒化珪素膜を厚さ1000〜6000Å、例えば、3
000Å形成した。この厚さは、ドーピングの際にマス
クとして機能するに十分な厚さが選択される。そして、
この窒化珪素膜をエッチングして、ドーピングのマスク
104を形成した。(図1(A))
【0029】この状態でイオンドーピング法によって硼
素イオンのドーピングをおこなった。これは、ジボラン
(B2 6 )を水素で希釈したガスを放電させて得たイ
オンを高電圧で引き出して、基板に照射するものであ
る。イオンの加速電圧はシリコン領域の厚さによって変
更されるが、典型的にはシリコン領域が1000Åの場
合には、10〜30kVが適当である。本実施例では2
0kVとした。また、ドーズ量は、1×1014〜6×1
15原子/cm2 、例えば、5×1014原子/cm2
した。こうして、P型不純物領域105を形成した。な
お、図で示した不純物領域の範囲は、名目的なもので、
実際にはイオンの散乱等によって回り込みがあることは
いうまでもない。(図1(B))
【0030】次に、フォトレジストマスク104を除去
し、ゲイト絶縁膜として機能する酸化珪素膜106を厚
さ800〜1500Å、例えば、1200Å形成した。
ここではその作製方法は、下地酸化珪素膜102と同じ
方法を採用した。そして、600℃で12〜48時間、
例えば、24時間アニールすることによって、ドーピン
グされた不純物の活性化とゲイト絶縁膜とシリコン領域
の界面特性の改善をおこなった。なお、この工程におい
てゲイト絶縁膜106から過剰な水素を離脱せしめるこ
とができた。(図1(C))
【0031】その後、スパッタ法によって厚さ3000
〜8000Å、例えば、5000Åのアルミニウム膜
(1〜5重量%のシリコンを含有する)を成膜し、これ
をエッチングして、アルミニウムゲイト電極・配線10
7、108、109を形成した。この際、ゲイト電極1
08はオフセットとなるようにした。オフセットの幅x
は0.3〜2μmとした。また、ゲイト配線109は不
純物領域上に形成されたため、TFTのゲイト電極とし
ては機能せず、キャパシターの一方の電極として機能し
た。さらに、ゲイト配線107は、他のゲイト電極・配
線108、109と電気的につながっていた。(図1
(D))
【0032】そして、ゲイト電極・配線107〜109
に電流を通じて陽極酸化をおこない、その状面および側
面に緻密な陽極酸化物(酸化アルミニウム)被膜11
0、111、112を厚さ1000〜2500Å形成し
た。陽極酸化は、アンモニアでpH=7前後に調整した
1〜5%のクエン酸のエチレングリコール溶液中に基板
を浸し、アクティブマトリクス回路の全てのゲイト配線
を正極とし、印加する電圧を1〜5V/分で昇圧するこ
とによっておこなった。
【0033】このようにして形成される陽極酸化物被膜
は、バリヤ型陽極酸化物と称され、耐圧に優れている。
耐圧としては、最高印加電圧の80%が保証される。こ
のゲイト電極上の陽極酸化物は、上部配線との短絡を防
止するためのものであるので、その目的に適切な厚さが
選択されればよい。なお、この陽極酸化の工程によっ
て、ゲイト電極の側面が後退するので、オフセット幅
は、やや拡がり、y(>x)となる。(図1(E))
【0034】その後、TEOSを材料ガスとしたプラズ
マCVD法によって層間絶縁物として酸化珪素膜113
を厚さ2000〜10000Å、例えば、5000Å形
成し、これにコンタクトホールを形成した。そして、金
属等の材料、例えば、厚さ1000Åの窒化チタンと厚
さ5000Åのアルミニウムの多層膜を形成し、これを
エッチングして電極・配線114を不純物領域に形成し
た。上部配線114は、図に示すように、ゲイト配線1
07と交差した。しかしながら、交差部115は、層間
絶縁物113に加えて、陽極酸化物110も存在するた
め上下ショート等の不良は抑制された。(図1(F))
【0035】最後に、パッシベーション膜として厚さ2
000〜6000Å、例えば、3000Åの窒化珪素膜
116をプラズマCVD法によって形成し、これと酸化
珪素膜113をエッチングして、不純物領域105に対
してコンタクトホールを形成した。そして、透明導電膜
(例えば、インディウム錫酸化物膜)を形成し、これを
エッチングして、画素電極117を形成した。(図1
(G))
【0036】以上の工程によって、オフセットゲイト構
造のPチャネル型TFT118を形成することができ
た。また、TFT118に隣接して容量119(これは
ゲイト絶縁膜106を誘電体とする)も形成できた。本
実施例において、TFT118は、アクティブマトリク
ス回路の画素のスイッチング素子あるいはサンプリング
TFTに用いられるTFTを表している。
【0037】〔実施例2〕 図2に本実施例を示す。本
実施例は、アモルファスシリコンの結晶化に際して結晶
化促進の触媒元素を添加する以外は、ドーピングの工程
までは実施例1と同様であるので、ドーピング工程まで
の工程に関しては、図1(A)および(B)を参照され
たい。まず、実施例1と同様に下地酸化膜を形成した基
板上にアモルファスシリコン膜を厚さ300〜1000
Å、例えば、500Å成膜した。そして、表面に薄い酢
酸ニッケル膜もしくはニッケル膜を形成したのち、窒素
もしくはアルゴン雰囲気において、500〜580℃で
2〜8時間アニールすることにより、アモルファスシリ
コンを結晶化せしめた。この際、ニッケルは、結晶化を
促進する触媒として機能する。このようにして得た結晶
性シリコン膜をエッチングして、島状シリコン領域を形
成した。
【0038】その後、プラズマCVD法によって、全面
に酸化珪素膜を厚さ1000〜6000Å、例えば、3
000Å形成した。そして、この酸化珪素膜をエッチン
グして、ドーピングのマスクを形成した。そして、Nチ
ャネル型TFTを形成する領域をフォトレジストのマス
クで覆った。この状態でイオンドーピング法によって硼
素イオンのドーピングをおこなった。ドーピングガスと
して水素希釈したジボラン(B2 6 )を用いた。イオ
ンの加速電圧は、5〜30kV、例えば、10kVとし
た。また、ドーズ量は1×1014〜6×1015原子/c
2 、例えば、2×1014原子/cm2 とした。こうし
て、P型不純物領域202、203を形成した。
【0039】同様に、イオンドーピング法によって燐イ
オンのドーピングをおこなった。ドーピングガスは、水
素希釈のフォスフィン(PH3 )をもちいた。イオンの
加速電圧は、5〜30kV、例えば、10kVとした。
また、ドーズ量は1×1014〜6×1015原子/c
2 、例えば、5×1014原子/cm2 とした。こうし
て、N型不純物領域201を形成した。
【0040】次に、マスク201〜203を除去し、ゲ
イト絶縁膜として機能する酸化珪素膜204を厚さ80
0〜1500Å、例えば、1200Å形成した。そし
て、KrFエキシマーレーザー(波長248nm)を照
射することによって、ドーピングされた不純物の活性化
とゲイト絶縁膜とシリコン領域の界面特性の改善をおこ
なった。レーザーのエネルギーとしては、250〜45
0mJ/cm2 、ショット数は、2〜50ショットが適
当であった。また、レーザー照射時には、基板を250
〜550℃に加熱すると、より効果的に活性化できた。
【0041】エネルギー密度およびショット数は、シリ
コン膜に依存するので、用いるシリコン膜の密度、結晶
化度、ドーピング量等の特性に合わせて、最適なものを
選択すればよい。典型的には、燐がドープされたもので
ドーズ量が2×1014原子/cm2 、基板温度250
℃、レーザーエネルギー300mJ/cm2 で500〜
1000Ω/□のシート抵抗が得られた。なお、図から
明らかなように、本実施例では、不純物領域と活性領域
の境界もレーザーによって照射されるので、従来の作製
プロセス(図4参照)で問題となった境界の部分の劣化
による信頼性の低下は著しく減少した。
【0042】なお、本実施例のようにニッケル等の触媒
元素を用いて結晶化をおこなうとアモルファスシリコン
状態のままの領域が取り残されることが観察されるので
あるが、上記のレーザー照射の工程によって、これらの
残留したアモルファスシリコン領域も完全に結晶化する
ことができた。また、本実施例において、ゲイト絶縁膜
は、イオンドーピング工程の後で成膜されるため、ゲイ
ト絶縁膜に過剰な水素が含まれることはなく、また、過
剰な水素が存在した場合は、上記のレーザー照射の工程
で除去できた。このため、特性変動(劣化)が抑制され
た。この工程の後、再び、500〜600℃で熱アニー
ルをおこなってもよい。(図2(A))
【0043】その後、スパッタ法によって厚さ3000
〜8000Å、例えば、5000Åのアルミニウム膜
(0.1〜0.5重量%のスカンジウムを含有する)を
成膜した。後の工程(多孔質陽極酸化物形成工程)にお
いて、アルミニウム膜とフォトレジストマスクとの密着
性を高めるために、厚さ100〜300Å程度の陽極酸
化膜をアルミニウム表面に形成してもよい。その場合
は、アンモニアでpH=7前後に調整した1〜5%のク
エン酸のエチレングリコール溶液中に基板を浸し、アル
ミニウム膜全体に5〜20Vの電圧を印加すればよい。
【0044】次に、これをエッチングして、アルミニウ
ムゲイト電極・配線205、206、207、208を
形成した。この際、ゲイト電極・配線205、206、
207は、いずれも不純物領域201、202、203
に対して、1μm程度のオーバーラップとなるようにし
た。また、ゲイト配線208は、不純物領域上に形成さ
れたため、TFTのゲイト電極としては機能せず、キャ
パシターの一方の電極として機能した。また、この状態
で、ゲイト電極205、206は、ゲイト電極207、
208とは完全に電気的に絶縁されている。なお、上記
のパターニング・エッチング工程に用いたフォトレジス
トのマスク209、210、211、212は、そのま
ま残しておいた。(図2(B))
【0045】そして、ゲイト電極・配線207、208
に電解溶液中で電流を印加することによってゲイト電極
の側面に多孔質の陽極酸化物213、214を形成し
た。この陽極酸化工程は、3〜20%のクエン酸もしく
はショウ酸、燐酸、クロム酸、硫酸等の酸性の水溶液を
用いておこなった。この場合には、10〜30V程度の
低電圧で0.5μm以上、例えば、2μmの厚い陽極酸
化物を形成した。陽極酸化物の幅は陽極酸化時間に依存
した。この際、ゲイト電極・配線205、206には電
流が印加されなかったので陽極酸化はおこらなかった。
(図2(C))
【0046】この結果、当初、ゲイト電極205〜20
7は不純物領域に対して、いずれも1μm程度オーバー
ラップの状態であったのであるが、ゲイト電極207の
みが陽極酸化によって、その表面が2μm後退してしま
ったために、一転して、1μmのオフセット状態となっ
てしまった。このように、陽極酸化を利用することによ
って、安定してオフセット幅を制御することができる。
【0047】その後、フォトレジストのマスク209〜
212を剥離し、改めて、アクティブマトリクス回路以
外の領域をフォトレジスト215で覆った。そして、ゲ
イト電極・配線212、213に電流を通じて陽極酸化
をおこない、多孔質陽極酸化物213、214の内側と
ゲイト電極・配線207、208の上面に緻密なバリヤ
型陽極酸化物(酸化アルミニウム)被膜216、217
を厚さ1000〜2500Å形成した。陽極酸化は、ア
ンモニアでpH=7前後に調整した1〜5%のクエン酸
のエチレングリコール溶液中に基板を浸し、アクティブ
マトリクス回路の全てのゲイト配線を正極とし、印加す
る電圧を1〜5V/分で昇圧することによっておこなっ
た。なお、アクティブマトリクス回路領域以外は、フォ
トレジスト215でマスクされており、また、アクティ
ブマトリクス回路とは、電気的に絶縁されていたため、
陽極酸化はおこなわれなかった。(図2(D))
【0048】その後、フォトレジスト215を除去し、
TEOSを材料ガスとしたプラズマCVD法によって層
間絶縁物として酸化珪素膜218を厚さ2000〜10
00Å、例えば、5000Å形成し、これにコンタクト
ホールを形成した。そして、厚さ5000Åのアルミニ
ウム膜を形成し、これをエッチングして電極・配線21
9〜224を不純物領域やゲイト配線に形成した。図で
はシリコン領域上のゲイト電極上にコンタクトが形成さ
れている様子が示されているが、実際には、シリコン領
域以外のゲイト配線上にコンタクトが形成される。(図
2(E))
【0049】最後に、パッシベーション膜として厚さ2
000〜6000Å、例えば、3000Åの窒化珪素膜
225をプラズマCVD法によって形成し、これと酸化
珪素膜218をエッチングして、不純物領域203に対
してコンタクトホールを形成した。そして、透明導電膜
(例えば、インディウム錫酸化物膜)を形成し、これを
エッチングして、画素電極226を形成した。(図2
(F))
【0050】以上の工程によって、Nチャネル型TFT
227、Pチャネル型TFT228、229を形成する
ことができた。また、TFT229に隣接して容量23
0(これはゲイト絶縁膜204を誘電体とする)も形成
できた。本実施例では、TFT229はアクティブマト
リクス回路の画素のスイッチング素子あるいはサンプリ
ングTFTに用いられるTFTを表しており、TFT2
27、228はその他の論理回路に用いられるTFTを
表している。
【0051】図5は本実施例で示したTFTを用いて構
成されるアクティブマトリクス回路とそのドライバー回
路、その他の回路を基板504上に形成した場合のブロ
ック図を示す。本実施例で示したTFT227、228
はそのうちのX/Yデコーダー・ドライバーやCPU、
各種メモリーの論理回路に使用される。一方、TFT2
29は、アクティブマトリクス回路の画素のスイッチン
グTFT501やドライバー回路のサンプリングTF
T、各種メモリーのマトリクス素子として用いられる。
また、容量230は、アクティブマトリクス回路の画素
セル502の補助容量503や、各種メモリー回路の記
憶素子い用いられる。
【0052】〔実施例3〕 図3に本実施例を示す。ま
ず、基板(コーニング7059)上に下地の酸化珪素膜
を形成し、さらに、島状のアモルファスシリコン膜を厚
さ300〜1000Å、例えば、500Å成膜した。そ
して、レーザー照射によってアモルファスシリコン膜の
結晶化をおこなった。
【0053】レーザーは、KrFエキシマーレーザー
(波長248nm、パルス幅20nsec)を使用し、
レーザーのエネルギー密度は、250〜450mJ/c
2 とした。レーザー照射の際、基板は、350〜45
0℃に加熱した。レーザーのショット数は、2〜10シ
ョットとした。レーザーのエネルギー密度、ショット
数、温度は、アモルファスシリコン膜の膜質に依存する
ので、膜質によって最適な値を選択すればよい。また、
本実施例では、パルスレーザーを用いたが、アルゴンイ
オンレーザーのごとき連続発振レーザーを用いてもよ
い。このようにして得た結晶性シリコン膜をエッチング
して、島状シリコン領域を形成した。
【0054】その後、プラズマCVD法によって、全面
に窒化珪素膜301を厚さ500Å堆積した。続いて、
同じくプラズマCVD法によって、全面に酸化珪素膜を
厚さ3000Å形成した。そして、この酸化珪素膜をエ
ッチングして、ドーピングのマスク302、303、3
04を形成した。さらに、Nチャネル型TFTを形成す
る領域をフォトレジストのマスク305で覆った。
【0055】この状態でイオンドーピング法によって硼
素イオンのドーピングをおこなった。ドーピングガスと
して水素希釈したジボラン(B2 6 )を用いた。イオ
ンの加速電圧は、10〜50kV、例えば、20kVと
した。窒化珪素膜301が存在する分だけ、加速電圧
は、高くする必要がある。また、ドーズ量は1×1014
〜6×1015原子/cm2 、例えば、3×1015原子/
cm2 とした。こうして、P型不純物領域306、30
7を形成した。(図3(A))
【0056】フォトレジストマスク305を除去した
後、再び、イオンドーピング法によって燐イオンのドー
ピングをおこなった。ドーピングガスは水素希釈のフォ
スフィン(PH3 )をもちいた。イオンの加速電圧は、
10〜50kV、例えば、20kVとした。また、ドー
ズ量は1×1014〜6×1015原子/cm2 、例えば、
1×1015原子/cm2 とした。この際には、燐は全面
に注入されたが、燐のドーズ量が先のドーピングの硼素
のドーズ量よりも小さいので、先に形成されたP型不純
物領域306、307の導電型は相変わらずP型であっ
た。こうして、N型不純物領域309を形成した。(図
3(B)))
【0057】次に、フォトレジストマスク308および
マスク302〜304、窒化珪素膜301を除去し、ゲ
イト絶縁膜として機能する酸化珪素膜310を厚さ80
0〜1500Å、例えば、1200Å形成した。そし
て、ハロゲンランプ光を瞬間的にを照射することによっ
て、ドーピングされた不純物の活性化とゲイト絶縁膜と
シリコン領域の界面特性の改善をおこなった。
【0058】ランプから放射される光の強度は、モニタ
ーの単結晶シリコンウェハー上の温度が800〜130
0℃、代表的には900〜1200℃の間にあるように
調整した。具体的には、シリコンウェハーに埋め込んだ
熱電対の温度をモニターして、これを赤外線の光源にフ
ィードバックさせた。昇温は、一定で速度は50〜20
0℃/秒、降温は自然冷却で20〜100℃であった。
【0059】特に、真性または実質的に真性の非晶質珪
素は可視光、特に0.5μm未満の波長の光ではよく吸
収され、光を熱に変換できるが、本発明の光は0.5〜
4μmの波長の光を照射する。この波長は、結晶化させ
た真性または実質的に真性(燐またはホウ素が1017
-3以下)の珪素膜に対し、有効に光を吸収し、熱に変
換できる。また、10μm以上の波長の遠赤外光は、ガ
ラス基板に吸収され、加熱されるが、4μm以下の波長
が大部分の場合はガラスの加熱が極めて少ない。すなわ
ち、結晶化された珪素膜をさらに結晶化させるには、
0.5〜4μmの波長が有効である。
【0060】なお、図から明らかなように、本実施例で
は、基板の上下から光を照射したので従来の作製プロセ
ス(図4参照)で問題となった境界の部分の劣化による
信頼性の低下は著しく減少した。(図3(C)) その後、500〜600℃の温度で、2〜48時間、例
えば、550℃で4時間の熱アニールをおこなった。そ
して、スパッタ法によって厚さ3000〜8000Å、
例えば、5000Åのアルミニウム膜(1〜5重量%の
スカンジウムを含有する)を成膜し、これをエッチング
して、アルミニウムゲイト電極・配線311、312、
313、314を形成した。
【0061】この際、実施例2と同様に、アクティブマ
トリクス回路以外の領域をフォトレジスト315で覆っ
って、ゲイト電極・配線313、314に電流を通じて
陽極酸化をおこない、酸化アルミニウム被膜を厚さ10
00〜2500Å、ゲイト電極・配線313、314の
上面および側面にはバリヤ型の陽極酸化物被膜を形成し
た。
【0062】また、この際、ゲイト電極・配線311、
312は不純物領域309、306に対してオーバーラ
ップとなるようにした。一方、ゲイト電極・配線303
は、オフセットとなるようにしたが、実施例2とは異な
って、不純物領域307の一方(画素電極を形成する
方)は、オフセットとし、他方は、オーバーラップとな
るようにした。また、ゲイト配線314は、不純物領域
上に形成されたため、TFTのゲイト電極としては機能
せず、キャパシターの一方の電極として機能した。(図
3(D))
【0063】その後、フォトレジスト315を除去し、
TEOSを材料ガスとしたプラズマCVD法によって層
間絶縁物として酸化珪素膜316を厚さ5000Å形成
し、これにコンタクトホールを形成した。そして、厚さ
5000Åのアルミニウム膜を形成し、これをエッチン
グして電極・配線317〜322を不純物領域やゲイト
配線に形成した。(図3(E))
【0064】最後に、パッシベーション膜として厚さ3
000Åの窒化珪素膜323をプラズマCVD法によっ
て形成し、これと酸化珪素膜316をエッチングして、
不純物領域307に対してコンタクトホールを形成し
た。そして、透明導電膜(例えば、インディウム錫酸化
物膜)を形成し、これをエッチングして、画素電極32
4を形成した。(図3(F))
【0065】以上の工程によって、Nチャネル型TFT
325、Pチャネル型TFT326、327を形成する
ことができた。また、TFT327に隣接して容量32
8(これはゲイト絶縁膜310を誘電体とする)も形成
できた。本実施例では、TFT327はアクティブマト
リクス回路の画素のスイッチング素子あるいはサンプリ
ングTFTに用いられるTFTを表しており、TFT3
25、326はその他の論理回路に用いられるTFTを
表している。
【0066】
【発明の効果】本発明によって、アルミニウムを主成分
とする材料によってゲイト電極・配線を構成する不良の
少ない薄膜半導体集積回路を形成することができた。本
実施例によるTFTは、650℃以下の低温プロセスに
よるものでありながら、信頼性に優れ、劣化の程度の少
ないものであった。具体的には、ソースを接地し、ドレ
インもしくはゲイトの一方もしくは双方に+20V以
上、もしくは−20V以下の電位を加えた状態で10時
間以上放置した場合でもトランジスタの特性には大きな
影響はなかった。以上のように、本発明は工業上有益な
発明である。
【図面の簡単な説明】
【図1】 本発明の実施例を示す。(実施例1参照)
【図2】 本発明の実施例を示す。(実施例2参照)
【図3】 本発明の実施例を示す。(実施例3参照)
【図4】 従来の技術の例を示す。
【図5】 本発明を用いた集積回路のブロック図を示
す。
【符号の説明】
101・・・・・・・・・・・ 基板 102・・・・・・・・・・・ 下地酸化膜 103・・・・・・・・・・・ 島状半導体領域 104・・・・・・・・・・・ ドーピングマスク 105・・・・・・・・・・・ P型不純物領域 106・・・・・・・・・・・ ゲイト絶縁膜 108・・・・・・・・・・・ ゲイト電極 107、109・・・・・・・ ゲイト配線 110、111、112・・・ 陽極酸化物被膜 113・・・・・・・・・・・ 層間絶縁物 114・・・・・・・・・・・ 上部配線・電極 115・・・・・・・・・・・ 配線交差部 116・・・・・・・・・・・ パッシベーション膜 117・・・・・・・・・・・ 画素電極 118・・・・・・・・・・・ Pチャネル型TFT 119・・・・・・・・・・・ 容量
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/08 331 H01L 29/78 613Z 21/336 617A // G02F 1/1368 617V 627F G02F 1/136 500

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 薄膜トランジスタと補助容量とを有する
    半導体装置において、 前記薄膜トランジスタは、ゲイト電極、ゲイト絶縁膜、
    及びP型またはN型の導電型を有する半導体膜を有し、 前記補助容量は、前記半導体膜を一方の電極とし、ゲイ
    ト配線を他方の電極とし、 前記ゲイト絶縁膜を誘電体とすることを特徴とする半導
    体装置。
  2. 【請求項2】 前記半導体膜には、画素電極が接続され
    ていることを特徴とする請求項1に記載の半導体装置。
  3. 【請求項3】 前記P型またはN型の導電型を有する半
    導体膜は、ソース領域、ドレイン領域、及びチャネル形
    成領域を有し、 前記ゲイト電極は、前記ゲイト絶縁膜を介して前記チャ
    ネル形成領域に隣接し、 前記ソース領域及び前記ドレイン領域と重ならないよう
    に形成されていることを特徴とする請求項1または請求
    項2に記載の半導体装置。
  4. 【請求項4】 前記ゲイト配線は、前記ゲイト電極と同
    じ材料で形成されることを特徴とする請求項1ないし請
    求項3のいずれか1項に記載の半導体装置。
JP2000361847A 2000-11-28 2000-11-28 半導体装置の作製方法 Expired - Fee Related JP3612486B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000361847A JP3612486B2 (ja) 2000-11-28 2000-11-28 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000361847A JP3612486B2 (ja) 2000-11-28 2000-11-28 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15651594A Division JPH07335904A (ja) 1993-10-20 1994-06-14 薄膜半導体集積回路

Publications (2)

Publication Number Publication Date
JP2001203363A true JP2001203363A (ja) 2001-07-27
JP3612486B2 JP3612486B2 (ja) 2005-01-19

Family

ID=18833220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000361847A Expired - Fee Related JP3612486B2 (ja) 2000-11-28 2000-11-28 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP3612486B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893439B2 (en) 2002-05-17 2011-02-22 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893439B2 (en) 2002-05-17 2011-02-22 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film and semiconductor device
US8866144B2 (en) 2002-05-17 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device having silicon nitride film
US9847355B2 (en) 2002-05-17 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, and semiconductor device

Also Published As

Publication number Publication date
JP3612486B2 (ja) 2005-01-19

Similar Documents

Publication Publication Date Title
US6417057B1 (en) Method of forming a semiconductor device having a TFT utilizing optical annealing before a gate electrode is formed
KR0145458B1 (ko) Mis형 반도체 장치 제작방법
KR100320789B1 (ko) 반도체장치
KR100216940B1 (ko) 반도체 집적회로 및 반도체장치 제작방법
KR100332619B1 (ko) 박막트랜지스터
JPH07106594A (ja) 半導体装置およびその作製方法
JP3030367B2 (ja) 半導体装置およびその作製方法
JP3117872B2 (ja) 薄膜半導体集積回路の作製方法
JP4000118B2 (ja) 半導体装置の作製方法
JP3612486B2 (ja) 半導体装置の作製方法
JP3695573B2 (ja) 半導体装置の作製方法
JP3431653B2 (ja) Mis型半導体装置の作製方法
JP3695572B2 (ja) 半導体装置の作製方法
JP3226655B2 (ja) 薄膜トランジスタの作製方法
JP3607066B2 (ja) 半導体集積回路
KR0185822B1 (ko) 반도체장치
JP4087363B2 (ja) 半導体装置
JP3607186B2 (ja) アクティブマトリクス型表示装置
JP3360057B2 (ja) 半導体装置
JP3431857B2 (ja) 半導体装置の作製方法
JP2000058858A (ja) Mis型半導体装置
JP2000068522A (ja) Mis型半導体装置
JP2000195815A (ja) 半導体装置の作製方法
JP2000091594A (ja) 半導体装置
JP2003158272A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040813

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041025

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121029

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees