JPH0377323A - 半導体装置への接続配線形成方法 - Google Patents

半導体装置への接続配線形成方法

Info

Publication number
JPH0377323A
JPH0377323A JP21290889A JP21290889A JPH0377323A JP H0377323 A JPH0377323 A JP H0377323A JP 21290889 A JP21290889 A JP 21290889A JP 21290889 A JP21290889 A JP 21290889A JP H0377323 A JPH0377323 A JP H0377323A
Authority
JP
Japan
Prior art keywords
wiring
film
laser
connection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21290889A
Other languages
English (en)
Other versions
JP2708560B2 (ja
Inventor
Mikio Hongo
幹雄 本郷
Katsuro Mizukoshi
克郎 水越
Hidezo Sano
秀造 佐野
Takashi Kamimura
隆 上村
Akira Shimase
朗 嶋瀬
Takahiko Takahashi
高橋 貴彦
Emiko Okamoto
岡本 恵美子
Satoshi Haraichi
聡 原市
Fumikazu Ito
伊藤 文和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1212908A priority Critical patent/JP2708560B2/ja
Publication of JPH0377323A publication Critical patent/JPH0377323A/ja
Application granted granted Critical
Publication of JP2708560B2 publication Critical patent/JP2708560B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の表面に配線を形成する方法および
配線を形成された半導体装置に係り、特に試作した半導
体装置に部分的に存在する不良の個所や原因を特定、あ
るいは不良の補修に好適な半導体装置への接続配線形成
方法に関する。
〔従来の技術〕
半導体装置の高性能化、高速化をめざして、半導体装置
の微細化、高集積化が行われている。これに伴い、半導
体装置の開発が難しくなっており、開発期間の長期化を
招いている。ここで、従来の設計で十分に動作しないチ
ップ上の不良部分を特定し、当該部分に存在する配線を
切断したり、任愈の箇所に布線を施したり、不良配線を
袖修して暫定的に完全な動作が得られる半導体装置を製
造すれば、それに引き続く特性評価や、設計変更が迅速
に行えることになる。
一方、従来技術としては、たとえばセミコンダクタワー
ルド(Semiconductor  World) 
1987年9月号p、p、 27〜32に記載されてい
る様に、FIB (集束イオンビーム)でLSIチップ
表面のパシベーションおよび層間絶縁膜に穴あけを行い
、配線を露出させたのち、CVDガスを導入して同しく
 F IBCVDにより金属配線を形成する方法が紹介
されている。
また、レーザ協会々報第12巻第2号(1987年4月
)pp、 1〜6にはLSIチップ表面のパシベーショ
ン膜をレーザ光を用いたアブレーション加工で除去して
バイアホールを形成し、バイアスホール間をレーザCV
Dにより形成したMo配線で接続する方法が紹介されて
いる。
さらに、特開昭63−100746.あるいは特開昭6
3−1.64240に記載されている様にパシベーショ
ン膜および眉間絶縁膜に穴あけを行い、レーザCVDで
形成した配線で接続する方法が開示されている。
〔発明が解決しようとする課題〕
上記第1の従来技術は、1μm幅以下の配線が形成でき
る反面、形成速度が極めて遅くかつ配線抵抗も高い。現
実の半導体装置上に配線を布設するには、配線材料とし
て十分に低抵抗なものを高速に形成することが必要であ
り、かかる観点のみに立脚しても、第工の従来技術はそ
のままでは適用できない。また、さ6に配線と下地との
密着強度が十分であること、十分な断面積を有する配線
形状が得られること、半導体装置内のAQ配、1との接
続抵抗が十分に小さいことなどが要請される。
次に第2の従来技術には、レーザCVDにより、第1の
従来技術に比べて低抵抗配線を高速に形成できることが
示されているが、レーザによるアブレーション加工では
多層配線の下層に接続する場合の深穴を高精度に形成す
ることは困難である。
さらに半導体装置内のAQ配線との接続抵抗が十分に小
さいことが要請される。
一方、第3および第4の従来技術は多層配線を有する半
導体装置のパシベーション膜および層間絶縁膜に対して
集束イオンビーム加工を用いて高精度に深穴を形成した
後、レーザCVDにより低抵抗配線を高速形成して接続
できることを開示している。しかしながら、第3および
第4の従来技術においても、半導体装置内のAQ配線と
レーザCVDで形成する配線の接続抵抗を十分に小さく
する点において課題が残されていた。
本発明の目的は多層配線を有する半導体装置の最下層の
配線層に対しても、接続用の深穴を高精度かつ高速に形
成して、接続穴どうしをレーザCVDにより形成した低
抵抗配線で高速に接続するとともに、半導体装置内のA
Q配線との接続抵抗も十分に小さくすることのできる半
導体装置への接続配線形成方法を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため接続穴の形成には集束イオンビ
ーム加工を用いる。加工の高速化を図るため、大電流の
とれる太いビームであるいはアシストガスを併用しAQ
配線表面を露出させた後、太いビームで加工した領域よ
り狭い領域を小電流・細い集束イオンビームで仕上げ加
工を行う。これにより、太い集束イオンビームで加工し
た際に穴の側壁からスパッタリングされ大成に再付着し
たSin、等の絶縁物あるいは反応生成物膜等を完全に
除去する。その後、チップ全面にCr薄膜を形成してか
らレーザCVDにより穴内部を金h(で埋め込み、穴同
士を同じくレーザCVDで形成した金属配線でつなぐ。
このCr g膜と上記細いビームによる加工により、埋
め込んだ金属との接続抵抗を小さくすることができ、ま
たCr薄膜により。
その上に形成した金属配線の接着性を向上させるととも
に、形成の高速化、下層へのレーザ光の透過防止を図る
ことができる。
次に真空中で、レーザCVDにより形成した配線をレー
ザアニールすることにより、上記配線の低抵抗化を図る
ことができる。
その後、不要なCr;J膜を除去するごとにより多層配
線層を右る半導体装置の最1・層に対しても高速・高精
度に穴あけを施して、接続抵抗の小さな接続と、低抵抗
配線ωjf石速形成形成うことができる。
〔作用〕
接粒穴形I戊の際に高速化を図るため大電流の得られる
太いビームで加工を行うと、イオンビーム+1体がガウ
ス形の分布を持つため、ビームのすそ野部分は接続穴の
側壁をスパッタリングすることになるため、側壁を形成
しているS i 02等の絶縁物を穴内部に飛ばすこと
になり、せっかく露出したAQ配線表面に5jO2等の
絶縁膜を再付着させてしまう。またアシストガスを使用
するとAQ配線表向に反応生成物膜が形成される。この
ため、レーザCVDにより金属を接続穴に完全に埋込ん
でも、接続抵抗は高くばらつく。そこで太いビーlいに
よる接続穴形成後、細いビームで大成をわずかに加工し
て1記再付着膵を除去するごとにより、レーザCVDで
埋込んだ金属との低抵抗接続が実現できる。
次、に半導体装置表面に14いCr膜を形成した後、レ
ーザCVDにより接続穴内部に金Iうttx理め込む。
このCr膜は露出しているAQ配線表面に対する反則率
を低減させ、金属析出に必要なレーザ出力を低減させる
とともに、Afl配線と析出金属の合金化を防ぐので低
抵抗接続が実現できる。
〔実施例〕
以下、本発明を図に従い詳細に説明する。第1図に本発
明の配線形成方法の・)ち、接続穴を形成するに好適な
イオンビーム加工装置の−へ実施例を示す。集束イオン
ビームを形成する際、イオン源7としては輝度の高い液
体金属イオン源等を使用し、そこから引き出したイオン
ビーム1をレンズ11.12.13で集束し、被加圧物
17であるウェハ等へ照則し加工する。この時、イオン
源7からのビーム放出をコントロールするコントロール
電極8.ビームを引き出すための電圧を印加する引き出
し電極9.被加工物17−ヒでのビーム電流とビーム径
を決めるデイファイデイングアパーチャ】O,ビームを
オンオフするためのビームブランキング電極14とビー
ムブランキングアパーチャ15.さらにビームの偏向と
形状gaを行なうデフレクタ・スティグマ電極16を通
過させ、ビームに所定の電流、形状、方向を与える。イ
オンビーム加工において目的に応して2穐類以にのビー
ム径を使い分ける事は非常に有用で、このためにデイフ
ァイデイングアバ−チャ10に2つ以上のアパーチャを
穿孔し、これを切り換える。
21は2次粒子検出器20からの(3号により2次粒−
f−像を表示するC RTをイjするディフレクタコン
トローラである。22はCRT上で加工領域を1投定す
るための手段である。23はテーブルコン1−ローラで
ある。24はコントロール電極8.弓出し′晟横9.静
電レンズ11,12.13をコントロールするコントロ
ール電源である。25はブランキング電極14をコント
ロールするブランキングコントローラである。26はコ
ントロール電源24.ブランキングコントローラ25.
ディフレクタコントローラ21.テーブルコン[−ロー
ラ23を制御するコンピュータで加工領域設定手段22
や他のコントロールデータに基いて各コントローラを制
御するものである。
ここで、デイファイデイングアパーチャ10に大小2孔
が形成されている場合を煮える。まず人孔がイオンビー
ム1の光軸に入る様にデイファイデイングアパーチャ1
0を設定することにより。
大電流が得られ加工速度は大きいが集束ビーム径も大き
くなる。例えばアパーチャ径が800μmの場合、得ら
れる集束径が約1μm、電流が4 n、 Aのイオンビ
ームが得られる。この大電流・太ビームをデフレクタ電
極16.ブランキング電極14により第2図に示す様に
Y軸方向に走査し、次にX軸方向にわずかに移動させた
後再びY軸方向に走査する。所望のX方向位置まで走査
した後、最初からこれを繰返すことにより、例えば第;
3図に示す様に半導体装置表面に接続穴を形成すること
ができる。第3図は1−、層のAQ配線31゜32のす
き間から下層配線33の表面を露出させるため、パシベ
ーション膜344層間絶縁膜35に接続穴36を形成し
た場合を示しである。AQ配線33の表面が露出したか
否かは、例えば第1図に示した2次粒子検出器20で検
出することができるし、イオンビーム1により励起され
発行するケイ光の波長を検出することによっても同等の
機能が得られ、通常はAQ配線の厚さが1μm程度の場
合、AQ裏表面確実に露出するため。
0.1〜0.2μm程度AQIv!線を加工した時点で
接続穴形成を完了する。
しかしながら、−船釣には集束イオンビームの電流密度
分布はガウス形であり走査の始点、終点および最後の数
走査ではイオンビーム1によりスパッタリングされた側
壁のS io、粒子37が、露出したAQ配線33上に
付着し、薄い絶縁膜を形成してしまう。このため、後の
プロセスで接続穴36に金属を完全に埋め込んでも、低
接続抵抗を得ることはできない。これは接続穴が深い程
顕著である。
そこでデイファイデイングアパーチャ10を移動してイ
オンビーム光軸が小孔を通る様に位置決めする。これに
より電流は減少するが細いビームが得られる。例えばア
パーチャ径を200μmとすると集束ビーム径が0.1
μm、電流が0.4nAのイオンビームが得られる。さ
らに小さなアパーチャ径を採用することにより、より小
さな集束径も得ることができる。この細いビームを第4
図に示す様に、接続穴36形成時に太いビームを走査し
た範囲より狭い領域を走査して、第5図に示す様に表面
が露出しているAQ配線33を、その上に付着している
Sio、の極く薄い層を含めて、およそO0工μm除去
する。これにより、AQ配線33表面に付着していた絶
縁膜は完全に除去され、細いビームを接続穴の内側のみ
に照射するため、新たな絶縁膜が形成されることもない
接続を必要とする部分の接続穴を全て形成した後、露出
したAM配線表面に酸化膜が形成されない様に高真空を
保ったまま、あるいは不活性ガス雰囲気を保ったままス
パッタ成膜を行うためのチャンバに搬送し、半導体装置
表面に200〜600大のCr膜を形成する。この緩衝
膜(Cr膜)は特開昭63−100746.あるいは特
開昭63−164240に開示されている様に、レーザ
CVDで配線を形成する際のCVD配線の密着性向上、
拡散層などへのレーザ光透過防止、配線巾の均一化を図
るためのものである。この目的のため、パシベーション
膜(SiO2膜orSiN膜)および、その上に形成す
る配線材質と密着性が良くレーザ光反射率の小さいもの
であればCrに限定されることなく、Ti、Mo、Wな
どを使用することができる。
次に、第6図に接続穴内部を金属に充てんし、接続穴ど
うしを接続するための配線を形成するに好適なレーザC
VD装置の一実施例を示す、Arレーザ発振器41から
発振したレーザ光42はビームエキスパンダ43でビー
ム径を拡げられ、ミラー44で曲げられ光学系45を構
成する対物レンズ46により集光されつつ、CVDチャ
ンバ47内のステージ48上載置されたウェハ49(チ
ップでも可)上にレーザ光透過窓50を介して照射され
る。レーザ光42のON、OFFのシャッタ51で行い
、レーザ出力の調整は例えば発振器電源の励起電流の調
整、あるいは透過率連続可変フィルタにより行うことが
できる。レーザ照射位置決め、+1!察はTVカメラ5
2.およびモニタ53で行う。CVDチャンバ47内は
真空ポンプ54により例えば10−’ Torr程度ま
で排気された後、容器55内に納められたCVD材料ガ
ス例えばM o (G o ) 6を一定圧力まで導入
する。
その後、集束イオンビーム加工に形成した接続穴とレー
ザ光42の集光位置を位置合せして、シャッタ51を開
くことによりレーザ光を照射し、接続穴に金属本実施例
ではMoを埋め込む。ここで、CVD材料ガスとしてM
o (Go)s (モリブデンカルボニル)を選び、室
温のCVDチャンバ47にO,1Torrの圧力となる
まで導入する。大成が口3〜4μmの接続穴にφ2〜2
.5μmに集光したレーザ光42を20〜200mWに
調整して照射すると、Mo(Co)、の熱分解によりM
が接続穴内部に析出する。この時のレーザ出力が高いほ
どAQ配線とMOの接続抵抗が小さいが、−方埋め込み
形状が悪いことがわかっている。
そこで、まずレーザ出力を100mWにamして0.5
秒間照射する。その時の断面は第7図(a、)に示す様
にチップ表面および接続穴内部に形成したCr膜61上
の、接続穴内部にはMo膜62が形成される。このまま
100mWの照射を続けると、接続穴入口でのMo膜成
長が大成部より早く、内部に空胴を残してしまい、また
熱伝導により穴周辺にも太きく M o膜が広がってし
まう。
そこで、レーザ出力を30rn、Wに再調整して照射を
続けることにより、第7図(b)に示す様に、M、 o
 l摸は火成から順次成長し、完全に埋め込むことがで
きる。上記手順による埋め込みで、大成寸法ロ3μm、
深さ6μmの場合で、AQ配線63−Cr膜61− M
o64の接続抵抗として1Ω以ドが得られる。一般にA
11l −Mo界面が高温にさらされると高抵抗合金が
形成され、AQ−Moの接続抵抗が高くなるが、Cr膜
61が高抵抗合金の生成を防止するに、AQ配線表面の
反射率が約90%と極め高いのに対してCr膜61表面
ば反剃率が50〜60%と低く、その分だけレーザ出力
を低くおさえることができ、その結果AQ63−Cr6
1−Mo64の界面を低温にできる。
また下層のSi基板への熱影響も小さくおさえることが
できる。
全ての接続穴を同し手順により、Moで埋め込んだ後、
同じMo(Co)、’4囲気中でレーザ光62を照射し
ながら接続すべき穴と穴の間をステージ48を開動して
ウェハ49(あるいはチップ)を移動させてMo配線を
形成する。
全てのMo配線を形成した後、CVDチャンバ47内の
Mo(Co)sを全て排気し、no−’Torrより高
真空の雰囲気で、配線を形成した経路と同一の経路を移
動させながらMo配線上にレーザ光を照射する。これに
よりレーザCVDで形成されたM o lIi!線がア
ニールされ、不純物除去、膜質改善1こより配線比抵抗
が低減できる。
この後、配線形成の終了したチップをスパッタエッチ室
に搬送し、チップ表面全体に形成したCr膜を除去する
。この時、除去するCr膜は200〜600Åであり1
通常の条件で形成されるM、 o配線環は2000−1
0000人(0,2〜11m)であるので、Mo配線が
Cr膜と同程度削られても、配線抵抗の点で問題はない
以上の処理の後、必要に応じて再び集束イオンビーム加
工装置に搬送し、半導体装置内AQ配線の不要経路を切
断する。
以り述尺たf−順により、半導体装置内の配線補修が完
了する。ここではCVD材料ガスとしてM、o(Co)
、について説明して来たがこれに限定されるものではな
い。W (Co)、N i (Co)。
Fe(Co)、などの金属カルボニル、MoCQ、。
Mo F 1W I’Gなどの金属ハライド、 A Q
 (CHa)3゜cd (C2Hs )3などのアルキ
ル金属が使用できる。
ここで、さらに第8図によって本発明の配線形成方法に
ついて詳しく説明する。第8図(、)は配線+at17
iおよび配線重設を要する半導体装置の断面を示してい
る。本発明においては半導体装置を多数搭載したウェハ
を直接の配線布設対象としても良いし、半導体装置1つ
を搭載したチップを対象としても良い。
Sij!板70flC3iO,膜71を介1.,1:1
je1目のAQ配線72が形成され、眉間絶縁膜73を
介して2層l」のAQ配線74が形成され、さらにその
上にウェハを保護するためのパシベーション膜75が形
成されている。
通常、パシベーション膜75上には水、油等の汚染物7
6が付着しており、これらの上にCVD配線を形成する
と密着性が悪くハクリするなどの問題が生じる。そこで
Arプラズマによるスパッタエッチにより除去し、第8
図(b)に示す様に清浄化する。その後、望ましくは大
気にさらすことなく集束イオンビーム加工部に搬送し、
第8図(c)に示すように、高速加工が可能な大電流で
太い集束イオンビーム加工により配線74および72の
接続を要する部分へのパシベーション膜75および必要
に応じて眉間絶縁膜73に窓78゜78′を形成して接
続を要する配線72.74の一部を露出させる。
次に、第8図(d)に示す様にイオンビームを小電流・
細いビームに変換し、配線72.74の露出した部分よ
り狭い領域を加工し、先の太いビームで加工した際に、
窓内壁であるパシベーション膜75あるいは眉間絶縁膜
73からスパッタされ再着した膜を除去する。
そのご、大気にさらすことなく第8図(e)に示すよう
にパシベーション膜75に対して密着性が良く、導電性
を有し、かつレーザ光の吸収率の高い膜79(具体的に
はクロム膜)をスパッタ蒸着などの手段により200〜
600大の厚さで成膜する。この間、当然、露出してい
る配線72゜74の表面は大気にはさらさない。しかる
後、Mo(co)sガス雰囲気内で、窓78.78’内
部にArレーザ光を照射し、窓内部をM o 80 +
80’で埋め込む。この時、まず高出力(ただし配線に
ダメージが生じない範囲)で短時間だけレーザ光を照射
して、密着性の良いMol!!を窓78゜78′内部に
形成し、その後、低出力で照射してMoで窓78.78
’内部を完全に埋め込む。
この後、接続を要する窓78と窓78′の間をレーザ光
を走査することにより、第8図(g)に示す様にMo配
線8工を形成する。
このようにしてMo配線81を形成したのち、必要に応
じて真空中、あるいはN2ガスあるいはAr、Naなと
の不活性ガスあるいはN2などの還元性ガス雰囲気中で
集光したArレーザを照射しなからウェハを移動しMo
配線81上にArレーザを照射し膜質の改善をはかる。
すべてのMo配線81に照射することにより布設が完了
する。
ここでレーザ光源としてArレーザが用いられているが
、f!衝膜(Cr膜)に吸収されて熱に変わり得る波長
のレーザ光源であれば使用可能である。ただし、連続発
振の方が望ましい。たとえばクリプトン(Kr)レーザ
、YAGレーザ(高周波発振も含む)、加工部分の寸法
が許せばC○2レーザが挙げられる。
またCr膜79はArレーザ光に対し、その膜厚が30
0人では約14%、600人のとき約2%の透過率であ
り、他のレーザ光源に対しても透過率は極端に変わらな
いので、下地へのレーザ照射による熱影響を防止するこ
とができる。また、Cr f@ 79がレーザ光を吸収
して発熱し、そこで分解反応が起きてMo膜が析出する
ため、パシベーション膜厚、^全配線の有無等の下層の
影響が小さく、Mo配線8工の膜厚、配線幅の変化も小
さい。さらには、Cr膜膜体体AQ配線と比較して反射
率が低く、Cr膜79がない場合に比べて低いレーザ出
力でもMo配線81が形成できるし、同じ出力の場合に
はより高速に形成できる。
その後第8図(h)に示す様に露出しているCr膜79
をスパッタエッチにより除去する。
そして最後に第8図(i)に示す様に集束イオンビーム
加工部に搬送(大気にさらしても可)して、切断82を
要する配線を集束イオンビーム加工により切断する。以
上の一連の工程により、半導体内AQ配線との接続抵抗
が小さく、かつ密着性の良い低抵抗な金属配線を高速に
形成できる。
上記実施例中では多くのプロセスが必要であるが、低抵
抗接続を得るにはプロセス間の搬送は大気にさらすこと
なく行う必要がある。第8図を例に考えると、(’b)
スパッタエッチと(C)。
(d)集束イオンビーム加工の間の搬送は真空中(ある
いは乾燥不活性ガス雰囲気)が望ましいが短時間であれ
ば大気中でも良い。(d)集束イオンビーム加工と(e
)スパッタ蒸着の間は高真空が必要である。(e)スパ
ッタ蒸着と(f)。
(g)レーザCVDおよびレーザアニールの間は高真空
が必要である。(g)レーザアニールと(h)スパッタ
エッチの間および(h)スパッタエッチと(i)集束イ
オンビーム加工の間は大気中でも良い。
以上のことから、各プロセスを行うチャンバをゲートバ
ルブつなぐことにより高真空中での搬送が可能となる。
その装置構成例を第9図に示す。
ロードロック室101はゲートバルブ102によりスパ
ッタ室165に連結されており、真空ポンプ104によ
り、配管105、バルブ106を介して排気できる構成
となっている。ロードロック室101にはウェハ107
を載置するための試糾合108 打よびj二部電極10
9が設↓ノられ、さらには流量調13用のバルブ11o
、配管11−1を介1.てAl・ガスぷンベ1」−2に
接続されCいる。
またスパッタ室165はゲートバルブ166によりイオ
ンビーム加ゴー室〕67に、ゲーI、バルブ]、、 6
8 ニよりL/−ザCVD室169 ニ連結すレテおり
、真ゆポンプ170により配管1゛71、バルブ1′7
2を介して排気できる構成となっている。
またスパッタ室165にはウェハ〕07′ を載置する
ための試料台17:3およびスパンタ用ターゲットをf
fするJ:、l己11 % 174が設は亀れ、さらに
は、Jlf、量調整用のバルブ175、配管17Gを介
してArガスポンベ177に接続されている。なおA 
rガスボンベ177はA rガスボンベ112と」(用
しても良い。
イオンビーム加工室167にはウェハ107′を4&置
し、X、−Y−Z、IIに移動可能なステー・ジ]80
が設置され、イオンビーム光学系120により任、”:
 fhfl所にイオンビームを照射できる構成とな−)
でいる。また、真空ポンプ181によりバルブ182、
配管183を介して排気できる構成となっている。
レーザCVD室169はウェハ1.07”を搭載し、X
−Y−Z−f’)に移動可能なステージ184が設置さ
れ、流量調整用のバルブ185、配管186を介してC
VD原料ガスボンベxs7c、[続されている。そして
真空ポンプ188によりバルブ189、配管190を介
して排気できる構成とむっている。さらにレーザCVD
室161]にはレーザ透過用窓122が設けられ、Ar
イオンレーザ発振器123から発振されたArイオンレ
ーザ光124がレーザ光学系125を介して対物レンズ
126で集光してウェハ107”’  に照射できる構
成となっている。上記構成の装置により修正を必要とす
る半導体装置をウェハまたはチップの状態でロードロッ
ク室101に載「1した後、全く大気にさらすことなく
全プロセスを行うことができ、低抵抗接続、低抵抗配線
を高速に形成することができる。
あるいは第9図に示した各チャンバを独立に設置し1、
ウェハ(またはチップ)を高真空に保1ことができる搬
送器(例えば真空ポンプを備えた容器)を介して、ある
いは乾燥不活住ガ入を満たした容器を介し2て搬送する
ことにより、回し効果を♀!)ることができる。
次に別な実施例について以下説明する。第10図に本発
明の別な実施例である配線形成方法のうち、接続穴を形
成するに好適な加工装置の構成を示す。これは第1図に
示した集束イオンビーム加r 装22のイオンビーム1
照射部周辺にエツチングを加速するためのガスを供給す
るためのノズル201を付加したものである。このノズ
ル201よりフン素糸のガス、例えばCF、、CHF3
゜F2. SiF、、 X、e F2の中から選ばれた
ガスを供給する。その状態でイオンビーム1を照射する
と、ガス供給のない場合に比べてSio2の加工速度は
10倍以上加速できる。即ち高速に高精度な接続穴加工
を行うことができるが、第11図(a)に示す様に81
0.膜202に形成された接続穴203の底に露出した
AQ配線204の表面はAQのフッ化物(AQF3)膜
205で覆われている。
このフッ化物膜は絶縁物であり、このまま次のプロセス
でレーザCVDにより金属を埋め込んでも低接続抵抗は
得られない。
そこで、接続穴203を形ノ戊してAQ配線204表面
(実際にはフッ化物III 205 )が露出した時点
でイオンビーム〕の照射とノズル201からのフッ素系
ガスの供給を停止する。しかる後、チャンバ内を十分排
気して高真空度(1oGT orr以上)が得られてか
ら、ガス供給は停止し1まま改めてイオンビーム1を照
射しつつ接続穴203の大成より狭い領域を走査して、
第11図(1))に示す様にフッ化物膜205を除去し
てAQ配線204表面を露出させる。この時の加工駿は
、Afl配!204の厚さにもよるが、通常の0.5〜
2 μm r:あるならば、0.1、〜o、2μmの加
工は5午容される。
接続を必要とする部分への接続穴形成が全て終了した後
は前の実施例で述べた様に、即ち第8図に示した様に半
導体装置表面へのCr膜形成、CVDガス雰囲気内での
レーザ照射による埋め込み(この時、高出力と低出力の
二段階に分けて照射する)、レーザ照射したまま走査す
ることによる配線形成、CVDガスを排気した後の真空
中(あるいは不活性ガスあるいは還元ガス雰囲気中)で
のレーザアニール、不要Cr膜除去を経て、再び集束イ
オンビーム加工装置に搬送され、不要配線の切断を行う
。この時の切断加工は単なる集束イオンビーム加工で良
いし、また第10図に示した装置により、エツチングを
加速するガスを供給しつつ、イオンビームによる加工を
行っても良い。
後者では、まずパシベーション膜および必要に応じて層
間絶縁膜を加工除去するためにフッ系のガス、即ちF2
.CF、、SiF、、XeF2.CHF。
などから選択するガスを供給して高速に穴を形成し、A
Q配線が露出した時点で、今後は塩素系のガス、即ちc
u、、ccu□5iCR4などから選択するガスを供給
して高速にAQを除去し、配線切断を完了する。これら
の工程が終了した後、フッ素系および塩素系のガスが半
導体装置表面に残留しない様、真空中で加熱するなどの
処理を行うことが必要な場合も有るが、ここではこれ以
上触れない。
〔発明の効果〕
以上説明して来た様に本発明によれば、接続穴を形成す
る際に大電流・太いビームにより高速に加工し、しかも
小電流・細いビームにより接続穴形成時にAn配線表面
に再付着したSiO2膜を除去するので、低抵抗接続を
得ることができる。
また、レーザCVDにより接続穴に金属を埋め込む際に
露出したAQ配線表面にCr膜を形成するので、レーザ
光の反射率を低減し、低パワーのレーザでも埋め込むこ
とができ、さらに最初は高パワー短時間照射、次いで低
パワー完全に埋め込むまで照射することにより、良好な
埋め込み形状と低接続抵抗を得ることができる。
また本発明の別な方法によれば、エツチングガスを供給
しながら集束イオンビームを照射して高速に接続穴を形
成し露出したAQ配線の表面に形成された反応生成物膜
を除去してから、接続を行うので、低抵抗接続を得るこ
とができる。
【図面の簡単な説明】
第1図は本発明を実施するに好適な集束イオンビーム加
工装置の構成図、第2図乃至第5図は本発明の接続穴を
形成する説明図、第6図は本発明を実施するに好適なレ
ーザCVD装置の構成図。 第7図は本発明の接続穴を埋め込み方法の説明図、第8
図は本発明の配線形成方法の全工程を説明する図、第9
図は本発明を実施するに好適な配線形成装置の構成図、
第10図は本発明の別な実施例である方法を実施するに
好適な集束イオンビームアシストエツチング加工装置の
構成図、第11図は本発明の別な実施例による接続穴形
成の説明図である。 l・・・集束イオンビーム、10・・・可動絞り、37
・・・Sio2粒子、42・・・レーザ光、61.79
・・・Cr膜(緩衝膜)、63,72.14−AQ配線
、201・・・ガスノズル、205・・・フッ化物膜。 第 1 1−・・イオン≦゛−4 7・・イイン勿叡 10−可重特欠ε) 圀 12−レンズ°電子禮 /メー鳴向電4な /フ、板力0工、物 躬 2 ×軸 第 う 圀 第 扮 塙 圀 第 圀 塙 ワ 口 3 図 固 1−・・イT゛7ど−ム 7・・ イオンj片、 70−・河町*1) /2−ル〉ス′°電j伽 /20.−偏向e& /78.市1カ口二物

Claims (1)

  1. 【特許請求の範囲】 1、半導体装置の表面にある絶縁膜の所望個所に配線が
    露出するように接続穴を形成し、該接続穴を形成する際
    、接続穴の底である露出した配線面に付着した膜を除去
    すべく更に加工し、その後該接続穴の表面及び上記絶縁
    膜表面に緩衝膜を形成し、上記接続穴の緩衝膜上にレー
    ザCVDにより穴埋めして配線端部と上記絶縁膜表面の
    緩衝膜上に上記配線端部に接続された接続配線を形成す
    ることを特徴とする半導体装置への接続配線形成方法。 2、相対的に小電流しか得られない細い集束イオンビー
    ムを走査照射することによって上記露出した配線面を加
    工することを特徴とする請求項1記載の半導体装置への
    接続配線形成方法。 3、相対的に大電流が得られる太い集束イオンビームを
    走査照射することによって上記接続穴を形成することを
    特徴とする請求項1又は2記載の半導体装置への接続配
    線形成方法。 4、エッチングガス雰囲気中で集束イオンビームを走査
    照射して上記接続穴を形成することを特徴とする請求項
    1又は2記載の半導体装置への接続配線形成方法。
JP1212908A 1989-08-21 1989-08-21 半導体装置への接続配線形成方法 Expired - Fee Related JP2708560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1212908A JP2708560B2 (ja) 1989-08-21 1989-08-21 半導体装置への接続配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1212908A JP2708560B2 (ja) 1989-08-21 1989-08-21 半導体装置への接続配線形成方法

Publications (2)

Publication Number Publication Date
JPH0377323A true JPH0377323A (ja) 1991-04-02
JP2708560B2 JP2708560B2 (ja) 1998-02-04

Family

ID=16630276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1212908A Expired - Fee Related JP2708560B2 (ja) 1989-08-21 1989-08-21 半導体装置への接続配線形成方法

Country Status (1)

Country Link
JP (1) JP2708560B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013081958A (ja) * 2011-10-06 2013-05-09 Disco Corp パシベーション膜が積層された基板のアブレーション加工方法
JP2019514075A (ja) * 2016-05-11 2019-05-30 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. Tft基板の断線修復方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291048A (ja) * 1986-06-11 1987-12-17 Hitachi Ltd Ic素子における微細布線方法
JPS6471149A (en) * 1987-09-11 1989-03-16 Hitachi Ltd Formation of wiring and device therefor
JPH01140742A (ja) * 1987-11-27 1989-06-01 Hitachi Ltd イオンビーム加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291048A (ja) * 1986-06-11 1987-12-17 Hitachi Ltd Ic素子における微細布線方法
JPS6471149A (en) * 1987-09-11 1989-03-16 Hitachi Ltd Formation of wiring and device therefor
JPH01140742A (ja) * 1987-11-27 1989-06-01 Hitachi Ltd イオンビーム加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013081958A (ja) * 2011-10-06 2013-05-09 Disco Corp パシベーション膜が積層された基板のアブレーション加工方法
JP2019514075A (ja) * 2016-05-11 2019-05-30 深▲せん▼市華星光電技術有限公司Shenzhen China Star Optoelectronics Technology Co., Ltd. Tft基板の断線修復方法

Also Published As

Publication number Publication date
JP2708560B2 (ja) 1998-02-04

Similar Documents

Publication Publication Date Title
US7994450B2 (en) Debris minimization and improved spatial resolution in pulsed laser ablation of materials
US5182231A (en) Method for modifying wiring of semiconductor device
US6753538B2 (en) Electron beam processing
JP2733244B2 (ja) 配線形成方法
JPS62229956A (ja) Ic素子における配線接続方法
JPH10303199A (ja) 半導体装置の加工方法およびそれに用いる加工装置
JPH03166744A (ja) 断面観察方法
JPH0377323A (ja) 半導体装置への接続配線形成方法
JPH04186831A (ja) 荷電ビーム処理方法およびその装置
JPH0644564B2 (ja) 配線形成方法
JP2594972B2 (ja) 配線形成方法およびその装置
JP2004095339A (ja) イオンビーム装置およびイオンビーム加工方法
JP3523346B2 (ja) 半導体装置における配線修正方法
JPS63164240A (ja) 半導体装置における配線形成方法およびその装置
JP3185320B2 (ja) 半導体装置の配線修正方法及びその装置
JPS63100746A (ja) Ic素子における配線接続方法及びその装置
JPS6355957A (ja) Ic配線の接続方法および装置
JP3009157B2 (ja) 配線膜形成方法及びその装置
JPH0354824A (ja) 半導体加工方法と半導体加工装置
JPH1090876A (ja) 欠陥修正方法および装置
JP3111615B2 (ja) 透明膜の形成方法および装置
JPH01204448A (ja) 配線形成方法
JPH01222460A (ja) 配線形成方法
JP2604998B2 (ja) Ic素子における配線接続方法
JPH0794512A (ja) 配線形成方法及び装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees