JPS59119853A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59119853A JPS59119853A JP22839782A JP22839782A JPS59119853A JP S59119853 A JPS59119853 A JP S59119853A JP 22839782 A JP22839782 A JP 22839782A JP 22839782 A JP22839782 A JP 22839782A JP S59119853 A JPS59119853 A JP S59119853A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- laser beams
- depositing
- chamber
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋１．１発明の技術分野
本発明は半導体装置の製造方法、詳しくはレーザ光を用
いる化学気相成長の選択性を利用し、３次元ＬＳＩ等の
県債回路のスルーボール内にのみ導電体材料を堆積（ｄ
ｅｐｏｓｉｔ ） シスルーホールを埋め配線層を形成
する方法に関する。
いる化学気相成長の選択性を利用し、３次元ＬＳＩ等の
県債回路のスルーボール内にのみ導電体材料を堆積（ｄ
ｅｐｏｓｉｔ ） シスルーホールを埋め配線層を形成
する方法に関する。
（２）技術の背景
３次元集積回路（ＩＣ）の形成工程の１つに、半導体基
板上に絶縁膜を形成し、この絶縁膜に２．５μｍ口のコ
ンタクトボールを窓開りし、このコンタクトボールを導
電体材料で埋めて配線層を形成することが行われる。か
かる技術を第１図を参照して説明すると、半導体（シリ
コン）基板１上に酸化ｊ模（５ｉ０２膜）２を形成し、
その上に層間絶縁膜として例えば燐・シリケート・ガラ
ス （ＰＳＧ ”） ＩＩ襲３を４μｍの）鉄属に化学
気相成長法（ＣＶＤ法）で成長し、ＰＳＧ膜３にドライ
エンチングでスルーホール４を窓開けする。次いで、全
面に例えばアルミニウム（ｉ）をプラズマＣＶＤ法で成
長し、 へｌ配線層５を形成する。次いで、スルーホー
ル４内のへβ配線層５のみを残して他のへβ配線層を除
去して第１層配線を形成し、引続き全面にＰＳ’Ｇ膜を
成長し、そのｌｌ５Ｇ ｌ模の上に第２層配線を形成し
て３次元ＩＣをｉηる。
板上に絶縁膜を形成し、この絶縁膜に２．５μｍ口のコ
ンタクトボールを窓開りし、このコンタクトボールを導
電体材料で埋めて配線層を形成することが行われる。か
かる技術を第１図を参照して説明すると、半導体（シリ
コン）基板１上に酸化ｊ模（５ｉ０２膜）２を形成し、
その上に層間絶縁膜として例えば燐・シリケート・ガラ
ス （ＰＳＧ ”） ＩＩ襲３を４μｍの）鉄属に化学
気相成長法（ＣＶＤ法）で成長し、ＰＳＧ膜３にドライ
エンチングでスルーホール４を窓開けする。次いで、全
面に例えばアルミニウム（ｉ）をプラズマＣＶＤ法で成
長し、 へｌ配線層５を形成する。次いで、スルーホー
ル４内のへβ配線層５のみを残して他のへβ配線層を除
去して第１層配線を形成し、引続き全面にＰＳ’Ｇ膜を
成長し、そのｌｌ５Ｇ ｌ模の上に第２層配線を形成し
て３次元ＩＣをｉηる。
（３）従来技術と問題点
上記したＡ！配線層５の成長において、第１図に符号６
で示す如き空洞が形成されることが経験された。かかる
空洞６が発生ずる理由は、前記したプラズマＣＶＤ法に
おける 八βの堆積において、八βがスルーポール４の
底部だけでなくその両側部」二にも堆積し、スルーポー
ル４の上方部分が塞がれるからである。
で示す如き空洞が形成されることが経験された。かかる
空洞６が発生ずる理由は、前記したプラズマＣＶＤ法に
おける 八βの堆積において、八βがスルーポール４の
底部だけでなくその両側部」二にも堆積し、スルーポー
ル４の上方部分が塞がれるからである。
かかる空洞６が存在すると、その内に閉じこめられた基
体が後の熱処理工程において膨張し、外部に逃げようと
するのでＡｒ配線層５およびＰＳＧ膜３ならびにその上
の図示しないＰＳＧ膜にひびが発生し、絶縁不良の原因
となり、製造される３次元ＩＣの信頼性を損なうことに
なる。
体が後の熱処理工程において膨張し、外部に逃げようと
するのでＡｒ配線層５およびＰＳＧ膜３ならびにその上
の図示しないＰＳＧ膜にひびが発生し、絶縁不良の原因
となり、製造される３次元ＩＣの信頼性を損なうことに
なる。
（４）発明の目的
本発明は上記従来の問題点に濯み、半導体基板」二に形
成された絶縁膜に設けられたスルーホールを導電体材料
で埋めるにおいて、従来例の如く埋め込まれた４重体材
料により形成される配線層に空洞のない良好な配線層を
選択的に形成する方法を提供することを目的とする。
成された絶縁膜に設けられたスルーホールを導電体材料
で埋めるにおいて、従来例の如く埋め込まれた４重体材
料により形成される配線層に空洞のない良好な配線層を
選択的に形成する方法を提供することを目的とする。
（５）発明の構成
そしてこの目的は本発明によれば、導電体材料の堆積の
ための化学気相成長を行うチェンバに任意の位置にスル
ーホールが形成された絶縁膜をもった半導体基板を配置
し、レーザ光を絞って前記スルーホールを照射すること
により選択的に導電体材料をスルーホール内に堆積する
ことを特徴とする半導体装置の製造方法を提供すること
によって達成される。
ための化学気相成長を行うチェンバに任意の位置にスル
ーホールが形成された絶縁膜をもった半導体基板を配置
し、レーザ光を絞って前記スルーホールを照射すること
により選択的に導電体材料をスルーホール内に堆積する
ことを特徴とする半導体装置の製造方法を提供すること
によって達成される。
（６）発明の実施例
以下本発明実施例を図面によって詳述する。
レーザ光を用いるＣＶＤ技術とは、レーザ光照射により
、光化学反応または熱化学反応に基づくガス分子の分解
を誘起し、ガス分子に含まれる例えば八！を切断分離し
て堆積させる。光化学反応においては特定の波長のレー
ザ光を用いてガス分子の分子結合を切断しΔｌを分離し
、熱化学反応においてはレーザ光の熱によってガス分子
の切１１Ｊｉを実現する。光化学反応においては０．１
ｍＷ程度のパワーの紫外線、遠紫外線レーザを用い、ま
た熱化学反応においては０．６〜５Ｗ程度のアルゴンレ
ーザまたは炭酸ガスレーザ等を用いる。上記したレーザ
光を用いるＣＶＤ法は、選択性をもつことを’ｔｒｉ徴
とし、レーザ光のビーム径をＬ／ンズ系を用いて絞り、
特定の位置に照射することによってそこで化学気相成長
を発生させる。
、光化学反応または熱化学反応に基づくガス分子の分解
を誘起し、ガス分子に含まれる例えば八！を切断分離し
て堆積させる。光化学反応においては特定の波長のレー
ザ光を用いてガス分子の分子結合を切断しΔｌを分離し
、熱化学反応においてはレーザ光の熱によってガス分子
の切１１Ｊｉを実現する。光化学反応においては０．１
ｍＷ程度のパワーの紫外線、遠紫外線レーザを用い、ま
た熱化学反応においては０．６〜５Ｗ程度のアルゴンレ
ーザまたは炭酸ガスレーザ等を用いる。上記したレーザ
光を用いるＣＶＤ法は、選択性をもつことを’ｔｒｉ徴
とし、レーザ光のビーム径をＬ／ンズ系を用いて絞り、
特定の位置に照射することによってそこで化学気相成長
を発生させる。
第２図に本発明の方法を実施するための装置が断面図で
示され、同図において、１１は光化学反応による化学気
相成長用のチェンバ、１２はシリコン基板、１３はシリ
コン基板１２上に２μｍの膜厚に成長したＰＳＧ １１
９．１４はｐｓｃ； ＩＩ美１３にドライエ・ノチッグ
で゛形成した２、５μｍ口のスルーホール、１５はトリ
ブヂルアルミニウムＡβ（Ｃｑ ＨＪ３ガスを矢印２０
の方向に供給するガス供給管、１６は矢印２１の方向に
排気する排気管、１７ば排気量を調整するためのバルブ
、１８はレンズ１９によって絞られたレーザ光をそれぞ
れ示し、図示の装置を用いてスルーホール１４内にＡｒ
を堆積させてスルーホールを埋め込む。レーザ光は波長
λ−０，２５７２μｍのアルゴン（Ａｒ” ） レー
ザ光を用いる。チェンバ１１内は、最初ｌ０−６〜１０
−７程度の真空度に排気し、しかる後にガスを供給して
、光化学反応を発生させるときは１０Ｔｏｒｒ程度の圧
力に保つ。また熱化学反応によりＣｖＤをなしたいとき
には、前記した排気の後にガスを注入して１００ Ｔｏ
ｒｒ程度の圧力に保つ。レーザ光のパワーは、前記した
如く、光化学反応のときには０．．１ ｍｌ／Ｉ程度に
、また熱化学反応のときには０．６〜５−程度にするが
、パワーはいずれの場合にもレンズの絞りに左右される
。
示され、同図において、１１は光化学反応による化学気
相成長用のチェンバ、１２はシリコン基板、１３はシリ
コン基板１２上に２μｍの膜厚に成長したＰＳＧ １１
９．１４はｐｓｃ； ＩＩ美１３にドライエ・ノチッグ
で゛形成した２、５μｍ口のスルーホール、１５はトリ
ブヂルアルミニウムＡβ（Ｃｑ ＨＪ３ガスを矢印２０
の方向に供給するガス供給管、１６は矢印２１の方向に
排気する排気管、１７ば排気量を調整するためのバルブ
、１８はレンズ１９によって絞られたレーザ光をそれぞ
れ示し、図示の装置を用いてスルーホール１４内にＡｒ
を堆積させてスルーホールを埋め込む。レーザ光は波長
λ−０，２５７２μｍのアルゴン（Ａｒ” ） レー
ザ光を用いる。チェンバ１１内は、最初ｌ０−６〜１０
−７程度の真空度に排気し、しかる後にガスを供給して
、光化学反応を発生させるときは１０Ｔｏｒｒ程度の圧
力に保つ。また熱化学反応によりＣｖＤをなしたいとき
には、前記した排気の後にガスを注入して１００ Ｔｏ
ｒｒ程度の圧力に保つ。レーザ光のパワーは、前記した
如く、光化学反応のときには０．．１ ｍｌ／Ｉ程度に
、また熱化学反応のときには０．６〜５−程度にするが
、パワーはいずれの場合にもレンズの絞りに左右される
。
操作においては、スルーポール１４に絞ったレーザ光１
８を照射するとよいのであるから、シリコン基板１２を
図示しない装置によってＸＹ方向に動かしスルーホール
の形成された部分をレーザ光のスポット内にもってくる
。
８を照射するとよいのであるから、シリコン基板１２を
図示しない装置によってＸＹ方向に動かしスルーホール
の形成された部分をレーザ光のスポット内にもってくる
。
最近スルーホールは２．５μｍ口程度と微細化される傾
向にあるが、レーザ光をその程度に絞ることば十分可能
である。例えば、光強度のガウス型分布曲線において裾
野が３０μｍ程度のレーザビームを絞り、ＣｖＤに必要
な強度をもったビームで２．５μｍ口をカバーすること
ば十分可能である。
向にあるが、レーザ光をその程度に絞ることば十分可能
である。例えば、光強度のガウス型分布曲線において裾
野が３０μｍ程度のレーザビームを絞り、ＣｖＤに必要
な強度をもったビームで２．５μｍ口をカバーすること
ば十分可能である。
導電体材料は上記したｉに限定されるものではなく、モ
ノシラン（５ｉｌ１１）ガスを用いて多結晶シリコン（
ポリシリコン）を成長させることによっても本発明の方
法を実施しうるちのである。
ノシラン（５ｉｌ１１）ガスを用いて多結晶シリコン（
ポリシリコン）を成長させることによっても本発明の方
法を実施しうるちのである。
本願発明者の実験によると、ｉを堆積するときは高熱に
依存しない光化学反応が、またポリシリコンを堆積する
ときはシリコンは高熱に耐えうるからチ゛ハ化学反応が
効果的である。いずれの方法を用いるにせよ、レーザ光
の強度を適宜調整する必要がある。特に光化学反応にお
いては特定の波長のレーザ光を得ることが不可欠であり
、その点から／ｇ！、長の短いＡｒ＋レーザおよび、波
長をある程度可変できるエキシマ・レーザは効果的であ
る。なお、ＰＳＧ膜１３の膜厚およびスルーボール１４
の口は上記に示した数値に限定されるものではなく、形
成されるべき３次元ＩＣの設計に対応して適宜変更しう
る。
依存しない光化学反応が、またポリシリコンを堆積する
ときはシリコンは高熱に耐えうるからチ゛ハ化学反応が
効果的である。いずれの方法を用いるにせよ、レーザ光
の強度を適宜調整する必要がある。特に光化学反応にお
いては特定の波長のレーザ光を得ることが不可欠であり
、その点から／ｇ！、長の短いＡｒ＋レーザおよび、波
長をある程度可変できるエキシマ・レーザは効果的であ
る。なお、ＰＳＧ膜１３の膜厚およびスルーボール１４
の口は上記に示した数値に限定されるものではなく、形
成されるべき３次元ＩＣの設計に対応して適宜変更しう
る。
（７）発明の効果
以」二、詳細に説明したように、本発明の方法によると
きは、レーザ光を用いるＣＶＤの選択性を利用しＩＣ回
路中のスルーボール部分に絞られたレーザ光を照射する
ことによってスルーホールに導電体材料を堆積すること
が可能となり、形成された配線層には従来技術にみられ
た空洞が発生することが避けられるので、３次元ＩＣの
製造において信頼性向上に効果大である。
きは、レーザ光を用いるＣＶＤの選択性を利用しＩＣ回
路中のスルーボール部分に絞られたレーザ光を照射する
ことによってスルーホールに導電体材料を堆積すること
が可能となり、形成された配線層には従来技術にみられ
た空洞が発生することが避けられるので、３次元ＩＣの
製造において信頼性向上に効果大である。
第１図は従来技術によって半導体基板上の絶縁膜に形成
されたスルーボールに埋め込まれた配線層の断面図、第
２図は本発明の方法を実施するために用いる装置の断面
図である。 １１−チェンバ、１２− シリコン基板、１：１ＰＳＧ
膜、１４−スルーボール、１５−ガス供給管、１６−排
気管、１７−バルブ、１８− レーザ光、１９− レン
ズ、２０−ガス供給方向矢印、２１−排気方向矢印第１
図 富士通株式会社内
されたスルーボールに埋め込まれた配線層の断面図、第
２図は本発明の方法を実施するために用いる装置の断面
図である。 １１−チェンバ、１２− シリコン基板、１：１ＰＳＧ
膜、１４−スルーボール、１５−ガス供給管、１６−排
気管、１７−バルブ、１８− レーザ光、１９− レン
ズ、２０−ガス供給方向矢印、２１−排気方向矢印第１
図 富士通株式会社内
Claims (1)
- 導電体側材の堆積のための化学気相成長を行うチェンバ
に任意の位置にスルーボールが形成された絶縁膜をもっ
た半導体基板を配置し、レーザ光を絞っ−（前記スルー
ホールを照射することにより選択的に導電体材料をスル
ーボール内に堆積することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22839782A JPS59119853A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22839782A JPS59119853A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59119853A true JPS59119853A (ja) | 1984-07-11 |
Family
ID=16875823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22839782A Pending JPS59119853A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119853A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62291048A (ja) * | 1986-06-11 | 1987-12-17 | Hitachi Ltd | Ｉｃ素子における微細布線方法 |
| JPS63236345A (ja) * | 1987-03-25 | 1988-10-03 | Hitachi Ltd | 配線形成方法およびその装置 |
| JPS63278348A (ja) * | 1987-05-11 | 1988-11-16 | Hitachi Ltd | Ｉｃ配線の接続方法及びその装置 |
| JPS6423555A (en) * | 1987-07-20 | 1989-01-26 | Hitachi Ltd | Wiring formation and device therefor |
| JPS6471149A (en) * | 1987-09-11 | 1989-03-16 | Hitachi Ltd | Formation of wiring and device therefor |
| US4957880A (en) * | 1985-05-29 | 1990-09-18 | Kabushiki Kaisha Toshiba | Method for producing semiconductor device including a refractory metal pattern |
-
1982
- 1982-12-27 JP JP22839782A patent/JPS59119853A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4957880A (en) * | 1985-05-29 | 1990-09-18 | Kabushiki Kaisha Toshiba | Method for producing semiconductor device including a refractory metal pattern |
| JPS62291048A (ja) * | 1986-06-11 | 1987-12-17 | Hitachi Ltd | Ｉｃ素子における微細布線方法 |
| JPS63236345A (ja) * | 1987-03-25 | 1988-10-03 | Hitachi Ltd | 配線形成方法およびその装置 |
| JPS63278348A (ja) * | 1987-05-11 | 1988-11-16 | Hitachi Ltd | Ｉｃ配線の接続方法及びその装置 |
| JPS6423555A (en) * | 1987-07-20 | 1989-01-26 | Hitachi Ltd | Wiring formation and device therefor |
| JPS6471149A (en) * | 1987-09-11 | 1989-03-16 | Hitachi Ltd | Formation of wiring and device therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101139175B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 반도체 제조 장치 및 기억 매체 | |
| US7171918B2 (en) | Focused ion beam deposition | |
| US6921722B2 (en) | Coating, modification and etching of substrate surface with particle beam irradiation of the same | |
| JPH04120732A (ja) | 固体素子及びその製造方法 | |
| JPS59119853A (ja) | 半導体装置の製造方法 | |
| KR20050044376A (ko) | Ｗ 플러그 내의 공극 제거방법 | |
| JP2763100B2 (ja) | 薄膜形成方法 | |
| US6424045B2 (en) | Semiconductor device with pure copper wirings and method of manufacturing a semiconductor device with pure copper wirings | |
| JPH0964034A (ja) | 半導体装置およびその製造方法 | |
| US9947576B2 (en) | UV-assisted material injection into porous films | |
| JPH06179973A (ja) | タングステンの選択的堆積のための成長室及び／又は基板を予備処理する方法 | |
| JPH10313005A (ja) | 金属膜のリフロー方法 | |
| JP2550027B2 (ja) | Ｉｃ素子における微細布線方法 | |
| KR20000044890A (ko) | 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법 | |
| JPH03225829A (ja) | 半導体装置の製造方法 | |
| JP3350955B2 (ja) | 半導体装置の修正方法 | |
| JP3584785B2 (ja) | フッ素樹脂膜の形成方法および半導体装置並びにその製造方法 | |
| JP3388059B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS62229844A (ja) | 薄膜堆積方法 | |
| JPH1197406A (ja) | 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法 | |
| JPS6211227A (ja) | 半導体装置の製造方法 | |
| JPH0476914A (ja) | 半導体装置の製造方法 | |
| US20060051508A1 (en) | Focused ion beam deposition | |
| JP3657879B2 (ja) | 焼成装置のクリーニング方法 | |
| JPS62250655A (ja) | 半導体装置およびその製造方法 |