JP3350955B2 - 半導体装置の修正方法 - Google Patents

半導体装置の修正方法

Info

Publication number
JP3350955B2
JP3350955B2 JP12445892A JP12445892A JP3350955B2 JP 3350955 B2 JP3350955 B2 JP 3350955B2 JP 12445892 A JP12445892 A JP 12445892A JP 12445892 A JP12445892 A JP 12445892A JP 3350955 B2 JP3350955 B2 JP 3350955B2
Authority
JP
Japan
Prior art keywords
semiconductor device
film
wiring
repairing
buffer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12445892A
Other languages
English (en)
Other versions
JPH05326519A (ja
Inventor
克郎 水越
幹雄 本郷
秀造 佐野
隆 上村
敦仁 高田
幹規 河路
利夫 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12445892A priority Critical patent/JP3350955B2/ja
Publication of JPH05326519A publication Critical patent/JPH05326519A/ja
Application granted granted Critical
Publication of JP3350955B2 publication Critical patent/JP3350955B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば試作した半導体
装置内に部分的に存在する不良の箇所や原因の特定ある
いはその補修に好適な半導体装置の修正方法に関するも
のである。
【0002】
【従来の技術】近年の半導体装置は高集積化が著しく、
配線層についても微細化・多層化が急速に進んでいる。
このため、開発過程にある半導体装置が設計通りに動作
するとは限らず、設計変更と試作を繰り返し、開発期間
が長期にわたるという問題があった。これに対処するた
め、試作した半導体装置内の配線を切断したり、あるい
は任意配線間を接続することにより、不良箇所の特定あ
るいは暫定的に完全な動作が得られるようにして特性の
評価を行い、開発期間を短縮する手法が用いられ始め
た。
【0003】これらのうち、任意箇所を接続する方法と
して、レーザ協会会報、第12巻第2号(1987年4月)第
1頁から第6頁で論じられている方法がある。この方法
は、レーザ除去加工及びレーザCVD(Chemical Vapor
Deposition:化学気相成長)を用いて不良半導体装置
内の配線そのものを直接加工して回路変更を行うもので
ある。具体的には、結線すべき半導体装置内のAl配線
上の絶縁膜に紫外レーザ光(波長266nm,パルス幅10n
s)を照射して接続穴を形成しAl配線を露出させる。
次いで、Mo(CO)6ガス雰囲気中で前記接続穴内にAr
レーザ光を照射してMoを埋め込み、Al配線とオーミ
ックコンタクトを取った後、Arレーザ光を走査して接
続穴間にMo配線を形成することにより回路を変更する
ものである。そして、実際に開発中の半導体装置の修正
を試みている。修正した半導体装置は、Al配線層が2
層で両配線層間には1μm厚さのSiN層間絶縁膜が形
成されており、パッシベーション膜(保護膜)が無く上
層配線が露出しているものである。このSiN膜に紫外
レーザ光を照射して接続穴を開けた後、上下のAl配線
間を約0.5Wのレーザ照射で形成したMoにより結線し
ている。全体の接続抵抗は記載していないが、接続穴の
接触抵抗は約10Ωであると述べている。
【0004】上記従来例では、接続穴形成で露出したA
l配線上にMo(CO)6ガス雰囲気中でArレーザを照射
し、その熱で材料ガスを分解してMo配線を直接形成し
ているが、本件出願に係る発明者等の実験によれば、A
l配線上にMo膜を直接熱CVDで形成すると、その界
面部にはMoAl12のような高抵抗合金が生成し易いこ
とが明らかになっている。このような高抵抗部が界面に
存在すると当然の如く接触抵抗が高くなる。上記従来例
において接触抵抗が約10Ωと決して低くないのはこのた
めである。接触抵抗が高いと、高速処理を行う論理LS
I等は、信号伝達の遅延等を生じ正常な動作が得られな
くなる。
【0005】上記従来技術以外に、本件出願に係る発明
者等が開示した特開昭63−164240号公報に記載の技術が
ある。この技術も上記従来例と同様に半導体装置に集束
イオンビームを用いて接続穴を形成し、レーザCVDで
接続穴への導電物質充填(穴埋め)と配線形成を行って
修正を行うものであるが、レーザCVDで穴埋めと配線
形成を行う前の処理として、半導体装置表面のクリーニ
ングと緩衝膜形成を必須工程としている。そして、最終
工程でArガス雰囲気中で半導体装置に高周波電力を印
加してArプラズマを発生させ、Arイオンで半導体表面
をスパッタリングし、配線の直下部位外の不要な緩衝膜
を除去している。しかも、上記クリーニング工程からレ
ーザCVDによる配線形成工程までを高真空雰囲気中で
行い、低抵抗接続及び修正の高信頼度化を図っている。
【0006】上記緩衝膜は、Cr等の金属ターゲットを
Arイオンでスパッタリングし該金属原子を半導体装置
表面に付着させる等して形成する。これにより、レー
ザCVDにより布設された配線との密着性の向上、穴
埋めや配線形成時のレーザ光の照射エネルギを低減し、
下層への熱影響低減及び配線形成の高速化、が図れる。
【0007】さらに、該緩衝膜はAl配線とMo膜との
接触抵抗低減にも寄与することが本件出願の発明者等の
実験で明らかとなった。図4にその結果を示す。図4に
示した結果は、Al配線103が4層に形成された半導体
装置100に集束イオンビームを用いて□5μm×深6μ
mの接続穴をAl配線103上に形成後、緩衝膜3として
のCrの膜厚を変えて形成し、その上にレーザCVDで
導電物質(Mo)4’を充填した後、四端子法で接触抵抗
を測定したものである。図において接触抵抗は、Cr膜
厚=0(緩衝膜無し)では17〜90Ωと高いが、Cr膜厚
の増加と共に低減することが分かる。この理由は、前述
した如く、Cr膜厚=0ではAl配線103とMo膜4’と
の界面にMoAl12のような高抵抗合金が生成している
ためであり、Cr膜3は高抵抗合金生成を防止するバリ
ア膜として働いているためである。この結果から、1Ω
以下の低抵抗接続を得るためには、Cr膜を20nm以上の
厚さで形成すれば良いことが分かる。
【0008】
【発明が解決しようとする課題】上記第2の従来技術に
おいて、接続穴形成及び配線切断後に緩衝膜を付け、レ
ーザCVDで配線形成後にArイオンのスパッタリング
によるエッチングを行って不要部分の緩衝膜の除去を行
っている。しかし、該エッチング処理は図5に示す様に
半導体装置100の面に対してArイオン5が垂直に入射す
る異方性エッチングのため、例えば配線切断穴2の内面
に付着した緩衝膜3を完全に除去できず、該緩衝膜3の
残渣3’のために切断した配線同志103a,103bが短絡す
る場合がある。この傾向は微細で深い穴の場合に顕著で
ある。また、図6に示す様に半導体装置100表面の段差
部の勾配が垂直に近いほど緩衝膜3が残り易く、該緩衝
膜3の残渣3’によってレーザCVDで形成した配線同
志4a,4bが接近していると短絡する場合もあり、修正配
線4の高密度化の妨げとなっている。このため、オーバ
ーエッチングを余分に行って対処しているが、該オーバ
ーエッチングにより、Mo配線4の膜厚減少(=高抵抗
化)や電源供給あるいは信号の入出力のために半導体装
置表面に設けた半田バンプにダメージを与えるなどの不
具合を生ずることがある。
【0009】尚、上記第2の従来例ではウェット・エッ
チングで不要部分の緩衝膜3の除去を行うことも述べて
いる。該処理によれば、半導体装置表面の段差部の残渣
3’は除去可能であるが、エッチング液の残留や不純物
イオンの侵入等による素子の劣化等の危険性が有る。ま
た、修正配線4や半導体装置表面に設けた半田バンプや
パッドを侵食せず、緩衝膜3のみをエッチングする液を
選択しなければならない。逆に言うと、上記各々の材質
が限定されるため、適用範囲が狭くなる。しかも、微細
化・多層化の著しい半導体装置において、配線切断穴の
寸法が開口径2〜3μm程度、深さ10μm以上というこ
とは充分有り得る。このような微細深穴に対してエッチ
ング液は入りにくく、上記スパッタリングによるエッチ
ング同様、穴底及び穴の内周に緩衝膜を取り切れない場
合がある。
【0010】本発明は、上記事情を考慮してなされたも
のであり、その目的は、上記従来技術を改良することに
より、異方性エッチングで除去し切れなかった緩衝膜の
残渣による問題点を無くし、半導体装置の修正を確実に
行い得る方法を提供することにある。
【0011】
【課題を解決するための手段】上記目的を達成するため
に本発明方法では、修正配線形成前に半導体装置表面に
形成した緩衝膜の不要部分をArイオン等のスパッタリ
ングによる物理的なエッチングにより除去後、緩衝膜の
エッチング残渣を酸化性や窒化性のラジカルを用いて不
導体化処理することとした。
【0012】そして、上記目的を達成するために本発明
装置では、不要緩衝膜の除去手段を従来の物理的なエッ
チング手段に酸化性あるいは窒化性のラジカル発生手段
から成る緩衝膜の不導体化手段を加えた構成とした。
【0013】
【作用】半導体装置表面の不要緩衝膜は、先ず上記構成
のArイオン等のスパッタリングによる物理的なエッチ
ング手段により、半導体装置表面の段差部や配線切断穴
内に残渣を残すのみで殆ど除去される。そして、ラジカ
ル発生手段から生じた酸化性や窒化性のラジカルは、エ
ッチング室内に等方的に拡散するので、たとえ高アスペ
クト比に形成された配線切断穴であっても緩衝膜のエッ
チング残渣に接触し、該残渣を酸化あるいは窒化する。
従って、上記残渣は不導体と成り、それまで短絡状態に
あった配線間に絶縁が得られる。
【0014】
【実施例】以下、本発明の具体的な実施例を図に基づい
て説明する。
【0015】図1は本発明における配線接続装置の一実
施例を示す図である。本装置は、前記第2の従来技術で
開示した装置構成を踏襲しており、前記第2の従来技術
の装置との相違点はロード・ロック室10とエッチング室
20である。従って、ロード・ロック室10とエッチング室
20以外は概略説明に留める。
【0016】ロード・ロック室10は、半導体装置100が載
置・固定されたホルダ99の装置内への出し入れ及び各室
への搬送を行うための部屋であり、内部に回転・伸縮自
在の搬送アーム15を備えた搬送機構14を設けている。さ
らに、図示していないが、バルブを介して空気あるいは
不活性ガスなどのボンベに配管されている他、真空ポン
プ及び圧力計も接続している。
【0017】エッチング室20は、修正前の半導体装置10
0表面のクリーニング及び不要緩衝膜の除去を行うため
の部屋であり、下面にホルダ99の受渡しステージを兼ね
た下部電極23a、これと対向する上面には上部電極24、
それらの周りに円筒電極26とメッシュ電極27とを設けて
いる。
【0018】該エッチング室20の一実施例を図2に示
し、更に説明する。下部電極23aはエッチング室20下部
に設けた駆動機構23bにより所定位置間を上下動する。
該下部電極23a及び円筒電極26は切り換え器25bを介して
高周波電源25aに、上部電極24はアース・レベルに接続し
ており、メッシュ電極27は電気的に浮いた状態で固定し
ている。さらに上面にはエッチングガス供給手段とし
て、流量可変バルブ28aを介してArガス・ボンベ(図示せ
ず)、流量可変バルブ28bを介してO2あるいはN2あるい
はN2とH2との混合ガス等のボンベ(図示せず)を配管接
続し、下面には流量可変バルブ22を介して真空ポンプ21
を接続し、側面には真空度及び上記ガス圧を測定するた
めの真空計29を接続している。
【0019】メインチャンバ30は、半導体装置100内配
線の切断および半導体装置100内配線とレーザCVDに
よる修正配線との接続をとる接続穴形成のための集束イ
オンビーム光学系32、半導体装置100表面に緩衝膜を形
成するためのスパッタ電極33、レーザCVDによる修正
配線形成時、レーザ発振器41から出たレーザ光42を適正
パワー・適正スポットに調整するためのレーザ照射光学
系40、該光学系40からのレーザ光42を半導体装置100上
に集光するための対物レンズ43、該レンズ43からのレー
ザ光42をチャンバ30内に導入するための窓34を上面ある
いは上部に設け、内部にXYZθ方向に移動可能なステ
ージ31を設けたものである。そして、スパッタ電極33に
は緩衝膜材料としての金属ターゲット(図示せず)が設
けられており、高周波電源(図示せず)に接続してい
る。また、レーザ照射光学系はTVカメラを備えてお
り、配線形成や位置合わせなどの際、モニタTVを見な
がら作業を行う。
【0020】また、図示していないが該チャンバ30に
は、当然の如くArガスおよびレーザCVDの材料ガス
の供給手段と真空ポンプ及び圧力計が備えてあり、所望
の真空度でArガスやCVDガスを所望の圧力に供給で
きる。
【0021】次ぎに上記装置を用いた修正手順を説明す
る。
【0022】修正を必要とするウエハあるいはチップ状
態の半導体装置100をホルダ99に載置・固定し、ロード・
ロック室10の排気を停止し、該チャンバ10内に空気ある
いは不活性ガスを略大気圧に導入して扉11を開ける。次
いで上記ホルダ99を搬送アーム15上に載置し、扉11を閉
じて排気を再開する。所定の真空度に達したらゲートバ
ルブ12を開けてホルダ99をエッチング室20内の下部電極
23a上に搬送し、ゲートバルブ12を閉じる。
【0023】その後、下部電極23aをクリーニング処理
を行うための位置まで上昇し、流量可変バルブ28aを開
いてArガスを一定流量導入する。流量可変バルブ22に
より一定圧力に保った状態で、高周波電源25aから下部
電極23aに高周波電力を印加する。これにより、下部電
極23aと上部電極24との間にArプラズマが発生し、Ar
イオンが半導体装置100表面をスパッタリングし、該表
面に付着している汚染物質を除去する。(図3(a)) その後、高周波電力の印加及びArガスの供給を停止し
て流量可変バルブ22を全開にし、Arガスを排気する。
そしてゲートバルブ12および13を開いてホルダ99をメイ
ンチャンバ30内のステージ31上に搬送する。
【0024】その後、集束イオンビーム光学系32の直下
にステージ31を移動し、半導体装置100内のアライメン
ト・マークを基準にして配線の切断部あるいは接続部の
位置決めを行う。その後、0.5μm以下のスポット径
に集束したイオンビームを被加工部に照射・走査して配
線切断及び接続穴1a,1bの形成を行う。(図3(b)) その後、ステージ31をスパッタ電極33の直下に移動し、
上記クリーニング処理同様、Arガスを一定圧力で供給
すると共にスパッタ電極33に高周波電源から高周波電力
を印加し、Arイオンを発生させ、該イオンによりスパ
ッタ電極33に設けた金属ターゲットをスパッタリングす
る。これにより金属ターゲットから金属原子が飛び出し
て半導体装置表面に付着し、緩衝膜3を形成する。(図
3(c)) 該緩衝膜3の材質としては、前記従来技術で用いたCr
以外にTi,Ni,W,等も用い得る。その膜厚は20〜10
0nm程度で緩衝膜3としての効果を奏することができ
る。
【0025】緩衝膜形成後、Arガス及び高周波電力の
供給を停止し、メインチャンバ30内を高真空に排気する
と共にステージ31をレーザ照射光学系40の対物レンズ43
の直下に移動する。その後、排気を停止してCVDガス
をメインチャンバ30内に所定の圧力に達するまで導入す
る。
【0026】その後、上記イオンビーム加工で用いたア
ライメント・マークを基準に接続穴1の位置決めを行
い、該穴1内にレーザ光42を照射する。そして、該レー
ザ光42は緩衝膜に吸収されて熱を発生する。該熱エネル
ギーにより当該発熱位置に吸着したCVDガスは分解し
て金属を析出し、接続穴1内を埋める。全ての接続穴1
に対して上記位置決め・レーザ照射を行って埋め込む。
【0027】次いで、上記CVDガス雰囲気中で半導体
装置100表面にレーザ光42を照射しながら座標データに
従ってステージ31を一定速度で移動する。これにより、
半導体装置100表面には線状の金属膜即ち、修正配線4
が形成され、半導体装置100内の配線同志103,105が接
続されて配線経路が変更される。(図3(d)) ここで用い得るCVDガスとしては、Mo(CO)6,W
(CO)6,等の金属カルボニルの他、トリイソブチルA
l、ジメチル金アセチルアセトネート、等の熱エネルギ
ーによって金属を析出するものであれば何れでも良い。
【0028】また、レーザ光42としては、Arレーザ,
YAGレーザ等の基本波あるいは高調波、等を用いるこ
とができ、連続発振光でもパルス発振光でも良い。但
し、パルス発振光の場合、繰り返し数が小さいと配線形
成時間が長大化する。
【0029】その後、上記CVDガスを排気し、高真空
状態でステージ31を搬送位置に移動してゲートバルブ1
2,13を開け、ホルダ99を再びエッチング室20の下部電
極23aに搬送し、ゲートバルブ12,13を閉じる。
【0030】下部電極23aを所定のエッチング位置まで
上昇させ、流量可変バルブ28aを開いてArガスを一定流
量導入する。流量可変バルブ22により一定圧力に保った
状態で、高周波電源25aから下部電極23aに高周波電力を
印加する。これにより、下部電極23aと上部電極24との
間にArプラズマが発生し、Arイオンが半導体装置100
表面をスパッタリングし、修正配線直下部位外の不要な
緩衝膜を除去する。(図3(e))該処理により、半導体
装置100の表面は図6に示す状態となる。次ぎに、高周
波電力の印加及びArガスの供給を停止して流量可変バ
ルブ22を全開にし、Arガスを排気する。
【0031】その後、流量可変バルブ28bを開いてO2
るいはN2あるいはN2とH2との混合ガスを一定流量導
入する。そして、流量可変バルブ22により一定圧力に設
定すると共に、高周波電力の印加を下部電極23aから円
筒電極26に切り換え、印加する。これにより、円筒電極
26とメッシュ電極27との間に上記ガスによるプラズマが
発生すると共に、上記ガスのラジカルも発生してエッチ
ング室20内を漂い、その一部が不要緩衝膜の残渣3’に
吸着し、該残渣3’を酸化あるいは窒化する。この酸化
あるいは窒化の膜厚は緩衝膜3の材質によって異なる
が、20nm程度以下であるため、不要緩衝膜の残渣膜厚が
この値以下となる様に上記Arイオンによるエッチング
を行う必要が有る。従って、不要緩衝膜の残渣膜厚が酸
化あるいは窒化の膜厚よりも小さい場合、完全に不導体
化する。
【0032】尚、当然の如く上記ラジカルは、修正配線
4にも吸着して酸化あるいは窒化するが、その膜厚は上
記と同程度であり、その分を見込んで配線形成を行うこ
とは容易である。また、半田バンプやパッドについて
も、上記と同程度に酸化あるいは窒化するが、パッケー
ジする際のボンディングに影響を与えるオーダではな
い。 上記不導体化処理の終了時は、高周波電力の印加
及び酸化あるいは窒化のためのガスの供給を停止して流
量可変バルブ22を全開にし、高真空状態まで排気する。
そして、ゲートバルブ12を開いてホルダ99をロード・ロ
ック室10に戻し、ゲートバルブ12を閉じる。その後、排
気を停止して該室10内に空気あるいは不活性ガスを略大
気圧まで導入し、蓋11を開けてホルダ99を取り出す。そ
して、半導体装置100をホルダ99から外して修正を終え
る。
【0033】尚、上記実施例では酸化性あるいは窒化性
のラジカルを用いて緩衝膜3の不導体化を行っている
が、これに限らず例えば、上記実施例同様に円筒電極26
とメッシュ電極27間にプラズマを発生させると共に、下
部電極23aに負の電圧を印加し、プラズマ中から酸化性
あるいは窒化性のイオンを引き出し、上記ラジカルと併
用して半導体装置100表面に照射しても良い。これによ
り、不導体化可能な膜厚を大きくできる。但し、上記負
の電圧をあまり大きくしすぎると修正配線4や半田バン
プあるいはパッド内のかなり深い部分にまで上記イオン
が入り込み、不導体層を厚く形成する恐れがあるため、
−10〜−100V程度で行うのが良い。
【0034】
【発明の効果】以上述べた如く本発明によれば、不要緩
衝膜が残っていても不導体化できるため、従来のように
オーバエッチする必要が無く、その分、修正配線の膜厚
減少や半田バンプに与えるダメージを低減できる。
【0035】また、酸化性や窒化性のラジカルは、エッ
チング室内に等方的に拡散するので、垂直に近い段差部
や高アスペクト比の配線切断穴であっても入り込み、緩
衝膜の残渣を不導体化する。
【0036】従って、微細化・多層化の進む半導体装置
の配線接続が確実に行え、しかも修正配線の高密度化が
図れるため、半導体装置の開発期間を大幅に短縮でき
る。
【図面の簡単な説明】
【図1】本発明の配線修正装置の一実施例を示す図であ
る。
【図2】本発明の配線修正装置におけるエッチング室の
一実施例を示す図である。
【図3】本発明の配線修正方法の各工程を示す図であ
る。
【図4】緩衝膜の膜厚とコンタクト抵抗の関係を示す図
である。
【図5】第2の従来技術における問題点を示す図であ
る。
【図6】第2の従来技術における問題点を示す図であ
る。
【符号の説明】
1…接続穴、2…配線切断穴、3…緩衝膜、3’…緩衝
膜の残渣、4…修正配線、5…Arイオン、10…ロード
・ロック室、15…搬送アーム、20…エッチング電極、23
a…下部電極、24…上部電極、26…円筒電極、27…メッ
シュ電極、30…メインチャンバ、31…ステージ、32…イ
オンビーム光学系、33…スパッタ電極、40…レーザ照射
光学系、41…レーザ発振器、42…レーザ光、43…対物レ
ンズ、99…ホルダ、100…半導体装置、103,105…配線、
104…絶縁膜、106…保護膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上村 隆 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (72)発明者 高田 敦仁 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (72)発明者 河路 幹規 東京都青梅市今井2326番地株式会社日立 製作所デバイス開発センター内 (72)発明者 山田 利夫 東京都青梅市今井2326番地株式会社日立 製作所デバイス開発センター内 (56)参考文献 特開 昭63−164240(JP,A) 特開 平1−238141(JP,A) 特開 平3−153037(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 - 21/3213 H01L 21/768

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体装置の修正方法であって、修正すべ
    き配線の表面を覆う保護膜に収束させたイオンビームを
    照射して前記保護膜を部分的に除去することにより前記
    修正すべき配線を露出させ、該修正すべき配線を露出さ
    せた前記半導体装置の表面に緩衝膜を形成し、CVDガ
    ス雰囲気中で前記緩衝膜を形成した半導体装置の表面に
    レーザ光を走査・照射して前記露出させた配線に接続す
    る付加配線膜を前記保護膜上に形成し、前記半導体装置
    をスパッタリング処理することにより該半導体装置の表
    面に形成した緩衝膜を除去加工し、前記スパッタリング
    処理した後に前記半導体装置の表面に付着している前記
    緩衝膜の残渣をプラズマ処理することにより不導体化す
    ることを特徴とする半導体装置の修正方法。
  2. 【請求項2】前記イオンビームを照射する工程から前記
    不導体化する工程までを、前記半導体デバイスを大気に
    曝すことなく行うことを特徴とする請求項1記載の半導
    体装置の修正方法。
  3. 【請求項3】半導体装置の修正方法であって、内部に配
    線を形成し表面を保護膜で覆った半導体装置の前記保護
    膜の一部に穴明け加工をして前記配線の一部を露出さ
    せ、該露出させた配線膜の一部を含む前記半導体装置の
    表面に薄い導体の膜を形成し、CVDガス雰囲気中で前
    記薄い導体膜を形成した半導体装置の表面にレーザ光を
    走査・照射して前記保護膜の一部に穴明け加工をして露
    出させた配線に接続する付加配線膜を前記保護膜上に形
    成し、前記半導体装置をスパッタリング処理することに
    より該半導体装置の表面に形成した薄い導体の膜を除去
    加工し、前記スパッタリング処理した後に前記半導体装
    置の表面に付着している前記薄い導体膜の残渣をプラズ
    マ処理することにより該薄い導体膜の残渣を不導体化す
    ることを特徴とする半導体装置の修正方法。
  4. 【請求項4】半導体装置の修正方法であって、内部に配
    線を形成し表面を保護膜で覆った半導体装置の前記保護
    膜の一部を除去して露出させた前記配線を含む前記半導
    体装置の表面に薄い緩衝膜を形成し、該薄い緩衝膜を形
    成した半導体装置の表面にレーザCVDにより前記露出
    させた配線に接続する付加配線膜を形成し、前記半導体
    装置をスパッタリング処理することにより該半導体装置
    の表面に露出している前記薄い緩衝膜を除去加工し、該
    除去加工した前記半導体装置の表面をプラズマ処理する
    ことにより前記薄い緩衝膜の残渣を不導体化することを
    特徴とする半導体装置の修正方法。
  5. 【請求項5】前記プラズマ処理することにより前記緩衝
    又は薄い導体膜の残渣を不導体化することを、O
    るいはNあるいはNとHとの混合ガスの雰囲気中
    で発生させたプラズマで処理することにより行うことを
    特徴とする請求項1乃至4の何れかに記載の半導体装置
    の修正方法。
  6. 【請求項6】前記不導体化した緩衝膜又は薄い導体膜の
    残渣の厚さが、20nm以下であることを特徴とする請
    求項1乃至4の何れかに記載の半導体装置の修正方法。
JP12445892A 1992-05-18 1992-05-18 半導体装置の修正方法 Expired - Fee Related JP3350955B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12445892A JP3350955B2 (ja) 1992-05-18 1992-05-18 半導体装置の修正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12445892A JP3350955B2 (ja) 1992-05-18 1992-05-18 半導体装置の修正方法

Publications (2)

Publication Number Publication Date
JPH05326519A JPH05326519A (ja) 1993-12-10
JP3350955B2 true JP3350955B2 (ja) 2002-11-25

Family

ID=14886024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12445892A Expired - Fee Related JP3350955B2 (ja) 1992-05-18 1992-05-18 半導体装置の修正方法

Country Status (1)

Country Link
JP (1) JP3350955B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112454B2 (en) * 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells

Also Published As

Publication number Publication date
JPH05326519A (ja) 1993-12-10

Similar Documents

Publication Publication Date Title
US4900695A (en) Semiconductor integrated circuit device and process for producing the same
JP5123185B2 (ja) 半導体ウエハの貫通ホールめっき方法
US5182231A (en) Method for modifying wiring of semiconductor device
US8158514B2 (en) Method for producing vertical electrical contact connections in semiconductor wafers
US5026664A (en) Method of providing a semiconductor IC device with an additional conduction path
JP3350955B2 (ja) 半導体装置の修正方法
JP4130706B2 (ja) バンプ製造方法および半導体装置の製造方法
JP3055176B2 (ja) 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法
JP3523346B2 (ja) 半導体装置における配線修正方法
JP2594972B2 (ja) 配線形成方法およびその装置
JP2550027B2 (ja) Ic素子における微細布線方法
JP2002299705A (ja) 微小面積トンネル接合の作製方法
JPS59119853A (ja) 半導体装置の製造方法
JPS63164240A (ja) 半導体装置における配線形成方法およびその装置
JP2708560B2 (ja) 半導体装置への接続配線形成方法
JPS6355957A (ja) Ic配線の接続方法および装置
JP3388059B2 (ja) 半導体集積回路装置の製造方法
JP3009157B2 (ja) 配線膜形成方法及びその装置
JP3398543B2 (ja) 半導体装置の製造方法
JP3409574B2 (ja) はんだボールバンプの形成方法
JP2604998B2 (ja) Ic素子における配線接続方法
JP3381454B2 (ja) 蒸着装置及びボールバンプの形成方法
Yen et al. A method of investigating fine shorting whiskers within a leadframe molded package
JPH06295910A (ja) Ic素子およびic素子における配線接続方法
JP2594941B2 (ja) Ic配線の接続方法及びその装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070920

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees